JPH11289359A - 信号解析方法 - Google Patents
信号解析方法Info
- Publication number
- JPH11289359A JPH11289359A JP10355861A JP35586198A JPH11289359A JP H11289359 A JPH11289359 A JP H11289359A JP 10355861 A JP10355861 A JP 10355861A JP 35586198 A JP35586198 A JP 35586198A JP H11289359 A JPH11289359 A JP H11289359A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- payload data
- data element
- data stream
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/241—Testing correct operation using pseudo-errors
Abstract
ム化シーケンスを一層高速に及び一層効率よく識別すること。 【解決手段】 疑似ランタ゛ムハ゛イナリシーケンス(PRBS)という形
のヘ゜イロート゛テ゛ータからなるテスト信号の送信の中断及びその再
確立の後に、該テスト信号を正しくフレーム化し、複数のフレーム
指示ヒ゛ットにより複数のフレームへと分割するために、フレーム指
示ヒ゛ットを識別する方法を提供する。該方法は、テスト信号
を比較用PRBSと比較し、該入力テスト信号と比較用PRBSと
の間の不一致の位置に基づきフレーム指示ヒ゛ット又はその他の
非ヘ゜イロート゛テ゛ータの位置を決定する。テスト信号の送信前に非
ヘ゜イロート゛テ゛ータヒ゛ットに対する所定位置にエラーを意図的に導入
し、これによりヘ゜イロート゛テ゛ータの解析を用いてフレーム指示要
素を識別することができるようにすることが可能であ
る。
Description
ーム中の非ペイロード(non-payload)データ要素を識別
するために信号を解析する方法及び装置に関する。該方
法は、フレーム化された(framed)テスト信号中のフレー
ム化(framing)要素の迅速な識別に使用するのに特に適
したものであり、これによりあらゆるサービスの中断の
長さを効率よく及び効果的に測定することが可能とな
る。
む大量のデータを世界中に送信する。このデータの配信
は大変重要なものであるため、該データを送信するトラ
フィックチャネルは、1つ又は複数の保護チャネルによ
りバックアップされることが多い。該保護チャネルのう
ちの1つは、多数のトラフィックチャネルのうちの1つ
に障害が発生した場合にデータの送信を引き継ぐように
なっている。チャネルに障害が検出された時(例えばケ
ーブルが損傷した時)、データの損失又は劣化が受信端
で検出され、該チャネルのデータ送信を保護チャネルに
切換えるよう送信端にメッセージが送信される。
チャネルへの切替え、及びデータ送信の再確立を、所定
の速度で行うように動作しなければならない。この装置
が必要な基準を満たすことを確実にするにするために、
障害時に送信を再確立するために要する時間を測定する
必要がある。新たなリンクは、それが実際に利用される
前に遠隔通信テスト装置を使用してテストされる。実施
される多数のテストのうち特に重要なものは、保護スイ
ッチを実行するのに要する時間の測定である。該テスト
は、サービスが中断した時間を測定するものであり、
「サービス中断」テストと呼ばれる。
て、送信端からテスト信号として送信される疑似ランダ
ムバイナリシーケンス(PRBS)を用いるものがあ
る。該テスト装置の受信端で受信装置により遅延したP
RBSが生成されて入力信号と比較される。データが確
実に転送されている場合には、該受信端で生成されたP
RBSは入力信号と一致し、不一致は検出されない。ま
た、保護スイッチが起動された場合には、遅延したPR
BSは入力信号とは一致せず、タイムカウンタがスター
トする。次いで、前記受信装置は、そのPRBS生成器
に入力(障害)信号を連続的に供給し、該入力信号と遅
延PRBSとの間の不一致を捜す。不一致を検出する
と、該受信装置は、そのPRBS発生器に入力信号を再
度供給し、生成されたシーケンスが再び入力信号と一致
するまで該処理を繰り返す。許容可能な所定時間(例え
ば200ミリ秒)にわたり該一致が続いた場合には、保護
スイッチ時間が、最初の不一致が生じてから最後のエラ
ーが検出されるまでの時間とみなされる。入力信号に障
害が無くなり一致が再確立された時間を正確に記録する
ために、受信装置がそのPRBS発生器に入力信号を再
供給する度に又は不一致を検出する度に、タイムカウン
タの値がラッチされる。このため、必要とされる「不一
致の無い時間」が経過した後には、ラッチにはサービス
が中断された期間が保持されていることになる。
加工のPRBSパターンを遠隔通信ネットワークを介し
て送信することができる場合もあるが、テスト中の装置
が機能することが可能となるようにテスト信号中にフレ
ーム整列(alignment)情報を含む必要があることが多
い。該テスト信号は、複数のフレームへと分割され、そ
の各フレームは、少数のフレーム指示(framing)及びハ
ウスキーピングビットと、比較的多数のペイロードデー
タビットとを含んでいる。これは、サービス中断の測定
において、中断の発生後にテスト信号が受信端に再び受
信された際にどのビットがペイロードデータビットであ
るか及びどのビットがフレーム指示/ハウスキーピング
ビットであるかが分からないという問題を生じさせるも
のとなる。非ペイロードデータビット(ハウスキーピン
グ又はフレーム指示ビット等)がPRBSペイロードデ
ータビットであるとみなされた場合にはPRBSの不一
致が生じ、受信装置は入力信号が回復されたときを正確
に検出することができなくなる。
の効果的なフレーム化を行う幾つかの態様を提供するも
のである。
s Union:国際電気通信連合)E1〜E4レート(rate)
では、フレーム化シーケンスは、125μsフレームの始め
の8〜12ビットグループである。その直後には、全ての
非ペイロードデータビットが1つにグループ化されるよ
うハウスキーピングビットが続く。受信装置内のフレー
ム回路は、第1フレーム中の第1フレーム指示ビットシ
ーケンスを検出し、次いで次のフレーム中の同じ位置に
おいてもう1つのフレーム指示ビットシーケンスを捜
す。この技術を用いる場合には、一般に少数のフレーム
周期内でフレームが発見されることになる。このため、
比較的短いフレーム時間でサービス中断測定を行うこと
ができる。テスト信号の受信が再確立され及び信号のフ
レーム化が決定されると、エラーの存在についてペイロ
ードPRBSの検査を行うことが可能となる。受信装置
は、「エラーの無い状態」を「入力データ信号が回復し
たこと」と解釈し、中断の開始時から経過した時間を記
録する。
nstitute:アメリカ国家規格協会)のT1及びT3(D
S1及びDS3)レートでは状況が幾分異なる。この場
合には、フレーム指示及びハウスキーピングビットはペ
イロードデータ全体にわたり等間隔で配置される。T1
の場合には、フレーム指示/ハウスキーピングビットは
193ビット離れており、T3の場合には85ビット離れて
いる。
最初に選択された該ビットがフレーム指示ビットである
場合にその次のフレーム指示ビットが発生すると期待さ
れる後のビット(即ち170又は386ビット後)とを選択す
ることにより行われる。後のビットがフレーム化シーケ
ンスと一致しない場合には、最初に選択されたビットは
フレーム指示ビットではない。このため、入力信号の次
のビットを選択してテストを繰り返す。
ment)を検出するのに要する時間は、数十又は数百ミリ
秒となり得る。フレーム化シーケンスが検出された場合
にのみ、ペイロード解析次いで任意のサービス中断測定
を行うことが可能となる。
する時間は、数ミリ秒から典型的には最大約50ミリ秒ま
でのオーダーとなる。サービス中断を測定するための上
記技術を効果的に用いることを可能にするためには、ペ
イロードの解析を可能にするためのフレーム化が上記時
間よりも速いものでなければならない。
ることにより、フレーム化シーケンスを一層高速に及び
一層効率よく識別することが望ましい。
れば、請求項1に記載の方法が提供される。
施態様項17に記載の装置が提供される。
説明する。同図面に示すように、本発明の一実施例とし
ての信号解析方法は、保護スイッチをテストするテスト
システムにより実施される。該テストシステムは、送信
側テスト装置10A及び送信側通信ステーション10Bを備え
た送信ステーション10と、トラフィックチャネル20と、
保護チャネル30と、受信側テスト装置40A及び受信側通
信ステーション40Bを備えた受信ステーション40とから
構成されている。送信側通信ステーション10B、トラフ
ィックチャネル20、保護チャネル30、及び受信側通信ス
テーション40Bは、テストされる装置を構成するもので
ある。商用の用途の場合には、多数のトラフィックチャ
ネル及び/又は多数の保護チャネルを設け、その幾つか
を別個の通信ステーションを通る経路に対応させること
が可能であるが、単純化のため、これらの変形例につい
ては図示しないこととする。
成し、該テスト信号は、本実施例では、図2に示すよう
にDS3データストリームという形のものである。該テ
スト信号は、ペイロード信号として動作するための疑似
ランダムバイナリシーケンス(PRBS)を含み、非ペ
イロードデータも含んでいる。該実施例では、非ペイロ
ードデータは、図2にFで示すフレーム指示ビット及び
図2にOで示す付加ビットである。該テスト信号は、非
ペイロードデータビットによって複数のサブフレームへ
と分割され、その各サブフレームは、85ビット長を有
し、ペイロードデータビット84ビットと非ペイロード
(フレーム指示又は付加)データビット1ビットとから
なる。図3は、本発明による方法の一実施例を、単純な
概略ブロック図の形でDS3信号の使用に適したものと
して示したものである。
ステーション10で生成されるPRBS信号が受信ステー
ション40で受信される。(b)該入力テスト信号の先行
するデータ要素に基づき受信ステーションで比較信号が
生成される。(c)それらの信号が比較され、(d)不一
致が検出された場合に、受信ステーション40の装置が、
不一致が検出されたデータ要素に対して所定の位置関係
を有する入力信号内のデータ要素を、非ペイロードデー
タ要素として名目上(nominally)識別する(ステップ
(e))。ステップ(f)において前記名目上識別された非ペ
イロードデータ要素を入力信号から取り出す(strippin
g out)。非データ要素をPRBS信号に挿入するとい
う方法により、該実施例で使用する「取り出す」処理以
外の何らかの形の処理もまた適当なものとなる、という
ことが理解されよう。即ち、最も重要なことは、名目上
識別された非ペイロードデータ要素が実際に障害のない
(clean)信号の非ペイロードデータ要素である場合に入
力テスト信号からPRBS信号が再構成されるように該
入力テスト信号を処理することである。次いで、(g)
該取り出された信号を受信ステーション40で生成された
比較信号と比較する。不一致が検出された場合(h)に
は、該取り出された信号はテスト信号のPRBSと対応
していない。従って、名目上識別された非ペイロードデ
ータ要素は実際には非ペイロードデータ要素ではない
(即ち入力信号はエラー無しではない)ことが明らかと
なる。この場合には、更なる不一致を探すこと、即ち、
ステップ(c)に戻ることが必要となる。また、不一致が
見つからない場合には、(i)取り出された信号がテス
ト信号のPRBSに対応していること、及び非ペイロー
ドデータ要素が正しく識別されており、入力信号が正確
にフレーム化されていることが明らかとなる。
目上識別された非ペイロードデータ信号との関係は、単
に、それらの信号が同じデータ要素であるということで
ある。この場合には不一致が生じる。これは、非ペイロ
ードデータ要素(即ち、フレーム指示又は付加要素)が
PRBSの一部でないからである。エラーの無い信号中
の第1の非ペイロードデータビットがPRBS信号と一
致する可能性は50%であり、PRBS信号を侵害する
(violate:違反したものにする)可能性も50%であ
る。従って、非ペイロードデータビット自体である不一
致の検出に依存するシステムでは、エラーの無い信号中
で第1のフレーム指示データ要素を検出する可能性は50
%である。正しいフレーム化は、幾つか(例えば2つ)
の不一致の無いペイロードの後で決定される。少数のフ
レームの後にフレーム指示要素が検出されるため、この
方式は、通常のペイロードに適したものとなる。
うにフレーム長が比較的長いことに起因して)、この技
術が必ずしも十分に高速であるとは限らない。
ましい実施例では、PRBSの各非ペイロードデータ要
素の前の所定位置に反転(即ちエラー又はPRBS侵害
(violation))ビットを供給する。DS3回路の場
合、該位置は、各非ペイロードデータ要素の8ビット前
であることが好ましい。これにより、非ペイロードデー
タビット自体がPRBSを侵害するか否かに関わらず、
各非ペイロードデータ要素の前で確実に侵害が発生す
る。このため、フレーム指示データ要素を確実に早期に
検出することが可能となり、フレーム化シーケンスを2
フレーム未満に限定することが可能となる。
には、そのことを、取り出された(もしくは処理され
た)信号をステップ(g)及び(h)でPRBSに対してテス
トする際に考慮しなければならない、ということが理解
されよう。これは、好ましい実施例では、比較を行う前
にそれらのエラーを修正することによって達成される。
また、これにより、本装置から出力することのできるエ
ラーの無い信号が供給されることになる。
施例について特に図4を参照して説明する。
0から入力信号を受信する入力41を有する受信装置を含
む。DS3信号は、コンバータ42によって抽出され、図
4に太矢印で示す8ビット幅のバスにより送出される。
また、テスト信号は、非ペイロードデータビットに対し
て一定の関係で各サブフレーム毎に1ビットの反転ビッ
トを有している。好ましい実施例では、反転ペイロード
データビットが非ペイロードデータビットの8ビット前
に配置される。受信装置は、更に、(WestcottPRBS
検出器といった)第1の開ループPRBS検出器44を備
えており、該第1の検出器44には、送信ステーション10
からの入力信号によって供給され(seed)、この実施例で
は、該第1の検出器44は、先行する16ビットからPRB
Sの次の8ビットを計算する。このため、該第1の検出
器44は、図3のステップ(c)〜(e)を実行する。
ドデータビットを信号から取り出す機能(図3のステッ
プ(f))を有するバレルシフタ45を有している。非ペイ
ロードデータが取り出された入力データ(図3に符号46
で示す)は、図3のステップ(g)を実行する第2の開ル
ープPRBS検出器47へと供給される。該第2の検出器
47は、ペイロードデータの故意に反転したビットを修正
する能力を有するものであり、これによりエラーの無い
PRBS48を出力することができる。
及びコントローラ50を備えている。前記カウンタ49は、
不一致の検出に関する信号を前記コントローラ50から受
信し、これに応じてバレルシフタ45の整列を初期化する
ことが可能なものである。
に生成されたPRBSを8ビット幅の入力信号43と比較
する。不一致が検出された場合、該第1の検出器44は、
バレルシフタ45及びコントローラ50にエラーレポート出
力を供給する。該エラーレポート出力によって、バレル
シフタ45及びカウンタ49が、名目上識別された非ペイロ
ードデータビット(フレーム指示ビット)の位置に基づ
く整列へと初期化される。
である場合には、該検出器44の出力は既知のパターン
(不一致ビットの位置を明らかにするもの)で供給され
る。
れた場合には、エラーの数と該エラーの位置との関係は
複雑なものとなる。このため、送信ステーションにより
供給される反転ビットは、サブフレームの非ペイロード
データビットのちょうど8ビット前に配置される。この
ため、1バイト中に1つの不一致が検出された場合に
は、非ペイロードデータビットは不一致ビットと同じ位
置であるが次のバイト中にあるものとして扱われる。第
1の検出器44により不一致が検出された場合、受信装置
は、入力信号中の不一致ビットがペイロードデータ中の
故意に入れた反転ビットであるかのように、よって次の
非ペイロードデータビットの位置が既知であるかのよう
に整列を行う。これは、非ペイロードデータビットが常
にエラービットに対して所定位置にあるからである。し
たがって、該装置は、名目上の非ペイロードデータビッ
トを決定し、該名目上の非ペイロードビットがバレルシ
フタ45により信号から取り出される。次いで、該取り出
された信号が第2のPRBS検出器47により生成された
PRBSと比較される。該信号が正しく、及び第1のP
RBS検出器44により検出された不一致が故意に反転し
たビットである場合には、該名目上識別された非ペイロ
ードデータビットが実際の非ペイロードデータビットと
なり、これは、第2のPRBS検出器47により不一致が
全く検出されないことから明らかになる。
は、依然として整列が存在することを想定するが、第2
の検出器47は、フレーム指示ビットの取り出し及びエラ
ービットの再反転によってエラーの無いストリームが生
成されないことを検出し、サーチ処理が繰り返されるこ
とになる。
ルシフタに関するオフセット位置が生成される。更に、
サーチの開始後に検出された最初のエラーにより、フレ
ーム指示カウンタがリセットされる。バレルシフタは、
フレーム指示ビットが抽出されると考えられる位置へと
入力データをシフトさせる。エラーが検出される位置に
続くバイトにおいて、フレーム指示ビットが取り出さ
れ、次いで、バレルシフタが、次に続くフレーム指示ビ
ットまで、次のバイト整列へのシフトを行う。
にあり、第1の検出器44からエラー信号の受信時(不一
致の検出時)に、バレルシフタ及びカウンタ49を初期化
するよう動作する。その後、該コントローラ50は、それ
以降のエラー信号に応じることのない第2の状態へと移
行する。
第2の検出器47が入力信号を処理することができるよう
に、また、入力信号中の非PRBS要素によりPRBS
信号から逸脱させられる比較信号を第1の検出器が生成
することにより生じる不一致に応じるのを防止するため
に、所定期間にわたり前記第2の状態を維持する。該所
定期間が経過してエラーがシステムを通過すると、コン
トローラ50は、第1の検出器44ではなく第2の検出器47
からのエラー信号に応じる第3の状態に入る。第2の検
出器が(正しくフレーム化されたエラーの無い信号に対
応して)不一致を検出しない場合には、コントローラ50
は第3の状態を維持する。カウンタ49及びバレルシフタ
45は、フレーム指示ビットの正しい取り出しを続行し、
第2の検出器47は、不一致が無いことを検出し続ける。
第2の検出器47により不一致が検出された場合には、コ
ントローラ50が第1の状態に戻り、第1の検出器44によ
り検出された次のエラーによってカウンタがリセットさ
れ、バレルシフタが再整列され、名目上決定された非ペ
イロードデータ(又はフレーム指示)ビットが実際にフ
レーム指示ビットであるか否かについての更なる決定が
行われる。コントローラ49の動作を図5に概略的な形で
示す。
ーの無いPRBS信号、又は入力エラー信号が破壊され
たものである。サービス中断測定は、信号がエラーを含
むかエラーの無いものであるかのみを検出することを必
要とし、このため、既に障害のあるストリームに付加的
なエラーを入れることが許容される。
実施例を示す回路図であり、図3の装置にほぼ対応する
ものである。データは並列に処理され、図5中の太線は
該実施例における並行信号経路(8ビットバイトの処理
用の8つの経路)を表している。この回路は、第1の検
出器44A、バレルシフタ45A、第2の検出器47A、フレー
ムカウンタ49A及びコントローラ50Aを有しており、それ
らは図4に示す同様の要素に対応している。
実施例を示す回路図である。この場合、データは直列に
処理される。この回路は、第1の検出器44B(比較信号
生成要素44C及びエラー検出要素44Dを含む)、コントロ
ーラ50B、カウンタ49B、及び第2の検出器47Bを備えて
いる。名目上識別された非ペイロードデータ要素が本当
に非ペイロードデータ要素であり入力信号にエラーが無
い場合にPRBSを再構成するために、検出された不一
致に基づいて入力信号を処理するプロセッサ45Bが設け
られている。
により検出されたエラーにコントローラが応じないとい
う点で図3〜6に示す実施例とは異なるものである。こ
の実施例の場合には、コントローラ50Bは、その第1の
状態において、第1の検出器44Bで不一致が検出された
際にカウンタ49B及びプロセッサ45Bを初期化し、次い
で、所定期間にわたり第1の検出器44Bからの不一致に
応じない第2の状態に入り、次いで第1の状態に戻る。
このため、障害のない入力信号を受信すると、コントロ
ーラ50Bは、各サブフレーム毎に1回ずつカウンタ49B及
びプロセッサ45Bを再度初期化することになる。これに
より、障害のない入力信号に応じて、プロセッサ45Bに
よる処理の後に、再構成されたPRBSが出力される。
図8は、図7の実施例におけるコントローラ50Bの動作
を示し、図9は、図7に示す実施例の動作を図3と同様
の形態で示すものである。
ットFが上書きされ、及びフレーム指示ビットのための
マーカとして作用するよう侵害ビット(又は反転ビッ
ト)Iが上書きされた結果としてのDS1テスト信号の
一例を示すものである。この例では、侵害ビットは、各
フレーム指示ビットの2ビット前に上書きされており、
該侵害ビットとフレーム指示ビットとの間のビットに一
定の1が上書きされている(一定の1を与える目的は、
テスト信号中に存在することが望ましくないゼロの長い
連続(long run)が生じる可能性を回避することにあ
る)。勿論、本発明による方法において、テスト信号と
して他の多くの構成を使用することが可能である。
信号をPRBSから生成する(formulate)プロセスを示
すものである。フレーム指示ビットはPRBS上に上書
きされ、一定の1はフレーム指示ビットの直前のビット
に上書きされ、侵害ビットは一定の1の前(即ちフレー
ム指示ビットの2ビット前)のビットに上書きされる。
次のサブフレームのフレーム指示ビットは、先のフレー
ム指示ビットの193ビット後でPRBSに上書きされ
る。図11(b)は、入力テスト信号の処理を示してお
り、該処理により、入力テスト信号にエラーが無い場合
にPRBSが再構成される。これは、基本的にはPRB
Sからテスト信号を形成するプロセスを逆にしたもので
ある。
ップ(ii)〜(iv)は、名目上識別された非ペイロードデー
タ要素が実際に非ペイロードデータ要素であると決定さ
れるまでだけでなく該決定後も続行され、ステップ(iv)
は、ステップ(ii)及び(iii)が繰り返されるか否かに影
響を及ぼさない第2の検出器47Bによって実行される、
ということが理解されよう。
び改良を行うことが可能である。
の組み合わせからなる例示的な実施態様を示す。
ドデータ要素を識別するために信号を解析する方法であ
って、前記入力データストリームがペイロードデータス
トリームからなり、該ペイロードデータストリームが、
該ペイロードデータストリームの先行する要素から該ペ
イロードデータストリームの後続の要素が生成されるも
のである、信号解析方法であって、(i)前記ペイロード
データストリームと比較するために、該ペイロードデー
タストリームに対して所定の関係を有する比較用データ
ストリームを生成し、(ii)前記入力データストリームと
前記比較用データストリームとの間の不一致を検出し、
(iii)前記不一致が検出されたデータ要素に対して前記
入力データストリーム内において所定の位置関係を有す
るデータ要素を非ペイロードデータ要素として名目上識
別し、(iv)前記名目上識別された非ペイロードデータ要
素が非ペイロードデータ要素であるか否かを判定し、
(v)名目上識別された非ペイロードデータ要素が非ペイ
ロードデータ要素であると決定されるまで前記ステップ
(ii)〜(iv)を繰り返す、という各ステップを有すること
を特徴とする、信号解析方法。
似ランダムバイナリシーケンスからなり、前記比較用デ
ータストリームもまた前記疑似ランダムバイナリシーケ
ンスからなる、前項1に記載の方法。
入力データストリームから導出された疑似ランダムバイ
ナリシーケンスからなる、前項2に記載の方法。
ータ要素が非ペイロードデータ要素であるか否かを判定
するステップが、(I)前記データストリームにおいて前
記名目上識別された非ペイロードデータ要素に対して所
定の位置関係で発生する少なくとも1つのデータ要素を
選択し、前記入力データストリームから前記少なくとも
1つの選択されたデータ要素を処理し、(II)該処理され
た入力データストリームを比較用データストリームと比
較する、という各ステップからなり、前記処理された入
力データストリームと前記比較用データストリームとの
間の一致が、前記名目上識別された非ペイロードデータ
要素が非ペイロードデータ要素であることを示すものと
なることを特徴とする、前項1ないし前項3の何れか1
項に記載の方法。
ータ要素が非ペイロードデータ要素であるか否かを判定
するステップが、前記ペイロードデータストリームに対
して所定の関係を有する比較用データストリームを生成
し、前記比較用データストリームとは異なるものである
と期待される入力データストリームの一部を除去し又は
無視するよう前記入力データストリームを処理し、該処
理された入力データストリームを前記比較用データスト
リームと比較し、該処理された入力データストリームと
該比較用データストリームとの間の一致が、前記名目上
識別された非ペイロードデータ要素が非ペイロードデー
タ要素であることを示すものとなる、という各ステップ
からなることを特徴とする、前項1ないし前項4の何れ
か1項に記載の方法。
ステップが、前記名目上識別された非ペイロードデータ
要素を取り出し、反転させ、又は置換することを含む、
前項5に記載の方法。
識別された前記データ要素が、不一致が検出されたデー
タ要素である、前項1ないし前項6の何れか1項に記載
の方法。
識別された前記データ要素が、前記不一致が検出された
データ要素とは別個の所定数のデータ要素である、前項
1ないし前項6の何れか1項に記載の方法。
別された前記データ要素が、前記不一致が検出されたデ
ータ要素から整数バイトだけ離間しており、最も好まし
くは1バイトだけ離間している、前項6に記載の方法。
の検知前に、並列データバスとして、最も好ましくは8
ビット幅のバスとして構成される、前項1ないし前項9
の何れか1項に記載の方法。
素がフレーム指示要素又は付加要素である、前項1ない
し前項10の何れか1項に記載の方法。
信された開始時間を測定するステップを更に含む、前項
9に記載の方法。
ータ要素が真の非ペイロードデータ要素に対応するもの
であると判定された場合に、これにより、前記入力デー
タストリームが適切に受信されたことが示される、前項
1ないし前項12の何れか1項に記載の方法。
ーム化された信号がサービス中断測定に使用される、前
項1ないし前項13の何れか1項に記載の方法。
ータ要素が非ペイロードデータ要素であると判定された
後にも前記ステップ(ii)〜(iv)の反復を続行する、前項
1ないし前項14の何れか1項に記載の方法。
ータ要素が非ペイロードデータ要素であると判定された
後、前記入力信号のペイロードデータの解析により前記
入力信号がエラーの無いものであることが示されるまで
ステップ(ii)〜(iv)の反復を禁止する、前項1ないし前
項14の何れか1項に記載の方法。
ドデータ要素を識別するために信号を解析する装置であ
って、前記入力データストリームがペイロードデータス
トリームからなり、該ペイロードデータストリームが、
該ペイロードデータストリームの先行する要素から該ペ
イロードデータストリームの後続の要素が生成されるも
のである、信号解析装置であって、前記ペイロードデー
タストリームに対して所定の関係を有する比較用データ
ストリームを生成する生成手段(44C)と、前記入力デー
タストリームと前記比較用データストリームとの間の不
一致を検出する第1の検出手段(44D)と、不一致が検出
されるデータ要素に対して既知の所定の位置関係を有す
る前記入力信号の少なくとも1つのデータ要素を処理す
る処理手段(45,45A,45B)であって、前記少なくとも1つ
のデータ要素が、名目上決定された非ペイロードデータ
要素からなるものである、処理手段(45,45A,45B)と、前
記名目上決定された非ペイロードデータ要素が非ペイロ
ードデータ要素であるか否かを判定する第2の検出手段
(47,47A,47B)と、前記第2の検出手段(47,47A,47B)が、
前記名目上判定された非ペイロードデータ要素が非ペイ
ロードデータ要素でないと判定した場合に、エラーが検
出された前記入力信号の前記とは異なるデータ要素に対
して既知の位置関係を有する前記とは別の少なくとも1
つのデータ要素を前記処理手段に処理させる制御手段(5
0,50A,50B)とを備えていることを特徴とする、信号解析
装置。
するよう構成されていることを特徴とする(好ましくは
前項17に記載の)装置。
テストするためのテストシステムを概略的に示すブロッ
ク図である。
である。
ートである。
ロック図である。
示すフローチャートである。
回路図である。
回路図である。
示すフローチャートである。
ートである。
る。
構成すること、(b)は、図10のテスト信号からPRB
Sを再構成することを示すフローチャートである。
Claims (1)
- 【請求項1】入力データストリーム中の非ペイロードデ
ータ要素を識別するために信号を解析する方法であっ
て、前記入力データストリームがペイロードデータスト
リームからなり、該ペイロードデータストリームが、該
ペイロードデータストリームの先行する要素から該ペイ
ロードデータストリームの後続の要素が生成されるもの
である、信号解析方法であって、(i)前記ペイロードデ
ータストリームと比較するために、該ペイロードデータ
ストリームに対して所定の関係を有する比較用データス
トリームを生成し、(ii)前記入力データストリームと前
記比較用データストリームとの間の不一致を検出し、(i
ii)前記不一致が検出されたデータ要素に対して前記入
力データストリーム内において所定の位置関係を有する
データ要素を非ペイロードデータ要素として名目上識別
し、(iv)前記名目上識別された非ペイロードデータ要素
が非ペイロードデータ要素であるか否かを判定し、(v)
名目上識別された非ペイロードデータ要素が非ペイロー
ドデータ要素であると決定されるまで前記ステップ(ii)
〜(iv)を繰り返す、という各ステップを有することを特
徴とする、信号解析方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97310122A EP0924891A1 (en) | 1997-12-15 | 1997-12-15 | Identification of framing symbols in a test signal |
GB97310122.3 | 1997-12-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11289359A true JPH11289359A (ja) | 1999-10-19 |
Family
ID=8229667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10355861A Pending JPH11289359A (ja) | 1997-12-15 | 1998-12-15 | 信号解析方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6424628B1 (ja) |
EP (1) | EP0924891A1 (ja) |
JP (1) | JPH11289359A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9926884D0 (en) | 1999-11-12 | 2000-01-12 | Agilent Technologies Inc | ATM service disruption measurement |
JP2002084252A (ja) * | 2000-09-07 | 2002-03-22 | Sony Corp | Ofdm変調装置、ofdm復調装置及びofdm送受信システム |
US6914878B1 (en) * | 2000-10-16 | 2005-07-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Fault detection in multi-plane switch |
TW200301792A (en) * | 2002-01-04 | 2003-07-16 | Du Pont | Bonded polyester fiberfill battings with a sealed outer surface having improved stretch capabilities |
GB0321641D0 (en) * | 2003-09-16 | 2003-10-15 | Agilent Technologies Inc | Methods and apparatus for measuring service disruption |
US7979752B1 (en) * | 2005-07-26 | 2011-07-12 | Cypress Semiconductor Corporation | Data loss protection switch system and method |
US8413036B2 (en) * | 2008-11-28 | 2013-04-02 | Agere Systems Llc | Pseudorandom binary sequence checker with control circuitry for end-of-test check |
EP2775652B1 (en) | 2013-03-07 | 2018-08-22 | Viavi Solutions Deutschland GmbH | Bit error pattern analyzer and method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60140949A (ja) * | 1983-12-28 | 1985-07-25 | Toshiba Corp | フレ−ム同期保護方式 |
DE3774832D1 (de) * | 1986-09-25 | 1992-01-09 | Nec Corp | Einrichtung zur ermittlung der bit-phasendifferenz. |
US5265089A (en) * | 1990-01-30 | 1993-11-23 | Nec Corporation | Loopback test circuit |
GB9010724D0 (en) * | 1990-05-12 | 1990-07-04 | Storno As | Apparatus for generating and detecting distributed block synchronization |
US5228042A (en) * | 1991-02-07 | 1993-07-13 | Northern Telecom Limited | Method and circuit for testing transmission paths |
US5282211A (en) * | 1991-08-14 | 1994-01-25 | Genrad, Inc. | Slip detection during bit-error-rate measurement |
JP3478555B2 (ja) * | 1993-03-10 | 2003-12-15 | 富士通株式会社 | 加入者系ディジタル伝送装置 |
US5475688A (en) * | 1994-04-22 | 1995-12-12 | Thomson Consumer Electronics, Inc. | Media error code generation as for a video inverse transport processor |
US6064650A (en) * | 1996-06-27 | 2000-05-16 | Xerox Corporation | Rate shaping in per-flow output queued routing mechanisms having output links servicing multiple physical layers |
-
1997
- 1997-12-15 EP EP97310122A patent/EP0924891A1/en not_active Withdrawn
-
1998
- 1998-12-11 US US09/209,777 patent/US6424628B1/en not_active Expired - Lifetime
- 1998-12-15 JP JP10355861A patent/JPH11289359A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US6424628B1 (en) | 2002-07-23 |
EP0924891A1 (en) | 1999-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE40918E1 (en) | Method and device for transmitting data frames | |
CA2163777A1 (en) | Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver | |
US4413335A (en) | Fault recovery apparatus for a PCM switching network | |
US7509568B2 (en) | Error type identification circuit for identifying different types of errors in communications devices | |
EP0443754A2 (en) | Method and apparatus for detecting a frame alignment word in a data stream | |
US8627156B1 (en) | Method and system of testing bit error rate using signal with mixture of scrambled and unscrambled bits | |
US20030037297A1 (en) | Frame synchronization device and frame synchronization method | |
US5282211A (en) | Slip detection during bit-error-rate measurement | |
US5166890A (en) | Performance monitoring system | |
JPH11289359A (ja) | 信号解析方法 | |
CA1210840A (en) | Digital switching network for telecommunications exchange | |
US5619532A (en) | Digital communication system | |
US4567587A (en) | Multiplex equipment monitoring apparatus | |
US20050058080A1 (en) | Methods and apparatus for measuring service disruption | |
JP2973722B2 (ja) | 遠隔監視方式 | |
JP2001308814A (ja) | フレーム構成自動識別通信装置 | |
US20040208248A1 (en) | Method for detecting an Octet Slip | |
KR19990061550A (ko) | 데이터 통신의 케이블 상태 검사장치 | |
US6233225B1 (en) | Line coding mismatch detection technique | |
KR100426474B1 (ko) | 교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치 | |
CN116707722A (zh) | 接口检验方法、装置、电子设备和存储介质 | |
US6600433B1 (en) | Method and apparatus for correcting digital code words in a digital communication network | |
JPS62150944A (ja) | 符号誤り検出方式 | |
GB2144246A (en) | Proving safe operation | |
JPH03110947A (ja) | 故障監視回路を備えた通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |