JPS60167624A - サンプリング時刻同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、サンプリング時刻同期装置、特に電力系統の
保護継電システム等において、複数の端子における電気
量のサンプリング時刻を同期させるサンでリング時刻同
期装置に関するものである。

〔発明の技術的背景〕

近年、電力系統の保護制御のディジタル化に伴ない、系
統の複数の位置において系統電気量をディジタル量に変
換し、伝送手段を介して処理手段へ伝送するディジタル
入力装置の実用化が進んでいる。ここで複数の入力装置
（端局）よシ伝送されたデータをディジタル的に処理し
、保護制御演算を行なう場合、演算に使用されるデータ
は同時刻にサンプリングされたものである必要がある。

このため各端局において系統電気量をサンプリングする
際のタイミングが同一時刻になるよう、各端局間での同
期制御が行なわれている。

複数の端局間で同期をとる方法として一般に使用されて
いる方式は、同期の基準となる局よシ他の端局に伝送さ
れる信号中に基準となるサンプリング同期発振器と同゛
期して立上る特定のビット（以下同期ビットと云う）を
含ませて伝送する方式がある。他の端局は同期基準端局
よシ受信した信号中に含まれる同期ビットの立上シタイ
ミングを測定し、自端のサンプリングタイミングと同ｇ
ｌＪするよう制御する。本方式を使用している装置の例
としては、昭和５８年電気学会全国大会、講演論文集Ａ
１０４５に記載されたｒ　５００ｋＶＧＩＳ　用７”ィ
ジタルＰＤＪがあげられる。

以下第１図に示すサンプリング時刻同期装置について第
２図の動作タイミング図をもとにして、従来のサンプリ
ング時刻同期装置の動作を説明する。

第１図において、ＭＳは同期基準となる端局（以下主局
と云う）、端局ＳＳは主局に同期して系統電気量をサン
ｆ　ＩＪソング、主局に伝送する入力端局（以下従局と
云う）を示す。

主局ＭＳにおいて、基準同期信号発振装ｆ１は、一定周
期の基準信号Ｍを発生して送信制御装置２へ入力する。

送信制御装置２は基準信号Ｍの周期に同期して従局ＳＳ
への伝送信号りが送信されるように送信装置３を制御す
る。

第２図に示されるタイミング図において、基準信号Ｍ及
び伝送信号りの一例を示す。第２図において、Ｍは基準
信号、Ｄｌは伝送信号の一構成例、Ｄ２は前記伝送信号
Ｄ１の同期ビット付近の拡大図を示す。送信信号Ｄ１は
サンプリング同期のための同期ビット、主局ＭＳよシ従
局ＳＳへの伝送データ及び伝送エラーチェックのための
ＣＲＣ゛（Ｃｙｃｌｉｃ　Ｒｅｄａｎｄａｎａｙ　Ｃｈ
ｅｃｋ　ｃｏｒｄ　）より構成されている。第２図の伝
送信号Ｄ２において同期ビットは連続した８ビツトの「
０」信号の直後の白」信号として設定されている。同期
ビットの前にある８ビツトの連続「０」は、同期ビット
を他の伝送データから識別するためのもので同期フラグ
と呼ばれ、また同期フラグによって区切られた１単位の
伝送群はフレームと呼ばれる。主局Ｊ　Ｓの伝送装置３
から出力された伝送信号りは伝送路１２ａを介して他端
ＳＳに送信され、受信タイミング測定装置５及び受信装
置４へ入力される。ここで受信タイミング測定装置５は
受信信号りより同期ビットを識別し、自局のザンデリン
グ同期発振装置７の出力するサンプリング信号Ｓとの間
の時間間隔を測定する。

第２図において、Ｓは従局ＳＳのサンプリング信号Ｓを
示し、ΔＴは受信した信号り中の同期ビット立上シタイ
ミングに対するサンプリング信号Ｓの同期時間差を示す
。なお同期時間差ΔＴの符号は、予め同期ビットの立上
りに対しサンプリング信号Ｓのタイミングが遅れている
時を正と設定しておく。受信タイミング測定装置６は同
期時間差ΔＴのデータを同期制御装置７へ出力する。同
期制御袋ｖ７は受信タイミング測定装置５の出力する同
期時間差ΔＴの符号によりザンゾリング同期発振装＠７
の発振周期を制御し、同期ビットの立上シタイミングに
対して自局のサンプリング信号を同期させる。即ち、同
期ビットの立上りタイミングに対して自局の号ンデリン
グＦ号Ｓが遅れている時（ΔＴ〉０）にはサンプリング
同期発振装ｆＷ７の発振周期を短かくし、サンプリング
時刻を早める補正を行ない、逆の場合（Δ’ｉ’＜ｏ）
には発振同期を長くする補正を行なう。これにより最終
的には従局ＳＳのサンプリング信号Ｓと、受信信号中に
含まれる同期ビットの立上りタイミングの時間差ΔＴは
Ｏになシ、主局ＭＳと従局ＳＳの間に同期関係が確立さ
れる。そして従局ＳＳは主局と同期したサンプリング信
号Ｓにより系統電気量１３をサンプリングしてφ変換装
置８によシディジタル信号に変換する。このディジタル
信号は従局ＳＳの送信装置９により送信され、伝送路１
２ｂを介して主局ＭＳへ伝送される。主局ＭＳは従局Ｓ
Ｓより伝送された信号を受信装置１０によシ受信し、外
部に系統電気量データとして出力すると共に、主局内部
の演算装置１１へ入力し保護制御演算のだめのデータと
して使用する。

〔背景技術の問題点〕

上記構成を有するサンプリング同期装置は、サンプリン
グ周期Ｔと信号を伝送する上での伝送速度との間に適用
上の制約条件がある。

以下第３図に示すタイミング図をもとに前記制約条件に
ついて説明する。第３図において、Ｍは主局ＭＳ内の基
準同期信号発振装置１からの基準信〜号、Ｄは同期ビッ
トに関するタイミングを拡大表示したものである。第３
図において、サンプリング周波数が７２０Ｈｚ、ディジ
タル信号伝送速度が４８Ｋｂｐｓに設定された場合を考
える。このようなサンプリング周波数と伝送速度とを選
んだ場合、伝送信号り中に含まれる同期ビットの送信タ
イミングを正しく基準信号Ｍに同期させることは不可能
トなる。即ち、サンプリング周波数（７２０Ｈｚ）と伝
：送速度（４８Ｋｂｐｓ　）とが整数関係にないために
、１サンプリング周期に送信可能なディジタル信号のピ
ット数に端数が生じ、次のフレームの同期ビットの立上
りタイミングに対し、送信同期誤差Δεが生じる。そこ
で第３図において、タイミングｔ’１において送信同期
環差ΔεをＯに設定しても、次のサンプリング周期ｔ２
においては、下記式に示す端数（−！−ビット）の分だ
け同期ビットの立上シタイミングに誤差が生じる。

上記誤差はサンプリング周期ｔ３ではｉビットとなり、
更にサンプリング周期ｔ４ではＯになる。

以下各サンプリング周期にしたがって送信同期誤１　ス 差Δεは、０．−、．０・・・を周期的に繰返す。

３ 従局ＳＳは常時受信信号中の同期ビットの立上シタイミ
ングに自局のサンプリングタイミングを同期させるよう
に制御する。従って受信信号中め同期ビットの立上シに
前記のような誤差が存在する場合には、正常な同期補正
が不可能となシ、サンプリング周期に誤差を生じる可能
性がある。

〔発明の目的〕

本発明は上記問題点を解決することを目的としてなされ
たものであシ、サンプリング周波数と伝送速度との間に
整数関係がない場合であっても、安定した同期制御を可
能とするサンプリング時刻同期装置を提供することを目
的としている。

〔発明の概要〕

本発明ではサンプリングの基準信号と所定の時間関係を
有する特定ビットを含むディジタル信号に対して同期補
正制御情報を付加して送信し、これを受信した端局にお
いて同期補正制御情報の受信タイミングを測定し、その
測定結果に応じて自端のサンプリングタイミングを制御
しようとするものである。

〔発明の実施例〕

以下図面を参照して実施例を説明する・第４図は本発明
によるサンプリング時刻同期装置の一実施例構成図であ
る。第４図において図中の符号１゜５及び７ないし１３
は第１図に対応する。２′は送信制御装置であシ基準同
期信号発振装置１からの基準信号Ｍを入力し、送信装置
３′を制御すると同時に同期制御情報Ｃ１を送信データ
として送信装置３′へ出力する。したがって送信装置３
′は送信制御袋ｇ２／により制御され、同期ビット、送
信データ及び同期制御情報等を伝送信号として従局へ送
信する。一方、従局ＳＳの４′は伝送路１２ａを介して
主局ＭＳよシ伝送された伝送信号りを受信し、受信デー
タを出力すると同時に、同期補正制御情報Ｃ２を同期制
御装置６′へ出力する受信装ｄ−１５は受信信号中の同
期ビットを検出し、そのビットの立上り時間と自局のサ
ンプリングタイミングとの同期時間差ΔＴを測定して同
期制御装置６’へ出力する受信タイミング測定装置、６
′は受信装置４′の出力する同期補正制御情報Ｃ２及び
受信タイミング測定装部、５の出力する同期時間差ΔＴ
を入力し、サンプリング同期発振装置７に対して制御信
号を出力する同期制御装置、７は同期制御装置Ｗ６′に
よシ制御され、従局ＳＳのサンブリング信号Ｓを発生す
るサンプリング同期発振器、その他の構成は第１図と同
様である。

第５図は動作説明のためのタイミング図であシ、サンプ
リング周波数及び伝送速度は第３図の場合と同様に７２
０　Ｈｚ及び４８Ｋｂｐｓに設定されている。

糖５図において、サンプリング周波数と伝送速度との比
は、３：２００である。したがって第３図において説明
したように、同期ビットの立上シタイミングと基準信号
Ｍとの間の時間差は３サイクル毎にＯになるよう制御可
能である。そこで主局ＭＳの送信制御装置ｉｋＩ′、２
′は基準量Ｍ信号発振装置ｔ＋？　１からの基準信号Ｍ
をもとに、３ザングリングに１回基準信号Ｍと同期して
送信４ｇ号中の同期ビットが立上るように送信装置３′
を制御する。同時に、３づンプリングに１回、基準（８
号Ｍと同期ビットの立上シが同期したフレームを送信す
る際には、送信データの中に含ませるデータとして、同
期制御情報Ｃ１を「１」にして出力する。即ち、第５図
においてＣ１は同期ビットが正しいタイミングに立上っ
ているフレーム期間「１」を保つ１ビツトの信号として
示される。そして送信装置３′は同期ビット及び同期側
（ａ＋情報ビットを含んだ伝送イＲ号りを伝送路１２ａ
を介して従局ＳＳへ送信する。

しだがってＤは従局ＳＳにおける受信信号を示し、＊印
がついている信号は１ビツトの同期制御情報ビットで、
「１」信号はそのフレームの同期ビットの立上シが正し
いタイミングで行なわれており、送信同期誤差Δε＝０
であること金示し、「０」は立上りタイミングに誤差の
あることを示す。

一方、受信装置（ｉ□４′は前記受信データ中の同期補
正制御情報Ｃ２をとり出して同期制御装置６′へ出力す
る。ここで同期制御装置ｔ６′は受信タイミング測定装
置５より入力される同期時間差ΔＴ及び受信装置４′よ
り入力される同期補正制御情報Ｃ２をもとにしてザンプ
リング同期発振装置７を制御する。

第６図は動作説明のためのフローチャートである。先ず
最初はステップ６１において受信された同期補正制御情
報ビットが「１」か「０」かの判定処理を同期制御装置
６′によって行なう。ステップ６１において同期補正制
御情報ビットが「０」であればステップ６２へ移シ、そ
のフレームにおける同期ビットの立上りタイミングは正
しくないものと判断され、上記時間差ΔＴに応じた補正
は期時間差ΔＴの符号判定処理を行なう。即ち、同期補
正制御情報ビットが「１」であれば、そのフレームの同
期ビットの立上シタイミングは正しいものと判断され、
同期時間差ΔＴに応じたサンプリング同期の補正が行な
われる。そしてステップ６３においてΔＴの符号が正で
あればステップ６４へ移って自局のサンプリングタイミ
ングを早める方向に制御し、逆に符号が負でちればステ
ップ６５へ移ってサンプリングタイミングを遅らせる方
向の補正をサンプリング同期発振装Ｗ７に対して行なう
。

以上によりサンプリング同期補正は、同期ビットの立上
シタイミングが正しい時のみ行なわれることになシ、同
期誤差を生じることはない。

第７図は本発明によるサンプリング時刻同期装置の他の
実施例を説明するためのタイミング図であるＯ 本実施例では同期補正制御情報を伝送するために複数の
ビットを使用することによシ、１ビツトのみで送信した
場合に比較して、更に正確なサンプリング同期の補正を
行なうようにしたものである。

そして第７図ではサンプリング周波数を８４０１１ｚ、
伝送速度を５８．９２　Ｋｂｐｓと仮定した場合でちる
。この場合、サンプリング周波数と伝送速度との比は７
：４９１となり、基準信号Ｍと伝送信号り中の同期ビッ
トの立上シ時間との同期誤差は、７ザングリング周期を
一つの周期として変化する。また、１サンプリング当シ
の送信同期誤差の変化は１／７ヒ゛ツトでおることから
、送信同期誤差Δεはｔｌにおけるタイミングでの誤差
を０とすると、以下−１／７゜−２／７・・・−６７７
、Ｏの値を周相１的に繰返す。しだがって送信同期誤差
ΔεとしてけＯ〜−６／７のンつの値をとることから、
同期補正制御情報として前記送信同期誤差の値を伝送す
るためには、最低３ビツトあればよい。第７図では例表
して、同期補正制御情報として送信同期誤差＝０の場合
には「０」、送信同期誤差＝−１７７ビツトの場合には
「１」、以下送信同期誤差＝−７ビツトの場合にはｒＮ
Ｊを送イ言するものである。

一方、従端にて受信された同期補正制御情報Ｃ２は第４
図に示される同期制御装置６′に入力される。そして同
期制御装置ｉ　６／は受信された同期補正制御１情報Ｃ
２にしだがって同期時間差ΔＴの仙を補正する。即ち、
同期補正制御情報Ｃ２＝００場合には補正なし、Ｃ２＝
１の場合にはΔＴの値に１／７ビツトを加＃：、Ｃ２＝
Ｎの場合にはΔＴの値にＮ／７ビツトを加算する。この
演算によシ同期ビットの立上シタイミングの誤差の補正
をすることにより、サンプリング同期の制御を同期ビ′
ットの受信毎に実施することが可能となる。その結果、
同期補正制御情報が１ビツトの場合に比較して、高い頻
度でサンプリング同期の制御を行なうことができ、同期
精度を高めることが可能となる。

なお、上記実施例ではサンシリングの基準となる主局か
ら従局へ同期ビットを送信して両局間のサンプリング同
期をとる方法について説明したが、これに限定されるも
のではなく、伝送信号中の同期ビットの受信タイミング
をもとに同期関係を制御するものに対してはいずれも適
用可能である。

即ち、−例として特開昭５０−４９６４５号等に詳細に
示される如く、端局Ａ、Ｂ間において、相手端よシの伝
送信号中の同期ビットの受信タイミング及び、自端よシ
相手端へ送信した同期ビットの相手端での受信タイミン
グ（相手端よシの伝送イａ号中に同期データとして付加
されて返送）をもとに同期時間差を補正して、同期を保
持するシステムにおいても本発明は適用可能である。

〔発明の効果〕

以上説明した如く、本発明によればサンプリング基準信
号と所定の時間関係を有する特定ビットを含むディジタ
ル信号に対して同期補正制御情報を付加して送信し、こ
れを受けた端局におい七同期補正制御情報の受信タイミ
ングを測定することにより、自端のザンノリングタイミ
ングを制御するよう構成したので、サンプリング周波数
とデータ伝送速度との比が整数関係にない場合において
も、同期誤差が生じない、安定したサンプリング時刻同
期装置を提供できる。

【図面の簡単な説明】

第１図は従来のサンプリング時刻同期装置の一構成例図
、第２図は動作説明のだめのタイミング図、第３図は問
題点を説明するためのタイミング図、第４図は本発明に
よるサンプリング時刻同期装置の一実施例構成図、第５
図は動作説明のためのタイミング図、第６図は動作説明
のだめのフロー図、第７図は本発明によるサンプリング
時刻同期装置の他の実施例を説明するだめのタイミング
図である。 １・・・基準同期信号発揚装置　２　、２’・・送信制
御装置３．３’・・送信装置　４．４’・・受信装置５
・・・受信タイミング測定装置ｔ　６　、６’・・同期
制御装置７・・・サンプリン列同期発振装置ｕ　８・・
・〜勺変換装置９・・・送信装置　１０・・・受信装置
１１・・・演算装置　１２ａ、１２ｂ・・・伝送路１３
・・・電気量　Ｍ　Ｓ　、、、主局ＳＳ・・・従局 特許出願人　東京芝浦電気株式会社 代理人弁理土石井紀男 范３図

Claims (1)

【特許請求の範囲】
1. （１）　主局にてサンプリングの基準信号と所定の時間
   間隔を有する特定ビットを含むディジタル信号を形成し
   て各端局間で伝送し合い、前記ディジタル信号中に含ま
   れた特定ビットの受信タイミングによシ、各端局におけ
   る電気量のサンプリングタイミングを制御するサンプリ
   ング時刻同期装置において、前記送信端局は前記ディジ
   タル信号に対して少なくとも１ビット以上で構成される
   同期補正制御情報ビットを付加して送信し、受信端局は
   受信されたディジタル信号中の前記同期補正制御情報ビ
   ットの受信タイミングを補正することによシ自端のサン
   プリングタイミングを制御することを特徴とするサンプ
   リング時刻同期装置。 （２〕主局にてサンプリングの基準信号と所定の時間間
   隔を有する特定ビットを含むディジタル信号を形成して
   各端局間で伝送し合い、前記ディジタル信号中に含まれ
   た特定ビットの受信タイミングによシ、各端局における
   電気量のサンプリングタイミングを制御するサンプリン
   グ時刻同期装置において、前記送信端局は前記ディジタ
   ル信号に対して前記特定ビットの時間関係にしたがった
   一定のビットパターンをそなえた同期補正制御情報ビッ
   トを付加して送信し、受信端局は受信されたディジタル
   信号中の前記同期補正制御情報ビットのビットノやター
   ンに対応した補正値により、前記特定ビットの受信タイ
   ミングを補正した仙を用いテ自端のサンプリングタイミ
   ングを制御することを特徴とするサンプリング時刻同期
   装置。