JPH04167846A - 列変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル無線伝送に用いる列変換方式に関す
る。

〔従来の技術〕

第２図は従来のこの種の列変換方式の一例を示し、ここ
では３列の入力信号を４列の変調方式を用いて伝送する
ディジタル無線方式に適用された例を示している。

送信側において、３−４列変換回路２０１は、同期した
３列のディジタル信号１１〜１３を４列のディジタル信
号２１〜２４に変換する。第１の速度変換回路２０２は
ディジタル信号２１〜２４のメインデータ信号に無線用
オーツ八へ・ノドビントを付加するために、周波数をｍ
／ｎ倍に変換してディジタル信号３１〜３４を出力する
。速度変換後のディジタル信号３１〜３４は変調され、
送信される。

受信側において、受信した変調信号はディジタル信号３
１〜３４に復調される。フレーム同期検出回路２０５は
ディジタル信号３１〜３４から無線のフレーム同期を確
立し、フレーム構成を示すフレームパルス９を出力する
。第２の速度変換回路２０４はこのフレームパルス９に
基づいてディジタル信号３１〜３４から無線用オーバヘ
ッドビットを取り除き、周波数をｎ７ｍ倍に変換したデ
ィジタル信号４１〜４４を出力する。４−３列変換回路
２０６は４列のディジタル信号４１〜４４を３列のディ
ジタル信号５１〜５３に変換し出力する。

〔発明が解決しようとする課題〕

上述した従来の構成では、送信側および受信側の各列変
換回路２０１と２０６がそれぞれ独立に動作するため、
入力信号１１が対応する出力側の列の出力信号５１とし
て出力されるとは限らず、５１〜５３のいずれの出力信
号になるかが判らないという不確定性を有し、入力信号
の列と出力信号の列との対応関係が確保できないという
問題がある。

本発明の目的は、入力信号と出力信号の相互の列の対応
関係を確保することを可能とした列変換方式を提供する
ことにある。

〔課題を解決するための手段〕

本発明の列変換方式は、送信側で列変換および速度変換
した信号に列変換のタイミング情報を含ませるとともに
、受信側では速度変換された信号の列変換を前記タイミ
ング情報に基づいて行うようにする。

例えば、送信側にはＮ列の入力信号をＭ列の信号に変換
するとともに列変換の単位を示すタイミングパルスを出
力する手段と、列変換された信号の周波数をｍ／ｎ倍に
速度変換する第１の速度変換手段と、前記タイミングパ
ルスのタイミング情報を含むフレームパルスを第１の速
度変換手段に供給するフレーム制御手段とを備えており
、また受信側には受信した信号からフレームパルスを検
出する手段と、受信信号の周波数をｎ７ｍ倍に速度変換
する第２の速度変換手段と、Ｍ列の信号を前記検出され
たフレームパルスに含まれるタイミング情報に基づいて
Ｎ列の信号に変換して出力する手段とを備えている。

〔作用〕

本発明によれば、送信側の列変換に際して出力されるタ
イミング情報に基づいて受信側で列変換を行うため、入
力信号と出力信号の列の対応関係を取ることができる。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例のブロック図であり、ここで
は３列の入力信号を４列による変調方式を用いて伝送す
るディジタル無線システムに適用した例を示している。

同図において、送信側には３−４列変換回路１０１が設
けられる。この３−４列変換回路１０１は、３列の入力
信号１１〜１３を４列のディジタル信号２１〜２４に変
換するとともに、列変換の単位を示すタイミングパルス
６を出力する。第１の速度変換回路１０２は、４列に変
換されたディジタル信号２１〜２４のメインデータ信号
に無線用オーバヘッドピットを付加するために、周波数
をｍ　／　ｎ倍に変換してディジタル信号３１〜３４を
出力する。フレーム制御回路１０３は、第１の速度変換
回路１０２から出力される３×４ビツトの整数倍で構成
される無線のフレームパルス７と、前記３−４列変換回
路１０１から出力されるタイミングパルス６とで、ある
決められたタイミングになるように制御卸したフレーム
パルス８を出力する。

前記第１の速度変換回路１０２はこのフレームパルス８
に基づいて前記ディジタル信号３１〜３４を出力し、こ
れらディジタル信号３１〜３４はその後変調された上で
送信される。

一方、受信側では、受信した変調信号をディジタル信号
３１〜３４に復調した上で第２の速度変換回路１０４と
フレーム同期回路１０５に入力させる。このフレーム同
期検出回路１０５はディジタル信号３１〜３４から無線
のフレーム同期を確立Ｌ、フレーム構成を示すフレーム
パルス９を出力する。このフレームパルス９には、送信
側でのタイミングパルス６の情報が含まれている。第２
の速度変換回路１０４は、このフレームパルス９に基づ
いてディジタル信号３１〜３４からオーバヘッドビット
を除去し、かつ周波数をｎ　／　ｍ倍に変換したディジ
タル信号４１〜４４を出力する。

４−３列変換回路１０６は同様にフレームパルス９によ
り、換言すればフレームパルス９に含まれるタイミング
パルス６の情報に基づいて４列のディジタル信号４１〜
４４を３列のディジタル信号５１〜５３に変換し、出力
する。

この回路動作によれば、送信側では３−４列変換回路１
０１における列変換に際してのタイミングパルス６の情
報をフレームパルス８に含ませた状態でディジタル信号
３１〜３４を出力して、これを送信することになり、受
信側ではフレームパルス９に含まれるタイミングパルス
６の情報に基づいて４−３列変換回路１０６において列
変換を行うことになる。このため、送信側の３−４列変
換回路１０１と、受信側の４−３列変換回路１０６との
間に列変換のタイミングが伝達されることになり、各列
の入力信号はそれぞれ対応する列の出力信号として出力
されることになる。したがって、入力信号と出力信号の
各列の対応関係を確保することが可能となる。

なお、前記実施例では信号を３列と４列との間で列変換
する例を示しているが、Ｎ列とＭ列との間の列変換を行
う全ての場合に本発明を適用することができる。

〔発明の効果〕

以上説明したように本発明は、送信側の列変換に際して
出力されるタイミング情報をフレームパルスに含ませて
受信側に伝達し、受信側ではこのタイミング情報に基づ
いて列変換を行うため、入力信号と出力信号の相互の列
の対応関係を確保することが可能となる。

【図面の簡単な説明】

第１図は本発明の列変換方式の一実施例のブロック図、
第２図は従来の列変換方式の一例を示すブロック図であ
る。 １０１．２０１・・・３−４列変換回路、１０２．２０
２・・・第１の速度変換回路、１０３・・・フレーム制
御回路、１０４，２０４・・・第２の速度変換回路、１
０５，２０５・・・フレーム同期検出回路、１０６，２
０６・・・４−３列変換回路。 第 ９（イ官イｐす １図 受イ吉イ斐り 第： ２図 る式イ官イ１つ

Claims (1)

1. 【特許請求の範囲】 １、同期したＮ（Ｎは１以上の整数）列の入力信号をＭ
   （Ｍは１以上の整数）列による変調方式を用いて伝送す
   るディジタル無線方式において、送信側で列変換および
   速度変換した信号にその列変換のタイミング情報を含ま
   せるとともに、受信側では速度変換された信号の列変換
   を前記タイミング情報に基づいて行うようにしたことを
   特徴とする列変換方式。 ２、送信側にはＮ列の入力信号をＭ列の信号に変換する
   とともに列変換の単位を示すタイミングパルスを出力す
   る手段と、列変換された信号の周波数をｍ／ｎ（ｎは１
   以上の整数、ｍはｍ≧ｎ＋１の整数）倍に速度変換する
   第１の速度変換手段と、前記タイミングパルスのタイミ
   ング情報を含むフレームパルスを前記第１の速度変換手
   段に供給するフレーム制御手段とを備え、受信側には受
   信した信号からフレームパルスを検出する手段と、受信
   信号の周波数をｎ／ｍ倍に速度変換する第２の速度変換
   手段と、Ｍ列の信号を前記検出されたフレームパルスに
   含まれるタイミング情報に基づいてＮ列の信号に変換し
   て出力する手段とを備えてなる特許請求の範囲第１項記
   載の列変換方式。