JPS6213142A - 受信制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 リング状通信システム等のビット直列信号の受信装置に
おける受信制御方式である。データ伝送信号から各ビッ
ト信号を識別する受信動作は、データ伝送信号から抽出
する伝送クロック信号によって制御するが、そのように
して受信バッファにデータを保持した後、伝送クロック
とは独立の装置クロックで制御する制御バッファに移し
て、装置クロックの制御下で、受信データのエラーチェ
ック、アドレス判定等の受信処理を行う。この構成によ
り、受信データの処理が伝送クロックの乱れによって影
響されることを防止できる。

〔産業上の利用分野〕

本発明は、リング状通信システム等のデータ通信システ
ムにおける、ビット直列信号受信装置の受信制御方式に
関する。

ビット直列に伝送される信号を受信する場合には、公知
のように、該伝送信号から所定の方法で２値を検出し、
該２（ｌ￥倍信号切り替わり周期を抽出することによっ
て、伝送信号のピッ１−速度に同期した、いわゆる伝送
クロック信号を発生し、該伝送クロック信号による制御
によって、受信動作を実行する方式がしばしば用いられ
る。

受信されたデータについては、伝送エラーチェック、宛
先アドレスの判定その他の処理が行われるが、そのよう
な処理も、一般にデータ伝送速度に遅れないように進め
る必要があるので、前記伝送クロック信号で制御する場
合が多い。

〔従来の技術と発明が解決しようとする問題点〕第２図
は、ビット直列データ伝送信号の受信装置の一構成例を
示すブロック図である。

伝送路１を伝送されたデータ伝送信号は、受信回路２に
おいて、前記のような公知の一方式により、装置内の制
御に対応する２植体号に変換され、該２植体号から伝送
クロックが抽出され、該伝送クロックの制御によって、
各受信ビットが判定されて、受信信号線３に出力される
。

抽出された伝送クロック信号も、伝送クロック線４に出
力され、受信シフトレジスタ５を制御して、受信信号線
３に出力される受信ビットを、受信シフトレジスタ５に
入力して保持する。

受信シフトレジスフ５は、例えば１２ビツトの構成であ
り、例えば制御ビットを含めて９ビツト構成のデータバ
イトが、受信シフトレジスタ５に受信されるごとに、こ
れを受信バッファ６へ転送する。

この制御は、バッファ制御回路７が、伝送クロック線４
の伝送クロック信号を受けて、ビット速度の１７９に分
周したクロックにより、受信動作に同期して実行する。

伝送クロック信号は、受信処理部８にも供給されるので
、受信処理部８は受信ハソファ６のデータについて、所
定のフレーム形式に従って、伝送エラーチェック、アド
レス判定その他の受信処理を実行し、又要すれば、下流
の装置へデータを再生中継する等の処理を、受信データ
の伝送クロックに同期して行う。

このような従来の構成によれば、受信処理部８の処理を
データ受信に同期させることが容易であるが、伝送速度
の変動、伝送信号の誤り等によって、伝送データ信号か
ら抽出される伝送クロック信号が乱れた場合には、既に
受信されたデータの処理に影響を与える可能性がある。

〔問題点を解決するための手段〕

第１図は、本発明の構成を示すブロック図である。

図は受信装置の構成を示し、１０．１１は２組の受信バ
ッファ、１２は制御バッファであり、１３は制御ハソフ
ァ１２の受信データを処理する受信処理部、１４はクロ
ック発生回路、１５はバッファ制御回路である。

〔作　用〕

従来と同様にして、受信シフトレジスタ５に受信された
データは、受信バッファ１０と受信バッファ１１へ交互
に転送される。

受信バッファ１０及び１１までは、従来のように伝送デ
ータ信号から抽出された伝送クロック信号によって制御
される。

受信装置は、伝送クロック信号とは独立の装置クロック
信号を発生するクロック発生回路１４を持ち、該装置ク
ロック信号の制御によって、受信処理部１３は制御バッ
ファ１２に受信バッファ１０．１１から交互に受信デー
タを転送し、受信処理を実行する。

装置クロック信号の周期は、受信データバイトの受信周
期に近い周期であるが、一致する必要は無く、両者の相
違は、２個の受信バッファ１０．１１を設けることによ
り吸収される。

以上の構成により、伝送クロック信号の乱れが、既に受
信したデータの受信処理に影響することを、避けること
ができる。

〔実施例〕

第１図において、伝送路１のデータ伝送信号は、従来の
ように受信回路２で受信され、受信シフトレジスタ５に
逐次入力される。

従来と同様に受信信号から抽出されて、伝送クロック線
４に出力される伝送クロック信号がバッファ制御回路１
５に供給される。

バッファ制御回路１５ば、分周した伝送クロック信号に
よって、受信ハソファ１０．１１を制御し、受信シフト
レジスタ５に受信されたデータを、■バイトづつ受信バ
ッファ１０と受信ハソファ１１へ交互に転送する。

受信装置は、伝送クロック信号とは独立の装置クロック
信号を発生ずるクロック発生回路１４を持ち、該装置ク
ロック信号の制御によって、受信処理部１３は制御ハソ
ファ１２に受信バッファ１０．１１から交互に受信デー
タを転送する。

受信処理部１３は、制御バッファ１２にある受信データ
バイトについて、従来と同様の受信処理を実行する。

装置クロック信号の周期は、受信データバイトの受信周
期に近い周期であるが、一致する必要は無く、通常は変
動を考慮して若干速い周期に設定する。受信速度と受信
処理の速度の相違は、２個の受信ハソファ１０．１１を
設けることにより吸収される。

以」二の構成により、伝送クロック信号は受信バッファ
１０．１１までの受信動作のみを制御し、それ以後の受
信処理は受信装置で独立に発生ずる装置クロック信号に
よって制御するので、伝送クロック信号の乱れが、既に
受信したデータの受信処理に影響することを、避けるこ
とができる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、ビッ
ト直列伝送データ信号の受信において、伝送信号から抽
出する伝送クロックの乱れが、その後の処理に影響する
ことを避けることができるので、通信システムの信頬性
を改善するという著しい工業的効果がある。

【図面の簡単な説明】

第１図は本発明の実施例構成ブロック図、第２図は従来
の一構成例ブロック図である。 図において、 ■は伝送路　　　　　　２は受信回路、４は伝送クロッ
ク線、　　５は受信シフトレジスタ、６．１０．１１は
受信バッファ、 ７．１５はバッファ制御回路、 ８．１３は受信処理部、　１４はクロック発生回路イ疋
氷扮−耶シ久炉ＪプＵツ ン図

Claims (1)

1. 【特許請求の範囲】 ビット直列に伝送されるデータ伝送信号を受信する受信
   装置において、 該データ伝送信号から抽出する伝送クロック信号に同期
   して制御され、該データ伝送信号のデータを受信して受
   信バッファに保持する手段（１０、１１、１５）、 及び、該伝送クロック信号と独立に発生する装置クロッ
   ク信号（１４）によって制御され、該受信バッファ（１
   ０、１１）のデータを制御バッファ（１２）に転送し、
   該制御バッファ（１２）上のデータについて受信処理を
   行う手段（１３）を有することを特徴とする受信制御方
   式。