JPH01276945A - サンプリング歪補正回路 - Google Patents
サンプリング歪補正回路Info
- Publication number
- JPH01276945A JPH01276945A JP63105708A JP10570888A JPH01276945A JP H01276945 A JPH01276945 A JP H01276945A JP 63105708 A JP63105708 A JP 63105708A JP 10570888 A JP10570888 A JP 10570888A JP H01276945 A JPH01276945 A JP H01276945A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- line
- data link
- majority decision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 26
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、サンプリング歪補正回路に関し・特にデジタ
ルデータ伝送において、非同期クロックでデータをサン
プリングして転送する際のサンプリング歪を補正するサ
ンプリング歪補正回路に関する。
ルデータ伝送において、非同期クロックでデータをサン
プリングして転送する際のサンプリング歪を補正するサ
ンプリング歪補正回路に関する。
デジタルデータ通信路で、データリンクが２つ以上連続
して接続されるシステムにおけるクロック系が、データ
とは非同期の形でデータ転送する場合、すなわちデータ
を非同期のクロックでサンプリングして伝送する場合が
ある。このような場合のシステムにおけるサンプリング
方式の一例を第２図に示す、第２図において、データリ
ンク１０゜２０のラインドライバ１１．２１から出力さ
れるデータは、それぞれ、データリンク接続装置３０の
ラインレシーバ３１．３２に入力される。また、データ
リンり１０．２０のラインドライバ１２．２２から出力
されるクロックも・データリンク接続装置３０に入力さ
れる。
して接続されるシステムにおけるクロック系が、データ
とは非同期の形でデータ転送する場合、すなわちデータ
を非同期のクロックでサンプリングして伝送する場合が
ある。このような場合のシステムにおけるサンプリング
方式の一例を第２図に示す、第２図において、データリ
ンク１０゜２０のラインドライバ１１．２１から出力さ
れるデータは、それぞれ、データリンク接続装置３０の
ラインレシーバ３１．３２に入力される。また、データ
リンり１０．２０のラインドライバ１２．２２から出力
されるクロックも・データリンク接続装置３０に入力さ
れる。
データリンク接続装置３０では、ラインレシーバ３１ま
たは３２から出力されるデータが、ラインドライバ３３
を経由して、データリンク４０に出力される。
たは３２から出力されるデータが、ラインドライバ３３
を経由して、データリンク４０に出力される。
一方、発振器３５は、データリンク１０．２０からのク
ロックレートと同一かつ、データとは非同期のクロック
を出力する。このクロックは、ラインドライバ３４を経
由して、データリンク４０に出力される。
ロックレートと同一かつ、データとは非同期のクロック
を出力する。このクロックは、ラインドライバ３４を経
由して、データリンク４０に出力される。
データリンク４０では、データリンク接続装置３０のラ
インドライバ３３からのデータが、ラインレシーバ４１
を経由して、フリップフロップ４３の１Ｄ”入力端子に
入力される。また、データリンク接続装置３０のライン
ドライバ３４からのクロックは、ラインレシーバ４２を
経由して、フリップフロップ４３の“Ｃ”入力端子に入
力される。フリップフロップ４３は、“Ｃ”入力端子に
入力される非同期のクロックにて、“Ｄ”入力端子に入
力されるデータをサンプリングして、”Ｑ”出力端子よ
り、サンプリング後のデータを出力する。
インドライバ３３からのデータが、ラインレシーバ４１
を経由して、フリップフロップ４３の１Ｄ”入力端子に
入力される。また、データリンク接続装置３０のライン
ドライバ３４からのクロックは、ラインレシーバ４２を
経由して、フリップフロップ４３の“Ｃ”入力端子に入
力される。フリップフロップ４３は、“Ｃ”入力端子に
入力される非同期のクロックにて、“Ｄ”入力端子に入
力されるデータをサンプリングして、”Ｑ”出力端子よ
り、サンプリング後のデータを出力する。
以上述べたように、このサンプリング方式は、２方向の
データリンクを電気的にオア（ＯＲ）して、次のデータ
リンクへ転送することを目的としたものである。データ
は、２方向のデータリンクの両方から同時に転送される
ことはないという条件を前提としているが、２方向から
のクロックは、電気的にオアすることはできないため、
非同期のクロックにてサンプリングして、次のデータリ
ンクへ転送している。
データリンクを電気的にオア（ＯＲ）して、次のデータ
リンクへ転送することを目的としたものである。データ
は、２方向のデータリンクの両方から同時に転送される
ことはないという条件を前提としているが、２方向から
のクロックは、電気的にオアすることはできないため、
非同期のクロックにてサンプリングして、次のデータリ
ンクへ転送している。
上述した従来のサンプリング方式は、データを非同期の
クロックで単純にサンプリングするため、例えばデータ
スピードが４．８ｋｂ／ｓ 、サンプリングクロックレ
ートが６４ｋｂ／ｓの場合、サンプリング誤差は、４．
８／６４ ｍ ０．０７５すなわち約７．５％の歪とな
る。そして、データリンクが連続して接続される場合、
従来のサンプリング方式では、このデータリンクが連続
して接続される歪がそのリンク数分だけ増加するという
欠点がある。
クロックで単純にサンプリングするため、例えばデータ
スピードが４．８ｋｂ／ｓ 、サンプリングクロックレ
ートが６４ｋｂ／ｓの場合、サンプリング誤差は、４．
８／６４ ｍ ０．０７５すなわち約７．５％の歪とな
る。そして、データリンクが連続して接続される場合、
従来のサンプリング方式では、このデータリンクが連続
して接続される歪がそのリンク数分だけ増加するという
欠点がある。
本発明の目的は、このような欠点を除去し、サンプリン
グ歪を補正できるサンプリング歪補正回路を提供するこ
とにある。
グ歪を補正できるサンプリング歪補正回路を提供するこ
とにある。
本発明のサンプリング歪補正回路は、
一方のデータリンクからのデータを受信するラインレシ
ーバと、 前記一方のデータリンクのラインクロックをＮ（Ｎは奇
数）倍したクロックを出力する発振部と、前記ラインレ
シーバからのデータを、前記発振部からのクロックによ
りサンプリングするサンプリング部と、 前記発振部からのクロックをＮ分周する分周部と、 前記分周部からのクロックの周期で、前記サンプリング
部からの、サンプリングされたデータの“０″および“
１”の数により、データの０”および“１”を多数決判
定する多数決判定部と、前記多数決判定部で多数決判定
されたデータを、他方のデータリンクに出力するライン
ドライバと、前記分周部からのクロックを他方のデータ
リンクに出力するラインドライバを有することを特徴と
している。
ーバと、 前記一方のデータリンクのラインクロックをＮ（Ｎは奇
数）倍したクロックを出力する発振部と、前記ラインレ
シーバからのデータを、前記発振部からのクロックによ
りサンプリングするサンプリング部と、 前記発振部からのクロックをＮ分周する分周部と、 前記分周部からのクロックの周期で、前記サンプリング
部からの、サンプリングされたデータの“０″および“
１”の数により、データの０”および“１”を多数決判
定する多数決判定部と、前記多数決判定部で多数決判定
されたデータを、他方のデータリンクに出力するライン
ドライバと、前記分周部からのクロックを他方のデータ
リンクに出力するラインドライバを有することを特徴と
している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示すブロック図である。
このサンプリング歪補正回路は、ラインレシーバ１と、
発振器２と、フリップフロップ３と、分周器４と、多数
決判定部５と、ラインドライバ６と７とで構成される。
発振器２と、フリップフロップ３と、分周器４と、多数
決判定部５と、ラインドライバ６と７とで構成される。
このような構成のサンプリング歪補正回路において、ラ
インレシーバ１は、データリンクからのデータを受信し
て、フリップフロップ３のＤ”入力端子に出力する。
インレシーバ１は、データリンクからのデータを受信し
て、フリップフロップ３のＤ”入力端子に出力する。
発振器２は、データリンクのラインクロックの周波数を
奇数倍した周波数のクロックを、フリップフロップ３の
“Ｃ”入力端子と分周器４とに出力する。
奇数倍した周波数のクロックを、フリップフロップ３の
“Ｃ”入力端子と分周器４とに出力する。
フリップフロップ３は、“Ｄ″入力端子に入力されたデ
ータを“Ｃ″入力端子に入力されたクロックによりサン
プリングし、このサンプリングしたデータを“Ｑ”出力
端子から多数決判定部５へ出力する。
ータを“Ｃ″入力端子に入力されたクロックによりサン
プリングし、このサンプリングしたデータを“Ｑ”出力
端子から多数決判定部５へ出力する。
分周器４は、発振器２からのクロックを分周して、ライ
ンクロックの周波数のクロックを、多数決判定部５とラ
インドライバフとに出力する。
ンクロックの周波数のクロックを、多数決判定部５とラ
インドライバフとに出力する。
多数決判定部５は、分周器４からのクロックの周期で、
フリップフロップ３からの、サンプリングされた出力デ
ータのＯ″および“１″の数により、“０”および“１
”を多数決判定する。例えば、分周器４からのクロック
の周期で、出力データに“ｌ”が３つ以上であれば６１
″と判定し、“０”が３つ以上であれば“０”と判定す
る。
フリップフロップ３からの、サンプリングされた出力デ
ータのＯ″および“１″の数により、“０”および“１
”を多数決判定する。例えば、分周器４からのクロック
の周期で、出力データに“ｌ”が３つ以上であれば６１
″と判定し、“０”が３つ以上であれば“０”と判定す
る。
ラインドライバ６は、多数決判定部５で多数決判定され
たデータを、次のデータリンクへ出力する。
たデータを、次のデータリンクへ出力する。
ラインドライバフは、分周器４からのクロックを、次の
データリンクへ出力する。
データリンクへ出力する。
次に、本実施例の動作について説明する。
データリンクから送られるデータは、ラインレシーバ１
にて受けられる。ラインレシーバ１は・このデータをフ
リップフロップ３の“Ｄ”入力端子に出力する。同時に
、発振器２は、ラインクロツタの奇数倍、例えば５倍の
クロックを発振して、フリップフロップ３の“Ｃ”入力
端子と、分周器４とに出力する。フリップフロップ３は
、“Ｄ″入力端子に入力されたデータを、“Ｃ”入力端
子に入力されたクロックによりサンプリングする。
にて受けられる。ラインレシーバ１は・このデータをフ
リップフロップ３の“Ｄ”入力端子に出力する。同時に
、発振器２は、ラインクロツタの奇数倍、例えば５倍の
クロックを発振して、フリップフロップ３の“Ｃ”入力
端子と、分周器４とに出力する。フリップフロップ３は
、“Ｄ″入力端子に入力されたデータを、“Ｃ”入力端
子に入力されたクロックによりサンプリングする。
サンプリングされたデータは、多数決判定部５に出力さ
れる。また、発振器２からのクロックは、分周器４にて
ラインのクロックレートに分周、すなわち５分周に分周
されて、多数決判定部５に出力される。フリップフロッ
プ３においてサンプリングされたデータは、多数決判定
部５において、分周器４で分周されたクロックの周期で
、“１”が多いか“０”が多いかの多数決判定される。
れる。また、発振器２からのクロックは、分周器４にて
ラインのクロックレートに分周、すなわち５分周に分周
されて、多数決判定部５に出力される。フリップフロッ
プ３においてサンプリングされたデータは、多数決判定
部５において、分周器４で分周されたクロックの周期で
、“１”が多いか“０”が多いかの多数決判定される。
例えば、サンプリングされたデータの“１”が３つ以上
であれば“１″と判定し、“０″が３つ以上であれば“
０”と判定する。判定されたデータは、ラインドライバ
６にて次のデータリンクへ渡される。また、分周器４で
５分周されたクロックは、ラインドライバフにて次のデ
ータリンクへ渡される。
であれば“１″と判定し、“０″が３つ以上であれば“
０”と判定する。判定されたデータは、ラインドライバ
６にて次のデータリンクへ渡される。また、分周器４で
５分周されたクロックは、ラインドライバフにて次のデ
ータリンクへ渡される。
このようにして、本実施例は、入力データをサンプリン
グするサンプリングクロックを高速にすることで、サン
プリングしたデータを多数決判定してから転送する機能
を有するので、“０”および“１”の判定されたデータ
を出力できる。
グするサンプリングクロックを高速にすることで、サン
プリングしたデータを多数決判定してから転送する機能
を有するので、“０”および“１”の判定されたデータ
を出力できる。
以上説明したように本発明は、高速でサンプリングした
データを多数決判定することにより、サンプリング歪を
補正できる効果がある。
データを多数決判定することにより、サンプリング歪を
補正できる効果がある。
第１図は、本発明の一実施例を示すブロック図、第２図
は、従来のサンプリング方式の一例を示すブロック図で
ある。 １・・・・・ラインレシーバ ２・・・・・発振器 ３・・・・・フリップフロップ ４・・・・・分周器 ５・・・・・多数決判定部 ６．７・・・ラインドライバ 代理人 弁理士 岩 佐 義 幸
は、従来のサンプリング方式の一例を示すブロック図で
ある。 １・・・・・ラインレシーバ ２・・・・・発振器 ３・・・・・フリップフロップ ４・・・・・分周器 ５・・・・・多数決判定部 ６．７・・・ラインドライバ 代理人 弁理士 岩 佐 義 幸
Claims (1)
- （１）一方のデータリンクからのデータを受信するライ
ンレシーバと、 前記一方のデータリンクのラインクロックをＮ（Ｎは奇
数）倍したクロックを出力する発振部と、前記ラインレ
シーバからのデータを、前記発振部からのクロックによ
りサンプリングするサンプリング部と、 前記発振部からのクロックをＮ分周する分周部と、 前記分周部からのクロックの周期で、前記サンプリング
部からの、サンプリングされたデータの“０”および“
１”の数により、データの“０”および“１”を多数決
判定する多数決判定部と、前記多数決判定部で多数決判
定されたデータを、他方のデータリンクに出力するライ
ンドライバと、前記分周部からのクロックを他方のデー
タリンクに出力するラインドライバを有するサンプリン
グ歪補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105708A JPH01276945A (ja) | 1988-04-28 | 1988-04-28 | サンプリング歪補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105708A JPH01276945A (ja) | 1988-04-28 | 1988-04-28 | サンプリング歪補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01276945A true JPH01276945A (ja) | 1989-11-07 |
Family
ID=14414848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63105708A Pending JPH01276945A (ja) | 1988-04-28 | 1988-04-28 | サンプリング歪補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01276945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7885290B2 (en) | 2006-09-21 | 2011-02-08 | Fujitsu Limited | Communication terminal apparatus and signal receiving method |
-
1988
- 1988-04-28 JP JP63105708A patent/JPH01276945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7885290B2 (en) | 2006-09-21 | 2011-02-08 | Fujitsu Limited | Communication terminal apparatus and signal receiving method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01276945A (ja) | サンプリング歪補正回路 | |
| JP3064435B2 (ja) | 一連のビット流周波数を２倍または１／ ２にする装置 | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JP3882300B2 (ja) | シリアルデータ保持回路 | |
| KR910005316B1 (ko) | 유도 과반수 검출방법에 의한 디지탈 전화기와 데이타 터미날간의 데이타 통신회로 | |
| KR940007153B1 (ko) | Bip 성능 데이타 처리기 | |
| JP2764590B2 (ja) | 信号中継装置 | |
| JPS6228901B2 (ja) | ||
| JPH031610A (ja) | 信号検出回路 | |
| JPS61174847A (ja) | デ−タ伝送システム | |
| SU705694A1 (ru) | Устройство фазировани импульсов | |
| JPS59178037A (ja) | 位相整合回路 | |
| JPS6379434A (ja) | 受信デ−タ切替装置 | |
| JPH01152843A (ja) | データ伝送方式 | |
| JPS6213142A (ja) | 受信制御方式 | |
| JPH01309447A (ja) | 単線同期式通信方式 | |
| JPH01289334A (ja) | クロック同期式データ伝送方式 | |
| JPH08223249A (ja) | インタフェース装置 | |
| JPS6210941A (ja) | シリアルデ−タ伝送装置 | |
| JPH08167891A (ja) | デジタル信号延長方式 | |
| JPS59141852A (ja) | 調歩歪補正回路 | |
| JPH06140940A (ja) | シリアルデータ形式のパリティ部の判定回路 | |
| JPS6010852A (ja) | シリアルデ−タ受信装置 | |
| JPH05300137A (ja) | データ中継装置 | |
| JPS60150357A (ja) | 擬似伝送路 |