JPS6010852A - シリアルデ−タ受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明はシリアル形式のディジタルデータを受信するた
めの装置に係シ、特に雑音による誤受信を軽減すること
ができるシリアルデータ受信装置に関するものである。

従来技術と問題点 シリアル形式のデータを受信するための装置としては、
ディジタルデータを各ビットごとに１点ずつサンプリン
グする１点サンプリング方式が従来専ら用いられている
。しかしながら１点サンプリング方式による受信装置は
雑音に対して非常に弱いという問題があった。

第１図は１点サンプリング方式による従来のシリアルデ
ータ受信方式全説明している。同図において（１）はク
ロック、（２１Ｕ人カデータ、（３）は内部クロック、
（４）は出力データである。

いま第１図（２）に示すごとくスタートビット１ピット
とこれに続くデータビットとからなるデータが入力され
たものとする。受信装置においては第１図（１）に示す
クロックを基として、入力データと等しい繰返し周期を
有する第１図（３）に示すごとき内部クロックを発生し
、例えはその立下９点において入力データをサンプリン
グし、サンプリングされた入力データの状態に応じて、
第１図（４）に示すごとく出力信号を発生する。サンプ
リング点は例えば入力ピットの中央位置に選ばれる。

第１図に示されたデータ受信方式では、雑音がない場合
には入力データを正しく受信して出力データを得ること
ができる。しかしながら、入力データにおいてサンプリ
ング点に雑音がｂった場合には、その雑音をサンプリン
グして出力データを生じることとな夛、誤受信を発生す
る。

このように１点すンプリング方式による従来のデータ受
信装置においては、雑音に対して弱いという問題がめっ
たが、これに対する有効な対策は講じられていなかった
。

発明の目的 本発明はこのような従来技術の問題点を解決しようとす
るものでろって、その目的は、１点サンプリングに代え
て多点サンプリングを行うことによって、入力データに
雑音を含む場合でも入力データを誤受信することが少い
シリアルデータ受信装置を提供することにおる。

発明の実施例 第２図は本発明のシリアルデータ受信装置におけるデー
タ受信方式を説明している。同図において（１）はクロ
ック、（２）は入力データ、（３）はサンプリングされ
たデータ、（４）はタイミング信号、（５）は出力デー
タである。

第２図において、（１）に示すクロックと（２）に示す
入力データとは第１図の場合と同様でるるか、本発明に
おいては入力データを例えばクロック（りにおける各立
上シごとにサンプリングして、入力データの１ビツトに
ついて８点のサンプリングを行う。なおサンプリング数
は上側の場合に限らず、多点であれば何点でもよい。次
に入力データの１ビツトごとにサンプリング結果の判定
を行う。第２図においてタイミング信号（３）は入力デ
ータと同じ周期で発生し、例えばカウンタによって多数
決判定を行う場合、各ビットごとにカウンタをリセット
するために用いられる。多数決判定結果によって出力を
発生することによって第２図（４）に示す出力データが
得られるが、この場合力以上のサンプリング点、すなわ
ち第２図の例の場合５魚具　ゞ上のサンプリング点にお
いてサンプリング結冬が正しければ残９０３点において
サンプリング結果が誤っていても正しくデータを受信で
きることになる。

第３図は本発明のシリアルデータ受信装置の一実施例の
構成を示している。同図において１はアップダウンカウ
ンタ、２はタイミング信号発生器（ＴＧ）、３はフリッ
プフロップ（Ｆ／Ｆ　）でめる。

第３図において、入力シリアルデータはアップダウンカ
ウンタ１のアップダウン（Ｕ／ｎ　）端子に入力される
。カウンタ１はそのクロック（ＣＬＫ　）端子に加えら
れている第２図（１）に示されたクロックに応じてアッ
プダウン端子における入力シリアルデータの状態を読込
み、入力状態が“１″のときはカウントアツプし、“０
″のときはカウントダウンする。タイミング信号発生器
２はこの際各ピットの境界ごとにクロックに広じて第２
図（４）に示されたタイミング信号を発生し、タイミン
グ信号はアップダウンカウンタ１のリセット（Ｒ）端子
に入力されることによって、アップダウンカウンタは入
力データの各ビットの始めにクリアされて、各ビットご
とにカウントを行う。

アップダウンカウンタ１の最上位桁（ＭＳＢ）の出力は
、フリップフロップ６に入力される。フリップフロップ
３はタイミング信号発生器２のタイミング信号を受けた
とき、入力状ＬｌｔＭ込んで次のタイミング信号までそ
の状Ｂｋ保持し、これによって第２図（５）に示された
シリアルデータ出力を得ることができる。

このようにして第３図に示された実施例の装置によって
第２図に示された本発明のシリアルデータ受着装置のデ
ータ受信方式を実現することができる。本発明のシリア
ルデータ受りｔ装置におけるアップダウンカウンタは、
１ビツトに対するサンプリング数をフルカウントとする
ものを用い、その最上位桁を判定出力とすることによっ
て、常に正しく多数決判定を行ってデータ受信を行うこ
とができる。

発明の詳細 な説明したように、本発明のシリアルデータ受信装置に
よれば、アップダウンカウンタを具えてシリアル入力デ
ータにおける１ビツトごとにりリアしながら入力データ
を複数サンプリング点においてサンプリングしてサンプ
リング結果に応じてアップカウントまたダウンカウント
してその最上位桁を出力し、この最上位桁の状態をアン
プダウンカクンタのクリアごとにフリップフロップに保
持するようにしたので、入力データの状態に対して多数
決の判定が行われ、従って入力データに雑音を含む場合
でも誤受信することが少くなる。

【図面の簡単な説明】

第１図は従来のシリアルデータ受信方式を示すタイムチ
ャート、第２図は本発明のシリアルデータ受信装置にお
けるデータ受信方式を示すタイムチャート、第３口拡本
発明のシリアルデータ受信装置の一実施例の構成を示す
ブロック図でらる。 １・・・アップダウンカフｙり、２・・・タイミング信
号発生器（ＴＧ）、３・・・フリップフロップ（Ｆ／Ｆ
　）特許出願人富士通株式会社 代理人弁理士玉蟲久五部　（外１名）

Claims (1)

【特許請求の範囲】
1. シリアル形式の入力データにおける１ビツトごとにクリ
   アしながら入力データを複数サンプリング点においてサ
   ンプリングしてサンプリング結果に応じてアップカウン
   トまたはダウンカウントして、その最上位桁の状態を出
   力するアップダウンカウンタと、該アップダウンカウン
   タの最上位桁の状態を前記アップダウンカウンタのクリ
   アごとに読込んで保持するフリップフロップとを具えた
   ことを特徴とするシリアルデータ受信装置。