JPS599740A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、計算機等の処理装置と入出力回路との信号の
受渡しをする入出力制御装置ｔこ関する。

〔発明の技術的背景〕

一般に、計算機等の処理装置と入出力装置との信号の授
受は複数の信号線を使い並列信号によって行なわれてい
る。また、タイプライタ等の周辺装置を１台ずつ動作さ
せる場合には、それらの１台毎に送・受信線各１本ずつ
を使った直列信号によってなされる。

通常の入力接点および出力接点等からなる入出力装置も
同様に直列信号による入出力が可能である。その場合に
は計算機の出力信号を並列信号から直列信号に変換する
回路と、入出力装置の直列信号の出力を計算機に入力で
きる並列信号に変換する回路が必要である。

第１図は、この種の従来の入出力制御装置の制御系統図
である。

計算機１０１の入出力は複数の入出力回路１０３　。

１０４・・・を入出力制御回路１０２が制御している。

入出力回路１０３の並列入力信号５は直列信号に変換さ
れて入出力制御回路１０２の入力信号１０６となり、入
出力制御回路１０２の出力信号１０７は入出力回路１０
３の並列出力信号１０８となる。

なお、入出力制御回路１０２からは各入出力回路１０３
　、１０４・・・との同期をとるクロック信号のシフト
パルス信号１０９と、各入出力回路１０３　、１０４・
・・での入力信号１１０および出力信号１１１をロード
するロード信号１０８が各入出力回路１０３　、１０４
・・・へそれぞれ与えられる。

第２図に従来の入出力回路の詳細図を示す。

入出力回路１０２は入力信号１１０をサンプリングし、
シフトレジスタ２旧ヘセツトするためのロードパルス信
号１０８とセットされたデータをシフトするシフトパル
ス１０９が必要である。また出力の場合（こはシフトレ
ジスタ２０２のデータをシフトするシフトパルス信号１
０９と出力レジスタ２０３へ転送するロードパルス信号
１０８が必要である。

し背景技術の問題点」 上述のように入出力制御回路１０２と入出力回路１０３
　、１０４　、・・・との信号に直列信号を採用しても
、データ送受信のためのデータ信号１０６　、１０７の
他にロードパルス信号１０８およびシフトパルス信号１
０９を必要きする欠点があった。

また、信号線が長くなった場合にはデータ信号１０６　
、１０７とロードパルス信号１０８およびシフトパルス
信号１０９の同期がずれてデータ送受信にミスが発生す
る恐れがあった。

〔発明の目的〕

ここにおいて本発明は、前述の従来装置の欠点を除去す
る手段としての、入出力制御回路と入出力回路との間の
信号に位相変調を加え、また復調するこきによりロード
パルス信号とシフト／　で）レス信号を必要としない入
出力制御装置を提供することを、その目的とする。

〔発明の概要〕

本発明は、計算機の処理装置とデータの入出力回路との
信号の受授を行なう入出力制御装置において−１ 入出力制御回路では計算機からのデータをクロック信号
で位相変調し入出力回路からのデータは復調して計算機
へ与えるとともに、 各入出力回路では入力信号を復調しそれからシフトパル
ス信号を抽出させかつそれによりカウンタを介してロー
ドパルス信号を生起させ、前記入出力制御回路および他
の入出力回路とのデータの受授をシフトレジスタで行な
うようにし、前記カウンタの初期状態を各入出力回路に
より相違させた入出力制御装置である。

〔発明の実施例〕

以下、本発明を第３図に示す一実施例に基づいて説明す
る。

入出力制御回路３０２は、計？Ｌ機ｌ旧の出力データを
セットするシフＩ・レジスタ３０４（！：、直列出力信
号３０６を生成す変調回路３０５と、直列入力信号３０
９から受信データを作成する復調回路３０８と、計ｉ機
１０１が人力てきるデータを記憶するデータレジスタ３
０７から構成される。

才だ、入出力回路３０３は、入出力制御回路３０２から
の入力信号３０６を用いて復調回路３１０によりシフト
パルス信号３１２を抽出し、カウンタ３１１によりロー
ドパルス信号３１３を生成する。

そしてこの入出力回路３０３はロードパルス信号３１３
により入力信号３０６をシフトレジスタ３１５ヘセツト
すると同時に、シフトレジスタ３１５のデータを出力レ
ジスタ３１６へ転送する。

次に、本発明の作用を述べる。

入出力制御回路３０２　（！：入出力回路３０３との間
の信号は位相変調を施したＮＲＺ　（Ｎｏｎ　Ｒｅｔｕ
ｒｎ　Ｚｅｒｏ　）信号等を用いることによりクロック
信号を抽出することが可能である。

例えばＮＲＺ信号を用いた場合、第４図に示すデータ信
号４０１は変調回路３０５においてクロック信号４０２
により変調信号４０３が得られる。一方、復調回路３１
０ではワンショット回路でパルス幅弁別を行ない、クロ
ック成分を抽出しシフトパルス信号４０４が得られる。

また、変調信号４０３をクロック４０４でデコードする
ことにより復訓信号４０５となる。

ロードパルス信号３】３はシフトレジスタ３１４゜３１
５を構成するビット数によって異なるが、ここでは説明
を簡単にするため２４ヒツトで構成される場合を第５図
に示す。

そして電源が投入された際、または一定の時間の量大出
力制御回路からの信号が受信できなかった場合には、そ
れぞれの入出力回路のカウンタは固定のプリセット値と
する。例えは、入出力回路３０３のカウンタ３１１のプ
リセット値はＯ２入出力回路３１３のカウンタ３２１の
プリセット値は８．入出力回路３２３のカウンタ３３１
のプリセット値は１６とし、ロードパルス信号はそれぞ
れのカウンタの値が冴になった時に発生するものとする
。

入出力制御回路からの変調信号は抽出したシフトパルス
信号によってシフトレジスタを移動する。

前記のカウンタ３１１　、３２１　、３３１はシフトパ
ルス信号ζこよってカウントアツプされるため、それぞ
れのカウンタの値が屑になり、ロードパルス信号が発生
するのは同時刻となる。

複数の入出力回路のシフトレジスタはそれぞれ直列に接
続された構成となっているため、別ビットからプリセッ
ト値を引いたビット数だけシフトシタ後で、ロードパル
ス信号によってシフトレジスタから出力レジスタへの移
し換え、および入力信号のサンプリングが実行される。

その後は同数（２４ビツト）のシフトパルス信号によっ
てデータのシフトが行なわれ、サイクリックに発生する
ロードパルス信号によって動作は継続する。

第６図は、本発明の他の実施例の構成の一部（主として
レジスタ）を表わすブロック図である。

入出力制御回路６０２ζこけ計算機１０１から出力され
るレジスタ６１１　、６１２および６１３と計算機１０
１が入力するレジスタ６２１　、６２２および６２３か
ら構成されている−（もつとも、変・復調回路等は省略
されている）。

これまでの説明では入出力回路６０３　、６０４　。

６０５のシフトレジスタは入力用と出力用をそれぞれ別
の直列信号で接続した例を示してきたが、一般には入出
力回路は入力回路と出力回路が共に存在するため、直列
信号信号伝送の特徴を生かし、入力用と出力用のシフト
レジスタを入出力回路６０３　、６０４　、６０５の中
で直列に繋ぐことにより更に信号線を減少できるし、実
際の回路ではドライバおよびレシーバ−を半分に減らす
ことができる。

しかしこの場合にはサイクリックに動作させるには２倍
のシフトパルス信号が必要である。

〔発明の効果〕

かくして本発明によれば、入出力制御回路と入出力回路
との直列信号の伝送のためには、シフトパルス信号およ
びロードパルス信号を必要としないため、入出力の信号
線を位相変調したデータ信号だけに減らす効果がある。

特に入出力回路が環状に分布するききに、他の実施例を
適用すれば信号線１本で入出力制御回路を介して環状に
接続すればよい。しかも、入出力制御回路と入出力回路
上の距離が離れている場合には信号線の価格を安くする
だけでなく、データ信号、シフトパルス信号およびロー
ドパルス信号の波形の乱れによる悪影響をなくす効果を
併せ持っている。

【図面の簡単な説明】

第１図は従来装置の構成を示すブロック図、第２図はそ
の従来の入出力回路の詳細図、第３図は本発明の一実施
例の構成を表わすブロック図、第４図はその変調、復調
のタイミング図、第５図はその入出力回路のカウンタの
タイミング図、第６図は本発明の他の実施例のブロック
図である。 １０１・・・計算機 １０２・従来の入出力制御回路 １０３　、１０４・・従来の入出力回路１０６・・・従
来の直列（データ）入力信号１０７・従来の直列（デー
タ）出力信号１０８・ロードパルス信号 １０９・・シフトパルス信号 １１０・・・並列（データ）入力信号 １１１・・並列（データ）出力信号 ２０１　、２０２．、３０４．３１４．３１５　　シフ
トレジスタ２０３　、３１６　　出力レジスタ ３０２　、６０２・・入出力制御回路 ３０３．３１３，３２３，６０３，６０４，６０５・・
・入出力回路３０５・・変調回路 ３０６・直列（データ）出力信号 ３０７・　データレジスタ ３０８　、３１０　　復調回路 ３１１　、３２１　、３３１・・・カウンタ３１２・・
シフトパルス信号 ３１３・・ロードパルス信号 ４０１・・・データ信号 ４０２・・・クロック信号 ４０３・・・変調信号 ４０４・・・シフトパルス信号 ４０５・・・復調信号。 出願人代理人　　　猪　　股　　　　　清篤２図 Ｉｎ 第３Ｍ 篤４図 ＋０１４　１１　１０１４ ４０３　　　　　、「し」−］− ４０４」］」１下■「Ｌ口 ４ｏｓ　　−丁一一１−「−

Claims (1)

1. 【特許請求の範囲】 １、計算機の処理装置Ｌデータの入出力回路との信号の
   授受をする入出力制御装置において、計算機からのデー
   タを一旦シフトレジスタで受けそのデータをクロック信
   号で位相変調して直列出力信号を入出力回路へ送出する
   変調回路と、入出力回路からの直列信号をクロック信号
   で復調する復調回路と、その復調したデータを計算機へ
   入力するデータレジスタ七を設けた入出力制御回路と、 この入出力制御回路あるいは前段の入出力回路から前記
   位相変調した信号を入力しシフトパルスを抽出させると
   ともにカウンタを介してロードパルス信号を生起させる
   復調回路と、前記位相変調した信号を入力し前記シフト
   パルス信号でデータをシフトし次段の入出力回路へ前記
   変調した信号を出力するとともに出力レジスタへ前記ロ
   ードパルス信号でデータを出力する第１のシフトレジス
   タと、前記ロードパルス信号により並列データ入力を受
   は入れおよび次段の入出力回路からの信号を入力し前記
   シフトパルス信号によりデータをシフトする第２のシフ
   トレジスタとを備えた入出力回路からなることを特徴と
   する入出力制御装置。 ２、各入出力回路の前記カウンタの初期状態をそれぞれ
   異なった固定値とすることを特徴とする特許請求の範囲
   第１項記載の入出力制御装置。