JPH1196786A - 同期型バーストマスクロム及びそのデータ読出方法 - Google Patents

同期型バーストマスクロム及びそのデータ読出方法

Info

Publication number
JPH1196786A
JPH1196786A JP21311898A JP21311898A JPH1196786A JP H1196786 A JPH1196786 A JP H1196786A JP 21311898 A JP21311898 A JP 21311898A JP 21311898 A JP21311898 A JP 21311898A JP H1196786 A JPH1196786 A JP H1196786A
Authority
JP
Japan
Prior art keywords
burst
address
data
mode
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21311898A
Other languages
English (en)
Other versions
JP3758860B2 (ja
Inventor
Fukashi Ri
浚 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1196786A publication Critical patent/JPH1196786A/ja
Application granted granted Critical
Publication of JP3758860B2 publication Critical patent/JP3758860B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】 外部クロックに同期的にそして、バーストモ
ードで動作する高速の同期型バーストMROMを提供す
る。 【解決手段】 バースト読出動作の間に、バースト長さ
のデータを感知して増幅する前記バースト長さより小さ
い数の感知増幅器111と、開始バーストアドレスに受
け入れ、バーストモードの選択に従って、開始バースト
アドレスに基づいたバーストアドレスを発生すると共
に、バースト読出動作のための制御を遂行するモードレ
ジスタ103,バースト制御器104,バーストカウン
タ107,バーストアドレスデコーダ112及び、バー
スト読出動作に前記感知増幅器が二回あるいはそれ以上
の感知動作を連続的に遂行するように感知増幅器を制御
するセンスアンプ制御回路110を具備する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は外部クロックに同期
的にそして、バーストアクセスモード(burst access m
ode)で動作することができるマスクリードオンリメモ
リ(mask read only memory;MROM)すなわち、同
期型バーストマスクロム(synchronous burst MROM)及
びそれのデータ読出方法に関するものである。
【0002】
【従来の技術】マスクロム(以下、MROMという)は
ウェーハー製造段階でマスクパターン(mask pattern
s)によりデータが書き込まれるので、大量生産に非常
に適切であると共に、データを記憶するためのメモリセ
ルの基本構成として1ビット当たり1トランジスタの構
成(1ビット当たりの占有面積がメモリ素子中で一番小
さい)を持つので、大容量化及び低ビット単価に適切な
特性を持っている。このような長所のおかげで、MRO
Mは主にパーソナルコンピュータ、ワードプロセッサ、
電子手帳、携帯情報端末機(personal digital assista
nt;PDA)、ゲーム等で、フォント(font)、文字デ
ータ、固定プログラムの貯蔵のために使用されている。
【0003】大容量MROMの動作速度はワードライン
(word line)とビットライン(bitline)の抵抗及び寄
生容量(parasitic capacitance)による遅延に非常に
影響を受ける。高速化を計るためにはワードライン遅延
の低減及び感知時間の短縮が必要になる。ワードライン
遅延の低減のためには、ブロック分割を増やすことと同
時に抵抗が小さいポリサイドを使用している。しかし、
このような努力にも関わらず、MROMの動作速度は現
在のプロセッサの動作速度と今でも大きな差を見せてい
る。
【0004】よく知られているように、バーストモード
は高速ランダムアクセス(high speed random access)
を提供するためのものである。バーストモードでは、バ
ーストアドレスアクセスシーケンス(burst address ac
cess sequence)のための外部カラムアドレス(externa
l column address)中のk(ここで、kは正の定数)ビ
ット(bits)を2kバーストアクセスのための一番目の
アドレスとして獲得(capture)し、そして、余りのバ
ーストアクセスのためのk−1のバーストアドレスを内
部的に自動的に発生する。このようなバースト動作によ
ると、サイクル毎に外部からアドレスを受け入れる必要
がないので、システムのバース負担が減少することは勿
論、内部的にアドレスが発生するので、データ電送率
(data rate)が向上する。従って、外部クロックに同
期的に、そして、バーストアクセスモードで動作するM
ROM、いわば同期型バーストMROMの動作速度は通
常的なMROMのそれに比べて画期的に増大する。
【0005】同期型バーストMROM、同期型バースト
DRAM(synchronous burst dynamic random access
memory)及び同期型バーストSRAM(synchronous bu
rststatic random access memory)と同じように、外部
クロックに同期化され、バースト読出の間、よく知られ
た二つのバーストモード、すなわち、シーケンシャルバ
ーストモード(sequential burst mode)とインターリ
ーブドバーストモード(interleaved burst mode)を提
供しなければならない。
【0006】
【発明が解決しようとする課題】本発明の主になる目的
は外部クロックに同期的にそして、バーストモードで動
作する高速の同期型バーストMROMを提供することで
ある。
【0007】本発明の他の目的はバースト読出の間、た
とえ少なくとも二回以上のデータ感知動作の遂行が必要
としても開始バーストアドレスと関係なく十分な感知時
間を確保することができる同期型バーストMROMを提
供することである。
【0008】本発明のその他の目的は同期型バーストM
ROMのデータ読出方法を提供することである。
【0009】
【課題を解決するための手段】本発明の一つの特徴によ
ると、外部クロックに同期的でそして、バーストアクセ
スモードで動作するマスクロムは複数のメモリセルを持
つセルブロックと、バースト読出動作の間に、2k(こ
こで、kは2以上の定数)のバースト長さに対応する2
kのセルのデータを感知して増幅するための2i(ここ
で、iはkより小さい正の定数)の感知増幅器と、カラ
ムアドレス中のkビットを開始バーストアドレスとして
受け入れ、第1のバーストモードと第2のバーストモー
ド間の選択により、開始バーストアドレスに基づいたバ
ーストアドレスを発生すると共に、バースト読出動作を
制御を遂行するモード制御手段及び、バースト読出動作
の間に感知増幅器が2回あるいはそれ以上の感知動作を
連続的に遂行するように感知増幅器を制御するセンスア
ンプ制御手段を具備する。又、マスクロムは第1のデコ
ーディング手段、第2のデコーディング手段及びパスゲ
ート制御手段をより具備する。第1のデコーディング手
段はカラムアドレスのビットの一部をデコーディングし
て複数の第1のゲーティング制御信号を発生し、第2の
デコーディング手段はカラムアドレスビットの余りをデ
コーディングして複数の第2のゲーティング制御信号を
発生する。パスゲート手段は第1及び第2のゲーティン
グ制御信号を発生する。パスゲート手段は第1及び第2
のゲーティング制御信号を発生する。パスゲート手段は
第1及び第2のゲーティング制御信号に応答して対応す
る2k個のセル中で2iずつ順次に選択し、選択されたセ
ルのデータを感知増幅器に提供する。
【0010】モード制御手段は選択されたバーストモー
ドのタイプを示すバーストタイプを発生し、センスアン
プ制御手段は2kのセルのデータが感知増幅器により2i
ビットずつ順次に感知される時、感知増幅器による感知
動作の回数を示すプラグを発生する。
【0011】第2のデコーディング手段は第1のプリデ
コーディング手段、第2のプリデコーディング手段及び
メインデコーディング手段を具備する。第1のプリデコ
ーディング手段は開始バーストアドレスの最上位ビット
とカラムアドレスの少なくとも一つのビット及びフラグ
を受け入れ、受け入れた信号をデコーディングして第1
のプリデコードされたアドレス信号を発生する。第2の
プリデコーディング手段は開始バーストアドレスの下位
k−1ビットとバーストタイプ信号を受け入れ、第1の
バーストモードが選択される時、受け入れた信号をデコ
ーディングして第2のプリデコードされたアドレス信号
を発生し、第2のバーストモードが選択される時、予め
設定されたアドレス信号を第2のプリデコードされたア
ドレス信号として発生する。メインデコーディング手段
は第1及び第2のプリデコーディングされたアドレス信
号に応答して第2のゲーティング制御信号を発生する。
【0012】セルブロックは2i個のセルセクションを
持ち、各セルセクションは2iのセルセグメントを持
ち、各セルセグメント2i個のセルを持つ。又、パスゲ
ート手段は、第1のゲーティング制御信号に応答して選
択されたセルセクションのセグメント中の一つを選択
し、選択されたセグメントのセルを感知増幅器と電気的
に相互連結する第2の選択手段を具備する。
【0013】本発明の他の特徴によると、同期型バース
トマスクロムの一つのデコーディングスキム(decoding
scheme)で、開始バーストアドレスに対応するセルの
データ及び開始バーストアドレスの次の順番の連続され
た三つのバーストアドレスが対応するセルのデータを感
知増幅器により同時に感知させる。これで、開始バース
トアドレスと関係なく十分な感知時間の確保ができるよ
うになる。
【0014】本発明の他の特徴によると、外部クロック
に同期的に、そして、2k(ここで、kは2以上の定
数)のバースト長さのバーストアクセスモードで動作す
るマスクロムは:m(ここで、mはkより大きな定数)
のデータ出力パッドと、カラムアドレス中のkビットを
開始バーストアドレスとして受け入れ、第1のバースト
モードと第2のバーストモード間の選択により開始バー
ストアドレスに基づいたバーストアドレスを発生すると
共に、バースト読出動作のための制御を遂行するモード
制御手段と、少なくとも第1グループの2k-1×m個の
メモリセル及び第2グループの2k-1×m個のメモリセ
ルを持つセルアレイと、各々が2k個のメモリセルに対
応すると共に、2i(ここで、iはkより小さい正の定
数)個の感知増幅器を具備するm個のセンスアンプブロ
ックと、バースト読出動作の間に各センスアンプブロッ
ク内の感知増幅器が二回あるいはそれ以上の感知動作を
連続的に遂行するように感知増幅器を制御するセンスア
ンプ制御手段と、各々がカラムアドレスのビットの一部
をデコーディングして複数の第1のゲーティング制御信
号を発生する第1のm個のデコーディングブロックと、
各々がカラムアドレスビットの余りをデコーディングし
て複数の第2のゲーティング制御信号を発生する第2の
m個のデコーディングブロック及び、第1及び第2のゲ
ーティング制御信号に応答して第1グループのメモリセ
ルのデータ及び第2グループのメモリセルのデータを2
回あるいはそれ以上センスアンプブロックに各々伝達す
るm個のパスゲートブロックを具備する。
【0015】本発明の他の特徴によると、バーストアク
セスモードで動作する、そして、バースト読出動作の間
に少なくとも二つのデータセットからなるバースト長さ
のデータに対した少なくとも二回の感知動作を遂行する
バーストマスクロムでデータを読出する方法はデータセ
ット中で開始バーストアドレスに対応するデータが含ま
れた一つからの所定のバースト順次によりバースト長さ
のデータを次第に感知する段階及び、感知されたデータ
をバースト順次に従って所定のビットずつ出力する段階
で構成される。
【0016】
【発明の実施の形態】次は添付された図面を参照して本
発明の実施形態に対して詳細に説明する。以後の説明
で、図面中同一したり類似した参照番号及び符号は可能
な同一であり、類似した構成要素を示す。ここでは、同
期型MROMのアドレス及びデータピンの数、メモリセ
ルアレイの容量及びレイアウト、クロック信号の周期、
キャスレイタンシ( ̄CAS latency;CL)、バース
ト長さ(burst length;BL)、等のような特定な事項
が記述されるが、これは本発明に対する全般的な理解に
役立つためのものに過ぎず、本発明の範囲や技術的な思
想をそこに限定しようとするものではないことに注意し
なければならない。また、ここでは、ローアドレススト
ロブ信号( ̄RAS)及びカラムアドレスストロブ信号
( ̄CAS)によりロー及びカラムアドレス信号のマル
チプレクシング(multiplexing)により予め設定された
動作を遂行する同期型バーストMROMが説明される
が、本発明はこれに限定されないことに注意しなければ
ならない。
【0017】図1は本発明の一つの実施形態による同期
型バーストMROMを示している。図1を参照すると、
同期型バーストMROM(以下、SB−MROMとい
う)は32M(4096×256×32)ビットCMO
Sセルアレイ100,12個のアドレスピンA0〜A1
1)及び32個のデータ出力ピンDQ3〜DQ31を具
備している。12ビットローアドレスRA0〜RA11
及び8ビットローアドレスCA0〜CA7はマルチプレ
クスされ、アドレスバッファ101に提供される。又、
アドレスバッファ101にはモードアドレスMA0〜M
A6が提供される。コマンド&クロックバッファ102
にはクロック信号CLK、クロックイネーブル信号CK
E、ローアドレスストロブ信号 ̄RAS、カラムアドレ
スストロブ信号 ̄CAS、データ出力マスク信号 ̄DQ
M、チップ選択信号 ̄CS、モードレジスタ書込信号 ̄
MR及びワード/ダブルワード信号(WORD)が提供
される。
【0018】クロックイネーブル信号CKEは次のクロ
ックサイクルからの動作を凍結(freeze)するためにク
ロック信号(CLK)をマスキングする。又、クロック
イネーブル信号(CKE)は待機モード(stand-by mod
e)の間のパワーダウン(power down)のために入力バ
ッファ101,102をディスエーブルさせる。同一な
クロックサイクルでチップ選択信号 ̄CS、ローアドレ
スストロブ信号 ̄RAS、カラムアドレスストロブ信号
 ̄CAS及びモードレジスタ書込信号 ̄MRが活性化さ
れる時、モードアドレスMA0〜MA6がアドレスバッ
ファ101を通じてモードレジスタ103に提供され
る。これで、モードレジスタ103の設定が完了され
る。
【0019】モードレジスタ103に対した書込動作に
より、ラスレイタンシ( ̄RAS latency;RL)、キ
ャスレイタンシ(CL)、バーストタイプ(burst typ
e;BT)、バースト長さ(BL)、そして、多様な製
造社特定オプション(vendor-specific options)がプ
ログラムされる。データ出力マスク信号 ̄DQMが活性
化されると、クロック信号CLKのポジティブエッジ
(positive edge)から所定の時間後にデータ出力がハ
イインピダンス(high impedance)状態にマスクされ
る。チップ選択信号 ̄CSはクロック信号CLK,クロ
ックイネーブル信号CKE及びデータ出力マスク信号 ̄
DQMを除いた全ての入力をマスキングしたりイネーブ
ルしてデバイス動作をディスエーブルさせたりイネーブ
ルさせる。
【0020】図5は図1のSB−MROMのバースト読
出動作のタイミング図である。図5を参照すると、ロー
アドレスストロブ信号 ̄RASが活性化される、すなわ
ち、ロー状態になる場合には、アドレスバッファ101
がクロック信号CLKのポジティブエッジでローアドレ
スRA0〜RA11をラッチする。又、ローアドレスス
トロブ信号 ̄RASはローアクセス及びプリチャージ
(row access and precharge)をできるようにする。ロ
ーアドレスストロブ信号 ̄CASが活性化される場合に
はアドレスバッファ101がクロック信号CLKのポジ
ティブエッジでカラムアドレスCA0〜CA7をラッチ
する。
【0021】この実施形態のSB−MROMで、カラム
アドレスストロブ信号 ̄CASは読出命令(read comma
nd)として可能である。本発明に対した理解に役に立つ
ために本発明と関連された重要な用語を次のように定義
する。まず、バースト読出というのは、読出命令が入力
される時から、言い換えれば、カラムアドレスストロブ
信号 ̄CASが活性化される時から所定のキャスレイタ
ンシCLが経過した後に各出力パッドを通じてバースト
長さBLのデータページ(data pages)が所定の順番に
チップの外部に出力されることを意味する。
【0022】又、キャスレイタンシCLというのはカラ
ムアドレスストロブ信号 ̄CASが活性化される時から
データ出力バッファ(data output buffer)で有効なデ
ータ(valid data)が出力する時までのクロックサイク
ル数を示し、バースト長さBLというのは、一回の読出
命令により連続的に出力されるデータページの数を言
う。ページとは、チップ外部に出力されるデータ束(da
ta bundle)を意味することであり、ここでは、ダブル
ワード(double word)すなわち、32ビットデータが
一つのページとして定義される。従って、この実施形態
のSB−MROMは32個のデータ出力ピンDQ0〜D
Q31を持つ。
【0023】再び図1で、バースト制御器104はチッ
プ選択信号 ̄CS、ローアドレスストロブ信号 ̄RA
S、カラムアドレスストロブ信号 ̄CAS、モードレジ
スタ書込信号 ̄MR、ラスレイタンシRL、キャスレイ
タンシCL、バーストタイプBT及びバースト長さBL
を受け入れデータ感知動作と関連されたいろいろな信号
(PSAE、PDIS、PPRE、PPZM、POE、
等)、バーストカウンタ107の動作を制御するための
信号(カウントイネーブル信号CNTE、等)選択され
たバーストモードのタイプによるバーストアドレスBA
0、BA1及びBA2の発生を制御するための各種の制
御信号(これらは、本発明が属する技術分野の通常専門
家にはよく知られているので、ここでは、これらについ
ての詳細な説明を省略する)を発生する。
【0024】アドレスバッファ101のローアドレスR
A0〜RA11及びカラムアドレスCA0〜CA7はX
−デコーダ105及びY−デコーダ106に各々提供さ
れる。X−デコーダ105はローアドレスRA0〜RA
11に応答してロー選択信号(row selection signal
s)を発生する。Y−デコーダ106はカラムアドレス
CA0〜CA7に応答してセルを選択するためのゲーテ
ィング制御信号(gatingcontrol signals)(Y0、Y
1、…、Y63)を発生する。カラムアドレス中の下位
3ビットCA0、CA1及びCA2は開始バーストアド
レス(initial burst address)としてバーストカウン
タ107に提供される。
【0025】再び、図5を参照すると、この実施形態
で、クロック信号CLKの周期tCKは15nsであ
り、キャスレイタンシCLが5であり、バースト長さB
Lが8(=23)である。読出命令が入力される時、言
い換えれば、カラムアドレスストロブ信号 ̄CASが活
性化される時から5クロックサイクル以後にデータがク
ロックに従って八回にわたって出力されることが見られ
る。従って、この実施形態のSB−MROMのバースト
長さBLが8(=23)であるので、バーストアクセス
のためには3ビットのバーストアドレスBA0、BA1
及びBA2が必要であることがよく理解できる。
【0026】前で記述したように、バースト読出はデー
タ出力順番(data output sequence)に従って二つのモ
ード、すなわち、シーケンシャルモード及びインターリ
ーブドモードで分類されるために、8のバースト長さB
Lを持つデバイスのバーストシーケンスは次の表1のよ
うである。
【0027】
【表1】
【0028】上の表1で、一つの出力ピンDQm(ここ
で、m=0,1,…、31)を通じて出力される八つの
データD0,D1,…D7は各々0,1,…、7で表示
されており、八つのデータD0,D1,…、D7中で最
初に出力されるデータが貯蔵されたセル、すなわち、出
発点を指定する開始バーストアドレスはCA2、CA1
及びCA0で表示されている。
【0029】バーストカウンタ107は3ビットのカラ
ムアドレスCA2、CA1及びCA0を八つのバースト
アクセスの始めアドレスとして獲得し、そして、開始バ
ーストアドレスとバーストタイプにより、表1に図示さ
れたように、バーストアクセスの余りのためのバースト
アドレスBA0〜BA2を連続的に七回にわたって発生
する。説明の便宜上、連続されたアドレスに対応する八
つのセル各々にバースト長さ(=8)に該当する8ビッ
トデータD0〜D7の各ビットが貯蔵されているとす
る。表1のように、例えば、開始バーストアドレスCA
2、CA1及びCA0が3(=0112)であると、シ
ーケンシャルモードではバースト長さのデータD0〜D
7がD3→D4→D5→D6→D7→D0→D1→D2
の順番に出力され、インターリーブドモードではD3→
D2→D1→D0→D7→D6→D5→D3の順番に出
力される。
【0030】再び図1を参照して、X−ドライバ108
はX−デコーダ105からのロー選択信号により選択さ
れたワードラインを駆動する。Y−パスゲート109は
Y−デコーダ106からのゲーティング制御信号Y0、
Y1、…、Y63により選択されたセルに貯蔵されたバ
ースト長さBLと同一な数のデータページを選択的に通
過させる。センスアンプ制御器110はバースト制御器
104の出力信号(PRE、PZM、PSAE、PDI
S、POE等)に応答してプリチャージ制御信号PR
E、イコライジング制御信号PZM、センスアンプイネ
ーブル信号 ̄SAE、ディスチャージ制御信号DIS等
のようなセンスアンプ111の感知動作を制御するため
の各種制御信号、そして、データ出力動作を制御するた
めの出力イネーブル信号OEを発生する。
【0031】バーストアドレスデコーダ112はカウン
タ107からのバーストアドレスBA0〜BA2を受け
入れ、ラッチ選択信号PD0T0、PD0T1、PSO
LO0〜PSOL7を発生する。以上の説明として分か
ることができるように、モードレジスタ103,バース
ト制御器104,バーストカウンタ107及びバースト
アドレスデコーダ112はカラムアドレス中のkビット
を開始バーストアドレスとして受け入れ、シーケンスモ
ードとインターリーブドモード間の選択に従って、開始
バーストアドレスCA0、CA1及びCA2に基づいた
バーストアドレスBA0、BA1及びBA2を発生する
と共に、バースト読出動作のためのモード制御を遂行す
る。
【0032】一方、バースト長さが8であり、データ幅
が32である本実施形態のSB−ROMからのバースト
読出のためには八つのページ(=8×32=256ビッ
ト)のデータが一回によるページ、すなわち、32ビッ
トずつ八回にわたって出力されなければならないので、
一回の読出動作の間に256ビットデータに対した感知
が必要である。これにため、毎ビットラインごとに一つ
の感知増幅器が割り当てるDRAMのように、センスア
ンプ111が256個の感知増幅器で構成させると、一
回の感知動作だけで256ビットデータに対した感知が
できるようになる。
【0033】しかし、感知増幅器として差動増幅器(di
fferential amplifier)を使用するMROM技術で、2
56の感知増幅器を使用することはレイアウトの制限、
感知動作する時の大きな消費電流等のような問題点によ
り現実的にほとんど不可能なことが知られている。従っ
て、本実施形態では、センスアンプ111を128の感
知増幅器で構成し、この増幅器を利用して一回の読出動
作の間に256ビット、すなわち、8ページのデータを
感知する。その結果、一回の読出動作に二回のデータ感
知動作が必要である。これとは違い、例えば、64個の
感知増幅器が使用される場合には、勿論一回の読出動作
の間に四回のデータ感知動作が遂行されなければならな
いことがよく理解できる。
【0034】データラッチ113は八回のページのデー
タをラッチするために256のラッチ素子を具備し、バ
ーストアドレスデコーダ112からのラッチ選択信号P
D0T0,PD0T1、PS0L0〜PS0L7)に応
答してセンスアンプ111からの8ページのデータをラ
ッチすると共にラッチされたデータをページ段位でデー
タ出力バッファ114に提供する。データ出力バッファ
114は32のバッファ素子で構成され、センスアンプ
制御器110からの出力制御信号OEに応答してデータ
を1ページずつ出力する。バッファ114からのデータ
は出力パッド115及びデータピンDQ1〜DQ31を
通じて外部に出力される。
【0035】図2は図1に図示されたSB−MROMの
バースト読出動作の間に一つの出力パッドと関連したデ
ータ出力経路上の回路を示している。たとえ図面には詳
細に図示されていないが、一つの出力パッド115ある
いは出力ピンDQmには256のカラム(columns)を
持つ一つのセルブロックが対応される。図面で、参照番
号100−1は1次感知動作の間に感知される一つのセ
ットのデータD0〜D3を例示し、100−2は2次感
知動作の間に感知される他のセットのデータD4〜D7
を例示している。一つの出力パッド115’に対応する
八つの選択されたセルに貯蔵されたバースト長さのデー
タD0〜D7はY−パスゲートブロック109’により
二回にわたって四回に感知増幅器SA0〜SA3で構成
されるセンスアンプブロック111’で提供される。Y
−パスゲートブロック109’に対しては後で詳細に説
明する。
【0036】ラッチブロック113’はバースト長さの
データをラッチするための八つのラッチ素子L0〜L7
を具備している。ラッチブロック113’は八つの入力
選択トランジスタQ201〜Q208をより具備してい
る。選択トランジスタQ201〜Q208はSバースト
アドレスデコーダ112からの入力選択信号PD0T0
及びPD0T1に応答してセンスアンプブロック11
1’からの各4ビットデータを一つのグループのラッチ
素子L0〜L3及び他のグループのラッチ素子L4〜L
7に交互に提供する。その上、ラッチブロック113’
は八つの出力選択トランジスタQ209、Q210,
…、Q213をより具備している。選択トランジスタQ
209,Q210,…、Q213)はバーストアドレス
デコーダ112からの出力選択信号PS0L0〜PS0
L7に応答してラッチ素子L0〜L7によりラッチされ
た8ビットデータD0〜D7を表1に示したバースト順
次に従って対応する出力バッファ素子114に1ビット
ずつ出力する。
【0037】再び表1を参照すると、インターリーブド
モードで、バースト長さのデータD0〜D7は開始バー
ストアドレスの最上位ビットCA2と関連して二つのセ
ットで区分されることができる。すなわち、開始バース
トアドレスの最上位ビットMSBのCA2が0である場
合にはバースト長さ8のデータD7〜D0の下位4ビッ
トデータD0〜D3が一番目から四番目に出力された
後、上位4ビットデータD5〜D7が五回目から八回目
に出力され、CA2が1である場合には上と反対の順番
に出力される。従って、本実施形態によるY−パスゲー
トブロックは一つの感知増幅器が5のキャスレイタンシ
CLの間に二回の感知を遂行させるために図3に図示さ
れたような回路構成を持つ。
【0038】図3を参照すると、各出力パッドあるいは
一つのセルブロックに対したバースト長さのデータD0
〜D7のパシングと関連された八つのパストランジスタ
Q301〜Q308は二つのグループで分けられる。一
つのグループのトランジスタQ301〜Q304のゲー
トはゲーティング制御信号Y0に連結され、他の一つの
グループのトランジスタQ305〜Q306のゲートは
ゲーティング制御信号Y1に連結される。ゲーティング
制御信号Y0、Y1は開始バーストアドレスの最上位ビ
ットMSBであるカラムアドレスビットCA2をデコー
ディングすることにより得られる。
【0039】図4は開始バーストアドレスCA2、CA
1、CA0が0(=0002)である時、図3のパスゲ
ートブロックを制御するためのゲーティング制御信号の
タイミング図である。読出命令により該当センスアンプ
ブロックがバースト長さのデータD0〜D7を感知する
時間区間(time interval)T1の1次感知区間T11
の間には例えば、ゲーティング制御信号Y0が活性状
態、すなわち、ハイレベルになることにより4ビットデ
ータD0〜D3が各々4(=22)個の感知増幅器SA
0〜SA3により同時に感知される反面、2次感知区間
T12の間には例えばゲーティング制御信号Y1が活性
化されることにより、4ビットデータD4〜D7が各々
感知増幅器SA0〜SA3により同時に感知される。感
知区間T1の間に、他のゲーティング制御信号Y2〜Y
63は非活性状態すなわち、ローレベルに維持される。
【0040】再び図5を参照してこの実施形態のSB−
MROMで、バースト読出のための感知区間がカラムア
ドレスストロブ信号 ̄CASが活性化される始点、すな
わち、読出命令が入力される時から五番目データが出力
される直前までの時間区間T2にならず、時間区間T1
すなわち、約80ns程度に制限される。これは次のよ
うな理由からである。
【0041】まず、インターリーブドモードでは、例え
ば、始めアドレスCA2、CA1及びCA0が3(ある
いは7)としてもバースト読出のための感知区間は時間
区間T2になることができる。なぜならば、図4,5そ
して、表1を参照して、五番目に出力されるデータ、す
なわち、2次感知動作により一番目に出力されるデータ
D7(あるいはD3)の出力始点の前までに二次感知動
作(この二次感知動作により4ビットデータD4〜D7
(あるいはD0〜D3)が感知される)が完了されれば
よいからである。その結果、インターリーブドモードか
らのバースト読出のための感知区間は時間区間T2にな
ることができる。
【0042】しかし、シーケンシャルモードでは、始め
アドレスCA2、CA1及びCA0が3(あるいは7)
であると、一番目に出力されるデータD3(あるいはD
7)は1次感知動作により感知されるデータセットD0
〜D3(あるいはD4〜D7)に属する反面、二番目に
出力されるデータD4(あるいはD0)は二次感知動作
により感知されるデータセットD4〜D7(あるいはD
0〜D3)に属する。従って、この場合には最小、二回
目で出力されるデータD4(あるいはD0)すなわち、
2次感知動作により出力されるデータの出力始点の前で
2次感知動作が完了されることが必要である。従って、
シーケンシャルモードからのバースト読出のための感知
区間はT1で制限される。その結果、この実施形態のS
B−MROMのバースト読出のための感知区間はT1に
なる。
【0043】この実施形態で、キャスレイタンシCLが
5以上であると、二回の感知動作のための時間が80n
s以上で十分に確保されることができる。しかし、キャ
スレイタンシCLが3程度に減少されると、約50ns
程度の感知時間だけを確保することができる。この時間
の間に、特にシーケンシャルモードの場合、少なくとも
二回の感知動作が遂行されるには不十分な時間であるの
で、感知動作の誤りが発生される可能性がある。
【0044】次は図6ないし図15を参照して本発明の
他の実施形態について詳細に説明する。
【0045】この実施形態では、図8及び図15を参照
すると、例えば、シーケンシャルモードで、始めアドレ
スCA2、CA1、CA0が3(あるいは7)である
と、1次感知区間T21の間にデータD3,D4,D5
及びD6(あるいはD7,D0,D1及びD2)を感知
させた後、2次感知区間T22の間にD7、D0,D1
及びD2(あるいはD3,D4,D5及びD6)を感知
させるデコーディングスキムを導入する。これで、この
実施形態のSB−MROMは開始バーストアドレスと無
関係に十分な感知時間を確保することができる。
【0046】図6には、本発明の他の実施形態によるS
B−MROMが図示されている。図6のSB−MROM
の回路構成はY−デコーダ606がモードレジスタ60
3からのバーストタイプ信号MDSTを、そして、セン
スアンプ制御器610からの感知動作の回数を示すプラ
グPSSFを受け入れ、ゲーティング制御信号YA0〜
YA16及びYB(0,3)〜YB(3,3)を発生す
ることと、Y−パスゲート609の回路構成の変化を除
いては図1のSB−MROMのそれと同一である。従っ
て、説明の簡略化のため、図1の構成要素と同一の図6
の要素についての説明は省略する。
【0047】図7には図6のSB−MROMのバースト
読出動作の間に一つの出力パッドと関連したデータ出力
経路上の回路が図示されている。図2と同じように、一
つの出力パッド615あるいは出力ピンDQmには25
6個のカラム(columns)を持つ一つのセルブロックが
対応する。図7で、参照番号600−1はシーケンシャ
ルモードからの始めアドレスCA2、CA1及びCA0
が3である時、1次感知動作の間に感知される一つのセ
ットのデータD3,D4,D5及びD6を示し、100
−2は2次感知動作の間に感知される他のセットのデー
タD0,D1,D2及びD7を示している。一つの出力
パッド615’に対応する八つの選択されたセルに貯蔵
されたバースト長さのデータD0〜D7はY−パスゲー
トブロック609’により二回にわたって四つの感知増
幅器SA0〜SA3で構成されるセンスアンプブロック
611’に提供される。Y−パスゲートブロック60
9’に対しては後で詳細に説明する。
【0048】ラッチブロック613’は、図2からと同
じように、バースト長さのデータをラッチするための八
つのラッチ素子L0〜L7を具備している。ラッチブロ
ック613’は八つの入力選択トランジスタQ701〜
Q708をより具備している。その上、ラッチブロック
613’は八つの出力選択トランジスタQ709,Q7
10,…Q713をその上具備している。選択トランジ
スタQ701〜Q713はバーストアドレスデコーダ1
12からの入力及び出力選択信号PD0T0、PD0T
1、PS0L0〜PS0L7に応答してセンスアンプブ
ロック611’から出力される4ビットデータが一つの
グループのラッチ素子L0〜L3及び他のグループのラ
ッチ素子L4〜L7に交互に入力されるとともにラッチ
素子L0〜L7によりラッチされた8ビットデータD0
〜D7を出力バッファ素子614に1ビットずつ出力さ
せる。
【0049】図8は図7のY−パスゲートブロックの概
略的な回路図であり、図9は図8のパスゲートブロック
を制御するためのゲーティング制御信号のタイミング図
である。図8及び図9を参照して、例えば、シーケンシ
ャルモードで、始めアドレスCA2、CA1及びCA0
が3(あるいは7)である場合、1次感知区間T21の
間にデータD3、D4、D5及びD6(あるいはD7,
D0,D1及びD2)の感知のためにゲーティング制御
信号Y(3,i)、Y(0,j)、Y(1,j)及びY
(2,j)が活性化される。次の2次感知区間T22の
間にはデータD7,D0,D1及びD2(あるいはD
3,D4,D5及びD6)の感知のためにゲーティング
制御信号Y(0,i)、Y(1,i)、Y(2,i)及
びY(3,j)が活性化される。感知区間T2の間、他
のゲーティング制御信号Y(i,j)は非活性化状態、
すなわち、ローレベルで維持される。
【0050】図10には、図6のY−デコーダ606の
回路構成が図示されている。図10を参照すると、Y−
デコーダ606はYA−デコーダ1011及びYB−デ
コーダ1012を具備している。YAデコーダ1011
は上位4ビットのカラムアドレスCA7〜CA4を受け
入れ、受け入れた信号をデコーディングして16個のY
Aゲーティング制御信号YA0〜YA15を発生する。
YBデコーダ1012は開始バーストアドレスを含む下
位4ビットのカラムアドレスCA3〜CA0、モードレ
ジスタ603からのバーストタイプ信号MDST及びセ
ンスアンプ制御器610からのプラグPSSFを受け入
れ、受け入れた信号をデコーディングして16個のYB
ゲーティング制御信号YB(i,j)、ここで、i=0
〜3、j=0〜3を発生する。ゲーティング制御信号Y
A0〜YA15及びYB(i,j)はY−パスゲートブ
ロック609’に提供される。
【0051】図10に図示されたように、YBデコーダ
1012はプラグPSSF及び2ビットカラムアドレス
のCA3及びCA2をデコーディングして第1のプリデ
コーダされたアドレス信号A、 ̄A、B及び ̄Bを発生
する第1のYBプリデコーダ1021とバーストタイプ
信号MDST及び開始バーストアドレスの下位2ビット
CA1及びCA0をデコーディングして第2のプリデコ
ードされたアドレス信号C、 ̄C、D及び ̄Dを発生す
る第2のYBプリデコーダ1022を具備している。
【0052】YBプリデコーダ1022は開始バースト
アドレスの下位2ビットCA1及びCA0及びバースト
タイプ信号MDSTを受け入れ、シーケンスモードが選
択される時、受け入れた信号をデコーディングして第2
のプリデコードされたアドレス信号C、 ̄C、D及び ̄
Dを発生し、インターリーブドモードが選択される時、
予め設定されたアドレス信号を第2のプリデコードされ
たアドレス信号として発生する。その上、YBデコーダ
1012はプリデコーダ1021及び1022の出力の
A、 ̄A、B、 ̄B、C、 ̄C、D、及び ̄Dを受け入
れデコーディングすることによりゲーティング制御信号
YB(i,j)を発生するYBメインデコーダ1023
をより具備している。
【0053】図11は第1のYBプリデコーダ1021
の詳細な回路構成を示している。図11に図示されたよ
うに、プリデコーダ1021はインバータ1101,1
102,1103,1105及び1106とXORゲー
ト1104で構成される。デコードされたアドレス信号
A及び ̄AのロジックレベルはカラムアドレスビットC
A3の論理値により決定される。デコードされたアドレ
ス信号B及び ̄BのロジックレベルはプラグPSSF及
び開始バーストアドレスの最上位ビットCA2の論理値
により決定される。図15に図示されたように、1次感
知区間T21の間にはプラグPSSFがローレベルの非
活性状態になる反面、2次感知区間T22の間にはハイ
レベルの活性状態になる。
【0054】図12には第2のYBプリデコーダ102
2の詳細な回路構成が図示されている。図12を参照す
ると、プリデコーダ1022はインバータ1201,1
203,1204,1206及び1207とNANDゲ
ート1202及び1205で構成される。シーケンシャ
ルモードの間にバーストタイプ信号MDSTはローレベ
ルになる反面、インターリーブドモードの間にはハイレ
ベルになる。シーケンシャルモードの間にはバーストタ
イプ信号MDSTがローレベルであるので、デコードさ
れたアドレス信号C及びDの論理レベルは各々開始バー
ストアドレスの下位2ビットCA1及びCA0の論理レ
ベルと同一である。しかし、インターリーブドモードの
間にはバーストタイプ信号MDSTがハイレベルである
ので、NANDゲート1202及び1205の各出力が
ハイレベルになる。その結果、デコードされたアドレス
信号C及びDの各論理レベルはローレベルになる。
【0055】言い換えれば、プリデコーダ1022はシ
ーケンシャルモードの間に開始バーストアドレスの下位
2ビットCA1及びCA0を通過される反面、インター
リーブドモードの間にはビットCA1及びCA0がメイ
ンデコーダ1023に伝達されることを防ぐことにより
デコードされたアドレス信号C及びDがビットCA1及
びCA0の論理値に関係なく0の値を持たせる。
【0056】図13は図10で図示されたYBメインデ
コーダ1023の詳細回路図である。図13を参照する
と、メインデコーダ1023は四つのデコーダセクショ
ン1301,1302,1303及び1304で構成さ
れる。セクション1301はNANDゲート1311〜
1319、インバータ1320〜1325、1327及
び1328そして、NORゲート1326で構成され
る。余りのセクション1302,1303及び1304
各々もセクション1301と同一な構成を持つ。しか
し、各セクションの入力端子に印加される入力信号及び
それらの出力端子から出力されるゲーティング制御信号
は図示されたように互いに相違である。セクション13
01はゲーティング制御信号YB(i,0)、ここでi
=0〜3を発生し、セクション1302はゲーティング
制御信号YB(i,j)を発生する。又、セクション1
303はゲーティング制御信号YB(i、2)を発生
し、セクション1304はゲーティング制御信号YB
(i,3)を発生する。
【0057】図14は図7に図示されたY−パスゲート
ブロック609’の詳細な回路構成を示している。図1
4を参照すると、パスゲートブロック609’は二つの
選択ブロック609’−1及び609’ー2で区別され
る。選択ブロック609’−1は四つの選択セクション
1421,1422,1423及び1424で構成され
る。セクション1421〜1424各々はYAデコーダ
1011からのゲーティング制御信号YA0〜YA15
に応答して64個のセル中で四つのセルを選択する。
又、セクション1421は、図示されたように、四つの
セグメント1431,1432,1433及び1434
で構成される。セグメント1431〜1434各々はゲ
ーティング制御信号YA0〜YA15に応答して16個
のセル中で一つのセルを選択する。
【0058】選択ブロック609’−2も四つのセクシ
ョン1441,1442,1443及び1444で構成
される。セクション1441はYBデコーダ1012か
らのゲーティング制御信号YB(0,j)ここで、j=
1〜3)に応答してセクション1421により選択され
た四つのセル中で一つのセルを選択する。セクション1
441により選択されたセルは感知増幅器SA0と電気
的で連結される。セクション1442はゲーティング制
御信号YB(1,j)に応答してセクション1422に
より選択された四つのセル中の一つが感知増幅器SA1
と電気的に連結させる。セクション1443はゲーティ
ング制御信号YB(2,j)に応答してセクション14
23により選択された四つのセル中の一つを感知増幅器
SA2と電気的に連結させる。
【0059】最後に、セクション1444はゲーティン
グ制御信号YB(3,j)に応答してセクション142
4により選択された四つのセル中の一つを感知増幅器S
A3と電気的に連結させる。このようなデコーディング
スキムにより、データセット中で開始バーストアドレス
に対応するデータが含む一つから所定のバースト順番に
従って、バースト長さのデータが感知増幅器SA0〜S
A3により次第に感知される。その結果、シーケンシャ
ルモードで、たとえ、始めアドレスCA2、CA1、C
A0が3あるいは7としても、1次感知区間T21の間
にデータD3,D4,D5及びD6(また、D7,D
0,D1及びD2)を同時に感知されてラッチブロック
613’に伝達させる。
【0060】続けて、2次感知区間T22の間にはデー
タD7,D0,D1及びD2(あるいはD3,D4,D
5及びD6)が同時に感知され、ラッチブロック61
3’に伝達させる。このように、ラッチされた8ビット
データD3,D4,D5,D6,D7,D0,D1及び
D2(あるいはD7,D0,D1,D2,D3,D4,
D5及びD6)がこの順番に対応する出力パッド61
5’を通じて1ビットずつ出力される。
【0061】この実施形態によると、インターリーブド
モードは勿論、シーケンシャルモードでも、例えば、始
めアドレスCA2、CA1及びCA0が3あるいは7と
しても、バースト読出のための感知区間T2になること
ができる。なぜならば、五番目で出力されるデータ、す
なわち、2次感知動作により一番目に出力されるデータ
D7あるいはD3の出力時間以前までに2次感知動作
(この2次感知動作により4ビットデータD4〜D7
(あるいはD0〜D3)が感知される)が完了されるこ
とになるからである。従って、シーケンシャルモードか
らのバースト読出のための感知区間は時間区間T2にな
ることができる。
【0062】結局、この実施形態のデコーディングスキ
ムに従うと、一つの出力パッドあるいはピンと対応する
感知増幅器の数より大きなバースト長さを持つSB−M
ROMで、二つのバーストモード、すなわち、シーケン
シャル及びインターリーブドモードのデータ感知時間が
キャスレイタンシCLより3クロックくらいより確保す
ることができるので、安定されたバースト読出ができる
ようになる。
【0063】
【発明の効果】以上のように、本発明によると、高速M
ROMが得られるので、これを使用するシステムの性能
を向上させることができる。又、本発明のMROMで
は、開始バーストアドレスと関係なく十分な感知時間の
確保が可能であるので、小さいキャスレイタンシによる
読出動作の誤りを防止することができる。
【図面の簡単な説明】
【図1】 本発明の一つの実施形態による同期型バース
トマスクロムを示すブロック図である。
【図2】 図1のマスクロムのバースト読出動作の間に
一つのデータ出力パッドと関連したデータ出力経路上の
回路の概略的回路図である。
【図3】 図2のY−パスゲートブロックの概略的回路
図である。
【図4】 図3のパスゲートブロックを制御するための
ゲーティング制御信号のタイミング図である。
【図5】 図1のマスクロムのバースト読出動作を示す
タイミング図である。
【図6】 本発明の他の実施形態による同期型バースト
マスクロムを示すブロック図である。
【図7】 図6のマスクロムのバースト読出動作の間に
一つのデータ出力パッドと関連したデータ出力経路上の
回路の概略的回路図である。
【図8】 図7のY−パスゲートブロックの概略的回路
図である。
【図9】 図8のパスゲートブロックを制御するための
ゲーティング制御信号のタイミング図である。
【図10】 図6のY−デコーダの回路構成を示すブロ
ック図である。
【図11】 図10の第1YBプリデコーダの詳細回路
図である。
【図12】 図10の第2YBプリデコーダの詳細回路
図である。
【図13】 図10のYBメインデコーダの詳細回路図
である。
【図14】 図7のY−パスゲートブロックの詳細回路
図である。
【図15】 図6のマスクロムのバースト読出動作を示
すタイミング図である。
【符号の説明】
100,600 セルアレイ 101,601 アドレスバッファ 102,602 コマンド&クロックバッファ 103,603 モードレジスタ 104,604 バースト制御器 105,605 X−デコーダ 106,606 Y−デコーダ 107,607 バーストカウンタ 108,608 X−ドライバ 109,609 Y−パスゲート 110,610 センスアンプ制御器 111,611 センスアンプ 112,612 バーストアドレスデコーダ 113,613 データラッチ 114,614 データ出力バッファ 115,615 データ出力パッド 1011 YAデコーダ 1012 YBデコーダ 1021 第1YBプリデコーダ 1022 第2YBプリデコーダ 1023 YBメインデコーダ 整理番号 F05443A1

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 外部クロックに同期的でそして、バース
    トアクセスモードで動作するマスクロムにおいて複数の
    メモリセルを持つセルブロック(600’)と、 バースト読出動作の間に、2k(ここで、kは2以上の
    定数)のバースト長さに対応する2kのセルのデータを
    感知して増幅するための2i(ここで、iはkより小さ
    い正の定数)の感知増幅器(611’)と、 カラムアドレス中のkビットを開始バーストアドレスと
    して受け入れ、第1のバーストモードと第2のバースト
    モード間の選択により、前記開始バーストアドレスに基
    づいたバーストアドレスを発生すると共に、前記バース
    ト読出動作の制御を遂行するモード制御手段(603,
    604,607,612)と、 前記バースト読出動作の間に前記感知増幅器が2回ある
    いはそれ以上の感知動作を連続的に遂行するように前記
    感知増幅器を制御するセンスアンプ制御手段(610)
    と、 前記カラムアドレスのビットの一部をデコーディングし
    て複数の第1のゲーティング制御信号を発生する第1の
    デコーディング手段(1021)と、 前記カラムアドレスビットの余りをデコーディングして
    複数の第2のゲーティング制御信号を発生する第2のデ
    コーディング手段(1022)と、 前記第1及び第2のゲーティング制御信号に応答して対
    応する2k個のセル中で2iずつ順次に選択し、前記選択
    されたセルのデータを前記感知増幅器に提供するパスゲ
    ート手段(609’)を含むが、 前記パースゲート手段は前記開始バーストアドレスに対
    応するセルのデータ及び前記開始バーストアドレスの次
    の順番に連続された三つのバーストアドレスに対応する
    セルのデータを前記感知増幅器に提供するマスクロム。
  2. 【請求項2】 前記モード制御手段は選択されたバース
    トモードのタイプを示すバーストタイプ信号MDSTを
    発生し、 前記センスアンプ制御手段は前記2kのセルのデータが
    前記感知増幅器により2iビットずつ順次に感知される
    時、前記感知増幅器により感知動作の回数を示すプラグ
    PSSFを発生する請求項1に記載のマスクロム。
  3. 【請求項3】 前期第2のデコーディング手段は、前記
    開始バーストアドレスの最上位ビットと前記カラムアド
    レスの少なくとも一つのビット及び前記プラグを受け入
    れ、前記受け入れた信号をデコーディングして第1のプ
    リデコードされたアドレス信号A, 【数1】 (以下、上記記号を” ̄A”と表す。他の記号も同様と
    する。)B, ̄Bを発生する第1プリデコーディング手
    段(1021)と、 前記開始バーストアドレスの下位k−1ビットと前記バ
    ースト信号を受け入れ、前記第1のバーストモードが選
    択される時、前記受け入れた信号をデコーディングして
    第2のプリデコードされたアドレス信号C, ̄C,D,
     ̄Dを発生し、前記第2のバーストモードが選択される
    時、予め設定されたアドレス信号を前記第2のプリデコ
    ードされたアドレス信号として発生する第2のプリデコ
    ーディング手段(1022)及び、 前記第1及び第2のプリデコーディングされたアドレス
    信号に応答して前記第2のゲーティング制御信号を発生
    するメインデコーディング手段(1023)を含む請求
    項2に記載のマスクロム。
  4. 【請求項4】 前記セルブロックは2iのセルセクショ
    ンを持ち、前記各セルセクションは2iのセルセグメン
    トを持ち、前記各セルセグメントは2iのセルを持つ請
    求項3に記載のマスクロム。
  5. 【請求項5】 前記パスゲート手段は、 前記第1のゲーティング制御信号に応答して前記セルセ
    クション中の一つを選択する第1の選択手段及び、 前記第2のゲーティング制御信号に応答して前記選択さ
    れたセルセクションのセグメント中の一つを選択し、前
    記選択されたセグメントのセルを前記感知増幅器と電気
    的に相互連結する第2の選択手段を含む請求項4に記載
    のマスクロム。
  6. 【請求項6】 前記第1のバーストモードはシーケンシ
    ャルバーストモードであり、前記第2のバーストモード
    はインターリーブドバーストモードである請求項3に記
    載のマスクロム。
  7. 【請求項7】 外部クロックに同期的に、そして、2k
    (ここで、kは2以上の定数)のバースト長さのバース
    トアクセスモードで動作するマスクロムにおいて、 m(ここで、mはkより大きな定数)のデータ出力パッ
    ド(615)と、 カラムアドレス中のkビットを開始バーストアドレスと
    して受け入れ、第1のバーストモードと第2のバースト
    モード間の選択により前記開始バーストアドレスに基づ
    いたバーストアドレスを発生すると共に、バースト読出
    動作のための制御を遂行するモード制御手段(603,
    604,607,612)と、 少なくとも第1グループの2k-1×m個のメモリセル及
    び第2グループの2k-1×m個のメモリセルを持つセル
    アレイ(600)と、 各々が2k個のメモリセルに対応すると共に、2i(ここ
    で、iはkより小さい正の定数)個の感知増幅器を具備
    するm個のセンスアンプブロック(611)と、 前記バースト読出動作の間に前記各センスアンプブロッ
    ク内の前記感知増幅器が二回あるいはそれ以上の感知動
    作を連続的に遂行するように前記感知増幅器を制御する
    センスアンプ制御手段(610)と、 各々が前記カラムアドレスのビットの一部をデコーディ
    ングして複数の第1のゲーティング制御信号を発生する
    第1のm個のデコーディングブロックと、 各々が前記カラムアドレスビットの余りをデコーディン
    グして複数の第2のゲーティング制御信号を発生する第
    2のm個のデコーディングブロック及び、 前記第1及び第2のゲーティング制御信号に応答して前
    記第1グループのメモリセルのデータ及び第2グループ
    のメモリセルのデータを2回あるいはそれ以上前記セン
    スアンプブロックに各々伝達するm個のパスゲートブロ
    ックを含むマスクロム。
  8. 【請求項8】 前記モード制御手段は選択されたバース
    トモードのタイプを示すバーストタイプ信号MDSTを
    発生し、 前記センスアンプ制御手段は前記2k個のセルの前記デ
    ータが前記各センスアンプブロックの前記感知増幅器に
    より2iビットずつ順次に感知される時、前記感知増幅
    器による感知動作の回数を示すプラグPSSFを発生す
    る請求項7に記載のマスクロム。
  9. 【請求項9】 前記第2のデコーディングブロック各々
    は、 前記開始バーストアドレスの最上位ビットと前記カラム
    アドレスの少なくとも一つビット及び前記プラグを受け
    入れ、前記受け入れた信号をデコーディングして第1の
    プリデコードされたアドレス信号A, ̄A,B, ̄Bを
    発生する第1のプリデコーディング手段と、 前記開始バーストアドレスの下位k−1ビットと前記バ
    ーストタイプ信号を受け入れ、前記第1のバーストモー
    ドが選択される時、前記受け入れた信号をデコーディン
    グして第2のプリデコードされたアドレス信号C, ̄
    C,D, ̄Dを発生し、前記第2のバーストモードが選
    択される時、予め設定されたアドレス信号を前記第2の
    プリデコードされたアドレス信号として発生する第2の
    プリデコーディング手段及び、 前記第1及び第2のプリデコードされたアドレス信号に
    応答して前記第2のゲーティング制御信号を発生するメ
    インデコーディング手段を含む請求項7に記載のマスク
    ロム。
  10. 【請求項10】 前記セルアレイはm個のメモリセルブ
    ロックを持ち、前記各セルブロックは2i個のセルセク
    ションを持ち、前記各セルセクションは2i個のセルセ
    グメントを持ち、前記各セルセグメントは2i個のセル
    を持つ請求項8に記載のマスクロム。
  11. 【請求項11】 前記各パスゲートブロックは、 前記第1のゲーティング制御信号に応答して前記セルセ
    クション中の一つを選択する第1の選択手段及び、 前記第2のゲーティング制御信号に応答して前記選択さ
    れたセルセクションのセグメント中の一つを選択する前
    記選択されたセグメントのセルを対応するセンスアンプ
    ブロックの感知増幅器と電気的に相互連結する第2の選
    択手段を含む請求項10に記載のマスクロム。
  12. 【請求項12】 前記第1のバーストモードはシーケン
    シャルバーストモードであり、前記第2のバーストモー
    ドはインターリーブドバーストモードである請求項8に
    記載のマスクロム。
  13. 【請求項13】 前記第2のプリデコーディング手段は
    前記開始バーストアドレスの前記下位k−1ビット0で
    設定する手段を含む請求項10に記載のマスクロム。
  14. 【請求項14】 バーストモードで動作する、そして、
    バースト読出動作の間に少なくとも二つのデータセット
    からなるバースト長さのデータに対して少なくとも二回
    の感知動作を遂行するバーストマスクロムでデータを読
    出する方法において、 前記データセット中で開始バーストアドレスに対応する
    データが含まれた一つからの所定のバースト順番により
    前記バースト長さのデータを次第に感知する段階及び、 前記感知されたデータを前記バースト順番に従って所定
    のビットずつ出力する段階を含むことを特徴とするバー
    ストマスクロムのデータ読出方法。
  15. 【請求項15】 前記バーストモードはシーケンシャル
    モードであることを特徴とする請求項14に記載のバー
    ストマスクロムのデータ読出方法。
JP21311898A 1997-07-29 1998-07-28 同期型バーストマスクロム及びそのデータ読出方法 Expired - Fee Related JP3758860B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199735818 1997-07-29
KR1019970035818A KR100274591B1 (ko) 1997-07-29 1997-07-29 동기형 버스트 매스크 롬 및 그것의 데이터 독출 방법

Publications (2)

Publication Number Publication Date
JPH1196786A true JPH1196786A (ja) 1999-04-09
JP3758860B2 JP3758860B2 (ja) 2006-03-22

Family

ID=19516099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21311898A Expired - Fee Related JP3758860B2 (ja) 1997-07-29 1998-07-28 同期型バーストマスクロム及びそのデータ読出方法

Country Status (4)

Country Link
US (1) US5986918A (ja)
JP (1) JP3758860B2 (ja)
KR (1) KR100274591B1 (ja)
TW (1) TW388882B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529884A (ja) * 2000-03-30 2003-10-07 マイクロン テクノロジー インコーポレイテッド シンクロナスフラッシュメモリ
JP2005285230A (ja) * 2004-03-30 2005-10-13 Renesas Technology Corp 半導体記憶装置
JP2007080412A (ja) * 2005-09-15 2007-03-29 Toppan Printing Co Ltd 半導体メモリ
JP2007220271A (ja) * 2006-02-15 2007-08-30 Samsung Electronics Co Ltd 半導体メモリ装置のバースト読み出し回路及びバーストデータ出力方法
JP2010528402A (ja) * 2007-05-25 2010-08-19 マーベル ワールド トレード リミテッド Nor型メモリアレイのためのビット線デコーダアーキテクチャ
JP2010198686A (ja) * 2009-02-25 2010-09-09 Toppan Printing Co Ltd 半導体メモリ

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4226686B2 (ja) 1998-05-07 2009-02-18 株式会社東芝 半導体メモリシステム及び半導体メモリのアクセス制御方法及び半導体メモリ
KR100301367B1 (ko) * 1998-07-25 2001-10-27 윤종용 감지증폭기제어기능을갖는동기형반도체메모리장치
KR100319713B1 (ko) * 1998-07-31 2002-04-22 윤종용 동기형반도체메모리장치의프로그램가능한모드레지스터
JP2000100160A (ja) * 1998-09-18 2000-04-07 Nec Corp 同期型半導体メモリ
JP2000285687A (ja) * 1999-03-26 2000-10-13 Nec Corp 半導体記憶装置及びその内部回路を活性化する信号のタイミング発生方法
US6240044B1 (en) * 1999-07-29 2001-05-29 Fujitsu Limited High speed address sequencer
JP2001118395A (ja) * 1999-10-18 2001-04-27 Nec Corp 半導体記憶装置及びデータの読み出し方法
DE69940369D1 (de) * 1999-11-25 2009-03-19 St Microelectronics Srl Nichtflüchtiger Speicher mit Burstlesebetrieb sowie entsprechendes Leseverfahren
DE69940473D1 (de) 1999-11-25 2009-04-09 St Microelectronics Srl Leseverfahren für nichtflüchtige Speicheranordnung mit automatischer Erkennung eines Burstlesebetriebs sowie entsprechende Leseschaltung
JP3535788B2 (ja) * 1999-12-27 2004-06-07 Necエレクトロニクス株式会社 半導体記憶装置
US7073014B1 (en) 2000-07-28 2006-07-04 Micron Technology, Inc. Synchronous non-volatile memory system
KR20020014563A (ko) * 2000-08-18 2002-02-25 윤종용 반도체 메모리 장치
JP2002216483A (ja) 2001-01-18 2002-08-02 Toshiba Corp 半導体記憶装置
US6826068B1 (en) 2001-01-18 2004-11-30 Kabushiki Kaisha Toshiba Fast data readout semiconductor storage apparatus
US6557090B2 (en) 2001-03-09 2003-04-29 Micron Technology, Inc. Column address path circuit and method for memory devices having a burst access mode
DE10128903C2 (de) * 2001-06-15 2003-04-24 Infineon Technologies Ag Schaltungsanordnung zur Speicherung digitaler Daten
JP4156985B2 (ja) * 2003-06-30 2008-09-24 株式会社東芝 半導体記憶装置
JP2008052876A (ja) * 2006-08-28 2008-03-06 Toshiba Corp 半導体記憶装置
US8050075B2 (en) * 2007-11-07 2011-11-01 Semiconductor Components Industries, Llc Memory
US9196329B1 (en) * 2012-11-29 2015-11-24 Marvell Israel (M.I.S.L) Ltd. Combinatorial flip flop with off-path scan multiplexer
US10838732B2 (en) 2018-12-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for ordering bits in a memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477503A (en) * 1993-10-05 1995-12-19 Lsi Logic Corporation Efficient local-bus ROM memory for microprocessor systems
JP2697634B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529884A (ja) * 2000-03-30 2003-10-07 マイクロン テクノロジー インコーポレイテッド シンクロナスフラッシュメモリ
JP2005285230A (ja) * 2004-03-30 2005-10-13 Renesas Technology Corp 半導体記憶装置
JP2007080412A (ja) * 2005-09-15 2007-03-29 Toppan Printing Co Ltd 半導体メモリ
JP2007220271A (ja) * 2006-02-15 2007-08-30 Samsung Electronics Co Ltd 半導体メモリ装置のバースト読み出し回路及びバーストデータ出力方法
JP2010528402A (ja) * 2007-05-25 2010-08-19 マーベル ワールド トレード リミテッド Nor型メモリアレイのためのビット線デコーダアーキテクチャ
JP2010198686A (ja) * 2009-02-25 2010-09-09 Toppan Printing Co Ltd 半導体メモリ

Also Published As

Publication number Publication date
JP3758860B2 (ja) 2006-03-22
TW388882B (en) 2000-05-01
US5986918A (en) 1999-11-16
KR19990012427A (ko) 1999-02-25
KR100274591B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
JP3758860B2 (ja) 同期型バーストマスクロム及びそのデータ読出方法
US7466623B2 (en) Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof
JP3220586B2 (ja) 半導体記憶装置
JP3304893B2 (ja) メモリ選択回路及び半導体メモリ装置
US7441156B2 (en) Semiconductor memory device having advanced test mode
US5640354A (en) Dynamic random access memory having self-test function
US6144616A (en) Semiconductor memory device
US20060067158A1 (en) Integrated circuit memory device supporting an N bit prefetch scheme and a 2N burst length
KR100902125B1 (ko) 저전력 디램 및 그 구동방법
JP4707962B2 (ja) アクセスタイムを短縮できる半導体メモリ装置
JP2002343100A (ja) プリチャージ制御信号生成回路及びこれを用いた半導体メモリ装置
US6205069B1 (en) Semiconductor memory device with fast input/output line precharge scheme and method of precharging input/output lines thereof
US6529423B1 (en) Internal clock signal delay circuit and method for delaying internal clock signal in semiconductor device
US6115321A (en) Synchronous dynamic random access memory with four-bit data prefetch
US5708623A (en) Semiconductor memory decoder device
US20040047220A1 (en) Semiconductor memory device allowing reduction of I/O terminals
US6208563B1 (en) Semiconductor memory device which continuously performs read/write operations with short access time
JP4402439B2 (ja) 改善されたデータ書き込み制御回路を有する4ビットプリフェッチ方式fcram及びこれに対するデータマスキング方法
JPH10240617A (ja) メモリ構成回路およびその方法
JP3185672B2 (ja) 半導体メモリ
KR100274732B1 (ko) 반도체 기억 장치
JPH11283395A (ja) 半導体記憶装置
JP2982618B2 (ja) メモリ選択回路
JP3814033B2 (ja) カラム選択信号制御回路
JPH09161475A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees