TW388882B - Synchronous read only memory device - Google Patents

Synchronous read only memory device Download PDF

Info

Publication number
TW388882B
TW388882B TW087111843A TW87111843A TW388882B TW 388882 B TW388882 B TW 388882B TW 087111843 A TW087111843 A TW 087111843A TW 87111843 A TW87111843 A TW 87111843A TW 388882 B TW388882 B TW 388882B
Authority
TW
Taiwan
Prior art keywords
data
signal
data bits
burst length
memory cells
Prior art date
Application number
TW087111843A
Other languages
English (en)
Inventor
June Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW388882B publication Critical patent/TW388882B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Dram (AREA)
  • Read Only Memory (AREA)

Description

3619pif.doc/002 3619pif.doc/002 經濟部中夾樣率局貝工消費合作社印裝 五、發明説明（1 ) 本發明是有關於一種唯讀記憶體（read only memories ’簡稱ROMs)，且特別是有關於一種罩幕式唯讀 記憶體’用以接收一同步時脈訊號與利用連發（burst)讀 出模式。 一種罩幕式ROM，其資料係以罩幕圖案藉由離子植 入法寫入一記憶胞之中，對在大容量與每位元的低成本 來說具有非常好的可利用性，這也使得以罩幕圖案方式 來做爲資料寫入之大量生產具有低成本的優點，以及增 加構成記憶胞中每一個位元之電晶體的工作效率。一般 來說’目前罩幕式ROM係應用於個人電腦、文字處理 機、電子遊樂器、與個人數位助理（personal digital assistants ’ PDA)中之字型、字體與固定程式（如BIOS程 式）之資料儲存。 在存取罩幕式ROM中的資料時，因爲大部分受到散 佈於沿其間之字元線與位元之間的電阻與電容影響而限 制操作速度，所以必須減低字元線上的延遲率與加速感 測資料的時間。雖然’許多習知技術可以用來降低延遲 時間，如使用多晶矽化金屬來做爲字元線的材質，以及 增加記憶胞陣列中區分區塊的數目等等方法，然在罩幕 式ROM中的操作頻率’在一般的處理器（如MPU或cpu) 之中能具有相當大的改進空間。 本發明之主要目的係提供一種罩幕式R0M，其能夠 加速操作時間。 ~ 本發明之另一目的係提供—種罩幕式ROM，其具有 4 (請先閲讀背面之注意事項再填寫本頁) 裝· ,ιτ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公处〉 3619pif.doc/002 3619pif.doc/002 經濟部中央標準局貝工消費合作社印裝 B? 五、發明説明（i) 高速存取資料的速度，並與一外部訊號同步。 爲了達成上述之目的，提出一種具有給定連發長度 之唯讀記憶體。其包括具有指定給耦接至記憶胞之複數 條位元線通閘區塊的複數個通閘區塊之通閘電路、一感 測放大電路，其具有複數個感測放大器連接到上述通閘 的一部份，以及解碼電路，如做爲遮罩通閘之Y解碼器 將給定數目的資料位元從記憶胞轉移到感測放大電路。 在操作模式（循序模式或交錯模式）中，根據連發長度輸 出資料位元係排列成串。 本發明之另一項特徵是記憶體包括模態暫存器，用 以根據連發長度決定輸出資料位元之次序來設定操做模 式，一通閘電路，其具有指定給耦接至記憶胞之複數條 位元線通閘區塊的複數個通閘區塊之通閘電路，一感測 放大電路，其具有複數個感測放大器連接到上述通閘的 一部份，以及解碼裝置，如做爲遮罩通閘之Y解碼器將 給定數目的資料位元從記憶胞轉移到感測放大電路。在 循序模式或交錯模式中，根據連發鏈輸出資料位元係排 列成串。 在一給定之感測資料位元時間中，感測放大器開始 運作，且解碼裝置接收一旗標訊號來通知以感測放大電 路進行感測操作之次數，以及從模態暫存器接收一模態 設定訊號來通知操作模式。 爲讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細 5 (請先閲讀背面之注意事項4填寫本頁) I.---^--»J> J------^ 裝------訂 ▲ 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 3619pif.doc/002 A? H? __ 五、發明説明（多） 說明如下： 圖式之簡單說明： (請先閲讀背面之注意事項再填寫本I) 第1圖繪示一種根據本發明之第一實施例的同步罩 幕式ROM之方塊圖； 第2圖繪示第1圖中在連發讀取模式期間在從一記 億胞陣列存取資料到一輸出墊的電路圖； 第3圖係繪示第2圖中Y通閘之電潞圖； 第4圖係一時序圖，用來顯示用以控制第3圖中之 Y通閘區塊之訊號特徵； 第5圖係一時序圖，其顯示第1圖中之記億體在連 發讀取模式之一讀取操作； 第6圖係根據本發明第二實施例之另一種同步罩幕 式ROM之方塊圖； 第7圖繪示第6圖中在連發讀取模式期間在從一記 億胞陣列存取資料到一輸出墊的電路圖； 第8圖係繪示第7圖中Y通閘之電路圖； 第9圖係一時序圖，用來顯示用以控制第8圖中之 Y通閘區塊之訊號特徵； 經濟部中央橾準局員工消費合作社印束 第10圖係第6圖中之Y解碼器的電路圖； 第11圖係第10圖中之第一 YB前置解碼器的電路 圖； 第12圖係第10圖中之第二YB前置解碼器的電路 圖； 第13圖係第10圖中之主YB解碼器的電路圖； 6 本紙張尺度適用中國國家樣準（CNS〉A4規格（210X297公趫) 3619pif.doc/002 3619pif.doc/002 經濟部令夾橾準局負工消費合作社印装 _____H? 五、發明説明（+) 第14圖係第7圖與第8圖中之γ通閘區塊的電路圖； 以及 第I5圖係係一時序圖，其顯示第6圖中之記憶體在 連發讀取模式之一讀取操作。 在上述圖式中，相同的標號標式相同或對應的元件。 實施例 本發明之實施例配合所附圖式在下文所敘述，根據 本發明’文中所提及之罩幕式ROM將稱爲同步罩幕式 ROM(SMROM)。 •第一實施例 第1圖繪示SMROM的一整體結構圖，其具有32Mb 的記憶胞陣列（亦即32百萬位元；4096列X256行X32 資料位元），並採用十二條位址線A0-A11以及三十條資 料輸入/輸出線。參考第1圖，位址暫存器101從外部位 址訊號A0〜All產生十二個列位址訊號RA0〜RA11、八 個行位址訊號CA0〜CA7以及七個模態位址訊號 ΜΑ0〜MA6。命令/時脈暫存器102從外部接收時脈訊號 XCLK(字首"X”代表是一外部時脈或訊號，下文亦同）、 時脈致能訊號XCKE、列位址觸發訊號XRASB(以下任 何訊號名稱字尾有"B”代表負邏輯）、行位址觸發訊號 XCASB、資料輸入/輸出罩幕訊號XDQMB、晶片選擇訊 號XCSB、模態暫存器寫入訊號XMRB以及字組/雙字組 訊號XWORD。 時脈致能訊號CKE用來遮罩（masking)時脈訊號 7 * . y --------bL^______丁______ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 3619pif.doc/002 Λ7 3619pif.doc/002 Λ7 經濟部中央標準局員工消费合作社印^ 五、發明説明（Q ) CLK(遮罩係指藉由時脈訊號CKE的控制於一特定的時 間之內使時脈訊號CLK致能），並且使得暫存器101與 102在等待（stand-by)期間被抑止，用以減少功率的消耗。 當所有的晶片選擇訊號CSB、列位址觸發訊號RASB、 行位址觸發訊號CASB以及模態暫存器寫入訊號MRB 在一時脈週期被啓動（一種發生在時脈訊號CLK的一時 序期間的操作）時，模態位址訊號ΜΑ0〜MA6輸入至模態 暫存器103中。藉由設定模態暫存器103，可以程式RAS 時間延遲（latency)、CAS時間延遲、連發型態與連發長 度以及廠商指定之選擇的値。時間延遲意指在位址觸 發訊號（RASB或CASB)被致能後，直到一第一資料位元 出镜在資料輸入/輸出墊(pals)115，時脈訊號CL交所等 待的週期數目，而連發長度係指依據一讀取命令（或在一 讀取週期期間）以一預定的RAS(或CAS)時間延遲循序產 生之頁數（page)數目。頁是一種在一讀取週期的時間從 記憶胞陣列取出資料叢（data bundle)的單位，藉此於本 發明中會將資料位元設成32。在本發明之實施例中，連 發長度被定義爲32,這也是隸屬一頁的資料位元的數 目。資料輸入/輸出罩幕訊號DQMB使得在時脈訊號CLK 之上升邊緣起一預定時間之後資料輸出操作被禁止，並 且將一資料線致能到一高阻抗狀態。晶片選擇訊號CSB 控制時脈訊號CLK、CKE以及訊號DQMB與內部電路 之外的所有的輸入訊號部分。 連發控制器104從命令/時脈暫存器102接收晶片選 8 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） ------CII (請先閲讀背面之注意事項再填寫本瓦)
、1T 3619pif.doc/002
經濟部中央樣隼局貝工消費合作社印製 五、發明説明（t ) 擇訊號CSB、列位址觸發訊號RASB、行位址觸發訊號 CASB、模態暫存器寫入訊號MRB，從模態暫存器103 接收RAS延遲時間訊號RL、CAS延遲時間訊號CL、連 發型態訊號BT以及連發長度訊號BL，並且產生控制訊 號（如PSAE、PDIS、PPRE、PPZM以及POE，其未繪示 於第1圖中）用來感測資料、用來產生連發位址訊號（如 BAO、BA1與BA2)之控制訊號以及用以控制連發計數器 107之控制訊號。由位址暫存器101產生之行與列位址 訊號施加於X-解碼器105與Y-解碼器106〇X-解碼器105 依據列位址訊號產生列選擇訊號，Y-解碼器106產生閘 控制訊號Y0〜Y63用以使Y-通閘根據行位址訊號來選擇 對應到記憶胞陣列中記憶胞之行。較低的三位元 CA0〜CA2均被輸入至連發計數器107之中做爲起始連發 位址訊號。X-驅動器108依據由X解碼器105產生之列 選擇訊號觸發一選擇的字元線使其導通。根據閘控制訊 號Y0〜Y63，Y-通閘109選擇性地將對應到定義的連發 長度的資料位元由記憶胞陣列100轉移到感測放大器 1Π。依據由連發控制器104所產生的輸出訊號，感測 放大器控制器100產生預充電控制訊號PRE，其將控制 訊號PZM、感測放大器致能訊號SAEB與放電訊號DIS 相等，用以控制感測放大器1Π之操作，以及做爲控制 資料輸出之操作的輸出致能訊號OEB。連發位址解碼器 112從連發計數器107接收連發位址訊號ΒΑ0到BA2， 之後產生栓鎖選擇（latch selection)訊號PDOTO、PDOT1 9 未纸張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） m ftn fflm mfl ml ^ an I I 1^1 1J /l\y^ 、vs • ·. (請先閱讀背面之注意事項再填寫本頁) 3619pif.doc/002 Λ7 n? _ 五、發明説明（q) 與 PSOLO 至丨J PS0L7。 (請先閱讀背面之注意事項再填寫本頁) 假設連發長度爲8,256位元（8頁X 32資料位元）應由 其中輸出輸入八次之32位元讀取週期所產生。爲了要 處理256之資料位元，本發明並不提供256個感側放大 器，這會導致很大較大的晶片大小以及更大的功率消 耗。另外，根據本發明，感側放大器區塊111具有128 個感側放大器單位，藉此根據連發長度爲8之整個資料 位元會在兩個讀取週期時間被存取。可預測的是，在區 塊111中64個單元可在四個週期時間內來感側256筆 資料。資料閂鎖區塊113具有256個閂鎖電路，其儲存 根據8頁所有資料位元，每一頁由感測放大區塊111的 個單元所提供，並且以一頁（或32位元）爲單位，依據由 連發位址解碼器112所輸入之閂鎖選擇訊號，將其提供 給資料輸出暫存器114。 經濟部中央標窣局貝工消费合作社印製 第2圖繪示一種在一輸出路徑指定爲第1圖之資料 輸入/輸出墊115’其中之一相關的電路組態。要注意的 是，即使未在第2圖中繪出，資料輸入/輸出墊115’(或 資料輸入/輸出端DQm ; m=0~31)係對應到一包含256行 之記憶胞區塊。標號100-1與100-2代表從第一與第二 感測週期所取得之一對資料集。因此，對應到預定的連 發長度8，來自八個記憶胞之八個資料位元在兩個感測 週期之時間經由Y通閘109之Y通閘區塊109’被輸入 到具有四個感測放大器SA0〜SA3之區塊單位11Γ中。 第1圖之感測放大器區塊111有32個像111’區塊。 本紙張尺度適用中國國家標準（CNS > A4規格（21〇X297公敍） ^^ΙΜΜΜβίΗΐΗΙΙίΜΜΜΜΗΗΜΗΜίκΐίΜϋίϋ^^齡. 3619pif . doc/002 Λ? \M _____ 五、發明説明（？） 資料閂鎖區塊Π3之區塊單位113’具有八個閂鎖電 路L0〜L7、根據從連發位址解碼器112產生之輸入選擇 訊號PDOTO與PDOT1，用來轉移由感測放大器區塊11Γ 所提供的四個資料位元到L0〜L3與L4〜L7兩群閂鎖電路 之輸入選擇電晶體Q201〜Q208,以及根據由連發位址解 碼器112產生之輸出選擇訊號PSOLO-PSOL7，用來將 保持在閂鎖電路L0〜L7中之八個資料位元一次一位元以 表一之次序的方式轉移到資料輸出暫存器114之單元 114’的輸出選擇電晶體Q209〜Q213。 表一 —.— ^------C 裝-- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣率局負工消费合作社印製 起始位址 循序模式 交錯模式 CA 2 CA 1 CA 0 0 0 0 0 1 2 3 4 5 6 7 0 •1 2 3 4 5 6 7 0 0 1 1 2 3 4 5 6 7 0 1 0 3 2 5 4 7 6 0 1 0 2 3 4 5 6 7 0 1 2 3 0 1 6 7 4 5 0 I 1 3 4 5 6 7 0 1 2 3 2 1 0 7 6 5 4 0 0 4 5 6 7 0 1 2 3 4 5 6 7 0 1 2 3 0 5 6 7 0 1 2 3 4 5 4 7 6 0 3 2 1 0 6 7 0 2 3 4 5 6 7 4 5 2 3 0 I I 7 0 2 3 4 5 6 7 6 5 4 3 2 1 0 表一顯示在一連發讀取操作期間之輸出次序，其具有兩 種獨立計數模式：循序模式與交錯模式，具有連發長度
.1T 本紙張尺度適用t國國家橾準（CNS ) Α4規格（210X297公费） 3619pif.doc/002 Λ7 H? 五、發明説明（1 ) 8。在表一中，八個資料位元標示爲Ο、1、...與7，用來 選擇一記憶胞之起始連發位址，從該記憶胞中被讀取之 第一資料位元被指定給三個行位址訊號CA2、CA1與 CA0。 一旦此三個做爲連發位址之行位址位元的位元被設 定給連發計數器107,連發計數器107便根據一起始位 址的型態與連發組成產生八個連發位址。如表一所示之 例子，如前所假設，適於連發長度爲8之八個連發位址 係由“000”到“111” ，“000”係起始之連發位址。這 經濟部中央標隼局貝工消費合作社印袈 —.-------C 装-- *· (請先閱讀背面之注意事項再填寫本頁)
、1T 八個連發位址可以選擇八個記億胞，其中八個資料位元 對應到8的連發長度。假設第2圖所示之D1到D7之八 個位元資料之每一個係儲存於連發長度8之記憶胞之中 以及CA2到CA0之起始連發位址爲"011"的話，其循序 模式的輸出次序爲D3—D4—D5—D6—D7->D0—D1 — D2，而交錯模式係 D3—D2—D1—D0—D7—D6—D5 — D4。如表一所示，在交錯模式中，在連發長度中之資料 位元在被施加到其屬之輸出級中時，根據最高位址位元 CA2，可以被分成低位元組與高位元組兩個集合。亦即， "〇"之CA2使得0到3之低位元組可以在高位元組4到7 之前先被存取，如果CA2爲"Γ的話，情況則相反。 第3圖繪示第2圖中之Y通閘區塊109’的詳細電路 圖，其被指定爲連發長度之八個資料位元。通閘電晶體 Q301〜Q308連接在做爲資料線DO〜D7以及感測放大器 SA0〜SA3之間，其相鄰之通閘電晶體係連接在一起，並 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公t ) 3 619pi f . doc/0 0 2 3 619pi f . doc/0 0 2 經濟部中央標準局貝工消费合作社印笨 五、發明説明（Θ ) 且根據兩個感測週期時間區分爲兩群。其中一群的通閘 電晶體Q301〜Q304之閘偶接至閘控制訊號Y0，而通閘 電晶體Q305〜Q308之閘偶接到閘控制訊號Y1。閘控制 訊號Y0與Y1係由行位址訊號CA2，即起始位址的最高 訊號，所產生，當起始連發位址爲"000"之操作時序係如 第4圖所示。 參考第4圖，在整個感測週期T1的第一感測週期間 T11之間，閘控制訊號Y0被致能到高準位，用以轉移 資料位元D0〜D3到感測放大器SA0〜SA3,而在整個感 測週期T1的第二感測週期T12期間，另一集合D4-D7 之位元資料藉由閘控制訊號Y1之高準位施加於感測放 大器SA0〜SA3。在感測期間T1，其他的閘控制訊號被 保持在低準位之抑止狀態。 現在請參考第5圖，其假設時脈訊號CLK之週期 tCLK爲15ns(nanoseconds)，CAS延遲時間爲5，連發長 度爲8以及起始連發位址爲"011"來說明連發讀取操作。 15ns的週期時間意指記憶體之操作頻率（速度）爲 66MHz。這些條件係指輸出資料從一行位址觸發訊號的 啓動CASB之五個時脈週期後，以八次循序產生。連發 長度8需要三個位元之連發位址，如BA0、BA1與BA2。 在第5圖中，當時脈訊號CLK開始震盪時，時脈致能訊 號CKE便保持在高準位。當列位址觸發訊號RASB連同 晶片選擇訊號CSB根據時脈訊號CLK之第二上升邊緣 而被致能到低準位時，列位址訊號RA0〜RA11被閂鎖於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
T 3619pif . doc/002 3619pif . doc/002 經濟部中央樣率局員工消費合作社印装 五、發明説明（If ) 位址暫存器101。接著，當行位址觸發訊號CASB連同 訊號CSB在時脈CLK之第四個上升邊緣時下降到低準 位時，行位址訊號CA0〜CA7被閂鎖在位址暫存器”011” 中。在時脈訊號的五個週期時間後，一頁的輸出資料位 元便出現在資料線上。因爲起始連發位址係假設爲0Π， 所以產生之輸出資料位元的次序，如表一所示，在循序 模式爲 3-4-5-6-7-0-1-2(即 D3-D4-D5-D6-D7-D0-D1 -D2)，或是交錯模式之 3-2-1-0-7-6-5-4(即 D3-D2-D1-D0-D7-D6-D5-D4)。 可得之連發讀取感測時間可以是循序模式之 T1(BL = 8之八資料位元的感測時間）或交錯模式之T2。 在時脈週期爲15ns之情況之下，在第5圖中T1與T2 之估計時間分別爲75ns與120ns。如從第3圖與第4圖 得知，在交錯模式之中，在連發鏈D3-D2-D1-D0中的前 四個資料位元全部包含在第一週期T11中，在連發鏈 D7-D6-D5-D4中的後四個資料位元全部包含在第二週期 T12被存取。另一方面而言，在循序模式中，在連發鏈 D3-D4之第一與第二資料位元彼此包含在不同的感測週 期之中，第一資料位元D3係在T11被存取，而第二位 元D4係在T12被存取的。如第3圖與第4圖所示，在 控制訊號Y0的控制之下D3通過電晶體Q304，而在控 制訊號Y1的控制之下D4通過電晶體Q305。因此，在 循序模式之下可以獲得的感測時間被允許限制在T1內， 在此實施例中，較佳的情況係可以採用CAS延遲時間爲 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公货） —.-------^-^衣-- ·· (請先閱讀背面之注意事項再填寫本頁)
,1T —/Λ . 五、發明説明（n) 5或更大的値。此外，在交錯模式中，因爲每一前與後 四個資料位元係串列排列，所以沒有必要改變Y通閘控 制訊號（如由Y0到Yl)，T2可以延長至直到據有Y1之 第二感測時間之第一資料位元D7出現爲止。 箆二實施例 本實施例之組態係提供一種感測週期時間具有可延 伸邊緣，且侷限於前一實施例中之循序模式。 經濟部中央樣準局貝工消费合作社印製 第6圖顯示一 SMROM的整體架構，其具有32Mb(亦 即32百萬位元，4096列X256行X32資料位元）之記憶 胞陣列，並採用十二條位址線A0〜All以及三十條資料 輸入/輸出線，如第1圖所示。位址暫存器601(對應到第 1圖之101)從外部位址訊號A0〜All產生十二個列位址 訊號RA0〜RA11、八個行位址訊號CA0〜CA7以及七個 模態位址訊號ΜΑ0〜MA6。命令/時脈暫存器602(對應到 第1圖之102)從外部接收時脈訊號XCLK'時脈致能訊 號XCKE、列位址觸發訊號XRASB、行位址觸發訊號 XCASB、資料輸入/輸出罩幕訊號XDQMB、晶片選擇訊 號XCSB、模態暫存器寫入訊號XMRB以及字組/雙字組 訊號XWORD。 時脈致能訊號CKE用來遮罩（masking)時脈訊號 CLK，並且使得暫存器601與602在等待（stand-by)期間 被抑止，用以減少功率的消耗。當所有的晶片選擇訊號 CSB、列位址觸發訊號RASB、行位址觸發訊號CASB 以及模態暫存器寫入訊號MRB在一時脈週期被啓動’ 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇><297公焚） 3619pif.doc/002
經濟部中央標準局貝工消费合作社印装 五、發明説明（P) 模態位址訊號MAO〜ΜΑό輸入至模態暫存器603(對應到 第1圖之1〇3)中。資料輸入/輸出罩幕訊號DQMB使得 在時脈訊號CLK之上升邊緣起一預定時間之後資料輸出 操作被禁止’並且將一資料線致能到一高阻抗狀態。晶 片選擇訊號CSB控制時脈訊號CLK、CKE以及訊號 DQMB與內部電路之外的所有的輸入訊號部分。 模態暫存器603產生RAS延遲時間RL、CAS延遲 時間CL、連發長度訊號BL、連發型態訊號BT以及模 態設定訊號MDST。連發控制器604(對應到第1圖之104) 從命令/時脈暫存器602接收晶片選擇訊號CSB '列位址 觸發訊號RASB、行位址觸發訊號CASB、模態暫存器 寫入訊號MRB ’從模態暫存器603接收RAS延遲時間 訊號RL、CAS延遲時間訊號CL、連發型態訊號BT以 及連發長度訊號BL，並且產生控制訊號（如PSAE'PDIS、 PPRE、PPZM以及POE，如第1圖未繪示於圖中）用來 感測資料、用來產生連發位址訊號（如BA0、BA1與BA2) 之控制訊號以及用以控制連發計數器607(對應到第1圖 之107)之控制訊號。由位址暫存器601產生之行與列位 址訊號施加於X-解碼器605與Y-解碼器606(各對應到 第1圖之105與106)。X-解碼器605依據列位址訊號產 生列選擇訊號。 Y-解碼器606產生閘控制訊號Υ〇〜Y63用以使Y-通 閘根據行位址訊號來選擇對應到記憶胞陣列602中記憶 胞之行。Y-解碼器606從模態暫存器603接收模態設定 (請先閱讀背面之注意事項再填寫本頁) 、τ 本紙張尺度適用中國國家標率（CNS > Α4規格（210Χ297公釐） 3619pif.doc/〇〇2
I _•擎---------- 五、發明説明（^ ) 經濟部中央標隼局貝工消费合作社印掣 訊號MDST與從感測放大器控制器610接收旗標訊號 PSSF ’藉以使得讓閘控制訊號可以根據感測週期（下文 會更§羊細第說明）之執行次序來正確地切換資料位元。 較低的三位元CA0〜CA2均被輸入至連發計數器6〇7 之中做爲起始連發位址訊號。χ_驅動器608(對應到第1 圖之108)依據由X解碼器605產生之列選擇訊號觸發一 選擇的字元線使其導通。根據閘控制訊號γ〇〜γ63，γ_ 通閘609(對應到第1圖之109)選擇性地將對應到定義的 連發長度的資料位元由記憶胞陣列60〇(對應到第1圖之 100)轉移到感測放大器區塊611。依據由連發控制器604 所產生的輸出訊號。 感測放大器控制器600產生預充電控制訊號PRE， 其將控制訊號ΡΖΜ、感測放大器致能訊號SAEB與放電 訊號DIS相等，用以控制感測放大器m之操作，以及 做爲控制資料輸出之操作的輸出致能訊號OEB。感測放 大器610更產生旗標訊號PSSF，用來告知感測週期時間 之數目。 連發位址解碼器612(對應到第1圖之112)從連發計 數器607接收連發位址訊號BA0到BA2，之後產生栓鎖 選擇（latch selection)訊號 PDOTO、PDOT1 與 PSOLO 到 PS0L7。 如前之實施例，假設連發長度爲8,256位元（8頁X 32 資料位元）應由其中輸出輸入八次之32位元讀取週期所 產生。爲了要處理256之資料位元，本發明並不提供256 本紙張尺度適用中國國家標準（CNS > A4規格（2丨0X297公嫠} (請先閲讀背面之注意事項再填寫本頁) -Lc^.------ΐτ------ 3619pif.doc/002 Λ1 五、發明説明（Ι5Ί 個感側放大器，這會導致很大較大的晶片大小以及更大 的功率消耗。另外，根據本發明，感側放大器區塊611 具有128個感側放大器單位，藉此根據連發長度爲8之 整個資料位元會在兩個讀取週期時間被存取。可預測的 是，在區塊611中64個單元可在四個週期時間內來感 側256筆資料。資料閂鎖區塊613(對應到第1圖之113) 具有256個閂鎖電路，其儲存根據8頁所有資料ί立元， 每一頁由感測放大區塊611的個單元所提供，並且以一 頁（或32位元）爲單位，依據由連發位址解碼器612所輸 入之閂鎖選擇訊號，將其提供給資料輸出暫存器614(對 應到第1圖之114)。 經濟部中央榡率局貝工消費合作社印製 J.-------裝-- •. (請先閱讀背面之注意事項再填寫本頁}
*1T 第7圖繪示一種在一輸出路徑指定爲第6圖之資料 輸入/輸出墊615其中之一相關的電路組態。要注意的 是，資料輸入/輸出墊615’(或資料輸入/輸出端DQm ; m=0〜31)係對應到一包含256行之記憶胞區塊。標號600-1 與600-2代表從第一與第二感測週期所取得之一對資料 集。因此，對應到預定的連發長度8，取自於八個記憶 胞之八個資料位元經由Y通閘109之Y通閘區塊109’ 被輸入到具有四個感測放大器SA0〜SA3之區塊單位111’ 中。第6圖之感測放大器區塊611有32個像611’區塊。 資料閂鎖區塊613之區塊單位613’具有八個閂鎖電 路L0〜L7、根據從連發位址解碼器612產生之輸入選擇 訊號PDOTO與PDOT1，用來轉移由感測放大器區塊111’ 所提供的四個資料位元到L0〜L3與L4〜L7兩群閂鎖電路 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公浼） 3619pif. doc/〇02 3619pif. doc/〇02 經濟部中央梂率局貝工消费合作社印家 五、發明説明（仏） 之輸入選擇電晶體Q701〜Q708,以及根據由連發位址解 碼器612產生之輸出選擇訊號PSOLO〜PSOL7,用來將 保持在閂鎖電路L0〜L7中之八個資料位元一次一位元以 表一之次序的方式轉移到資料輸出暫存器614之單元 614’的輸出選擇電晶體Q709〜Q713。 第8圖與第9圖繪示第7圖中之Y通閘區塊609’的 詳細電路圖與操作時序圖。通閘電晶體Q801〜Q808連接 在做爲資料線D0-D7以及感測放大器SA0〜SA3之間， 其相鄰之通閘電晶體係連接在一起，其閘各自獨立耦接 到不同的閘控制訊號。通閘電晶體Q801〜Q808的閘係分 別耦接到閘控制訊號Υ[〇，Π〜Υ[3,Π與Y[〇，j]〜Y[3，j]。參 考第9圖，其起始連發位址爲"〇11" 在整個感測週期T20中做爲第一組四個資料位元之 第一感測週期T21期間，其BL=8、閘控制訊號Y[3,i]與 Y[〇〜2，j]被以高準位致能，用以將資料位元D3-D6轉移 到感測放大器SA0〜SA3 ;然而’在整個感測週期T20中 做爲第二組四個資料位元之第二感測週期T22期間，其 BL=8、閘控制訊號Y[3，j]與Y[0〜2，i]被以高準位致能， 用以將其他資料位元D7與D0〜D2轉移到感測放大器 SA0〜SA3。在包括T21與T22之感測週期T20期間，其 他的閘控制訊號Y[i,j]被保持在低準位之抑止狀態。 第10圖繪示Y-解碼器之內部結構，其內部安排有 兩種解碼器，YA-與YB-解碼器910與920。YA_解碼器 910接收上部行位址訊號CA7〜CA4並將其解碼，之後產 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3619pif.doc/〇〇2 Λ7 3619pif.doc/〇〇2 Λ7 經濟部中央樣隼局貝工消费合作社印51
_JP 五、發明説明（lr|) 生用來輸入至Y通閛區塊609’之YA-閘控希f】訊號 ΥΑ0〜YA15 〇 YB-解碼器920包括一第一 YB前竈解碼器 930，其用來接收行位址訊號CA3與CA2並且根據旗標 訊號PSSF產生前置解碼訊號A/AB與B/BB，一第二γΒ 前置解碼器，其用來接收行位址訊號CA1與Ca2(起始 連發位址之低位元）並且依據模態設定訊號MDST H 前置解碼訊號C/CB與D/DB，以及一主YB解碼器95〇， 用以從第一與第二YB前置解碼器接收前置解碼訊號 A/AB〜D/DB(AB〜DB係分別爲A-B之互補訊號），並且 產生YB閘控制訊號Y[i，j](i，H系〇〜3)給Y通閘區塊609\ 當模態設定訊號MDST爲循序模式，前置解碼訊號c/CB 與D/DB之產生是可以獲得的。MDST設定爲交錯模式 時使得第二YB前置解碼器940在產生前置解碼訊號使 用預定之位址訊號。第11圖與第12圖分別顯示第一與 第二YB前置解碼器930、940之內部電路圖。參考第11 圖，第一 Y前置解碼器930接收行位址訊號CA3，互斥 或（XOR)閘934接收旗標訊號PSSF與行位址訊號。經由 其內部串連之反相器932、933反相器931之輸出係做 爲YB前置解碼訊號AB。反相器932的輸出係YB前置 解碼訊號A。經由其內部串連之反相器935、930 ’ XOR 閘934之輸出係做爲YB前置解碼訊號BB。反相器935 的輸出係YB前置解碼訊號B。在第一感測週期T21 ’ 旗標訊號PSSF以低準位使其抑止：而在第二感測週期 T22以高準位使PSSF致能。參考第12圖’第二YB前 20 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公羧） (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 3619pif.doc/002 Λ7 B? 五、發明説明（丨？） 置解碼器具有用來接收模態設定訊號MDST之反相器 931，以及兩個NAND閘942與945，每一個NAND閘 用來接收行位址訊號CA1與CAO。反相器941之輸出同 時施加於NAND閘942與945之輸入端。經由其中串聯 —起之反相器943與944，NAND閘942之輸出成爲YB 前置解碼訊號CB。反相器943之輸出係YB前置解碼訊 號C。經由其中串聯一起之反相器946與947，NAND 閘945之輸出成爲YB前置解碼訊號DB。反相器946之 輸出係YB前置解碼訊號D。·在交錯模式時，模態設定 訊號MDST係高準位；而在循序模式時MDST爲低準位， 如此可以防止低行位址訊號CAO與CA1在交錯模式期 間不會被轉移給主YB解碼器950。 經濟部中央標隼局貝工消费合作社印笨 (請先閱讀背面之注意事項再填寫本頁) 參考第13圖，主YB解碼器950係由四個節區 (section)952、954、956與958所構成的，每一個具有 相同的結構但是以YB前置解碼訊號的各種編碼組合做 爲輸入訊號。例如，節區952具有NAND閘ND1〜ND6， 其用來接收以四個前置解碼訊號A/AB〜D/DB的各編碼 組合，NOR閘NR1用來接收兩個前置解碼訊號A/AB與 B/BB的各編碼組合。NAND閘ND1到ND3的輸出係給 NAND閘ND7之輸入端，經過兩各串聯的反相器的輸出 係做爲閘控制訊號ΥΒ[0,0]。NAND閘ND3與ND4之輸 出係做爲NAND閘ND8之輸入訊號，其輸出訊號再經 過兩個串聯的反相器後的輸出訊號係做爲閘控制訊號 Y[1，0]。NAND閘ND4到ND6之輸出係做爲NAND閛 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X29?公潑） 3619pif.doc/002 Λ7 __ 五、發明説明（（1) ND9之輸入訊號，其輸出訊號再經過兩個串聯的反相器 後的輸出訊號係做爲閘控制訊號Y[2,0]。NOR閘NR1 到ND6之輸出訊號再經過兩個串聯的反相器後的輸出訊 號係做爲閘控制訊號Y[3,0]。以此相同的方法，節區 954、956與958分別以矩陣形式產生閘控制訊號 ΥΒ[0〜3，1]、ΥΒ[0~3,2]與 ΥΒ[0〜3,3]之集合。 經濟部中央標率局貝工消費合作社印笨 (請先閱讀背面之注意事項再填寫本頁) 第14圖係Υ通閘區塊609’在正常尺寸之內部組態， 對應到如第8圖之四個感測放大器SA0到SA3。對一個 感測放大器，Υ通閘區塊609’係區分爲兩個節區，亦即 一 ΥΑ閘節區960(970、980或990)，其由從ΥΑ解碼器 910產生之ΥΑ0〜ΥΑ15所控制，以及一 ΥΒ閘節區 965(975、985或995)，其由ΥΒ解碼器920所產生之YB[i，j] (i = 〇〜3與j = 0〜3)所控制。YB閘節區係由從Y解碼器606 所提供之不同的YB閘訊號集合所控制，而Y閘節區係 同時耦接到YA閘訊號。YB閘節區965藉由ΥΒ[0,0〜3] 之控制，將由YA閘節區960所提供之資料位元的其中 之一轉移給感測放大器SA0。YB閘節區975藉由 YB[1，0〜3]之控制，將由YA閘節區970所提供之資料位 元的其中之一轉移給感測放大器SAlaYB閘節區985 藉由YB[2,0〜3]之控制，將由YA閘節區980所提供之 資料位元的其中之一轉移給感測放大器SA2〇YB閘節 區995藉由ΥΒ[3,0~3]之控制，將由YA閘節區990所 提供之資料位元的其中之一轉移給感測放大器SA3。來 自感測放大器之資料位元就被轉移給資料閂鎖區塊 22 本紙張尺度適用中國國家標準（CNS ) Α4ί見格(ITox^97公浼） " 3619pif.doc/〇〇2 Λ7 ΙΓ 經濟部中央標率局貝工消費合作社印聚 五、發明説明（M) 613 ° 可以見到的是，根據存取資料位元的特徵，因爲一 YA閘節區（如960)具有4個閘區段（如991〜994)，每一 區段指定爲16資料位元，4個YA閘節區（如960、970、 980與990)能夠存取256位元之資料，在一感測週期中 4個資料位元由yb閘節區（如965、975、985與995)所 選擇藉以被轉移到4個感測放大器（如SA0〜SA3)。因此， 其可以了解的是，假設感測放大器的數目爲128個，其 可以在兩個感測週期的時間之內完成讀取操作；在本發 明中之記憶體裝置係以64個如第14圖所示之單元所排 列而成，其每一單元包括記憶胞區塊600’、四個YA與 YB閘區塊以及四個感測放大器。從感測放大器之輸出 係施加於資料閂鎖區塊613之資料閂鎖電路中，其如第 6圖所示。資料閂鎖區塊613中之資料閂鎖電路的數目 有256個，用以接收256個資料位元，而這256個資料 位元係對應到在兩個感測週期時間內被128個感測放大 器所存取的資料位元的數量。 第15圖繪示本實施例中一種連發讀取順序的較佳時 序操作圖。在第15圖中，假設時脈訊號CLK之週期tCLK 爲15ns(對應到66MHz)，CAS延遲時間爲5，連發長度 爲8以及起始連發位址爲"011”來說明連發讀取操作。。 這些條件係指輸出資料從一行位址觸發訊號的啓動 CASB之五個時脈週期後，以八次循序產生。連發長度 8需要三個位元之連發位址，如ΒΑ0 ' BA1與BA2。在 23 本紙張尺度適用中國國家標準（CNS)A4規格（2丨0Χ297公犮） I.I ^------C 裝-- (請先閱讀背面之注意事項再填寫本頁)
*1T 3619pif.doc/002 3619pif.doc/002 經濟部中央標準局貝工消费合作社印製 _—_ H7 _______ 五、發明説明（2() 第15圖中，當時脈訊號CLK開始震盪時，時脈致能訊 號CKE便保持在高準位。當列位址觸發訊號RASB連同 晶片選擇訊號CSB根據時脈訊號CLK之第二上升邊緣 而被致能到低準位時，列位址訊號RAO〜RA11被閂鎖於 位址暫存器601。接著，當行位址觸發訊號CASB連同 訊號CSB在時脈CLK之第四個上升邊緣時下降到低準 位時，行位址訊號CA0〜CA7被閂鎖在位址暫存器601 中。在時脈訊號的五個週期時間後，一頁的輸出資料位 元便出現在資料線上。因爲起始連發位址係假設爲 "011"，所以產生之輸出資料位元的次序’如表一所示’ 在循序模式爲 3-4-5-6-7-0-1-2(即 D3-D4-D5-D6-D7-D0-D1-D2)，或是交錯模式之 3-2-1-0-7-6-5-4(即 D3-D2-D1-D0-D7-D6-D5-D4)。反之，如果在交錯模式中，前四個 資料位元D3-D2-D1-D0在第一感測操作被存取，而後四 個資料位元D7-D6-D5-D4在第二感測操作被存取。 在第15圖之時序圖中，感測放大器致能訊號在包括 第一與第二週期T21與T22之感測週期T2〇之期間被致 能到低準位，並且可以進行循序模式或交錯模式之操 作。以第8圖與第I4圖之電路架構藉由解碼Υ閘如此 之感測週期的安排係可行的。也就是說，如第8與第9 圖爲例，在循序模式中，在閘控制訊號Y[3，i]、Y[0，j]、 Y[l,j]與Y[2，j]啓動之下，存取D3-D2-D1-D0係允許的； 而存取D7-D6-D5-D4則可以在閘控制訊號Y[3，j]、 Y[〇，i]、Y[l,i]與Υ[2,Π啓動之下被完成。 24 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210X297公兹） firir'· 一〆ί1；. (請先閱讀背面之注意事項再填寫本頁) '裝. -訂 - 36l9pif.doc/002 B7 五、發明説明 因爲連發長度（=8)之資料位元係以串列排列，在一 感測週期完成前，不會在循序資料位元之間感測操作順 序產生間隔。循序模式與交錯模式可以有相同的感測週 期T20,其在連發讀取操作中提供一延伸的感測時間， 並限制要與連發長度小於五一致。如時脈週期爲15ns， BL=8之資料位元之感測週期T20的時間可以約爲 120ns。要了解的是，在一給定連發長度之感測週期的實 際時間可以由時脈週期時間來決定。 如第8圖到第15圖所示，選擇與解碼Y閘控制訊號 的排列對於一具有給定連發長度之記億體之讀取效能的 讀取與防護提供了一具有彈性之感測時間。 綜上所述，雖然本發明已以較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫 離本發明之精神和範圍內，當可作各種之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定 者爲準。 —-------f 裝-- • t (請先閱讀背面之注意^項再填寫本頁) ,-° 經濟部中央標率局負工消費合作社印製 本紙張尺度適用中國周家標準（CNS ) A4規格（210X297公釐） 3619pif1/005 A7 B7 經濟部智慧財產局貝工消費合作社印製 五、發明説明（》) 標號說明： 101位址暫存器 103模態暫存器 105 X解碼器 108 X驅動器 112連發位址解碼器 100記憶胞陣列 111感測放大器區塊 114資料輸出暫存器 100-1、100-2 資料集 111’感測放大器 114’資料輸出暫存器 601位址暫存器 603模態暫存器 605 X解碼器 608 X驅動器 612連發位址解碼器 600記憶胞陣列 611感測放大器區塊 614資料輸出暫存器 600_1、600-2 資料集 111’感測放大器 614’資料輸出暫存器 910YA解碼器 102命令暫存器 104連發控制器 106Y解碼器 11〇感測放大器控制器 107連發控制器 109 Y通閘 113資料閂區塊 Π5資料輸入/輸出墊 109’ Y通閑區塊 113’區塊單位 115’輸出墊 602命令暫存器 604連發控制器 606 Y解碼器 610感測放大器控制器 607連發控制器 609 Y通閘 613資料閂區塊 615資料輸入/輸出墊 609’ Y通閘區塊 613’區塊單位 615’輸出墊 920 YB解碼器 (請先聞讀背面之注$項再填寫本頁) ,裝· -訂 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） 3619pif1/005 A7 B7 950 YB主解碼器 934互斥或閘 941反閘 943 ' 944 反閘 952 ' 958 節區 五、發明説明（>/ ) 930第一 YB前置解碼器 940第二YB前置解碼器 931~933 反閘 935〜936反閘 942、945反及閘 946、947 反閘 960、970、980、990 YA 閘節區 965、975、985 ' 995 YB 閘節區 (請先Μ讀背面之注$項再填寫本頁) /裝- 訂 11^ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國S家橾隼（CNS > A4規格（210X297公釐）

Claims (1)

  1. 鯉濟部中央橾牟局貝工消费合作社印装 36l9pif.doc/002 B8 C8 D8 六、申請專利範圍 1. 一種具有給定連發長度之一唯讀記憶體，包括： ~記憶胞陣列，具有複數個記憶胞，各該些記億胞 儲存一資料位元； 一通閘電路，具有複數個通閘區塊並且指定給耦接 至該些記憶胞之複數個位元線； 一感測放大器電路，具有複數個感測放大器連接到 該些通閘區塊之中的部分； 一解碼裝置，用以使得該通閘電路從該些記憶胞轉 移一給定數目之該些資料位元到該感測放大器電路；以 及 一接收裝置，用以從該些感測放大器接收該些資料 位元，並且輸出對應到於一給定操作模式之該連發長度 的複數個位元資料。 2. —種具有給定連發長度之一唯讀記憶體，包括： 一記憶胞陣列，具有複數個記憶胞，各該些記憶胞 儲存一資料位元； 一設定裝置，用以設定一操作模式，並根據該連發 長度決定輸出該些資料位元之次序； 一通閘電路，具有複數個通閘區塊並且指定給耦接 至該些記憶胞之複數個位元線； 一感測放大器電路，具有複數個感測放大器連接到 該些通閘區塊之中的部分； 一解碼裝置，根據從該設定裝置產生之一訊號，使 得該通閘電路從該些記憶胞轉移一給定數目之該些資料 26 本紙張尺度逋用中國國家揉準（CNS > A4规格（210X297公釐） (請先W讀背面之注意事項再球寫本頁) 36l9pif.doc/002 A8 B8 C8 D8 經濟部中央樑率局貝工消费合作社印製 π、申請專利範圍 位元到該感測放大器電路；以及 一接收裝置，用以從該些感測放大器接收該些資料 位元，並且輸出對應到於一給定操作模式之該連發長度 的複數個位元資料。 3.—種具有給定連發長度之一唯讀記憶體，包括： 一記憶胞陣列，具有複數個記憶胞，各該些記憶胞 儲存一資料位元； ‘一設定裝置，用以設定一操作模式，並根據該連發 長度決定輸出該些資料位元之次序； 一通閘電路，具有複數fi通閘區塊並且指定給耦接 至該些記憶胞之複數個位元線； 一感測放大器電路，具有複數個感測放大器連接到 該些通閘區塊之中的部分； 一解碼裝置，用以使得該通閘電路從該些記憶胞轉 移一給定數目之該些資料位元到該感測放大器電路，該 解碼裝置藉由該感測放大電路接收複數個感測操作之一 訊號資訊以及該操作模式之一訊號資訊，該些訊號係由 該設定裝置所輸入；以及 一接收裝置，用以從該些感測放大器接收該些資料 位元，並且輸出對應到於一給定操作模式之該連發長度 的複數個位元資料。 27 (請先閲讀背面之注$項再填寫本頁) -裝· ,ΤΓ 丨¥ 本纸張尺度適用中國國家樣準（CNS ) Α4規格（210X297公釐）
TW087111843A 1997-07-29 1998-07-21 Synchronous read only memory device TW388882B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970035818A KR100274591B1 (ko) 1997-07-29 1997-07-29 동기형 버스트 매스크 롬 및 그것의 데이터 독출 방법

Publications (1)

Publication Number Publication Date
TW388882B true TW388882B (en) 2000-05-01

Family

ID=19516099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087111843A TW388882B (en) 1997-07-29 1998-07-21 Synchronous read only memory device

Country Status (4)

Country Link
US (1) US5986918A (zh)
JP (1) JP3758860B2 (zh)
KR (1) KR100274591B1 (zh)
TW (1) TW388882B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4226686B2 (ja) * 1998-05-07 2009-02-18 株式会社東芝 半導体メモリシステム及び半導体メモリのアクセス制御方法及び半導体メモリ
KR100301367B1 (ko) * 1998-07-25 2001-10-27 윤종용 감지증폭기제어기능을갖는동기형반도체메모리장치
KR100319713B1 (ko) * 1998-07-31 2002-04-22 윤종용 동기형반도체메모리장치의프로그램가능한모드레지스터
JP2000100160A (ja) * 1998-09-18 2000-04-07 Nec Corp 同期型半導体メモリ
JP2000285687A (ja) * 1999-03-26 2000-10-13 Nec Corp 半導体記憶装置及びその内部回路を活性化する信号のタイミング発生方法
US6240044B1 (en) * 1999-07-29 2001-05-29 Fujitsu Limited High speed address sequencer
JP2001118395A (ja) * 1999-10-18 2001-04-27 Nec Corp 半導体記憶装置及びデータの読み出し方法
EP1103977B1 (en) 1999-11-25 2009-02-25 STMicroelectronics S.r.l. Method for reading data from a non-volatile memory device with autodetect burst mode reading and corresponding reading circuit
DE69940369D1 (de) 1999-11-25 2009-03-19 St Microelectronics Srl Nichtflüchtiger Speicher mit Burstlesebetrieb sowie entsprechendes Leseverfahren
JP3535788B2 (ja) * 1999-12-27 2004-06-07 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
ATE441927T1 (de) * 2000-03-30 2009-09-15 Micron Technology Inc Synchroner flash-speicher
US7073014B1 (en) * 2000-07-28 2006-07-04 Micron Technology, Inc. Synchronous non-volatile memory system
KR20020014563A (ko) * 2000-08-18 2002-02-25 윤종용 반도체 메모리 장치
US6826068B1 (en) 2001-01-18 2004-11-30 Kabushiki Kaisha Toshiba Fast data readout semiconductor storage apparatus
JP2002216483A (ja) 2001-01-18 2002-08-02 Toshiba Corp 半導体記憶装置
US6557090B2 (en) 2001-03-09 2003-04-29 Micron Technology, Inc. Column address path circuit and method for memory devices having a burst access mode
DE10128903C2 (de) * 2001-06-15 2003-04-24 Infineon Technologies Ag Schaltungsanordnung zur Speicherung digitaler Daten
JP4156985B2 (ja) * 2003-06-30 2008-09-24 株式会社東芝 半導体記憶装置
JP4708723B2 (ja) * 2004-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5000872B2 (ja) * 2005-09-15 2012-08-15 凸版印刷株式会社 半導体メモリ
KR100721021B1 (ko) * 2006-02-15 2007-05-23 삼성전자주식회사 반도체 메모리 장치의 버스트 리드 회로 및 버스트 데이터출력 방법
JP2008052876A (ja) * 2006-08-28 2008-03-06 Toshiba Corp 半導体記憶装置
JP5339541B2 (ja) * 2007-05-25 2013-11-13 マーベル ワールド トレード リミテッド ビット線デコーダ及び集積回路
US8050075B2 (en) * 2007-11-07 2011-11-01 Semiconductor Components Industries, Llc Memory
JP5239939B2 (ja) * 2009-02-25 2013-07-17 凸版印刷株式会社 半導体メモリ
US9196329B1 (en) * 2012-11-29 2015-11-24 Marvell Israel (M.I.S.L) Ltd. Combinatorial flip flop with off-path scan multiplexer
US10838732B2 (en) 2018-12-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for ordering bits in a memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477503A (en) * 1993-10-05 1995-12-19 Lsi Logic Corporation Efficient local-bus ROM memory for microprocessor systems
JP2697634B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置

Also Published As

Publication number Publication date
JPH1196786A (ja) 1999-04-09
US5986918A (en) 1999-11-16
KR19990012427A (ko) 1999-02-25
JP3758860B2 (ja) 2006-03-22
KR100274591B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
TW388882B (en) Synchronous read only memory device
US6055615A (en) Pipeline memory access using DRAM with multiple independent banks
US6466511B2 (en) Semiconductor memory having double data rate transfer technique
TW550590B (en) Semiconductor memory device
JP3304893B2 (ja) メモリ選択回路及び半導体メモリ装置
JP2004005780A (ja) 半導体メモリ
TW495762B (en) Semiconductor memory device
US20060067158A1 (en) Integrated circuit memory device supporting an N bit prefetch scheme and a 2N burst length
US5784331A (en) Multiple access memory device
TW200425142A (en) Semiconductor memory device with reduced data access time
TWI271736B (en) Refresh mechanism in dynamic memories
TW418396B (en) Column select line control circuit for synchronous semiconductor memory device
US5805523A (en) Burst counter circuit and method of operation thereof
TW436801B (en) Semiconductor integrated circuit apparatus
JP2007103009A (ja) 半導体メモリ
JPH10240617A (ja) メモリ構成回路およびその方法
TW561485B (en) Semiconductor memory device and information processing system
JP3185672B2 (ja) 半導体メモリ
JP2982618B2 (ja) メモリ選択回路
JPH10208470A (ja) 同期型半導体記憶装置
TW388119B (en) Decode signal comparator
JPH0792997B2 (ja) 半導体記憶装置
KR100294448B1 (ko) 동기형버스트매스크롬
JPH11339473A (ja) グローバルｉ／ｏ線の割り付け方法、及び半導体記憶装置、並びにデータ処理装置
TW382805B (en) Method and apparatus for synchronous memory access with separate memory banks and with memory banks divided into column independent sections

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees