JPH11317029A - 位相ロック方法及び装置 - Google Patents
位相ロック方法及び装置Info
- Publication number
- JPH11317029A JPH11317029A JP11019935A JP1993599A JPH11317029A JP H11317029 A JPH11317029 A JP H11317029A JP 11019935 A JP11019935 A JP 11019935A JP 1993599 A JP1993599 A JP 1993599A JP H11317029 A JPH11317029 A JP H11317029A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- audio
- frequency
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
- H04N21/81—Monomedia components thereof
- H04N21/8106—Monomedia components thereof involving special audio data, e.g. different tracks for different languages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
- H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals
Abstract
(57)【要約】
【課題】 デジタル・ビデオ信号内に埋め込まれたデジ
タル・オーディオ信号にクロックを位相ロックする。 【解決手段】 分周器４が、デジタル・オーディオ信号
サンプルから第１基準周波数信号を発生し、分周器６
が、オーディオ・サンプル周波数信号から第２基準周波
数信号を発生する。位相検出器８、ループ・フィルタ１
０、１２が、第１及び第２基準周波数信号から低ジッタ
・クロック制御信号を発生し、この低ジッタ・クロック
制御信号からＶＣＯ１４が、出力オーディオ・サンプル
周波数信号を発生する。
タル・オーディオ信号にクロックを位相ロックする。 【解決手段】 分周器４が、デジタル・オーディオ信号
サンプルから第１基準周波数信号を発生し、分周器６
が、オーディオ・サンプル周波数信号から第２基準周波
数信号を発生する。位相検出器８、ループ・フィルタ１
０、１２が、第１及び第２基準周波数信号から低ジッタ
・クロック制御信号を発生し、この低ジッタ・クロック
制御信号からＶＣＯ１４が、出力オーディオ・サンプル
周波数信号を発生する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、デジタル
・ビデオ及びデジタル・オーディオに関し、特に、デジ
タル・ビデオ信号に埋め込まれたデジタル・オーディオ
信号にクロックを位相ロック（拘束）する方法及び装置
に関する。
・ビデオ及びデジタル・オーディオに関し、特に、デジ
タル・ビデオ信号に埋め込まれたデジタル・オーディオ
信号にクロックを位相ロック（拘束）する方法及び装置
に関する。
【０００２】
【従来の技術】図３は、オーディオ・サンプル周波数信
号（オーディオ・クロック信号）を、デジタル・ビデオ
信号のビデオ・クロックに位相ロックする従来の位相ロ
ック装置（即ち、位相ロック・ループ装置）のブロック
図である。図３において、第１分周器（÷Ｎ）は、デジ
タル・ビデオ信号内のビデオ・クロックを除数（分周器
において入力周波数を分周する際の分周比）Ｎで分周し
て基準周波数信号を求める。また、第２分周器（÷Ｍ）
は、電圧制御発振器（ＶＸＣＯ）が発振したオーディオ
・サンプル周波数信号を除数（分周比）Ｍで分周する。
位相検出器は、第１及び第２分周器からの分周信号の位
相差を検出し、その出力信号をループ・フィルタでろ波
して、位相差に対応する電圧を発生する。電圧制御発振
器（ＶＸＣＯ）は、その発振周波数がループ・フィルタ
の出力電圧に制御されて、オーディオ・サンプル周波数
信号を発生する。図３の位相ロック装置は、第１及び第
２分周器の出力信号の位相差がなくなるように動作する
ため、オーディオ・サンプル周波数信号がデジタル・ビ
デオ信号のビデオ・クロックに位相ロック（位相拘束）
される。
号（オーディオ・クロック信号）を、デジタル・ビデオ
信号のビデオ・クロックに位相ロックする従来の位相ロ
ック装置（即ち、位相ロック・ループ装置）のブロック
図である。図３において、第１分周器（÷Ｎ）は、デジ
タル・ビデオ信号内のビデオ・クロックを除数（分周器
において入力周波数を分周する際の分周比）Ｎで分周し
て基準周波数信号を求める。また、第２分周器（÷Ｍ）
は、電圧制御発振器（ＶＸＣＯ）が発振したオーディオ
・サンプル周波数信号を除数（分周比）Ｍで分周する。
位相検出器は、第１及び第２分周器からの分周信号の位
相差を検出し、その出力信号をループ・フィルタでろ波
して、位相差に対応する電圧を発生する。電圧制御発振
器（ＶＸＣＯ）は、その発振周波数がループ・フィルタ
の出力電圧に制御されて、オーディオ・サンプル周波数
信号を発生する。図３の位相ロック装置は、第１及び第
２分周器の出力信号の位相差がなくなるように動作する
ため、オーディオ・サンプル周波数信号がデジタル・ビ
デオ信号のビデオ・クロックに位相ロック（位相拘束）
される。
【０００３】
【発明が解決しようとする課題】デジタル・ビデオ信号
（ストリーム）内に埋め込まれたオーディオ・データ
は、ビデオ・クロックと特別な整数比の周波数関係にあ
る。このため、ビデオ・クロックにロックされた従来の
位相ロック・ループでは、図３に示すように、ビデオ・
クロック信号及び合成オーディオ・クロック信号の両方
に対して、異なる除数が必要となった。ところで、ビデ
オ信号の形式に応じて、ビデオ・クロックに対するオー
ディオ信号の周波数の整数比は、比較的大きい。従来、
ナショナル・テレビジョン・システム・コミティー（Ｎ
ＴＳＣ）標準の如きいくつかのビデオ信号では、分周比
が非常に大きくなり、位相ロックが実施が困難であっ
た。
（ストリーム）内に埋め込まれたオーディオ・データ
は、ビデオ・クロックと特別な整数比の周波数関係にあ
る。このため、ビデオ・クロックにロックされた従来の
位相ロック・ループでは、図３に示すように、ビデオ・
クロック信号及び合成オーディオ・クロック信号の両方
に対して、異なる除数が必要となった。ところで、ビデ
オ信号の形式に応じて、ビデオ・クロックに対するオー
ディオ信号の周波数の整数比は、比較的大きい。従来、
ナショナル・テレビジョン・システム・コミティー（Ｎ
ＴＳＣ）標準の如きいくつかのビデオ信号では、分周比
が非常に大きくなり、位相ロックが実施が困難であっ
た。
【０００４】１４．３１８１８ＭＨｚのＮＴＳＣ Ｄ２
ビデオの場合、ビデオ・クロックと４８ＫＨｚのオーデ
ィオ・クロックとの間の整数比は、４７７７５００／１
６０１６である。この場合、４８ＫＨｚオーディオ信号
を導出する従来の位相ロック・ループは、図３に示すよ
うに２個の分周器が必要であった。上述のように、Ｎの
わり算（÷Ｎ）で示す分周器は、デジタル・ビデオ信号
内のビデオ・クロックを４７７７５００で分周し、Ｍの
わり算（÷Ｍ）で表す別の分周器は、オーディオ・サン
プル周波数信号（オーディオ・クロック）を１６０１６
で分周する。また、この場合、別の問題は、位相検出器
に入力する分周済み周波数が２．９９７００３Ｈｚであ
り、非常に低速のループ・フィルタが必要となることで
ある。
ビデオの場合、ビデオ・クロックと４８ＫＨｚのオーデ
ィオ・クロックとの間の整数比は、４７７７５００／１
６０１６である。この場合、４８ＫＨｚオーディオ信号
を導出する従来の位相ロック・ループは、図３に示すよ
うに２個の分周器が必要であった。上述のように、Ｎの
わり算（÷Ｎ）で示す分周器は、デジタル・ビデオ信号
内のビデオ・クロックを４７７７５００で分周し、Ｍの
わり算（÷Ｍ）で表す別の分周器は、オーディオ・サン
プル周波数信号（オーディオ・クロック）を１６０１６
で分周する。また、この場合、別の問題は、位相検出器
に入力する分周済み周波数が２．９９７００３Ｈｚであ
り、非常に低速のループ・フィルタが必要となることで
ある。
【０００５】さらに、従来のマルチ標準デコーダに適応
させるためには、各異なるビデオ標準に対して分周比を
切り替える必要があった。例えば、上述のＮＴＳＣ Ｄ
２標準の分周比（Ｍ／Ｎ）は、フェーズ・アルタネート
・ラインＤ２（ＰＡＬ Ｄ２）標準及び２７ＭＨＺ Ｄ
１標準の両方に対して切り替える必要があり、これに
は、一層複雑な回路が要求された。
させるためには、各異なるビデオ標準に対して分周比を
切り替える必要があった。例えば、上述のＮＴＳＣ Ｄ
２標準の分周比（Ｍ／Ｎ）は、フェーズ・アルタネート
・ラインＤ２（ＰＡＬ Ｄ２）標準及び２７ＭＨＺ Ｄ
１標準の両方に対して切り替える必要があり、これに
は、一層複雑な回路が要求された。
【０００６】上述の問題を改善するために、クロックを
埋め込みデジタル・オーディオに位相ロックする他の方
法では、オーディオ・サンプルがビデオに現れる毎に各
オーディオ・サンプルを検出し、これらサンプルを位相
ロック・ループの位相検出器の入力信号として用いた。
この方法は、ビデオ標準に左右されず、非同期オーディ
オ信号と動作すると共に、ビデオ信号に同期して動作し
た。しかし、この方法にも重大な問題があった。この問
題は、オーディオ・データ信号がバーストしやすく（ば
らばらになりやすく）なることであった。すなわち、オ
ーディオ・サンプルは、ビデオ信号を通じて非常に不均
一に分散されているので、位相ジッタが非常に多かっ
た。オーディオ・サンプル上の位相ジッタは、位相ロッ
ク・ループを通じて、再生されたオーディオ・クロック
に移されて、時たま、位相検出器が、必要なサイクルを
失ったり獲得したりして、良好に機能しなかった。
埋め込みデジタル・オーディオに位相ロックする他の方
法では、オーディオ・サンプルがビデオに現れる毎に各
オーディオ・サンプルを検出し、これらサンプルを位相
ロック・ループの位相検出器の入力信号として用いた。
この方法は、ビデオ標準に左右されず、非同期オーディ
オ信号と動作すると共に、ビデオ信号に同期して動作し
た。しかし、この方法にも重大な問題があった。この問
題は、オーディオ・データ信号がバーストしやすく（ば
らばらになりやすく）なることであった。すなわち、オ
ーディオ・サンプルは、ビデオ信号を通じて非常に不均
一に分散されているので、位相ジッタが非常に多かっ
た。オーディオ・サンプル上の位相ジッタは、位相ロッ
ク・ループを通じて、再生されたオーディオ・クロック
に移されて、時たま、位相検出器が、必要なサイクルを
失ったり獲得したりして、良好に機能しなかった。
【０００７】そこで、デジタル・ビデオ信号に埋め込ま
れたデジタル・オーディオ信号にクロックを位相クロッ
クさせるシステムにおいて、デジタル・オーディオ信号
に関連した位相ジッタが位相ロック・ループの機能を阻
害しないで、発生したオーディオ・クロック信号に許容
できない影響が現れることがない方法及び装置が望まれ
ている。
れたデジタル・オーディオ信号にクロックを位相クロッ
クさせるシステムにおいて、デジタル・オーディオ信号
に関連した位相ジッタが位相ロック・ループの機能を阻
害しないで、発生したオーディオ・クロック信号に許容
できない影響が現れることがない方法及び装置が望まれ
ている。
【０００８】したがって、本発明は、デジタル・ビデオ
信号内に埋め込まれたデジタル・オーディオ信号にクロ
ックを位相ロックさせる際に、上述の問題を改善した方
法及び装置を提供することである。
信号内に埋め込まれたデジタル・オーディオ信号にクロ
ックを位相ロックさせる際に、上述の問題を改善した方
法及び装置を提供することである。
【０００９】
【課題を解決するための手段】本発明によれば、オーデ
ィオ・サンプルは、デジタル・ビデオ信号から抽出され
て、分周器に入力されて、オーディオ信号に存在する位
相ジッタを処理する。この結果の信号を、位相検出器、
第１ロウパス入力ループ・フィルタ及び第２ループ・フ
ィルタで処理する。第２ループ・フィルタは、第１ルー
プ・フィルタと直列であり、位相ジッタを除去するよう
に構成されている。第２ループ・フィルタの出力信号を
電圧制御発振器（ＶＣＯ）に入力する。このＶＣＯは、
それ自身に分周器を含んでおり、クロック信号を元（オ
リジナル）のオーディオ・サンプル周波数に分周する。
ＶＣＯの出力信号は、結果として生じた位相ロック・オ
ーディオ・サンプル周波数信号である。この信号を第２
分周器に入力するが、その分周比（除数）は、オリジナ
ルの入力オーディオ・サンプルに周波数を下げる際に用
いた分周器の除数と同じである。
ィオ・サンプルは、デジタル・ビデオ信号から抽出され
て、分周器に入力されて、オーディオ信号に存在する位
相ジッタを処理する。この結果の信号を、位相検出器、
第１ロウパス入力ループ・フィルタ及び第２ループ・フ
ィルタで処理する。第２ループ・フィルタは、第１ルー
プ・フィルタと直列であり、位相ジッタを除去するよう
に構成されている。第２ループ・フィルタの出力信号を
電圧制御発振器（ＶＣＯ）に入力する。このＶＣＯは、
それ自身に分周器を含んでおり、クロック信号を元（オ
リジナル）のオーディオ・サンプル周波数に分周する。
ＶＣＯの出力信号は、結果として生じた位相ロック・オ
ーディオ・サンプル周波数信号である。この信号を第２
分周器に入力するが、その分周比（除数）は、オリジナ
ルの入力オーディオ・サンプルに周波数を下げる際に用
いた分周器の除数と同じである。
【００１０】本発明のその他の目的、利点及び新規な特
徴は、添付図を参照した以下の詳細説明から明らかにな
ろう。
徴は、添付図を参照した以下の詳細説明から明らかにな
ろう。
【００１１】
【発明の実施の形態】図１は、本発明により、デジタル
・ビデオ信号に埋め込まれたデジタル・オーディオ信号
にクロックを位相ロックするシステムのブロック図であ
る。デジタル・ビデオ信号は、オーディオ抽出器２に入
力し、このオーディオ抽出器２からの出力オーディオ・
サンプルが第１分周器４に入力する。この第１分周器４
の除数（分周比）は、オーディオ信号の周波数を充分に
低い周波数に分周し、その周期は、オーディオ・サンプ
ル内に存在する位相ジッタの周期以上になるのに充分な
程度である。これにより、位相検出器８が適切に機能す
るのに充分な程度に位相ジッタが軽減する。例えば、オ
リジナルの４８ＫＨｚ抽出オーディオ信号内に、１．０
ｍｓ（ミリ秒）の位相ジッタが存在するならば、オリジ
ナルの４８ＫＨｚ抽出オーディオ信号の周期は、１ｍｓ
のジッタよりも短い。しかし、分周器の除数が６４なら
ば、オリジナル４８ＫＨｚ抽出オーディオ信号は７５０
Ｈｚに分周されて、その周期は、１ｍｓ位相ジッタによ
り生じる位相シフトよりも長い。
・ビデオ信号に埋め込まれたデジタル・オーディオ信号
にクロックを位相ロックするシステムのブロック図であ
る。デジタル・ビデオ信号は、オーディオ抽出器２に入
力し、このオーディオ抽出器２からの出力オーディオ・
サンプルが第１分周器４に入力する。この第１分周器４
の除数（分周比）は、オーディオ信号の周波数を充分に
低い周波数に分周し、その周期は、オーディオ・サンプ
ル内に存在する位相ジッタの周期以上になるのに充分な
程度である。これにより、位相検出器８が適切に機能す
るのに充分な程度に位相ジッタが軽減する。例えば、オ
リジナルの４８ＫＨｚ抽出オーディオ信号内に、１．０
ｍｓ（ミリ秒）の位相ジッタが存在するならば、オリジ
ナルの４８ＫＨｚ抽出オーディオ信号の周期は、１ｍｓ
のジッタよりも短い。しかし、分周器の除数が６４なら
ば、オリジナル４８ＫＨｚ抽出オーディオ信号は７５０
Ｈｚに分周されて、その周期は、１ｍｓ位相ジッタによ
り生じる位相シフトよりも長い。
【００１２】第１分周器４からの分周結果の出力信号
（第１基準周波数信号）を位相検出器８に入力する。こ
の位相検出器８の出力信号を第１標準ループ・フィルタ
１０に入力する。このループ・フィルタ１０の出力信号
を第２ループ・フィルタ１２に入力する。この第２ルー
プ・フィルタ１２では、位相ジッタを除去するように帯
域幅が調整されている。例えば、一実施例では、第２ル
ープ・フィルタである調整済み帯域ループ・フィルタ１
２が、１０Ｈｚの４極（ポール）フィルタであり、埋め
込まれたオーディオ信号の特徴である５０Ｈｚのジッタ
を除去するのに充分である。しかし、この第２ループ・
フィルタ１２は、任意特定のオリジナル・オーディオ・
サンプルに存在する位相ジッタを減衰するのに充分な構
成でもよい。しかし、単一のループ・フィルタを用いて
も、同じ効果が得られる。この場合の単一のループ・フ
ィルタは、１未満に徐々に減衰するシステム利得を可能
とし、位相シフトが利得１の発振を維持しないようにし
たものでなければならない。ジッタ周波数は、利得が１
に等しいクロスオーバー周波数よりも高い。よって、単
一フィルタの帯域幅は、特定のオリジナル・オーディオ
・サンプル内に存在する位相ジッタを充分に減衰するよ
うに形成されていなければならない。
（第１基準周波数信号）を位相検出器８に入力する。こ
の位相検出器８の出力信号を第１標準ループ・フィルタ
１０に入力する。このループ・フィルタ１０の出力信号
を第２ループ・フィルタ１２に入力する。この第２ルー
プ・フィルタ１２では、位相ジッタを除去するように帯
域幅が調整されている。例えば、一実施例では、第２ル
ープ・フィルタである調整済み帯域ループ・フィルタ１
２が、１０Ｈｚの４極（ポール）フィルタであり、埋め
込まれたオーディオ信号の特徴である５０Ｈｚのジッタ
を除去するのに充分である。しかし、この第２ループ・
フィルタ１２は、任意特定のオリジナル・オーディオ・
サンプルに存在する位相ジッタを減衰するのに充分な構
成でもよい。しかし、単一のループ・フィルタを用いて
も、同じ効果が得られる。この場合の単一のループ・フ
ィルタは、１未満に徐々に減衰するシステム利得を可能
とし、位相シフトが利得１の発振を維持しないようにし
たものでなければならない。ジッタ周波数は、利得が１
に等しいクロスオーバー周波数よりも高い。よって、単
一フィルタの帯域幅は、特定のオリジナル・オーディオ
・サンプル内に存在する位相ジッタを充分に減衰するよ
うに形成されていなければならない。
【００１３】第２調整済み帯域ループ・フィルタ１２の
出力信号（低ジッタ・クロック制御信号）を、電圧制御
発振器（ＶＣＯ）１４（図１では、ＶＸＣＯで示してあ
る）に入力する。図２は、本発明で用いる電圧制御発振
器（ＶＣＯ）１４のブロック図であり、分周器１８を含
んでいる。この図２に示すように、ＶＣＯ１４は、ルー
プ・フィルタ１２からの低ジッタ・クロック制御信号に
より発振周波数が制御される電圧制御発振器（ＶＸＣ
Ｏ）２０と、この出力信号を分周する特別の分周器１８
を含んでおり、出力クロック信号（オーディオ・サンプ
ル周波数信号）の周波数が、この場合、埋め込まれたオ
ーディオ・サンプルの周波数に一致するように下げる
（分周する）。なお、電圧制御発振器２０の発振周波数
は、Ｙ＊ＺＭＨｚであり、Ｙが分周器１８の除数であ
り、Ｚが抽出したオーディオ・サンプルの周波数であ
る。再び図１を参照する。ＶＣＯ１４の出力信号は、合
成されたオーディオ・サンプル周波数信号出力であり、
位相ジッタが低減されている。このオーディオ・サンプ
ル周波数信号を第２分周器６にも入力して、第１分周器
４と同じ除数Ｍで分周する。２個の分周器４及び６の除
数が同じである理由は、オーディオ信号がビデオ信号か
ら抽出され、ビデオ信号クロックに位相ロックするのに
異なる除数の必要性がないためである。
出力信号（低ジッタ・クロック制御信号）を、電圧制御
発振器（ＶＣＯ）１４（図１では、ＶＸＣＯで示してあ
る）に入力する。図２は、本発明で用いる電圧制御発振
器（ＶＣＯ）１４のブロック図であり、分周器１８を含
んでいる。この図２に示すように、ＶＣＯ１４は、ルー
プ・フィルタ１２からの低ジッタ・クロック制御信号に
より発振周波数が制御される電圧制御発振器（ＶＸＣ
Ｏ）２０と、この出力信号を分周する特別の分周器１８
を含んでおり、出力クロック信号（オーディオ・サンプ
ル周波数信号）の周波数が、この場合、埋め込まれたオ
ーディオ・サンプルの周波数に一致するように下げる
（分周する）。なお、電圧制御発振器２０の発振周波数
は、Ｙ＊ＺＭＨｚであり、Ｙが分周器１８の除数であ
り、Ｚが抽出したオーディオ・サンプルの周波数であ
る。再び図１を参照する。ＶＣＯ１４の出力信号は、合
成されたオーディオ・サンプル周波数信号出力であり、
位相ジッタが低減されている。このオーディオ・サンプ
ル周波数信号を第２分周器６にも入力して、第１分周器
４と同じ除数Ｍで分周する。２個の分周器４及び６の除
数が同じである理由は、オーディオ信号がビデオ信号か
ら抽出され、ビデオ信号クロックに位相ロックするのに
異なる除数の必要性がないためである。
【００１４】第２分周器６がオーディオ・サンプル周波
数信号を分周して、周波数を下げた出力信号（第２基準
周波数信号）をループ内で戻して、位相検出器８に如す
る。この位相検出器８では、第２分周器６からのオーデ
ィオ・サンプル周波数出力を第１分周器４からの第１基
準周波数信号と位相比較する。
数信号を分周して、周波数を下げた出力信号（第２基準
周波数信号）をループ内で戻して、位相検出器８に如す
る。この位相検出器８では、第２分周器６からのオーデ
ィオ・サンプル周波数出力を第１分周器４からの第１基
準周波数信号と位相比較する。
【００１５】
【発明の効果】したがって、本発明は、デジタル・ビデ
オ信号内に埋め込まれたデジタル・オーディオ信号にク
ロックを位相ロックする方法及び装置を提供するが、デ
ジタル・オーディオ信号に関連した位相ジッタが位相ロ
ック・ループの機能を損なわず、発生したオーディオ・
クロック信号に、許容できない影響が生じない。これ
は、これら、デジタル・ビデオ信号内の埋め込みデジタ
ル・オーディオ信号の周波数を、オーディオ・サンプル
内に存在する位相ジッタの周期以上とすると共に、位相
ジッタを除去するループ・フィルタを用いているためで
ある。また、デジタル・ビデオ信号から抽出したオーデ
ィオ・サンプルを分周する分周器の除数が、オーディオ
・サンプル周波数信号（オーディオ・クロック）を分周
する分周器の除数と等しいので、同じ構成の分周器を利
用でき、構成が簡単となる。
オ信号内に埋め込まれたデジタル・オーディオ信号にク
ロックを位相ロックする方法及び装置を提供するが、デ
ジタル・オーディオ信号に関連した位相ジッタが位相ロ
ック・ループの機能を損なわず、発生したオーディオ・
クロック信号に、許容できない影響が生じない。これ
は、これら、デジタル・ビデオ信号内の埋め込みデジタ
ル・オーディオ信号の周波数を、オーディオ・サンプル
内に存在する位相ジッタの周期以上とすると共に、位相
ジッタを除去するループ・フィルタを用いているためで
ある。また、デジタル・ビデオ信号から抽出したオーデ
ィオ・サンプルを分周する分周器の除数が、オーディオ
・サンプル周波数信号（オーディオ・クロック）を分周
する分周器の除数と等しいので、同じ構成の分周器を利
用でき、構成が簡単となる。
【図１】本発明により、デジタル・ビデオ信号に埋め込
まれたデジタル・オーディオ信号にクロックを位相ロッ
クするシステムのブロック図である。
まれたデジタル・オーディオ信号にクロックを位相ロッ
クするシステムのブロック図である。
【図２】本発明で用いる電圧制御発振器（ＶＣＯ）のブ
ロック図である。
ロック図である。
【図３】デジタル・ビデオ信号のビデオ・クロックにオ
ーディオ・クロックを位相ロックする従来システムのブ
ロック図である。
ーディオ・クロックを位相ロックする従来システムのブ
ロック図である。
２ オーディオ抽出器 ４、６ 分周器 ８ 位相検出器 １０ ループ・フィルタ １２ 帯域ループ・フィルタ １４ 電圧制御発振器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット・ジンク アメリカ合衆国 オレゴン州 97229 ポ ートランド ノース・ウェスト レイドロ ー・ロード 13550
Claims (5)
- 【請求項１】 デジタル・ビデオ信号に埋め込まれたデ
ジタル・オーディオ信号にクロックを位相ロックする方
法であって、 上記デジタル・ビデオ信号に埋め込まれたデジタル・オ
ーディオ信号サンプルから第１基準周波数信号を発生す
るステップと、 出力オーディオ・サンプル周波数信号から第２基準周波
数信号を発生するステップと、 上記第１及び第２基準周波数信号から低ジッタ・クロッ
ク制御信号を発生するステップと、 上記低ジッタ・クロック制御信号から上記出力オーディ
オ・サンプル周波数信号を発生するステップとを具えた
位相ロック方法。 - 【請求項２】 上記第１基準周波数信号を発生するステ
ップは、 上記デジタル・ビデオ信号から上記埋め込まれたオーデ
ィオ信号を抽出し、 上記抽出されたオーディオ信号を分周して、その分周周
波数の周期が上記抽出されたオーディオ信号のサンプル
に存在する位相ジッタ以上である信号を上記第１基準周
波数信号として発生することを特徴とする請求項１の位
相クロック方法。 - 【請求項３】 上記低ジッタ・クロック制御信号を発生
するステップは、 上記第１及び第２基準周波数信号を位相検出器に入力
し、 上記位相検出器の出力をろ波して、上記オーディオ・サ
ンプル信号内に存在する位相ジッタを除去して、上記低
ジッタ・クロック制御信号を発生することを特徴とする
請求項１の位相ロック方法。 - 【請求項４】 デジタル・ビデオ信号に埋め込まれたデ
ジタル・オーディオ信号にクロックを位相ロックする装
置であって、 上記デジタル・ビデオ信号に埋め込まれたデジタル・オ
ーディオ信号サンプルから第１基準周波数信号を発生す
る手段と、 出力オーディオ・サンプル周波数信号から第２基準周波
数信号を発生する手段と、 上記第１及び第２基準周波数信号から低ジッタ・クロッ
ク制御信号を発生する手段と、 上記低ジッタ・クロック制御信号から上記出力オーディ
オ・サンプル周波数信号を発生する手段とを具えた位相
ロック装置。 - 【請求項５】 デジタル・ビデオ信号内に埋め込まれた
デジタル・オーディオ信号にクロックを位相ロックする
装置であって、 上記デジタル・ビデオ信号から上記埋め込まれたオーデ
ィオ信号を抽出するオーディオ抽出器と、 該オーディオ抽出器に結合し、分周した信号周期が上記
抽出されたオーディオ信号のサンプル内に存在する位相
ジッタ以上になる除数で、上記抽出したオーディオ信号
の周波数を分周する第１分周器と、 該第１分周器に結合した位相検出器と、 該位相検出器に結合し、上記抽出したオーディオ信号内
に存在する位相ジッタを除去し、低ジッタ・クロック制
御信号を発生するフィルタ手段と、 該位相ろ波手段に結合した電圧制御発振器と、 入力端が上記電圧制御発振器に結合し、出力端が位相検
出器に結合して、上記第１分周器の除数と等しい除数を
有する第２分周器とを具えた位相ロック装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/021,699 | 1998-02-01 | ||
| US09/021,699 US6151076A (en) | 1998-02-10 | 1998-02-10 | System for phase-locking a clock to a digital audio signal embedded in a digital video signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317029A true JPH11317029A (ja) | 1999-11-16 |
| JP3442678B2 JP3442678B2 (ja) | 2003-09-02 |
Family
ID=21805648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01993599A Expired - Fee Related JP3442678B2 (ja) | 1998-02-10 | 1999-01-28 | 位相ロック方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6151076A (ja) |
| EP (1) | EP0936742B1 (ja) |
| JP (1) | JP3442678B2 (ja) |
| DE (1) | DE69904518T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611607B1 (en) | 1993-11-18 | 2003-08-26 | Digimarc Corporation | Integrating digital watermarks in multimedia content |
| EP1244241B1 (en) * | 2001-03-20 | 2006-10-18 | Agilent Technologies, Inc. (a Delaware corporation) | Network measurement method and apparatus |
| US7062004B1 (en) * | 2001-06-06 | 2006-06-13 | Silicon Image, Inc. | Method and apparatus for adaptive control of PLL loop bandwidth |
| ATE311040T1 (de) * | 2002-02-01 | 2005-12-15 | Koninkl Philips Electronics Nv | Schwingungsarme phasenregelschleife |
| CN100405741C (zh) * | 2002-07-31 | 2008-07-23 | 上海芯华微电子有限公司 | 具有很少系数的音频采样频率变换及时钟再同步装置 |
| JP3928519B2 (ja) | 2002-08-21 | 2007-06-13 | ソニー株式会社 | ディジタル信号伝送システムおよび方法、並びに受信装置および方法 |
| US7268825B2 (en) * | 2003-04-01 | 2007-09-11 | Thomson Licensing Llc | Digital synchronizing generator |
| JP4289129B2 (ja) * | 2003-11-18 | 2009-07-01 | ヤマハ株式会社 | オーディオ配信システム |
| US7587131B1 (en) * | 2004-05-28 | 2009-09-08 | Magnum Semiconductor, Inc. | Audio clocking in video applications |
| US7558358B1 (en) | 2004-10-13 | 2009-07-07 | Cirrus Logic, Inc. | Method and apparatus for generating a clock signal according to an ideal frequency ratio |
| US7474724B1 (en) * | 2004-10-13 | 2009-01-06 | Cirrus Logic, Inc. | Method and system for video-synchronous audio clock generation from an asynchronously sampled video signal |
| JP4469758B2 (ja) * | 2005-07-04 | 2010-05-26 | パナソニック株式会社 | 音声処理装置 |
| US8977884B2 (en) * | 2010-12-09 | 2015-03-10 | Texas Instruments Incorporated | Shared-PLL audio clock recovery in multimedia interfaces |
| US8599310B2 (en) * | 2010-12-14 | 2013-12-03 | Ati Technologies Ulc | Audio and video clock synchronization |
| US20140085936A1 (en) * | 2012-09-25 | 2014-03-27 | Delta Electronics (Shanghai) Co., Ltd. | Variable frequency converter and adjusting method for the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2506414B2 (ja) * | 1988-07-20 | 1996-06-12 | 赤井電機株式会社 | Ｆｍ音声記録の再生装置 |
| US5142420A (en) * | 1989-04-28 | 1992-08-25 | Matsushita Electric Industrial Co., Ltd. | Sampling frequency reproduction system |
| US5077529A (en) * | 1989-07-19 | 1991-12-31 | Level One Communications, Inc. | Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter |
| US5276712A (en) * | 1989-11-16 | 1994-01-04 | Digital Equipment Corporation | Method and apparatus for clock recovery in digital communication systems |
| KR960005203B1 (ko) * | 1993-03-17 | 1996-04-22 | 현대전자산업주식회사 | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 |
| GB9320069D0 (en) * | 1993-09-29 | 1993-11-17 | Sgs Thomson Microelectronics | Frequency tuning for a phase locked loop |
| US5416527A (en) * | 1993-12-15 | 1995-05-16 | Zoran Corporation | Frequency locking system using sound intermediate frequency (IF) carrier in a television signal |
| US5473385A (en) * | 1994-06-07 | 1995-12-05 | Tv/Com Technologies, Inc. | Clock correction in a video data decoder using video synchronization signals |
| US5506627A (en) * | 1994-06-10 | 1996-04-09 | Tektronix, Inc. | Phase locked loop chain for locking audio sampling to serial digital component vide timing |
| US5502750A (en) * | 1994-06-15 | 1996-03-26 | Pericom Semiconductor Corp. | Digital jitter attenuator using selection of multi-phase clocks and auto-centering elastic buffer for a token ring network |
| US5929921A (en) * | 1995-03-16 | 1999-07-27 | Matsushita Electric Industrial Co., Ltd. | Video and audio signal multiplex sending apparatus, receiving apparatus and transmitting apparatus |
| US5926515A (en) * | 1995-12-26 | 1999-07-20 | Samsung Electronics Co., Ltd. | Phase locked loop for improving a phase locking time |
| US5828414A (en) * | 1996-02-23 | 1998-10-27 | Divicom, Inc. | Reduction of timing jitter in audio-video transport streams |
| US5703537A (en) * | 1996-07-03 | 1997-12-30 | Microclock Incorporated | Phase-locked loop clock circuit for generation of audio sampling clock signals from video reference signals |
| US5933058A (en) * | 1996-11-22 | 1999-08-03 | Zoran Corporation | Self-tuning clock recovery phase-locked loop circuit |
-
1998
- 1998-02-10 US US09/021,699 patent/US6151076A/en not_active Expired - Lifetime
-
1999
- 1999-01-25 DE DE69904518T patent/DE69904518T2/de not_active Expired - Lifetime
- 1999-01-25 EP EP99300504A patent/EP0936742B1/en not_active Expired - Lifetime
- 1999-01-28 JP JP01993599A patent/JP3442678B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69904518D1 (de) | 2003-01-30 |
| EP0936742B1 (en) | 2002-12-18 |
| JP3442678B2 (ja) | 2003-09-02 |
| EP0936742A1 (en) | 1999-08-18 |
| US6151076A (en) | 2000-11-21 |
| DE69904518T2 (de) | 2009-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11317029A (ja) | 位相ロック方法及び装置 | |
| EP0899717B1 (en) | Phase-locked loop circuit | |
| JP3320576B2 (ja) | 発振回路 | |
| JPH02180473A (ja) | キード型同期検波回路 | |
| JP2647876B2 (ja) | 標準周波数発生回路 | |
| JPS60157391A (ja) | 輝度信号・色度信号分離装置 | |
| JPH0379888B2 (ja) | ||
| JP3244437B2 (ja) | クロック発生回路および方法 | |
| JPS6187427A (ja) | フエ−ズロツクル−プ回路 | |
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JP3230501B2 (ja) | 周波数シンセサイザ | |
| KR100396505B1 (ko) | 국설교환기에서기준클럭의지터제거회로 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP3171980B2 (ja) | フェーズロックドループ回路 | |
| JPH0678172A (ja) | テレビジョン信号処理回路 | |
| JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
| JPH09154148A (ja) | クロック再生回路 | |
| JP3249364B2 (ja) | クロック再生回路 | |
| JPH0482481A (ja) | クロック再生装置 | |
| JPH02302191A (ja) | 水平同期回路 | |
| JPH09116427A (ja) | 位相同期回路 | |
| JPH0583126A (ja) | 位相同期回路 | |
| JPS6119251A (ja) | クロツク再生装置 | |
| JPH0522744A (ja) | Ｐｌｌ回路 | |
| JPH0724371B2 (ja) | 位相同期復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |