KR100396505B1 - 국설교환기에서기준클럭의지터제거회로 - Google Patents

국설교환기에서기준클럭의지터제거회로 Download PDF

Info

Publication number
KR100396505B1
KR100396505B1 KR1019940019907A KR19940019907A KR100396505B1 KR 100396505 B1 KR100396505 B1 KR 100396505B1 KR 1019940019907 A KR1019940019907 A KR 1019940019907A KR 19940019907 A KR19940019907 A KR 19940019907A KR 100396505 B1 KR100396505 B1 KR 100396505B1
Authority
KR
South Korea
Prior art keywords
clock
jitter
phase
difference signal
frequency
Prior art date
Application number
KR1019940019907A
Other languages
English (en)
Other versions
KR960009482A (ko
Inventor
곽병권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019940019907A priority Critical patent/KR100396505B1/ko
Publication of KR960009482A publication Critical patent/KR960009482A/ko
Application granted granted Critical
Publication of KR100396505B1 publication Critical patent/KR100396505B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
상위국으로부터 국설교환기에 인가되는 기본클럭의 지터제거회로
2. 발명이 해결하려고 하는 기술적 과제
상위국으로부터 국설교환기에 인가되는 기본클럭의 지터를 제거하고자 한다.
3. 발명의 해결방법의 요지
상위국에서 출력되는 지터가 포함된 기준클럭을 위상동기루프회로를 포함하는 구성의 지터제기회로를 사용하여 지터를 제거한다.
4. 발명의 중요한 용도
국설교환기에 인가되는 기본클럭의 지터를 제거하기 위한 지터제거회로에 사용된다.

Description

국선교화기에서 기준클럭의 지터 제거회로
본 발명은 국설교환기에 관한 것으로, 특히 상위국으로부터 수신되는 동기기준클럭의 지터(jiter)를 제거하는 회로에 관한 것이다.
일반적으로 국설교환기에 있는 클럭동기장치는 교환시스템에 필요한 소정 주파수의 클럭을 제공하기 위하여 상위국으로부터 출력되는 기준클럭을 사용한다. 그러나 상기 기준클럭은 지터가 발생하게됨에 따라 이를 제거하기 위하여 종래에는 크리스탈 필터 및 LC공진회로를 사용하였다. 제 1 도를 참조하여 국설교환기에서 지터를 제거하는 종래의 동작을 설명한다. 상위국으로부터 지터가 포함된 기준클럭 JRCLK를 클럭수신부(2)에서 수신하면 저역통과필터(3)를 통하여 고주파성분의 잡음을 제거하여 크리스탈 필터(4)에 인가하고, 크리스탈 필터(4)는 지터가 포함된 기준클럭 JRCLK의 지터를 제거한다. 드라이브(6)는 지터게거회로인 크리스탈 필터(4)에서 지터 제거된 기준클럭을 재정립하여(예를 들면 클럭의 왜곡제거) 클럭동기장치(8)로 출력한다. 클럭동기장치(8)는 드라이브(6)로부터 출력되는 기본 클럭신호에 동기되어 교환시스템에 필요한 소정 주파수의 클럭을 출력한다. 지터제거회로인 상기 크리스탈 필터(4)는 LC공진회로로도 사용한다.
상기와 같은 구성에서 기본 클럭의 지터제거회로인 크리스탈 필터 및 LC공진회로는 지터제거성능이 충분치 못한 문제점이 있다.
따라서 본 발명의 목적은 국설교환기에 인가되는 기본클럭의 지터를 고성능으로 제거하는 지터제거회로를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은, 상위국으로부터 국설교환기에 인가되는 기본클럭의 지터제거회로에 있어서, 상기 상위국으로부터 인가되는 클럭을 지터가 포함된 기본클럭 위상조정을 위한 제1주파수로 클럭분주하는 제1클럭분주사단과, 클럭을 발생하는 클럭 발생수단과, 상기 클럭 발생수단으로부터 출력된 클럭을 상기 제1주파수로 클럭분주하는 제2클럭분주수단과, 상기 제1클럭분주수단과 상기 제2클럭분주수단에 의해 분주된 클럭들 간의 위상을 비교하여 상기 클럭들 간의 위상차 만큼의 차신호를 출력하는 위상비교수단과, 상기 위상비교수단의 차신호를 입력받아 이를 로우패스필터링하고, 로우패스필터링된 상기 차신호를 상기 클럭 발생수단에 입력하여 상기 클럭 발생수단의 출력 클럭의 위상을 제어하는 위상제어수단으로 구성함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 따른 지터 제거회로가 포함된 국설교환기의 기준클럭발생장치를 보여주고 있다.
본 발명은 시터를 제거하기 위하여 제2도와 같이 클럭수신부(2)에 수신된 동기용 기준클럭 JRCLK를 지터제거회로(10)에서 지터를 제거한 후 드라이브(6)을 통하여 클럭동기장치(8)에 출력한다.
본 발명의 지터제거회로(10)의 구성은, 클럭수신부(2)에서 출력되는 기준클럭 JRCLK을 소정분주하여 분주된 기준클럭 RK로 출력하는 클럭분주기(20)와 위상동기 루프회로(30)로 구성한다. 위상동기루프회로(30)는 클럭분주기(20)의 분주된 기준클럭 RK와 분주기(28)의 루크클럭 LK를 위상비교하는 위상비교기(22)와, 위상비교기(22)의 출력을 로우패스 필터링하는 로우패스필터(24)와, 로우패스필터(24)에서 필터링된 클럭에 동기되어 기본클럭 RCLK를 발생하는 오실레이터(26)와, 오실레이터(26)의 출력신호를 피이드백하여 소정 분주한 후 상기 분주된 기본클럭 RK와 동일주파수를 갖는 루프클럭 LK를 상기 위상비교기(22)에 제공하는 분주기(28)로 구성한다.
제2도를 참조하여 본 발명을 상세히 설명한다. 상위 국설교환기로부터 지터가 포함된 기본클럭 JRCLK가 클럭수신부(2)에 수신되면, 클럭분주기(20)에서는 분주기(28)에서 출력되는 루프클럭 LK와 동일한 주파수가 되도록 클럭분주한 기준클럭 RK를 위상동기루프뢰호(30)의 위사비교기(22)에 출력한다. 위상비교기(22)에서는 클럭분주기(20)로부터 출력되는 분주된 기본클럭 RK와 분주기(28)의 루프클럭LK의 위상을 비교하여 그 차를 로우패스필터(24)로 출력한다. 로우패스필터(24)는 비교차에 해당하는 위상비교기(22)의 출력을 로우패스 필터링하므로 오실레이터(26)의 주파수조정용 신호를 오실레이터(26)에 출력한다. 오실레이터(26)는 상기 주파수 조정용 신호에 응답하여 동기되어 클럭을 발생하므로 지터가 제거된 기본클럭 RCLK를 드라이브(6)에 출력한다. 또한 오실레이터(26)에서 출력된 기준클럭 RCLK는 클럭분주기(20)에서 분주된 기준클럭 RK와 같이 되도록 분주되어 상기 위상비교기(22)에 파이드 백된다. 드라이브(6)를 거쳐 파형 재정립된 기준틀럭 RCLK는 클럭동기장치(8)의 기준클럭으로 사용되어 진다.
상술한 바와 같이 본 발명은 상위국에서 출력되는 지터가 포함된 기준클럭을 위상동기루프회로를 포함하는 구성의 지터제거회로를 사용하여 지터를 제거하므로 지터제거성능을 높이는 장점이 있다.
제1도는 종래의 동기용 기준클럭 지터제거 회로도.
제2도는 본 발명에 적용된 동기용 기준클럭 지터제거 회로도.

Claims (1)

  1. 상위국으로부터 국설교환기에 인가되는 기본클럭의 지터제거회로에 있어서,
    상기 상위국으로부터 인가되는 클럭을 지터가 포함된 기본클럭 위상조정을 위한 제1주파수로 클럭분주하는 제1클럭분주수단과,
    클럭을 발생하기 위한 클럭 발생수단과,
    상기 클럭 발생수단으로부터 출력된 클럭을 상기 제1주파수로 클럭분주하는 제2클럭분주수단과,
    상기 제1클럭분주수단과 상기 제2클럭분주수단에 의해 분주된 클럭들 간의 위상을 비교하여 상기 클럭들 간의 위상차 만큼의 차신호를 출력하는 위상비교수단과,
    상기 위상비교수단의 차신호를 입력받아 이를 로우패스필터링하고, 로우패스필터링된 상기 차신호를 상기 클럭 발생수단에 입력하여 상기 클럭 발생수단의 출력 클럭의 위상을 제어하는 위상제어수단으로 구성함을 특징으로 하는 지터제거회로.
KR1019940019907A 1994-08-12 1994-08-12 국설교환기에서기준클럭의지터제거회로 KR100396505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940019907A KR100396505B1 (ko) 1994-08-12 1994-08-12 국설교환기에서기준클럭의지터제거회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940019907A KR100396505B1 (ko) 1994-08-12 1994-08-12 국설교환기에서기준클럭의지터제거회로

Publications (2)

Publication Number Publication Date
KR960009482A KR960009482A (ko) 1996-03-22
KR100396505B1 true KR100396505B1 (ko) 2003-11-05

Family

ID=37422136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019907A KR100396505B1 (ko) 1994-08-12 1994-08-12 국설교환기에서기준클럭의지터제거회로

Country Status (1)

Country Link
KR (1) KR100396505B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900019420A (ko) * 1989-05-19 1990-12-24 경상현 지터(Jitter) 제거회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900019420A (ko) * 1989-05-19 1990-12-24 경상현 지터(Jitter) 제거회로

Also Published As

Publication number Publication date
KR960009482A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
KR100307990B1 (ko) 디지털 ｐｌｌ 회로 및 클록 생성 방법
US5059925A (en) Method and apparatus for transparently switching clock sources
US6111470A (en) Phase-locked loop circuit with charge pump noise cancellation
CA2036135C (en) Phase locked loop including non-integer multiple frequency reference signal
WO2011003309A1 (zh) 一种实现时钟单元的方法及时钟单元装置
JPH11317029A (ja) 位相ロック方法及び装置
US6166606A (en) Phase and frequency locked clock generator
KR100396505B1 (ko) 국설교환기에서기준클럭의지터제거회로
US6018273A (en) Externally-synchronized voltage-controlled oscillator in phase locked loop
JP3320576B2 (ja) 発振回路
JP3712141B2 (ja) 位相同期ループ装置
JP2003283476A (ja) バーストデータ受信装置
JP3260567B2 (ja) クロック生成回路
JP3244437B2 (ja) クロック発生回路および方法
KR101855354B1 (ko) 저주파 동기신호를 생성하는 장치 및 방법
JP2000261318A (ja) シンセサイザ及び基準信号生成回路
JP3353372B2 (ja) 液晶表示装置
KR200142415Y1 (ko) 전하결합소자 카메라의 동기장치
KR0158654B1 (ko) 디지털 위상 동기 루프의 양자화 오차 제거 회로
KR930011482B1 (ko) 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로
JPH08102666A (ja) 位相同期回路
JP2864093B2 (ja) 同期信号作成用フェーズロックループ回路
JPH0458614A (ja) Ｐｌｌシンセサイザ
JPH04183119A (ja) クロック再生回路
JPH0151104B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070709

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee