JP2864093B2 - 同期信号作成用フェーズロックループ回路 - Google Patents

同期信号作成用フェーズロックループ回路

Info

Publication number
JP2864093B2
JP2864093B2 JP6162632A JP16263294A JP2864093B2 JP 2864093 B2 JP2864093 B2 JP 2864093B2 JP 6162632 A JP6162632 A JP 6162632A JP 16263294 A JP16263294 A JP 16263294A JP 2864093 B2 JP2864093 B2 JP 2864093B2
Authority
JP
Japan
Prior art keywords
signal
phase
feedback
noise
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6162632A
Other languages
English (en)
Other versions
JPH088733A (ja
Inventor
和男 末包
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP6162632A priority Critical patent/JP2864093B2/ja
Publication of JPH088733A publication Critical patent/JPH088733A/ja
Application granted granted Critical
Publication of JP2864093B2 publication Critical patent/JP2864093B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ノイズを多く含む信
号に対してある周波数成分の信号に同期した信号を作成
する同期信号作成用フェーズロックループ回路に関す
る。
【0002】
【従来の技術】従来のこの種の同期信号作成用フェーズ
ロックループ回路には、図3に示すものがある。すなわ
ち、ノイズを含んだ信号のノイズを除去する入力信号用
ノイズ除去フィルタ1、同期信号の基準となる基準信号
を取り出す入力信号用の波形整形器2、波形整形器2の
出力信号を基準信号とする位相比較器3、位相比較器3
の出力を電圧信号に変換するローパスフィルタ4、ロー
パスフィルタ4の出力電圧に応じた周波数の信号を作成
する電圧制御形周波数発生器5、この周波数発生器5の
出力信号を分周するとともに位相比較器3に基準信号と
位相比較される帰還信号を出力する分周器6、分周器6
の出力に応じた正弦波発生器7により構成されている。
そして、ノイズ除去フィルタ1と、波形整形器2とによ
り基準信号作成部を構成し、ローパスフィルタ4、周波
数発生器5、分周器6、正弦波発生器7により同期信号
作成部10が構成される。
【0003】図4(a)に示すようにノイズを含んだ信
号をノイズ除去フィルタ1によりノイズを除去する。こ
のノイズ除去フィルタ1はある決められた周波数に対し
て位相が0になるように決定されている。そして、波形
整形器2により波形整形し、図4(b)に示すように必
要となる成分を有する信号を取り出す。位相比較器3に
より波形整形器2の出力信号と後述する帰還信号とを位
相比較し、ローパスフィルタ4により電圧変換し電圧変
換された信号を周波数発生器5によりその電圧に応じた
周波数の信号を作成する。分周器6により周波数発生器
5の出力信号を分周するとともに位相比較器3へ帰還信
号として帰還する。これにより波形整形器2の出力の基
準信号に対して位相差のない同期した信号が得られるよ
うに動作し、正弦波形発生器7の出力に図4(c)に示
すようにある周波数成分の信号に同期した信号が得られ
る。
【0004】
【発明が解決しようとする課題】ところが、ノイズ除去
フィルタはある決められた周波数に対して位相が0にな
るように決定されているため、入力信号自身の周波数が
変化するような用途の場合、その周波数範囲での位相特
性を常に同一になるようなノイズ除去フィルタを作成す
ることは困難である。また、このような回路構成ではノ
イズ除去フィルタの特性により入力周波数の変化が入力
信号と波形整形器2の出力信号との位相が変化し、位相
周期の特性が変化するという欠点があった。
【0005】
【課題を解決するための手段】この発明は、ノイズを含
む入力信号からノイズを除去し、同期すべき基準信号を
取り出す入力信号用ノイズ除去フィルタと、入力信号波
形整形器と、出力の同期信号が帰還される帰還信号と上
記基本信号との位相を比較する位相比較器と、上記位相
比較器の出力信号により上記同期信号を作成する同期信
号作成部とにより構成された同期信号作成用フェーズロ
ックループ回路に適用され、上記同期信号作成部と上記
位相比較器との間に、入力信号用ノイズ除去フィルタ及
び上記入力信号用波形整形器と同じ位相特性を有する帰
還用ノイズ除去フィルタと帰還用波整形器とを設けたも
のである。
【0006】
【作用】同期信号作成部が位相比較器の入力の基準信号
と帰還信号の位相差を無くするように動作する。そし
て、入力信号が入力信号用ノイズ除去フィルタと波形整
形器とにより位相が遅れ、基準信号が入力信号に対して
θ遅れた場合入力信号用ノイズ除去フィルタと波形整形
器と同じ位相特性をもつ帰還用ノイズ除去フィルタと波
形整形器により出力の同期信号は帰還信号よりθ進んだ
位相となる。これにより入力信号と出力の同期信号の位
相差は無くなる。
【0007】
【実施例】以下この発明を実施例を示す図1に基づいて
説明する。図1において図3と同一符号を付したものは
同一機能のものを示す。図1と異なる点は正弦波発生器
7の出力に帰還用ノイズ除去フィルタ8とこのノイズ除
去フィルタ8の出力に帰還用波形整形器9を設け、ノイ
ズ除去フィルタ8と波形整形器9の直列回路により帰還
信号作成部を構成し、正弦波発生器7の出力を帰還信号
としていたことに代えて波形整形器9の出力を位相比較
器3の帰還信号とした点にある。更に、ノイズ除去フィ
ルタ8と波形整形器9は同期信号を取り出すためのノイ
ズ除去フィルタ回路1と波形整形器2と同じ位相特性を
有するものにした。
【0008】今図2(a)に示すようなノイズを含んだ
信号がノイズ除去フィルタ1及び波形整形器2によって
図2(b)に示すようにθの位相の遅れが生じたとき、
位相比較器3によりこの位相遅れの信号が基準信号とな
って帰還用波形整流器9の出力の帰還信号と位相比較さ
れる。そして、帰還信号と基準信号の位相差が無いよう
に位相比較器3が動作し、帰還信号がローパスフィルタ
4、周波数発生器5、分周器6を介して帰還して図2
(d)に示すように帰還信号と基準信号の位相差が無く
なる。帰還用ノイズ除去フィルタ8と帰還用波形整形器
9の位相特性が信号入力用のノイズ除去フィルタと信号
入力用の波形整形器2の位相特性と同じに設けられてい
るため、帰還用ノイズ除去フィルタ8の入力信号は図2
(c)に示すように帰還信号によりθの位相の進みとな
っている。従って、入力信号と正弦波発生器7から出力
される同期信号とは同相となる。
【0009】また、入力信号自身の周波数が変化する用
途の場合でもその周波数にする入力信号用のノイズ除去
フィルタ1及び波形整形器2と帰還用ノイズ除去フィル
タ8及び波形整形器9の位相特性が同じであるため、基
準信号の位相の変化に対して帰還信号が基準信号との位
相差を無くすように制御されて入力信号の周波数変化に
対して、正弦波発生器7の同期信号は同相となって追従
する。
【0010】なお、ノイズ除去フィルタ1及び8と波形
整形器2、9の位相特性は、入力信号の最大周波数でフ
ィルタ効果が得られるように設計することが望ましい。
【0011】
【発明の効果】この発明によると入力信号自身の周波数
の変化するような用途にも位相変化の無い同期信号を得
ることができる。また、高周波を含む商用電源の同期回
答に使用するといずれの周波数にも位相の変化の無い同
期信号が得られる。また、エンジン発電機など周波数の
変化があるものに対する同期回路に使用すると、信号自
身の周波数に追従し、入力信号との位相差の無い同期信
号が得られる。
【図面の簡単な説明】
【図1】本発明の同期信号作成用フェーズロックループ
回路の実施例のブロック接続図である。
【図2】(a)のない(d)は図1の名部のタイムチャ
ート図である。
【図3】従来の同期信号作成用フェーズロックループ回
路のブロック接続図である。
【図4】(a)のない(d)は図3の名部のタイムチャ
ート図である。
【符号の説明】
1(入力信号用)ノイズ除去フィルタ 2(入力信号用)波形整形器 3 位相比較器 4 ローパスフィルタ 5(電圧制御形)周波数発生器 6 分周器 7 正弦波発生器 8(帰還用)ノイズ除去フィルタ 9(帰還用)波形整形器 10 同期信号発生部 11 基準信号作成部 12 帰還信号作成部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 ノイズを含む入力信号からノイズを除去
    し、同期すべき基準信号を取り出す入力信号用ノイズ除
    去フィルタと、入力信号波形整形器と、出力の同期信号
    が帰還される帰還信号と上記基本信号との位相を比較す
    る位相比較器と、上記位相比較器の出力信号により上記
    同期信号を作成する同期信号作成部とにより構成された
    同期信号作成用フェーズロックループ回路において、上
    記同期信号作成部と上記位相比較器との間に設けられ上
    記帰還信号を作成し、入力信号用ノイズ除去フィルタと
    上記入力信号用波形整形器と同じ位相特性を有する帰還
    用ノイズ除去フィルタと帰還用波整形器とを設けたこと
    を特徴とする同期信号作成用フェーズロックループ回
    路。
JP6162632A 1994-06-21 1994-06-21 同期信号作成用フェーズロックループ回路 Expired - Fee Related JP2864093B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6162632A JP2864093B2 (ja) 1994-06-21 1994-06-21 同期信号作成用フェーズロックループ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6162632A JP2864093B2 (ja) 1994-06-21 1994-06-21 同期信号作成用フェーズロックループ回路

Publications (2)

Publication Number Publication Date
JPH088733A JPH088733A (ja) 1996-01-12
JP2864093B2 true JP2864093B2 (ja) 1999-03-03

Family

ID=15758308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6162632A Expired - Fee Related JP2864093B2 (ja) 1994-06-21 1994-06-21 同期信号作成用フェーズロックループ回路

Country Status (1)

Country Link
JP (1) JP2864093B2 (ja)

Also Published As

Publication number Publication date
JPH088733A (ja) 1996-01-12

Similar Documents

Publication Publication Date Title
JP2000165905A (ja) クロック発生回路
JP2864093B2 (ja) 同期信号作成用フェーズロックループ回路
JP2001095005A (ja) クロック発生回路
JP3193535B2 (ja) サンプリングクロック生成回路
JP3320576B2 (ja) 発振回路
JP3712141B2 (ja) 位相同期ループ装置
RU2767510C1 (ru) Способ для ускоренной синхронизации систем фазовой автоподстройки в электрических сетях и устройство для его реализации
JPH0763147B2 (ja) Pll回路
JP3304031B2 (ja) ゲンロック装置
JPH0422575Y2 (ja)
KR100396505B1 (ko) 국설교환기에서기준클럭의지터제거회로
KR200188170Y1 (ko) 클럭 발생기
JP3424415B2 (ja) 移相回路
JPS62233953A (ja) ジツタ付加装置
JPH0722943A (ja) Pll装置
JPH08321772A (ja) Pll回路
JPH03113975A (ja) クロック発生回路
JPH02268020A (ja) 位相同期回路
JPS6346073A (ja) 位相同期発振回路
JPS5873208A (ja) 変調器
JPS6013333B2 (ja) 位相同期方式
JPS62217863A (ja) インバ−タの波形生成回路
JPH0563563A (ja) Pll回路
JPH0767050A (ja) Am復調器
JPH02188086A (ja) フエーズロツクループ装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees