JPS6119251A - クロツク再生装置 - Google Patents
クロツク再生装置Info
- Publication number
- JPS6119251A JPS6119251A JP59139867A JP13986784A JPS6119251A JP S6119251 A JPS6119251 A JP S6119251A JP 59139867 A JP59139867 A JP 59139867A JP 13986784 A JP13986784 A JP 13986784A JP S6119251 A JPS6119251 A JP S6119251A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- burst
- synchronized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、位相同期回路（以下、ＰＬＬと略称する）を
有するクロック再生装置に関し、特にビデオテープレコ
ーダに使用して有効なものである。
有するクロック再生装置に関し、特にビデオテープレコ
ーダに使用して有効なものである。
従来例の構成とその問題点
同期信号に位相ロックのとれたクロックを生成しなけれ
ばならない時、ＰＬＬがよく用いられる。
ばならない時、ＰＬＬがよく用いられる。
−例としてビデオテープレコーダ（以後、ＶＴＲと略呼
する）の映像信号を処理する際、映像信号に含まれる水
平同期信号に同期したクロックを必要とする場合が良く
起こる。このクロック生成には、−例として第１図に示
す様なＰＬＬ回路が通常用いられる。第１図において、
入力端子１より印加された外部同期信号は映像信号から
抜き出された水平同期信号であり、位相比較器（以後、
これをＰＣと呼ぶ）２の一つの入力端子に入る。もう一
方の入力端子にはＮ分周器（以後これを１ハ回路と呼ぶ
）５より、外部同期信号の周波数と等しい周波数の信号
ＦＨが入る。ＰＣ２では、外部同期信号と信号ＦＨとの
位相誤差が誤差電圧に変換し出力され、低域ろ波器（以
後、これをＬＰＦと呼ぶ）３に入り、ここでは前記誤差
電圧が平滑化された誤差電圧となり、電圧可変型発振器
（以後、これをＶＣＯと呼ぶ）４の発振周波数を制御す
る。ＶＣＯ４からのクロックは、出方端子６とＮ分周器
６に印加される。Ｎ分周器５では、ＶＣＯ４からのクロ
ックをＮ分周し、前記信号ＦＨを生成する。すなわち、
出力端子からのクロック周波数ＦＷは、外部同期信号を
ＦＨとしてＮｘＦＨなる周波数となる。
する）の映像信号を処理する際、映像信号に含まれる水
平同期信号に同期したクロックを必要とする場合が良く
起こる。このクロック生成には、−例として第１図に示
す様なＰＬＬ回路が通常用いられる。第１図において、
入力端子１より印加された外部同期信号は映像信号から
抜き出された水平同期信号であり、位相比較器（以後、
これをＰＣと呼ぶ）２の一つの入力端子に入る。もう一
方の入力端子にはＮ分周器（以後これを１ハ回路と呼ぶ
）５より、外部同期信号の周波数と等しい周波数の信号
ＦＨが入る。ＰＣ２では、外部同期信号と信号ＦＨとの
位相誤差が誤差電圧に変換し出力され、低域ろ波器（以
後、これをＬＰＦと呼ぶ）３に入り、ここでは前記誤差
電圧が平滑化された誤差電圧となり、電圧可変型発振器
（以後、これをＶＣＯと呼ぶ）４の発振周波数を制御す
る。ＶＣＯ４からのクロックは、出方端子６とＮ分周器
６に印加される。Ｎ分周器５では、ＶＣＯ４からのクロ
ックをＮ分周し、前記信号ＦＨを生成する。すなわち、
出力端子からのクロック周波数ＦＷは、外部同期信号を
ＦＨとしてＮｘＦＨなる周波数となる。
以上が、映像信号を処理する時に必要となるクロック再
生装置の構成であシ、一般にはＡＦＣ回路と呼ばれてい
る。画像処理用のクロックとしては水平同期信号に安定
に位相ロックすることが必要であるが、ＶＴＲの映像信
号に含まれる水平同期信号はＶＴＲの系を通過するとモ
アレ現象が起こりやすく、水平同期信号の分離回路等で
誤動作が生じクロックの時間軸変動（以後、これをジッ
タと呼ぶ）の原因となる。そこで位相安定度の高いクロ
ックを得るためには、一般にＡＦＣ回路の後で第２図の
ようなＡＰＣ回路が挿入される。同図において、入力端
子７から水平同期信号に同期したＡＦＣ回路からの出力
のクロックが印加され、もう一方の入力端子８からは水
平同期信号に同期したバースト状の信号が印加される。
生装置の構成であシ、一般にはＡＦＣ回路と呼ばれてい
る。画像処理用のクロックとしては水平同期信号に安定
に位相ロックすることが必要であるが、ＶＴＲの映像信
号に含まれる水平同期信号はＶＴＲの系を通過するとモ
アレ現象が起こりやすく、水平同期信号の分離回路等で
誤動作が生じクロックの時間軸変動（以後、これをジッ
タと呼ぶ）の原因となる。そこで位相安定度の高いクロ
ックを得るためには、一般にＡＦＣ回路の後で第２図の
ようなＡＰＣ回路が挿入される。同図において、入力端
子７から水平同期信号に同期したＡＦＣ回路からの出力
のクロックが印加され、もう一方の入力端子８からは水
平同期信号に同期したバースト状の信号が印加される。
次に位相比較器９で前記の入力信号７と８の位相を比較
し、位相誤差が誤差電圧に変換されて出力され、低域ろ
波器（ＬＰＦ）１ｏに入り、ここで前記誤差電圧が平滑
化された誤差電圧となり、電圧可変型発振器（ＶＣＯ）
１１の発振周波数を制御する。ＶＣＯｌｌからの出力１
２は、バースト状の信号に同期しており、位相安定度の
高いクロックが得られる。クロック再生装置の従来例を
第３図に示す。入力端子１３から、一種類の水平同期信
号に同期した数種類の映像信号が印加され、水平同期信
号に同期し、かっジッタの無いバースト状の信号を映像
信号に加算する加算回路（以後、これをＡＤＤ回路と呼
ぶ）１４がらの出力がＶＴＲの系１５を通り、各々のＡ
ＦＣ回路で水平同期信号に同期しているがジッタのある
クロックが生成される。このことを第３図で更に詳しく
説明すると、入力信号Ａ１． Ｂ１．・ 、Ｚｌに対
して、ＡＦＣ回路がＡ’、 、 Ｂ′１． ・・、Ｚ
′１と存在し、各々水平同期信号に同期したクロックを
生成するものである。
し、位相誤差が誤差電圧に変換されて出力され、低域ろ
波器（ＬＰＦ）１ｏに入り、ここで前記誤差電圧が平滑
化された誤差電圧となり、電圧可変型発振器（ＶＣＯ）
１１の発振周波数を制御する。ＶＣＯｌｌからの出力１
２は、バースト状の信号に同期しており、位相安定度の
高いクロックが得られる。クロック再生装置の従来例を
第３図に示す。入力端子１３から、一種類の水平同期信
号に同期した数種類の映像信号が印加され、水平同期信
号に同期し、かっジッタの無いバースト状の信号を映像
信号に加算する加算回路（以後、これをＡＤＤ回路と呼
ぶ）１４がらの出力がＶＴＲの系１５を通り、各々のＡ
ＦＣ回路で水平同期信号に同期しているがジッタのある
クロックが生成される。このことを第３図で更に詳しく
説明すると、入力信号Ａ１． Ｂ１．・ 、Ｚｌに対
して、ＡＦＣ回路がＡ’、 、 Ｂ′１． ・・、Ｚ
′１と存在し、各々水平同期信号に同期したクロックを
生成するものである。
一方、ＶＴＲの系を通った各々の映像信号からバースト
状の信号を抜き取る信号抜取回路（以後、これをＰＵＬ
回路と呼ぶ）１８からの出力を用いて、前記のジッタの
あるクロックを各々のＡＰＣ回路１７によりジッタの少
いクロックが得られる。
状の信号を抜き取る信号抜取回路（以後、これをＰＵＬ
回路と呼ぶ）１８からの出力を用いて、前記のジッタの
あるクロックを各々のＡＰＣ回路１７によりジッタの少
いクロックが得られる。
入力信号Ａ１． Ｂ、 、・・・・、Ｚｌに対してＰＵ
Ｌ回路が＜ 、 Ｂ１１．・・・・・、２′）と存在し
、各々ＶＴＲの系を通った映像信号よシバ−スト状信号
を抜き取りＡＰ″″、Ｚ″ Ｃ回路Ａ１．Ｂ１１，１ を各々用いて各々のバース
ト状信号に同期したクロックを生成するものである。
Ｌ回路が＜ 、 Ｂ１１．・・・・・、２′）と存在し
、各々ＶＴＲの系を通った映像信号よシバ−スト状信号
を抜き取りＡＰ″″、Ｚ″ Ｃ回路Ａ１．Ｂ１１，１ を各々用いて各々のバース
ト状信号に同期したクロックを生成するものである。
一般に、映像信号に含まれるバースト状の信号はＶＴＲ
の系を通してもモアレ現象が少いために、位相安定度の
高いクロックを生成できる。なお第３図中の映像信号は
、いずれも同一の水平同期信号に同期しており、また、
バースト状の信号も前記の水平同期信号に同期している
。この理由は、同期がとれてないとモニターテレビ（図
示は省略する）に示した際にどの信号で同期をかけても
同期をかけた信号以外は流れて絵にはならないからであ
る。つ寸り、水平同期信号に同期したバースト状の信号
を伴う映像信号においてＡＦＣ回路とＡＰＣ回路を持ち
、又前記の水平同期信号に同期した同様の他の映像信号
においても前記とは別のそれぞれＡＦＣ回路とＡＰＣ回
路とを持つが、回路規模が大きくなるという問題点を有
していた。
の系を通してもモアレ現象が少いために、位相安定度の
高いクロックを生成できる。なお第３図中の映像信号は
、いずれも同一の水平同期信号に同期しており、また、
バースト状の信号も前記の水平同期信号に同期している
。この理由は、同期がとれてないとモニターテレビ（図
示は省略する）に示した際にどの信号で同期をかけても
同期をかけた信号以外は流れて絵にはならないからであ
る。つ寸り、水平同期信号に同期したバースト状の信号
を伴う映像信号においてＡＦＣ回路とＡＰＣ回路を持ち
、又前記の水平同期信号に同期した同様の他の映像信号
においても前記とは別のそれぞれＡＦＣ回路とＡＰＣ回
路とを持つが、回路規模が大きくなるという問題点を有
していた。
発明の目的
本発明は、夕１部同期信号に同期して作られたバースト
状の信号に同期した位相安定度の高いクロックを９回路
規模を大きくすることなく生成することのできるクロッ
ク再生装置を提供することを目的とする。
状の信号に同期した位相安定度の高いクロックを９回路
規模を大きくすることなく生成することのできるクロッ
ク再生装置を提供することを目的とする。
発明の構成
本発明は、ＰＬＬにおいて、周波数ＦＨの外部同期信号
に同期したクロックを生成するＡＦＣ回路と、前記外部
同期信号に同期した数種類の信号に前記外部同期信号に
同期したバースト状の信号を加える加算回路（ＡＤＤ回
路）と、前記のバースト状の信号を抜き取る信号抜取回
路と、前記Ａ１９回路で生成したクロックをバースト状
の信号により位相移動を行うＡＰＣ回路を具備し、かつ
一種類の外部同期信号に同期したクロックを単一のＡＦ
Ｃ回路で作り、バースト状の信号が付加された数種類の
信号から各々のバースト状の信号を用いて各々のＡＰＣ
回路を働かせ、バースト状の信号に同期したクロックを
各々の信号に対して生成するように構成したものであり
、これにより外部同期信号に同期したバースト状の信号
に対して位相安定度が高いクロックを提供するものであ
る、実施例の説明 以下、本発明の実施例について、図面を参照しながら説
明する。−例としてＶＴＲの映像信号を処理する際の映
像信号に含捷れる水平同期信号に同期したクロックを生
成する場合を掲げる。第４図において、入力端子２ｏか
ら一種類の水平同期信号に同期した数種類の映像信号が
印加され、水平同期信号ＦＨに同期し、かつジッタの無
いバースト状の信号がＡＤＤ回路２１で付加された後。
に同期したクロックを生成するＡＦＣ回路と、前記外部
同期信号に同期した数種類の信号に前記外部同期信号に
同期したバースト状の信号を加える加算回路（ＡＤＤ回
路）と、前記のバースト状の信号を抜き取る信号抜取回
路と、前記Ａ１９回路で生成したクロックをバースト状
の信号により位相移動を行うＡＰＣ回路を具備し、かつ
一種類の外部同期信号に同期したクロックを単一のＡＦ
Ｃ回路で作り、バースト状の信号が付加された数種類の
信号から各々のバースト状の信号を用いて各々のＡＰＣ
回路を働かせ、バースト状の信号に同期したクロックを
各々の信号に対して生成するように構成したものであり
、これにより外部同期信号に同期したバースト状の信号
に対して位相安定度が高いクロックを提供するものであ
る、実施例の説明 以下、本発明の実施例について、図面を参照しながら説
明する。−例としてＶＴＲの映像信号を処理する際の映
像信号に含捷れる水平同期信号に同期したクロックを生
成する場合を掲げる。第４図において、入力端子２ｏか
ら一種類の水平同期信号に同期した数種類の映像信号が
印加され、水平同期信号ＦＨに同期し、かつジッタの無
いバースト状の信号がＡＤＤ回路２１で付加された後。
ＶＴＲ系２２を通過する。ＶＴＲ系２２を通過した映像
信号の中でどれか一種類の映像信号の水平同期信号によ
り、ＡＦＣ回路２３を用いて水平同期信号に同期したク
ロックＦＷ２７を得る。クロックＦＷ２７は、ＶＴＲの
系を通ってきた映像信号の水平同期信号のモアレ現象の
ために位相安定度が悪く７ノタを持っている。ここで前
記の水平同期信号ＦＨに同期し・か″″コの無“″−ツ
］・状の信号を相加した映像信号が数種類存在しており
、ここではＡ２． Ｂ２．、−、、、 、 Ｚ２の信号
を一例として示す。ＶＴＲ系２２を通過した映像信号Ａ
２よりバースト状の信号抜き取り回路２５であるＰＵ
Ｌ ｐ；′２ を用いてバースト状の信号を抜き取り、
これを用いてＡＰＣ回路〜で前記のクロックＦＷの位相
変動をと９９位相安定度の高いクロックＦｗＡ として
出力端子２６より出力する。同様に、ＶＴＲ系２２を通
過した映像信号Ｂ２ よりバースト状の信号抜き取り
回路Ｂ′−を用いてパルスト状の信号を抜き取り、それ
を用いてＡＰＣ回路Ｂ２で前記のクロックＦＷの位相変
動をとり、位相安定度の高いクロックＦｗＢ として出
力端子２６より出力する。
信号の中でどれか一種類の映像信号の水平同期信号によ
り、ＡＦＣ回路２３を用いて水平同期信号に同期したク
ロックＦＷ２７を得る。クロックＦＷ２７は、ＶＴＲの
系を通ってきた映像信号の水平同期信号のモアレ現象の
ために位相安定度が悪く７ノタを持っている。ここで前
記の水平同期信号ＦＨに同期し・か″″コの無“″−ツ
］・状の信号を相加した映像信号が数種類存在しており
、ここではＡ２． Ｂ２．、−、、、 、 Ｚ２の信号
を一例として示す。ＶＴＲ系２２を通過した映像信号Ａ
２よりバースト状の信号抜き取り回路２５であるＰＵ
Ｌ ｐ；′２ を用いてバースト状の信号を抜き取り、
これを用いてＡＰＣ回路〜で前記のクロックＦＷの位相
変動をと９９位相安定度の高いクロックＦｗＡ として
出力端子２６より出力する。同様に、ＶＴＲ系２２を通
過した映像信号Ｂ２ よりバースト状の信号抜き取り
回路Ｂ′−を用いてパルスト状の信号を抜き取り、それ
を用いてＡＰＣ回路Ｂ２で前記のクロックＦＷの位相変
動をとり、位相安定度の高いクロックＦｗＢ として出
力端子２６より出力する。
以下同様に、数種類の映像信号に対してもそれぞれバー
スト状の信号を抜き取り、それを用いて各々のＡＰＣ回
路で位相安定度の高いクロックを得ることが可能である
。よって、一種類の外部同期信号に同期したクロックを
単一のＡＦＣ回路で作り、バースト状の信号が付加され
た数種類の信号から各々のバースト状の信号を用いて各
々のＡ′ ２０回路を働かせ、バースト状の信号に同期
したクロックを各々の信号に対して生成することができ
る。
スト状の信号を抜き取り、それを用いて各々のＡＰＣ回
路で位相安定度の高いクロックを得ることが可能である
。よって、一種類の外部同期信号に同期したクロックを
単一のＡＦＣ回路で作り、バースト状の信号が付加され
た数種類の信号から各々のバースト状の信号を用いて各
々のＡ′ ２０回路を働かせ、バースト状の信号に同期
したクロックを各々の信号に対して生成することができ
る。
発明の効果
以上の説明から明らかな様に、本発明は、ＰＬＬにおい
て、周波数ＦＨの外部同期信号に同期したクロックを生
成するＡＦＣ回路と、前記外部同期信号に同期した数種
類の信号に前記外部同期信号に同期したバースト状の信
号を加える加算回路と、前記のバースト状の信号を抜き
取る信号抜取回路と、前記ＡＦＣ回路で生成したクロッ
クをバースト状の信号により位相移動を行うＡＰＣ回路
で構成さ′れ、一種類の外部同期信号に同期したクロッ
クを単一のＡＦＣ回路で作り、バースト状の信号が付加
された数種類の信号から各々のバースト状の信号を用い
て各々のＡＰＣ回路を働かせ、バースト状の信号に同期
したクロックを各々の信号に対して生成するように設け
ていることにより、外部同期信号に同期したバースト状
の信号に対して、時間軸変動が少く位相安定度か高いク
ロックを提供することができ、しかも同一の外部同期信
号に同期している信号に対してはＡＦＣ回路が全て兼用
が可能であるので回路規模を小さくすることができると
いう多大の特長を有するものである。
て、周波数ＦＨの外部同期信号に同期したクロックを生
成するＡＦＣ回路と、前記外部同期信号に同期した数種
類の信号に前記外部同期信号に同期したバースト状の信
号を加える加算回路と、前記のバースト状の信号を抜き
取る信号抜取回路と、前記ＡＦＣ回路で生成したクロッ
クをバースト状の信号により位相移動を行うＡＰＣ回路
で構成さ′れ、一種類の外部同期信号に同期したクロッ
クを単一のＡＦＣ回路で作り、バースト状の信号が付加
された数種類の信号から各々のバースト状の信号を用い
て各々のＡＰＣ回路を働かせ、バースト状の信号に同期
したクロックを各々の信号に対して生成するように設け
ていることにより、外部同期信号に同期したバースト状
の信号に対して、時間軸変動が少く位相安定度か高いク
ロックを提供することができ、しかも同一の外部同期信
号に同期している信号に対してはＡＦＣ回路が全て兼用
が可能であるので回路規模を小さくすることができると
いう多大の特長を有するものである。
第１図は従来の位相同期回路のブロック図、第２図は従
来の自動位相制御回路のブロック図、第３図は従来のク
ロック再生装置のブロック図、第４図は本発明の一実施
例に係るクロック再生装置のブロック図である。 ２０・・映像信号入力端子、２１・・・・・・バースト
状の信号付加回路（ＡＤＤ ）、２２・・・・ＶＴＲ系
、２３・・ 自動周波数制御回路（ＡＦＣ）、２４・・
・・自動位相制御回路（ＡＰＣ）、２５ ・バースト状
の信号抜取り回路（ＰＵＬ）、２６・山川カ端子、２７
・・・・・ＡＦＣからのクロック出方（ＦＷ）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 ？５
来の自動位相制御回路のブロック図、第３図は従来のク
ロック再生装置のブロック図、第４図は本発明の一実施
例に係るクロック再生装置のブロック図である。 ２０・・映像信号入力端子、２１・・・・・・バースト
状の信号付加回路（ＡＤＤ ）、２２・・・・ＶＴＲ系
、２３・・ 自動周波数制御回路（ＡＦＣ）、２４・・
・・自動位相制御回路（ＡＰＣ）、２５ ・バースト状
の信号抜取り回路（ＰＵＬ）、２６・山川カ端子、２７
・・・・・ＡＦＣからのクロック出方（ＦＷ）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 ？５
Claims (1)
- 位相同期回路において、周波数Ｆ＿Ｈの外部同期信号に
同期したクロックを生成する自動周波数制御回路と、前
記外部同期信号に同期した数種類の信号に前記外部同期
信号に同期したバースト状の信号を加える加算回路と、
前記のバースト状の信号を抜き取る信号抜取回路と、前
記自動周波数制御回路で生成したクロックをバースト状
の信号により位相移動を行う自動位相制御回路を具備し
、かつ一種類の外部同期信号に同期したクロックを単一
の自動周波数制御回路で作り、バースト状の信号が付加
された数種類の信号から各々のバースト状の信号を用い
て各々の自動位相制御回路を働かせ、バースト状の信号
に同期したクロックを各々の信号に対して生成すること
を特徴とするクロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139867A JPS6119251A (ja) | 1984-07-05 | 1984-07-05 | クロツク再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139867A JPS6119251A (ja) | 1984-07-05 | 1984-07-05 | クロツク再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6119251A true JPS6119251A (ja) | 1986-01-28 |
Family
ID=15255398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59139867A Pending JPS6119251A (ja) | 1984-07-05 | 1984-07-05 | クロツク再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6119251A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105425A (en) * | 1977-08-19 | 1979-08-18 | Tdk Corp | Equalization system for time axis of video signal |
| JPS55948A (en) * | 1978-06-19 | 1980-01-07 | Pioneer Video Corp | Servo unit of optical information reader |
-
1984
- 1984-07-05 JP JP59139867A patent/JPS6119251A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105425A (en) * | 1977-08-19 | 1979-08-18 | Tdk Corp | Equalization system for time axis of video signal |
| JPS55948A (en) * | 1978-06-19 | 1980-01-07 | Pioneer Video Corp | Servo unit of optical information reader |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104222A (en) | Flexible phase locked loop system | |
| US5525935A (en) | High-speed bit synchronizer with multi-stage control structure | |
| US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
| JPS6337550B2 (ja) | ||
| EP0936742B1 (en) | A system for phase-locking a clock to a digital audio signal embedded in a digital video signal | |
| US5579351A (en) | Jitter suppression circuit | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JPS6119251A (ja) | クロツク再生装置 | |
| JP2503546B2 (ja) | 搬送色信号の周波数低域変換装置 | |
| JP4410873B2 (ja) | クロック発生装置 | |
| JPH1175084A (ja) | フェーズ・ロックド・ループ回路 | |
| JPS60134564A (ja) | 水平ａｆｃ回路 | |
| JP2541124B2 (ja) | オ―ディオサンプリングクロック発生装置 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JP3244437B2 (ja) | クロック発生回路および方法 | |
| GB2295937A (en) | Digital clock generator system for component and composite digital video standards | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| EP0643540B1 (en) | Automatic phase control apparatus | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPH04360393A (ja) | 色信号処理装置 |