JPH11251383A - テスト・ヘッド - Google Patents

Abstract

(57)【要約】 【課題】 プロダクト・ウエハ上の非常に多数の集積回
路チップを同時にテストまたはバーンインするための装
置を提供する。 【解決手段】 本装置は、第１のボード２２上に実装さ
れるプローブ４４と、第２のボード２４上に実装される
テスタ・チップ２８とを含み、２つのボードを接続する
電気的コネクタ７８が設けられる。パワーをプロダクト
・チップに分配するために、またはプロダクト・チップ
をテストするためにテスタ・チップ２８が提供される。
プローブ４４及びそれらが装着される薄膜４２の配線
が、プロービングされる特定のウエハ２６のパッド・フ
ットプリントのために専用化される。第１のボード２２
のベース４０及び第２のボード２４の両方が、プロダク
ト・ファミリ内の全てのウエハに対して、同一に維持さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般に、集積回路を
テストする装置に関して、特に、ウエハ・レベルで集積
回路をテストまたはバーンインする装置に関する。より
詳細には、本発明は、専用のウエハ接触ボードから空間
的に分離されるが、電気的に接続される汎用テスタ・チ
ップ・ボードを有する、デュアル・ボード・テスタ・イ
ンタフェースに関する。

【０００２】

【従来の技術】集積回路をウエハ・レベルでテスト及び
バーンインすることが、特に関心の的となっている。な
ぜなら、この早期の段階における故障の判断は、コスト
を多大に低減するからである。ウエハ・バーンインは、
多数のチップを含む半導体モジュール内にパッケージ化
するための既知の優れたダイを提供する魅力的な技術で
ある。

【０００３】Leasらによる米国特許第５６００２５７号
は、集積回路ウエハ上の全てのプロダクト・チップを、
同時にテストまたは同時にバーンインする構成を開示す
る。この構成は、テスト・ヘッドと半導体ウエハとの間
の熱マッチングと、大規模電力分配と、電力分配構造か
ら短絡したプロダクト・チップを除去する電子手段とを
提供する。１実施例では、テスト・ヘッドがガラス・セ
ラミック基板、すなわちシリコンに熱的に緊密にマッチ
ングされた材料を含み、テスト・チップが片側に配置さ
れ、またプローブが別の側に配置される。ガラス・セラ
ミック基板は、集積回路ウエハ上の各プロダクト・チッ
プに、最小の電圧降下により電流を提供するための、十
分な数の銅のパワー・プレーンを有する。テスト・チッ
プは、プロダクト・ウエハ上の各チップに、厳密に制御
されたＶdd及びグラウンド電圧を提供するための電圧レ
ギュレータを有する。これらの電圧は、そのチップ及び
その隣接チップにより引き込まれる電流に実質的に無関
係であり、プロダクト・ウエハ上の短絡チップの存在に
実質的に無関係である。レギュレータはまた、パワーを
短絡チップから遮断するためにも使用され得る。

【０００４】米国特許出願第８８２９８９号は、複数の
ガラス・セラミック基板が一緒に配列され、大きな面積
のテスト・ヘッドを提供する改善された構成を提供す
る。

【０００５】しかしながら、これらの両方の構成は、テ
スタ・チップがバーンインの間にウエハとほぼ同一の温
度で動作するほど、テスタ・チップをプロダクト・ウエ
ハの近くに提供するので、テスタ・チップの寿命を制限
する。更に、ウエハ上の全てのチップに接触するための
これらの両方の構成は、高価なハードウェアを含み、ま
た、異なるフットプリントを有する種々のタイプのチッ
プへ接触することができない。

【０００６】例えば、技術の改善によりチップ設計が"
縮小"し、チップのサイズが小さくなって、ウエハ上に
形成できるチップ数が増加したとき、増加されたチップ
数及び新たなチップ・フットプリントに適応させるよう
にテスト・ヘッド全体を再設計する必要がないのが望ま
しい。従って、改善されたテスタ・チップ寿命と、コン
タクトを専用化するための優れた柔軟性及び廉価性の両
方を提供する、より適切な解決策が必要とされる。そし
て、この解決策が以下の本発明により提供される。

【０００７】

【発明が解決しようとする課題】本発明の目的は、集積
回路ウエハ上の複数のプロダクト・チップを同時にテス
ト及びバーンインするための、改善されたテスト構成を
提供することである。

【０００８】本発明の別の目的は、プロダクト・ウエハ
をバーンイン温度に保持する間に、テスタ・チップをか
なり低い温度に保持する手段を提供することである。

【０００９】本発明の特徴は、少なくとも２つのボード
またはキャリアを有するテスト・ヘッドを提供すること
であり、一方のボードは被テスト・ウエハに熱的にマッ
チングされて、専用化され、他方はテスト・チップを実
装される。そして、２つのボード間に温度差を提供する
ために、それらの間に接続及び断熱を提供する手段が設
けられる。

【００１０】本発明の別の特徴は、メモリまたは論理ウ
エハのファミリ内の異なるチップ・フットプリントを有
するウエハが、同一のテスタ・チップ・ボードと、異な
る専用のボードとによりテストされることである。

【００１１】更に本発明の別の特徴は、ボードがタイル
状に配列されたガラス・セラミック部分から成り、全て
の個々のタイルが同一であり、個々のタイルが互いに回
転されることである。

【００１２】更に本発明の別の特徴は、プロダクト・ウ
エハとの接続に適したようにボードを専用化するため
に、ボード上で薄膜配線が使用されることである。

【００１３】更に本発明の別の特徴は、２つのボード間
にインターポーザを使用して、相互接続配線のための間
隔をあけ、それらの間の接続を提供することである。

【００１４】

【課題を解決するための手段】本発明のこれらの及び他
の目的、特徴及び利点が、第１のボードと第２のボード
を含むテスト・ヘッドにより達成される。第１のボード
は、プローブ側と接続側とを有し、プローブ側はプロダ
クト・ウエハ上の少なくとも１つのダイに接触するため
のプローブを有し、接続側は第２のボードへの電気接続
のために適応化される。第２のボードは、コンタクト側
とテスタ・チップ側とを有し、コンタクト側は第１のボ
ードの接続側への電気接続のためのコンタクトを有し、
テスタ・チップ側は電力をダイに分配するための、また
はダイをテストするためのテスタ・チップを有する。

【００１５】

【発明の実施の形態】本発明は、バーンインの間に、テ
スタ・チップとウエハが接近するにも関わらず、テスタ
・チップがウエハよりも著しく低い温度で動作可能なよ
うに、テスタ・チップをプロダクト・ウエハから絶縁す
る方法を提供することにより、前記米国特許第５６００
２５７号及び前記米国特許出願第８８２９８９号を改良
するものである。本発明はまた、実質的に異なるコンタ
クト・フットプリントを有するチップに、接触、テスト
及びバーンインするための迅速で廉価な方法を提供する
改善された接触柔軟性を提供する。更に本発明は、温度
が変化しても接触の劣化を発生せずに、非常に大きなウ
エハ上の、実質的に全てのプロダクト・チップとの接触
を提供及び維持する手段を提供する。

【００１６】本発明は、単一のチップをテスト及びバー
ンインするために使用され得るが、ウエハと一体の非常
に多数のプロダクト・チップ（例えば４分の１のチップ
または大多数など）に接触、テストまたはバーンインす
るために、特にプロダクト・ウエハ上の全ての、または
実質的に全てのプロダクト・チップに同時に接触するた
めに最も好適である。

【００１７】本願では、図１に示されるように、テスト
されるプロダクト・ウエハ上に位置決めされるテスト・
ヘッドに関連して、"頂部"または"上面"、"底部"また
は"底面"、"上"、"下"などの語句が、テスト・ヘッド及
びウエハが実際に保持される方向には関係無しに定義さ
れる。たとえ介在する層が存在しても、ある層は別の層
上に存在する。

【００１８】図１及び図２に示される１実施例では、テ
スト・ヘッド２０が２つの分離されたテスト・ボード、
すなわち特定のプロダクト・チップに合うように設計特
定化された専用ボード２２及びキャリア・ボード２４か
ら形成される。専用ボード２２は、プロダクト・ウエハ
２６に接触するために使用され、キャリア・ボード２４
は、個々のテスタ・チップ２８を載置するために使用さ
れる。ここでテスタ・チップ２８は、調整されたパワー
及びテスト信号を、ウエハ２６上のプロダクト・チップ
３０に提供するために使用される。専用ボード２２及び
キャリア・ボード２４の両方は、３次元配線を有する多
層ボードである。好適には、専用ボード２２及びキャリ
ア・ボード２４は、ほぼ同一のサイズである。各ボード
は、相互接続のためのコンタクトを対向面上に有し、反
対面上には、プロダクト・ウエハ２６上のプロダクト・
チップ３０、またはテスタ・チップ２８のいずれかに接
続するためのコンタクトを有する。

【００１９】前記米国特許第５６００２５７号で述べら
れるように、専用ボード２２は、テストされるウエハの
熱膨張率（ＴＣＥ）に一致する熱膨張率を有する材料か
ら成る。ガラス・セラミックまたは窒化アルミニウムな
どのセラミック材料が好適である。A. H. Kumarによる
米国特許第４３０１３２４号で述べられるように、特に
ガラス・セラミックが好適である。ガラス・セラミック
は、最小の電圧降下により、ウエハ・テスト及びバーン
インに必要とされる大きな電流を導通するように、厚い
銅導体の多くの層を有する。

【００２０】専用ボード２２はまた、低ＴＣＥを有する
絶縁された金属、またはポリマと低ＴＣＥ金属の交互層
から成る積層金属から形成され得る。低ＴＣＥ金属は、
インバーまたはコバー（Kovar）などの金属合金、及び
タングステンまたはモリブデンなどの元素金属を含む。
積層金属については、Duxらによる米国特許第５２２４
２６５号、及びChenらによる米国特許第５１２８００８
号で述べられている。要求される電流が余り大きくな
く、薄膜層内で収容され得る場合、専用ボード２２はプ
ロダクト・ウエハ２６と同じ材料（通常はシリコン）か
ら形成され得る。この場合、対向面の間に、プロダクト
・ウエハとテスタ・チップ間に孤立した接触を提供する
フィード・スルーが形成されなければならない。

【００２１】専用ボード２２は、図２の断面図に示され
るように、ベース４０、少なくとも１つの薄膜層４２及
びウエハ・コンタクト・プローブ４４を含む。好適に
は、図３乃至図５に示されるように、標準の内部導体
（図示せず）、及びベース４０の底面５０上にバイア４
８を有する標準ベース４０が使用される。プロダクト・
チップ３０の任意のコンタクト・フットプリントをバイ
ア４８に接続するために、薄膜層４２及びウエハ・コン
タクト・プローブ４４の配列だけが変更される。バイア
４８はプロダクト・ファミリ内の全ての製品のために、
ベース４０上に標準のパターンを有する。専用ボード２
２のエッジ付近のバイア４８の配列の拡大図が図４に示
される。図５は、４つのベースが専用ボード２２の中央
付近で一緒にタイル状に配置された、バイア４８の配列
の拡大図を示す。図示のバイアの配列は、等しいＸピッ
チ及びＹピッチを有するが他の配列も可能である。

【００２２】従って、異なるパッド・フットプリントを
有するプロダクト・ファミリ内の広範囲のプロダクト・
チップ３０（例えばメモリ、マイクロプロセッサ、カス
タム論理及び混合信号論理）が、ベース４０上の薄膜層
４２及びコンタクト・プローブ４４の比較的単純な変更
により接触され、完成された専用ボード２２が提供され
る。全ての専用化を薄膜層４２内に提供することによ
り、ベース４０が全てのこうした専用ボードに対して同
一となり、コストを低減し形成時間を短縮することがで
きる。周知のように、薄膜層４２は、配線パターン５２
（図６）を形成するための１つまたは幾つかの導電層及
び絶縁層を含む。

【００２３】薄膜配線レベル４２内の配線パターン５２
が図６に示され、図７に拡大図で示されるように、ベー
ス４０の底面５０上のバイア４８をプローブ・コンタク
ト・パッド５４に接続するように専用化される。そして
図８及び図９に示されるように、ウエハ・コンタクト・
プローブ４４がプローブ・コンタクト・パッド５４に取
り付けられる。配線５２の経路、及びプローブ・コンタ
クト・パッド５４及びウエハ・コンタクト・プローブ４
４の位置は、特定のチップ・パッド・フットプリントに
適合するように専用化される。図６乃至図９に示される
場合では、ＤＲＡＭチップ上のパッドのリニア・アレイ
に接触する、プローブのリニア・プローブ・アレイが提
供される。図１０は、図５のバイア４８、図７の配線パ
ターン５２、及び図９のプローブ・コンタクト・パッド
５４及びウエハ・コンタクト・プローブ４４のオーバレ
イを示しそれらの間の接続を示す。

【００２４】専用ボード２２は、図１、図３に示される
ように、また前記米国特許出願第８８２９８９号で述べ
られるように、一緒に接合される幾つかのより小さなボ
ードまたはタイル６０のアレイから形成される。８イン
チ・ウエハまたは１２インチ・ウエハをプロービングす
るために、６インチのガラス・セラミック・タイル６０
の２×２アレイが使用され得る。好適には、タイル・ア
レイ内の各タイル６０が、他のベースと同一のベース４
０を有し、タイル６０が単にお互いに対して回転され
て、図３の底面図に示されるように、ウエハの４つの四
分区画とのコンタクト配列を提供する。もちろん、図９
に示されるように、薄膜層４２及びコンタクト・プロー
ブ４４は、回転を考慮するように、また専用ボード２２
に渡って、コンタクトの一貫した方位を提供するように
ベース４０に提供される。配線パターン５２はまた、専
用ボードの回転を考慮して、専用ボードを構成する４つ
のタイルの各々に対して専用化されなければならない。

【００２５】図１１に示されるように、キャリア・ボー
ド２４との接続のためのコンタクト６２ａのアレイが、
キャリア・ボード２４に面する専用ボード２２の上面６
３に配置される。コンタクト６２ａの各アレイに隣接
し、アレイ６２ａのパワー・コンタクトとグラウンド・
コンタクト間に接続されるデカップリング・コンデンサ
６４が、テストされるプロダクト・チップ３０の非常に
近くにデカップリング・キャパシタンスを提供する。デ
カップリング・コンデンサ６４は、専用ボード２２の上
面６３、すなわちプロダクト・チップ３０とは反対側の
面上に示されるが、これらはより接近し改善されたデカ
ップリングのために、プロダクト・チップ３０に面する
専用ボード２２の底面上の薄膜配線４２内にも提供され
得る。

【００２６】図１２に示されるように、専用ボード２２
への接続のためのキャリア・ボード２４上のコンタクト
６２ｂのアレイが、専用ボード２２に面するキャリア・
ボード２４の底面６５上に配置される。ボード２２及び
２４上の対向するコンタクト６２ａ、６２ｂは、約７５
０μｍ乃至１０００μｍ（約３０ミル乃至４０ミル）の
範囲のほぼ等しい寸法を有する。コンタクト間の間隔は
約２５０μｍ（１０ミル）であり、約１０００μｍ乃至
１２５０μｍ（４０ミル乃至５０ミル）のピッチを提供
する。キャリア・ボード２４内の内部配線（図示せず）
が、コンタクト６２ｂをキャリア・ボード２４の上面７
０の薄膜配線（図示せず）に接続し、その上面７０には
テスタ・チップ２８、デカップリング・コンデンサ７
２、及び信号ピン７４が取り付けられる。テスタ・チッ
プ２８に延びる配線は、パワー線、グラウンド線、及び
信号線を含み、前記米国特許第５６００２５７号で述べ
られるように、キャリア・ボード２４内の導電配線層内
に提供される。パワー接続及び信号接続は、図１３に示
されるように、パワー・タブ７５及び信号ピン７４を通
じてキャリア２４に提供される。信号は、信号ピン７４
に接続されるテスタからケーブルを通じてキャリア２４
に提供される。

【００２７】プロダクト・ファミリ内の全ての被テスト
・ウエハに対して、同一のキャリア・ボード２４が使用
され、これらのウエハがキャリア・ボード上に実装され
るテスタ・チップによりテストされる。キャリア・ボー
ド２４は、前述のように、プロダクト・ウエハ２６に熱
的にマッチングされた材料から形成され得る。従って、
キャリア・ボード２４は、専用ボード２２のタイル６０
と同様に、個々のタイル７０から形成され得る。そし
て、キャリア・ボードのタイル７０が、専用ボード２２
のタイル６０に関連して前述したように回転され、４つ
の別々のパーツ番号の必要性を除去する。この場合、テ
スタ・チップ２８も回転される。次に、専用ボード２２
上の専用層４２が、回転を考慮してセットされる。この
場合、専用ボード２２の４つのタイル６０の各々が異な
る薄膜層４２を有し、各こうしたパーツが専用ボード２
２のある特定の四分区画内でのみ使用され得る。必要に
応じて、追加の配線レベルを提供する薄膜層がキャリア
・ボード２４上にも提供され得る。

【００２８】しかしながら、キャリア・ボード２４に対
する熱マッチング要求が著しく緩和され、プロダクト・
ウエハとの熱膨張率の緊密なマッチングの必要性が除去
される。第１に、キャリア・ボード２４は、専用ボード
２２が遭遇する温度変位に遭遇しない。これはテスト・
ヘッドがもっぱらテストのために使用される場合であ
り、またボード２２、２４間に十分な熱抵抗が提供され
る場合、バーンインにも当てはまる。第２に、ボード２
２、２４間のコンタクトは、ウエハ３０上のパッドより
も多大に大きいので、ボード間接続はボード−ウエハ間
接続よりも多大に大きな熱不整合を許容できる。従っ
て、専用ボード２２に対して前述した材料に加え、キャ
リア・ボード２４はＦＲ４、Ｇｅｔｅｋ、及びテフロン
などの標準のＰＣボード材料から形成され得る。

【００２９】本発明者は、図１４の実施例で示されるよ
うに、ガラス・セラミックから成る専用ボード２２、及
び標準のＰＣボード材料であるＦＲ４から成るキャリア
・ボード２４'を含むテスト・ヘッド２０'を組み立て、
テストした。キャリア・ボード２４'は、ウエハ３０上
の各チップのためのドータ・カード２８'を含み、これ
は短絡したプロダクト・チップ３０をウエハ２６から切
断するための単純な方法を提供する。ドータ・カード２
８'は、こうした短絡チップとの接触を切断するために
簡単に除去され得る。或いは、テスト回路、電源制御回
路（電圧レギュレータなど）、メモリ、タイミング及び
フォーマット生成、ピン・エレクトロニクス及びサポー
ト回路（例えばデジタル−アナログ変換器など）を含む
テスタ・チップ２８が、全てドータ・カード２８'上に
提供され得る。テスタ・チップ２８は全てが同一である
必要はなく、様々なテスト機能を提供するために、また
信号ピン７４と他のテスタ・チップ間のファンアウトの
ために幾つかの異なるチップが使用され得る。

【００３０】専用ボード２２とキャリア・ボード２４間
のコンタクトは、係属中の米国特許出願第ＦＩ９９５１
６７号で述べられるように、プラスチックの相互接続ハ
ウジング７８を通じて延びる相互接続ピン７６により提
供される。図１及び図２に示されるように、また図１５
乃至図１７に拡大されて示されるように、専用ボード２
２の各タイルに対応して、４つの相互接続ハウジング７
８がインバーのフレーム８０内に実装される。フレーム
８０およびハウジング７８の組合せは、相互接続用のイ
ンターポーザとして働く。ピン７６の正面図及び側面図
が、それぞれ図１５乃至図１６に示される。各ピンは、
ボード２２、２４間のバネ圧コンタクトを提供するため
に、曲率半径８２を有する一片のワイヤから形成され
る。相互接続ハウジング７８は、図１７に示されるよう
に、各ピンに対するスロット８４を有し、ピン７６の屈
曲を可能にする。各相互接続ハウジング７８は、２つの
対向するボード２２、２４上のコンタクト６２ａ、６２
ｂを相互接続するために、ピン７６の３３×３３アレイ
を具備し、それらの間で１０８９個のコンタクトが提供
され、プロダクト・ウエハ全体では、１７４２４個の個
々のコンタクトが提供される。インバーのフレーム８０
は、テスト・ヘッド２０により提供される大きな面積に
渡って熱マッチングを提供する。ボード２２、２４上の
コンタクト６２ａ、６２ｂは、約０．７５ｍｍ乃至１ｍ
ｍ（約３０ミル乃至４０ミル）の十分に大きな寸法を提
供され、相互接続ハウジング７８といずれかのボードと
の間の熱勾配または熱膨張率の差が許容される。

【００３１】テスト・ヘッド２０のアセンブリにおい
て、インバーのフレーム８０が専用ボード２２に位置合
せされ接着される。次に、相互接続ハウジング７８が、
インバーのフレーム８０内に設置される。次に、キャリ
ア２４が、ピン７６とパッド６２ｂ間の接続のために位
置決めされる。１ピン当たり約１５グラムの力が、ウエ
ハ２６とテスト・ヘッド２０間に加えられ、コンポーネ
ント間の良好な電気接続を保証する。

【００３２】バーンインの間に、キャリア・ボード２４
がウエハ２６または専用ボード２２よりも著しく低い温
度で保持されるように、ボード２２と２４の間に熱抵抗
が提供される。熱抵抗は、ボード２２、２４とインバー
のフレーム８０またはプラスチック相互接続ハウジング
７８との間のエア・ギャップにより、最も容易に提供さ
れる。ボード間の空間をＯリングまたは他のガスケット
により密封し、真空排気することにより改善された熱抵
抗が提供される。専用ボード２２とキャリア・ボード２
４間に十分な熱抵抗を提供することにより、プロダクト
・チップ３０が１４０℃以上の温度でバーンインされる
間に、テスタ・チップ２８が８５℃以下の温度に保持さ
れ得る。従って、テスタ・チップ２８の繰返しバーンイ
ン応力が回避され、それらの有効寿命が向上される。

【００３３】改善された熱抵抗を提供することに加え、
ボード２２と２４の間の空間を真空排気することによ
り、ピン７６を圧縮するために必要な力が提供され、従
ってパッド６２ａ、６２ｂ間の良好な電気接触が提供さ
れる。

【００３４】本発明は、プロダクト・ウエハ２６上の全
てのプロダクト・チップ３０を同時にテストまたはバー
ンインすることを可能にするが、より少ない数のチップ
のテストにも適応し得る。図１８、図１９に示されるよ
うに、テスト・ヘッド２０の２つのステップの各々にお
いて、チップの半分がテストされる。陰影付けされた領
域が、テスト・ヘッド２０のテスト・プローブ４４と、
プロダクト・ウエハ２６上のプロダクト・チップ３０と
の間の接触領域を示す。最初に、図１８に示されるよう
に、テスト・ヘッド２０がプロダクト・チップ３０のコ
ンタクト列３０ａに位置決めされ、同時にテストされ
る。次にテストの完了後、同時テスト・ステップのため
に、テスト・ヘッドがプロダクト・チップの列３０ｂと
接触するようにステップ送りされる。従って、２つのテ
スト・ステップだけにより、ウエハ２６上の全てのチッ
プが接触され、完全にテストされる。

【００３５】ウエハ２６をテスト・ヘッド２０に接触さ
せるのに必要とされる力を提供するために、２つの方法
が使用可能である。一般に、ウエハ２６は真空により、
Ｘ−Ｙ−Ｚ−θステッパ上に装着された真空チャックに
保持され、機械的な力及び位置決めが、Ｘ−Ｙ−Ｚ−θ
ステッパを通じて提供される。或いは、図２０乃至図２
１に示されるように、位置決めについては、同様にＸ−
Ｙ−Ｚ−θステッパにより提供されるが、ウエハとテス
ト・ヘッド間の力は、真空チャックとテスト・ヘッド間
に真空を提供することにより増強される。

【００３６】図２０に示されるように、ウエハ２６は、
真空溝８８及びウエハ抑え真空ポート９０を有する真空
チャック８６上に真空装着される。真空チャック８６は
また、図２１に示されるように、Ｏリング・シール９２
と真空チャック８６をテスト・ヘッド２０に真空密封す
るための、プローブ・システム真空ポート９４を有す
る。それにより、気圧Ｆまで加えられ、全てのウエハ・
コンタクト・プローブ４４を一様に圧縮する。必要に応
じて、追加の圧力が従来の機械式手段により提供され得
る。ウエハ２６はまた、機械式または静電式手法により
真空チャック８６にクランプされ得る。Ｏリング・シー
ル９２に加え、ガスケットまたはＣリングなどの他のシ
ールも使用され得る。好適には、シールのコンプライア
ンスは、ほぼプローブ４４のコンプライアンスに等し
い。

【００３７】図２２乃至図２３は、テスト・ヘッド２０
に対するウエハ２６のステップ送りを示す。一旦ウエハ
２６上のチップの第１のセットがテストされると、図２
２に示されるように、真空がプローブ・システム真空ポ
ート９４から解除され、真空チャック８６が下降される
（図２０）。次に、真空チャック８６により運搬された
ウエハ２６が、Ｘ−Ｙ−Ｚ−θステッパ９６により再度
位置合せされる。次に、真空チャック８６が上昇され、
図２３に示されるように、別のグループのチップの接触
のためにウエハ２６とテスト・ヘッド２０との間の接触
を再度確立する。真空の使用は、完全に機械的な力に頼
る従来システムにより提供されるよりも低い機械応力に
より、相当に高い、またより一様な力の印加を可能にす
る。このことは特に、非常に多数のプローブを有するプ
ローブ・アレイの場合に有利である。

【００３８】テストのスループットは、図２４の三日月
状のテスト・プローブ・パターンを用いることにより、
図１８乃至図１９の直線のプローブ・パターンよりも多
大に改善される。三日月形状は、各ステップ毎に、ほぼ
全てのプローブがチップに当たることを可能にし、実質
的に効率を高め、全ウエハ・テストに要求されるステッ
プ数を低減する。例えば、図２４に示される６０４個の
ダイは、１２８チップの並列テスタにより僅か６ステッ
プでテストされ得る。図２５の直線プローブ・パターン
またはエリア・アレイ・プローブ・パターン（図示せ
ず）では、１タイル当たり３２個のプローブを有する対
称のタイルを用いることにより、８ステップが要求され
る。従って、三日月状のプローブ配列は、標準のエリア
・アレイまたは直線ストライプ状パターンに比較して、
スループットの２５％の向上をもたらす。更に有利な点
として、三日月状プローブ・パターンは、エリア・アレ
イまたはストライプ状パターンよりも、より一様で不変
の力を提供する。その上、真空支援Ｚ力のために、密封
するのに必要な面積が低減される。更に、ウエハ・エッ
ジを越えて延びるプローブの数が実質的に低減され、プ
ローブ損傷の可能性を実質的に制限する。最終的に、ス
テップ送りは、三日月状またはストライプ状のプローブ
・パターンに対して、オール・イン・ワン方向であり、
プローブ装置及び機構を単純化する。エリア・アレイ・
パターンは複数の方向のステップ送りを要求する。

【００３９】第１のテスト・ステップでは、図２４の陰
影付けされた全てのチップ３０ａがテストされる。次に
ウエハ２６が−Ｘ寸法だけステップ送りされ、陰影付け
されたチップに隣接するチップ３０ｂがテストされる。
そして全てのチップがテストされるまで、この手順が繰
り返される。この場合、６回のプローブ・タッチダウン
が要求される。

【００４０】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００４１】（１）プロダクト・ウエハ上の少なくとも
１つのダイに接触するためのプローブを有するプローブ
側と、第２のボードとの電気接続のために適応化される
接続側とを有する第１のボードと、前記第１のボードの
前記接続側との電気接続のためのコンタクトを有するコ
ンタクト側と、前記ダイにパワーを分配するための、ま
たは前記ダイをテストするためのテスタ・チップを有す
るテスタ・チップ側とを有する第２のボードとを含む、
テスト・ヘッド。 （２）前記第１のボードが、前記プロダクト・ウエハの
熱膨張率にマッチングする熱膨張率を有する材料を含
む、前記（１）記載のテスト・ヘッド。 （３）前記第２のボードが、前記プロダクト・ウエハの
熱膨張率にマッチングする熱膨張率を有する材料を含
む、前記（１）記載のテスト・ヘッド。 （４）前記第１のボードが、前記プロダクト・ウエハの
熱膨張率にマッチングする熱膨張率を有する材料を含
み、前記第１のボードが、前記ダイに接触するように当
該ボードを専用化するベース及び薄膜層を含み、前記テ
スト・ヘッドが前記第１のボードと前記第２のボード間
にインターポーザを含み、前記インターポーザがフレー
ム内に設けられるハウジングを含む、前記（１）記載の
テスト・ヘッド。 （５）前記第１及び第２のボード間に熱抵抗を含む、前
記（１）記載のテスト・ヘッド。 （６）前記熱抵抗が前記第１及び第２のボード間の空間
を含み、空気が前記熱抵抗を提供する、前記（５）記載
のテスト・ヘッド。 （７）前記熱抵抗が前記第１及び第２のボード間の耐熱
材料を含む、前記（５）記載のテスト・ヘッド。 （８）前記耐熱材料が前記第１及び第２のボード間のイ
ンターポーザを含む、前記（７）記載のテスト・ヘッ
ド。 （９）前記熱抵抗が前記第１及び第２のボード間の空気
または真空を含む、前記（５）記載のテスト・ボード。 （１０）前記第１のボードと前記第２のボード間にデカ
ップリング・コンデンサを含む、前記（１）記載のテス
ト・ヘッド。 （１１）前記第１のボード上に複数のパワー・パッドを
含み、前記デカップリング・コンデンサが各前記パワー
・パッド上に提供される、前記（１０）記載のテスト・
ヘッド。 （１２）プロダクト・ウエハ上の集積回路プロダクト・
チップをバーンイン可能な装置であって、プローブが実
装されるプローブ側と、テスタ・チップが実装されるテ
スタ・チップ側とを有するテスト・ヘッドを含み、前記
テスタ・チップが前記プローブに電気的に接続され、前
記プロダクト・ウエハ上の前記集積回路プロダクト・チ
ップが約１４０℃の温度の間に、前記プローブが前記プ
ロダクト・チップに接触し、前記プロダクト・チップが
前記約１４０℃の温度の間に、前記テスト・ヘッドが前
記テスタ・チップを１００℃以下の温度に保つように構
成される、装置。 （１３）前記テスト・ヘッドが、前記プローブ側と、第
２のボードとの電気接続のために適応化される接続側と
を有する第１のボードと、前記第１のボードの前記接続
側との電気接続のためのコンタクトを有するコンタクト
側と、前記テスタ・チップ側とを有する第２のボードと
を含む、前記（１２）記載の装置。 （１４）プロダクト・ウエハ上の複数の集積回路プロダ
クト・チップをテストまたはバーンインする方法であっ
て、前記プロダクト・チップが信号入出力パッド、グラ
ウンド・パッド、及びパワー・パッドを有するものにお
いて、 ａ）前記プロダクト・ウエハ上の前記複数のプロダクト
・チップのパッドを、同時にテスト・ヘッドに接触させ
るステップであって、前記テスト・ヘッドが、前記プロ
ダクト・ウエハ上の少なくとも１つのダイに接触するた
めのプローブを有するプローブ側と、第２のボードとの
電気接続のために適応化される接続側とを有する第１の
ボードと、前記第１のボードの前記接続側との電気接続
のためのコンタクトを有するコンタクト側と、前記プロ
ダクト・チップにパワーを分配するための、または前記
プロダクト・チップをテストするためのテスタ・チップ
を有するテスタ・チップ側とを有する第２のボードとを
含み、 ｂ）電源から前記テスト・ヘッドを通じて、前記プロダ
クト・チップの前記パワー・パッドにパワーを供給する
ステップと、 ｃ）前記テスト・ヘッドを通じて、前記プロダクト・ウ
エハ上の前記複数のプロダクト・チップをテストまたは
バーンインするステップとを含む、方法。 （１５）プロダクト・ウエハ上の集積回路プロダクト・
チップをバーンインする方法であって、 ａ）前記プロダクト・ウエハ上の前記プロダクト・チッ
プのパッドを、テスト・ヘッドに接触させるステップで
あって、前記テスト・ヘッドが、プローブが実装される
プローブ側と、テスタ・チップが実装されるテスタ・チ
ップ側とを有し、前記テスタ・チップが前記プローブに
電気的に接続されるものにおいて、前記プロダクト・ウ
エハ上の前記集積回路プロダクト・チップが約１４０℃
の温度の間に、前記プローブが前記プロダクト・チップ
に接触し、前記プロダクト・チップが前記約１４０℃の
温度の間に、前記テスト・ヘッドが前記テスタ・チップ
を１００℃以下の温度に保つように構成され、 ｂ）電源から前記テスト・ヘッドを通じて、前記プロダ
クト・チップのパワー・パッドにパワーを供給するステ
ップと、 ｃ）前記テスト・ヘッドを通じて、前記プロダクト・ウ
エハ上の前記複数のプロダクト・チップをバーンインす
るステップとを含む、方法。 （１６）所与の直径を有する半導体ウエハをテストする
テスト構造であって、前記ウエハ直径よりも大きなチャ
ック寸法を有するチャックと、前記ウエハ直径よりも大
きなテスト・ヘッド寸法を有するテスト・ヘッドと、前
記ウエハを前記チャックにクランプする手段と、前記チ
ャックと前記テスト・ヘッドとの間の真空を密封するシ
ールとを含む、構造。 （１７）半導体ウエハをテストするためのテスタであっ
て、前記ウエハ上の複数のチップに同時に接触し、テス
トするプローブを有するテスト・ヘッドを含み、被テス
ト・チップ間の前記チップがテストされないようなパタ
ーンに前記プローブが配列される、テスタ。 （１８）前記パターンが複数のストライプを含む、前記
（１７）記載のテスタ。 （１９）前記ストライプが三日月状である、前記（１
８）記載のテスタ。 （２０）ステップ送りがもっぱら一方向となるように、
前記プローブが配列される、前記（１７）記載のテス
タ。 （２１）半導体ウエハをテストするためのテスタであっ
て、プローブの複数のセットを含み、各プローブ・セッ
トが前記ウエハ上の１チップをテストし、前記プローブ
・セットが三日月状パターンに配列される、テスタ。 （２２）前記プローブ・セットが複数の三日月状パター
ンに配列される、前記（２１）記載のテスタ。 （２３）前記プローブ・セットが異なる凸状を有する三
日月状パターンに配列される、前記（２２）記載のテス
タ。 （２４）前記プローブ・セットが反対方向を向く三日月
状パターンに配列される、前記（２２）記載のテスタ。 （２５）前記ウエハがチップの行を有し、第１のチップ
が前記ウエハのエッジに隣接するあらゆる行内に存在
し、前記三日月状パターンがあらゆる行内の前記第１の
チップを含む、前記（２１）記載のテスタ。

【図面の簡単な説明】

【図１】テストのために位置決めされた本発明のテスト
・ヘッド及びウエハの拡大斜視図である。

【図２】図１に示されるテスト・ヘッドのパーツの断面
図である。

【図３】配列を表す厚膜バイアのプロダクト特有でない
レイアウトを含む領域を示す、専用ボードのベースの底
面の平面図であり、Ｘ及びＹのピッチは等しい。

【図４】専用ボードのエッジ付近の１つのタイルのエッ
ジ部分を示す、図３の厚膜バイアのレイアウトの拡大図
である。

【図５】４つのタイルの交差領域を示す、図４の厚膜バ
イアのレイアウトの拡大図である。

【図６】プロダクト・ウエハ上のプロダクト・チップの
アレイとの接触のための、専用のウエハ・コンタクト・
プローブとパッドとの専用の薄膜配線を示す、専用ボー
ドの底面の平面図である。

【図７】４つのタイルの交差領域を示す、図６の専用の
薄膜配線の拡大図である。

【図８】特定のプロダクト・ウエハ用に適合化されたプ
ローブ・コンタクト・パッド及びウエハ・コンタクト・
プローブの構成を示す、専用ボードの底面の平面図であ
る。

【図９】４つのタイルの交差領域を示す、図８のプロー
ブ・コンタクト・パッド及びウエハ・コンタクト・プロ
ーブの拡大図である。

【図１０】図５の厚膜、図７の専用の薄膜配線及び図９
のプローブ・コンタクト・パッド及びプローブのオーバ
レイであり、バイアからプローブへの専用の接続を示す
図である。

【図１１】ボード間接続用のコンタクトのアレイ及びデ
カップリング・コンデンサを示す、専用ボードの上面の
平面図である。

【図１２】ボード間接続用のコンタクトのアレイ及びパ
ワー・バス・タブを示す、キャリア・ボードの底面の平
面図である。

【図１３】テスタ・チップのアレイ、各テスタ・チップ
周辺のデカップリング・コンデンサ、パワー・バス・タ
ブ、及びキャリア・ボードへのＩ／Ｏ接続用のピンを示
す、キャリア・ボードの上面の平面図である。

【図１４】キャリア・ボードが標準のＰＣボード材料か
ら成り、ドータ・カードを分布された、本発明の代替実
施例のテスト・ヘッドの拡大斜視図である。

【図１５】ボード間接続用に使用されるピンの正面図で
ある。

【図１６】ボード間接続用に使用されるピンの別の側面
図である。

【図１７】図１５乃至図１６のピンのための相互接続ハ
ウジングの平面図である。

【図１８】プロダクト・チップの交互の行をテストする
ために分布された、本発明のテスト・ヘッドによるプロ
ダクト・ウエハのテストを示す図である。

【図１９】プロダクト・チップの交互の行をテストする
ために分布された、本発明のテスト・ヘッドによるプロ
ダクト・ウエハのテストを示す図である。

【図２０】気圧の増大により、真空チャックが保持する
プロダクト・ウエハをテスト・ヘッドに接続する、プロ
ダクト・ウエハと本発明のテスト・ヘッドとの接触を示
す図である。

【図２１】気圧の増大により、真空チャックが保持する
プロダクト・ウエハをテスト・ヘッドに接続する、プロ
ダクト・ウエハと本発明のテスト・ヘッドとの接触を示
す図である。

【図２２】図２０乃至図２１において、気圧の増大によ
り、真空チャックが保持するプロダクト・ウエハをテス
ト・ヘッドに接続し、別途プロダクト・ウエハとチャッ
クとの真空接続を提供するとき、プロダクト・ウエハの
ステップ送りによりテスト・ヘッドをプロダクト・ウエ
ハと接触させる図である。

【図２３】図２０乃至図２１において、気圧の増大によ
り、真空チャックが保持するプロダクト・ウエハをテス
ト・ヘッドに接続し、別途プロダクト・ウエハとチャッ
クとの真空接続を提供するとき、プロダクト・ウエハの
ステップ送りによりテスト・ヘッドをプロダクト・ウエ
ハと接触させる図である。

【図２４】プローブが三日月状のストライプに配列され
る場合の、プローブとプロダクト・ウエハとの接触を示
す図である。

【図２５】プローブが直線状のストライプに配列される
場合の、プローブとプロダクト・ウエハとの接触を示す
図である。

【符号の説明】

２０、２０' テスト・ヘッド ２２ 専用ボード ２４、２４' キャリア・ボード ２６ プロダクト・ウエハ ２８ テスタ・チップ ２８' ドータ・カード ３０ プロダクト・チップ ３０ａ、３０ｂ プロダクト・チップのコンタクト列 ４０ ベース ４２ 薄膜層（薄膜配線レベル） ４４ ウエハ・コンタクト・プローブ ４８ バイア ５０ ベース底面 ５２ 配線パターン ５４ プローブ・コンタクト・パッド ６０、７０ タイル ６２ａ、６２ｂ コンタクト・パッド ６３ 専用ボード上面 ６４、７４ デカップリング・コンデンサ ６５ キャリア・ボード底面 ７０ キャリア・ボード上面 ７２ 信号ピン ７５ パワー・タブ ７６ 相互接続ピン ７８ 相互接続ハウジング ８０ フレーム ８２ 曲率半径 ８４ スロット ８６ 真空チャック ８８ 真空溝 ９０ ウエハ抑え真空ポート ９２ Ｏリング・シール ９４ プローブ・システム真空ポート ９６ Ｘ−Ｙ−Ｚ−θステッパ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・ダブリュ・バチェルダー アメリカ合衆国05488、バーモント州スワ ントン、グランド・アベニュー 118 (72)発明者 デニス・アール・バリンジャー アメリカ合衆国12589、ニューヨーク州ウ ォーキル、ニュー・ハーレイ・ロード 478 (72)発明者 デニス・アール・コンチ アメリカ合衆国05452、バーモント州エセ ックス・ジャンクション、ロツンダ・アベ ニュー 11 (72)発明者 ジェームス・エム・クラフツ アメリカ合衆国05674、バーモント州ウォ ーレン、プランクトン・ロード（番地な し) (72)発明者 デビッド・エル・ガーデル アメリカ合衆国05454、バーモント州フェ アファックス、リチャーズ・ロード 51 (72)発明者 マーク・アール・ラフォース アメリカ合衆国05452、バーモント州エセ ックス・ジャンクション、ブルースター ン・ロード １ (72)発明者 チャールズ・エイチ・ペリー アメリカ合衆国12603、ニューヨーク州ポ キプシ、スパイ・ヒル・ロード 14 (72)発明者 ドクター・ロジャー・アール・スクミッド アメリカ合衆国12601、ニューヨーク州ポ キプシ、ルッカーマン・アベニュー 44 (72)発明者 ジョセフ・ジェイ・バン・ホーン アメリカ合衆国05489、バーモント州アン ダーヒル、ベアタウン・ロード 51 (72)発明者 ウェイド・エイチ・ホワイト アメリカ合衆国12538、ニューヨーク州ハ イド・パーク、リスター・ドライブ ６

Claims (25)

【特許請求の範囲】
1. 【請求項１】プロダクト・ウエハ上の少なくとも１つの
   ダイに接触するためのプローブを有するプローブ側と、
   第２のボードとの電気接続のために適応化される接続側
   とを有する第１のボードと、 前記第１のボードの前記接続側との電気接続のためのコ
   ンタクトを有するコンタクト側と、前記ダイにパワーを
   分配するための、または前記ダイをテストするためのテ
   スタ・チップを有するテスタ・チップ側とを有する第２
   のボードとを含む、テスト・ヘッド。
2. 【請求項２】前記第１のボードが、前記プロダクト・ウ
   エハの熱膨張率にマッチングする熱膨張率を有する材料
   を含む、請求項１記載のテスト・ヘッド。
3. 【請求項３】前記第２のボードが、前記プロダクト・ウ
   エハの熱膨張率にマッチングする熱膨張率を有する材料
   を含む、請求項１記載のテスト・ヘッド。
4. 【請求項４】前記第１のボードが、前記プロダクト・ウ
   エハの熱膨張率にマッチングする熱膨張率を有する材料
   を含み、前記第１のボードが、前記ダイに接触するよう
   に当該ボードを専用化するベース及び薄膜層を含み、前
   記テスト・ヘッドが前記第１のボードと前記第２のボー
   ド間にインターポーザを含み、前記インターポーザがフ
   レーム内に設けられるハウジングを含む、請求項１記載
   のテスト・ヘッド。
5. 【請求項５】前記第１及び第２のボード間に熱抵抗を含
   む、請求項１記載のテスト・ヘッド。
6. 【請求項６】前記熱抵抗が前記第１及び第２のボード間
   の空間を含み、空気が前記熱抵抗を提供する、請求項５
   記載のテスト・ヘッド。
7. 【請求項７】前記熱抵抗が前記第１及び第２のボード間
   の耐熱材料を含む、請求項５記載のテスト・ヘッド。
8. 【請求項８】前記耐熱材料が前記第１及び第２のボード
   間のインターポーザを含む、請求項７記載のテスト・ヘ
   ッド。
9. 【請求項９】前記熱抵抗が前記第１及び第２のボード間
   の空気または真空を含む、請求項５記載のテスト・ボー
   ド。
10. 【請求項１０】前記第１のボードと前記第２のボード間
    にデカップリング・コンデンサを含む、請求項１記載の
    テスト・ヘッド。
11. 【請求項１１】前記第１のボード上に複数のパワー・パ
    ッドを含み、前記デカップリング・コンデンサが各前記
    パワー・パッド上に提供される、請求項１０記載のテス
    ト・ヘッド。
12. 【請求項１２】プロダクト・ウエハ上の集積回路プロダ
    クト・チップをバーンイン可能な装置であって、 プローブが実装されるプローブ側と、テスタ・チップが
    実装されるテスタ・チップ側とを有するテスト・ヘッド
    を含み、前記テスタ・チップが前記プローブに電気的に
    接続され、前記プロダクト・ウエハ上の前記集積回路プ
    ロダクト・チップが約１４０℃の温度の間に、前記プロ
    ーブが前記プロダクト・チップに接触し、 前記プロダクト・チップが前記約１４０℃の温度の間
    に、前記テスト・ヘッドが前記テスタ・チップを１００
    ℃以下の温度に保つように構成される、装置。
13. 【請求項１３】前記テスト・ヘッドが、 前記プローブ側と、第２のボードとの電気接続のために
    適応化される接続側とを有する第１のボードと、 前記第１のボードの前記接続側との電気接続のためのコ
    ンタクトを有するコンタクト側と、前記テスタ・チップ
    側とを有する第２のボードとを含む、請求項１２記載の
    装置。
14. 【請求項１４】プロダクト・ウエハ上の複数の集積回路
    プロダクト・チップをテストまたはバーンインする方法
    であって、前記プロダクト・チップが信号入出力パッ
    ド、グラウンド・パッド、及びパワー・パッドを有する
    ものにおいて、 ａ）前記プロダクト・ウエハ上の前記複数のプロダクト
    ・チップのパッドを、同時にテスト・ヘッドに接触させ
    るステップであって、前記テスト・ヘッドが、前記プロ
    ダクト・ウエハ上の少なくとも１つのダイに接触するた
    めのプローブを有するプローブ側と、第２のボードとの
    電気接続のために適応化される接続側とを有する第１の
    ボードと、前記第１のボードの前記接続側との電気接続
    のためのコンタクトを有するコンタクト側と、前記プロ
    ダクト・チップにパワーを分配するための、または前記
    プロダクト・チップをテストするためのテスタ・チップ
    を有するテスタ・チップ側とを有する第２のボードとを
    含み、 ｂ）電源から前記テスト・ヘッドを通じて、前記プロダ
    クト・チップの前記パワー・パッドにパワーを供給する
    ステップと、 ｃ）前記テスト・ヘッドを通じて、前記プロダクト・ウ
    エハ上の前記複数のプロダクト・チップをテストまたは
    バーンインするステップとを含む、方法。
15. 【請求項１５】プロダクト・ウエハ上の集積回路プロダ
    クト・チップをバーンインする方法であって、 ａ）前記プロダクト・ウエハ上の前記プロダクト・チッ
    プのパッドを、テスト・ヘッドに接触させるステップで
    あって、前記テスト・ヘッドが、プローブが実装される
    プローブ側と、テスタ・チップが実装されるテスタ・チ
    ップ側とを有し、前記テスタ・チップが前記プローブに
    電気的に接続されるものにおいて、前記プロダクト・ウ
    エハ上の前記集積回路プロダクト・チップが約１４０℃
    の温度の間に、前記プローブが前記プロダクト・チップ
    に接触し、前記プロダクト・チップが前記約１４０℃の
    温度の間に、前記テスト・ヘッドが前記テスタ・チップ
    を１００℃以下の温度に保つように構成され、 ｂ）電源から前記テスト・ヘッドを通じて、前記プロダ
    クト・チップのパワー・パッドにパワーを供給するステ
    ップと、 ｃ）前記テスト・ヘッドを通じて、前記プロダクト・ウ
    エハ上の前記複数のプロダクト・チップをバーンインす
    るステップとを含む、方法。
16. 【請求項１６】所与の直径を有する半導体ウエハをテス
    トするテスト構造であって、 前記ウエハ直径よりも大きなチャック寸法を有するチャ
    ックと、 前記ウエハ直径よりも大きなテスト・ヘッド寸法を有す
    るテスト・ヘッドと、 前記ウエハを前記チャックにクランプする手段と、 前記チャックと前記テスト・ヘッドとの間の真空を密封
    するシールとを含む、構造。
17. 【請求項１７】半導体ウエハをテストするためのテスタ
    であって、前記ウエハ上の複数のチップに同時に接触
    し、テストするプローブを有するテスト・ヘッドを含
    み、被テスト・チップ間の前記チップがテストされない
    ようなパターンに前記プローブが配列される、テスタ。
18. 【請求項１８】前記パターンが複数のストライプを含
    む、請求項１７記載のテスタ。
19. 【請求項１９】前記ストライプが三日月状である、請求
    項１８記載のテスタ。
20. 【請求項２０】ステップ送りがもっぱら一方向となるよ
    うに、前記プローブが配列される、請求項１７記載のテ
    スタ。
21. 【請求項２１】半導体ウエハをテストするためのテスタ
    であって、プローブの複数のセットを含み、各プローブ
    ・セットが前記ウエハ上の１チップをテストし、前記プ
    ローブ・セットが三日月状パターンに配列される、テス
    タ。
22. 【請求項２２】前記プローブ・セットが複数の三日月状
    パターンに配列される、請求項２１記載のテスタ。
23. 【請求項２３】前記プローブ・セットが異なる凸状を有
    する三日月状パターンに配列される、請求項２２記載の
    テスタ。
24. 【請求項２４】前記プローブ・セットが反対方向を向く
    三日月状パターンに配列される、請求項２２記載のテス
    タ。
25. 【請求項２５】前記ウエハがチップの行を有し、第１の
    チップが前記ウエハのエッジに隣接するあらゆる行内に
    存在し、前記三日月状パターンがあらゆる行内の前記第
    １のチップを含む、請求項２１記載のテスタ。