WO2009131100A1 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
WO2009131100A1
WO2009131100A1 PCT/JP2009/057868 JP2009057868W WO2009131100A1 WO 2009131100 A1 WO2009131100 A1 WO 2009131100A1 JP 2009057868 W JP2009057868 W JP 2009057868W WO 2009131100 A1 WO2009131100 A1 WO 2009131100A1
Authority
WO
WIPO (PCT)
Prior art keywords
probe
partial region
wafer
region
dies
Prior art date
Application number
PCT/JP2009/057868
Other languages
English (en)
French (fr)
Inventor
佳男 山田
浩志 中山
毅 井沼
崇 赤尾
哲 荘司
Original Assignee
日本発條株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本発條株式会社 filed Critical 日本発條株式会社
Priority to JP2010509175A priority Critical patent/JP5406180B2/ja
Publication of WO2009131100A1 publication Critical patent/WO2009131100A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Definitions

  • the present invention relates to a probe card for electrically connecting a wafer to be inspected and a circuit structure for generating a signal for inspection.
  • a continuity test may be performed by contacting a probe having conductivity at the wafer level before dicing to detect defective products.
  • a probe card that accommodates a large number of probes is used to transmit an inspection signal generated and output by the inspection apparatus to the wafer. Since hundreds to tens of thousands of dies are formed on the wafer, it takes a considerable time to test one wafer. For this reason, conventionally, various methods for efficiently performing an inspection using a probe card have been disclosed (see, for example, Patent Documents 1 and 2).
  • the probe arrangement does not correspond to the shape of a circular wafer, so that when the probe is brought into contact with the electrode on the die while moving the wafer, the probe is placed on the edge of the wafer. There was a chance to win. When such an edge contact occurs, the tip of the probe that hits the edge of the wafer may be damaged, resulting in downtime for replacing the probe and cost for repair. There was a problem.
  • the present invention has been made in view of the above, and can prevent edge contact during inspection, reduce downtime caused by probe breakage, and reduce repair costs.
  • An object of the present invention is to provide a probe card that can be used.
  • a probe card includes a wafer in which a plurality of dies having the same shape are regularly arranged, and a circuit structure for generating a signal to be output to the wafer.
  • a probe card that holds a conductive probe that electrically connects the probe head, and includes a probe head provided with a plurality of probe accommodating regions that accommodate a group of the probes corresponding to the arrangement pattern of the electrodes of the die,
  • the probe head includes a first partial region including the probe accommodating region arranged in correspondence with a substantially half circumference arrangement pattern among the die arrangement patterns located on the outermost circumference side, and the die located on the outermost circumference side.
  • the two probe receiving areas adjacent along the direction orthogonal to the plane are separated by a distance equal to or less than a difference between the distance between the dies and the distance between the areas. It is characterized by that.
  • the plurality of dies each have a rectangular surface
  • the long sides of each of the dies are stacked in a matrix
  • the plane is the die. It is characterized by being parallel to the long side direction.
  • the first partial region in which the probe receiving regions are arranged correspondingly to the arrangement pattern for approximately a half circumference among the arrangement patterns of the die located on the outermost periphery side A second partial area in which probe accommodating areas are arranged corresponding to the arrangement pattern of the remaining substantially half circumference that does not correspond to the first partial area of the arrangement pattern of the die located on the outer peripheral side, and the first and first The two partial regions are arranged at substantially symmetrical positions with respect to one plane orthogonal to the surface of the probe head, and are along the direction orthogonal to the plane of the inter-region distance between the first partial region and the second partial region.
  • FIG. 1 is an exploded perspective view showing a configuration of a probe card according to an embodiment of the present invention.
  • FIG. 2 is a partial cross-sectional view showing the configuration of the probe accommodated in the probe head.
  • FIG. 3 is a diagram showing an outline of a probe arrangement pattern in the probe head.
  • FIG. 4 is a diagram showing an outline of the inspection using the probe card according to the embodiment of the present invention.
  • FIG. 5 is a diagram illustrating a probe contact position (first time) during wafer inspection.
  • FIG. 6 is a diagram showing a probe contact position (second time) during wafer inspection.
  • FIG. 7 is a diagram showing a probe contact position (seventh time) during wafer inspection.
  • FIG. 1 is an exploded perspective view showing a configuration of a probe card according to an embodiment of the present invention.
  • the probe card 1 shown in the figure includes a plurality of conductive probes that electrically connect a wafer to be inspected using a plurality of probes and an inspection apparatus having a circuit structure that generates an inspection signal. It is a device that holds according to a pattern.
  • the probe card 1 is formed by using a wiring board 11 provided with a wiring layer for electrical connection with an inspection device on an insulating member having a thin disk shape, and a highly rigid material.
  • a reinforcing member 12 that is attached to the surface of the wiring board 11 and reinforces the wiring board 11, a thin plate-like interposer 13 that relays wiring from the wiring board 11, and a wiring layer that changes the interval of wiring relayed by the interposer 13 are provided.
  • the wiring board 11 and the reinforcing member 12, the wiring board 11 and the holding member 16, and the holding member 16 and the leaf spring 17 are fastened by screw members (not shown).
  • FIG. 2 is a partial cross-sectional view showing the configuration of the probe head 15 and the configuration of the probe 2 accommodated in the probe head 15.
  • the probe 2 protrudes in a direction opposite to the first plunger 21 that contacts the electrode pad 141 of the space transformer 14, the second plunger 22 that contacts the electrode pad 101 of the wafer 100, and the first plunger 21.
  • a coil spring 23 that connects the second plunger 22 in an axially extendable manner.
  • the first plunger 21 has a distal end portion 21a having a sharp end projecting in the distal direction, a boss portion 21b provided on the proximal end side of the distal end portion 21a and having a diameter smaller than the diameter of the distal end portion 21a, and a boss portion 21b.
  • the shaft portion 21c extends in a columnar shape from the end surface on the opposite side to the end surface in contact with the tip portion 21a, and has a diameter smaller than the diameter of the boss portion 21b.
  • the second plunger 22 has a distal end portion 22a having a sharp end projecting in the distal direction, a flange portion 22b provided on the proximal end side of the distal end portion 22a and having a diameter larger than the diameter of the distal end portion 22a, and a flange portion 22b.
  • the boss portion 22c protrudes in a columnar shape from the end surface opposite to the end surface in contact with the tip portion 22a, and has a diameter smaller than the diameter of the flange portion 22b.
  • the 1st plunger 21 side is the rough winding part 23a, while the 2nd plunger 22 side is the contact
  • the end of the coarsely wound portion 23 a is press-fitted into the boss portion 21 b of the first plunger 21, and the end of the tightly wound portion 23 b is press-fitted into the boss portion 22 c of the second plunger 22.
  • the probe 2 having the above configuration is accommodated in a through hole 150 that penetrates the probe head 15 in the plate thickness direction.
  • the through-hole 150 has a diameter larger than the maximum diameter of the first plunger 21, and has a large-diameter portion 150a that accommodates the first plunger 21 and the same axis as the large-diameter portion 150a, and communicates with the large-diameter portion 150a.
  • a small-diameter portion 150b having a smaller diameter than the large-diameter portion 150a.
  • the diameter of the small diameter portion 150b is larger than the maximum diameter of the distal end portion 22a of the second plunger 22 and smaller than the diameter of the flange portion 22b. For this reason, the small diameter portion 150b prevents the second plunger 22 inserted from the opening of the large diameter portion 150a from coming off.
  • FIG. 3 is a diagram showing an arrangement pattern in the probe head 15 of the probe 2, and is a diagram showing the arrangement pattern when viewed from the direction of arrow A in FIG.
  • the arrangement pattern of the dies 102 viewed from the bottom surface side of the wafer 100 is indicated by a broken line.
  • the plurality of dies 102 have congruent rectangular surfaces, and are stacked in a matrix on the wafer 100 with their long sides parallel to each other.
  • the probe head 15 is provided with a plurality of probe accommodating regions 15 p made up of a group of probes 2 arranged corresponding to the arrangement pattern of the electrode pads 101 provided on the die 102 on the wafer 100. ing.
  • the probe accommodating region 15p has a shape (rectangular in FIG. 3) corresponding to the surface shape of the die 102 on the surface of the probe head 15.
  • the probe head 15 includes a first partial region 151 including a probe accommodating region 15p arranged corresponding to a substantially half circumference arrangement pattern of the arrangement pattern of the die 102 located on the outermost circumference side on the wafer 100, and the outermost circumference.
  • a third partial region 153 including a probe receiving region 15p disposed between the region 151 and the second partial region 152.
  • the plurality of probe accommodating regions 15p are arranged substantially symmetrically with respect to a plane P (perpendicular to the paper surface in FIG. 3) orthogonal to the surface of the probe head 15.
  • two adjacent probe receiving regions 15p along the direction orthogonal to the plane P are separated by a distance equal to or less than the difference DR between the inter-die distance D and the inter-region distance R. Yes.
  • the plurality of probe receiving regions 15p arranged to satisfy the above properties have an arrangement pattern like an onion skin on the surface of the probe head 15. Further, the area of the closed curved surface that passes through the plurality of probe accommodating regions 15p located on the outermost peripheral side on the surface of the probe head 15 is smaller than the total area of the dies 102 that the wafer 100 has.
  • FIG. 4 is a diagram schematically showing the internal configuration of the probe card 1 and the outline of the inspection of the wafer 100 using the probe card 1.
  • One end of the wiring w inside the probe card 1 is connected to the connector 18, while the other end of the wiring w is connected to the probe 2.
  • the probe card 1 is mounted on a prober 3 which is an inspection jig.
  • the prober 3 has a probe card holder 31 for placing and holding the bottom surface of the wiring board 11, and a holding jig 32 that is positioned above the probe card holder 31 and holds the probe card 1 downward and fixes it. .
  • the connector 18 of the probe card 1 attached to the prober 3 is connected to a connector 40 included in the connector seat 4 of the inspection device (not shown). Thereby, the electrical connection between the probe 2 and the inspection apparatus is established.
  • a zero insertion force (ZIF) type connector can be applied as the connectors 18 and 40.
  • the contact between the probe 2 and the wafer 100 is realized by moving the wafer chuck 5 on which the wafer 100 is placed up and down and left and right by the driving unit 6 and aligning it.
  • the tip height h of the probe 2 after the probe 2 strokes stroke amount ⁇ h.
  • it must be larger than the thickness d of the probe card holder 31 (h> d).
  • FIG. 5 is a view showing a position where the probe 2 contacts when the first inspection of the wafer 100 is performed, and is a view seen from the upper surface of the wafer 100.
  • the die 102 with which the probe receiving area 15p is touched down and the probe 2 contacts is shown as a contacted die 102c by shading.
  • the position of the wafer chuck 5 is adjusted so that the probe receiving area 15p included in the first partial area 151 is touched down on the outermost peripheral die 102 of the wafer 100, and all probes are The accommodation region 15p is touched down on any die 102 of the wafer 100.
  • the driving unit 6 lowers the wafer chuck 5 to separate the wafer 100 and the probe 2 from each other. Thereby, the first inspection is completed.
  • the drive unit 6 shifts the wafer chuck 5 by one die along the short direction of the die (corresponding to the left-right direction in FIG. 5), and then lifts the wafer chuck 5
  • the probe 2 is contacted, and the second inspection is performed. Also in the case of the second inspection, all the probe accommodating regions 15p are touched down to any die 102 of the wafer 100.
  • FIG. 6 is a diagram showing a position where the probe 2 contacts when performing the second inspection of the wafer 100, and the position of the contacted die 102c is indicated by shading similarly to FIG.
  • the subsequent processing is the same as the first inspection.
  • FIG. 7 is a diagram showing a position where the probe 2 contacts in the seventh inspection, and the position of the contacted die 102c is indicated by shading similarly to FIG.
  • the die 102 is not present at the position (denoted by x) where the probe receiving region 15p located at the uppermost position touches down, but the edge 100e of the wafer 100 is not included. Therefore, edge contact does not occur even in the seventh inspection.
  • the probe accommodating region 15p can be touched down on all the dies 102.
  • the probe receiving area 15p does not touch down the die 102 only in the one probe receiving area 15p described in the seventh inspection. Therefore, since the probe accommodating region 15p is not positioned above the edge 100e of the wafer 100 during the inspection, no edge contact occurs during the inspection. As a result, the downtime when the probe 2 is damaged by the edge contact can be reduced, and the cost for repair in that case can be reduced.
  • the moving direction of the wafer chuck 5 is along the short side direction (left and right direction in FIG. 5 and the like) of the surface of the die 102 having a rectangular shape, the moving amount of the wafer chuck 5 is small, and the inspection time is shortened. be able to.
  • the arrangement of the probes in the probe card according to the present invention is not limited to that described above, and it goes without saying that the arrangement changes according to the arrangement of the dies on the wafer.
  • the present invention can include various embodiments and the like not described herein.
  • the probe card according to the present invention is useful for the electrical property inspection of a wafer, and is particularly suitable when a plurality of contacts are required for one wafer.

Abstract

　検査時のエッジコンタクトを防止し、プローブの破損に伴って生じるダウンタイムを低減するとともに、修理にかかるコストを削減する。この目的のため、ダイに対応してプローブを収容するプローブ収容領域が複数設けられたプローブヘッドが、最も外周側のダイの配置パターンのうち略半周分の配置パターンに対応してプローブ収容領域が並んでいる第１部分領域、最も外周側のダイの配置パターンのうち第１部分領域と対応しない残りの略半周分の配置パターンに対応してプローブ収容領域が並んでいる第２部分領域、第１部分領域と第２部分領域との間に配置されたプローブ収容領域を含む第３部分領域を有し、複数のプローブ収容領域は、プローブヘッドの表面と直交する一つの平面に対して略対称に配置され、第１部分領域と第２部分領域との領域間距離のうち平面と直交する方向に沿った領域間距離の最大値は、二つのダイ同士のダイ間距離の最大値よりも小さいとする。

Description

プローブカード
　本発明は、検査対象であるウェハと検査用の信号を生成する回路構造との間を電気的に接続するプローブカードに関する。
　半導体の検査工程では、ダイシングする前のウェハレベルで導電性を有するプローブをコンタクトさせることによって導通検査を行い、不良品を検出することがある。ウェハレベルでテストを行う際には、検査装置が生成して出力する検査用の信号をウェハに伝えるために、多数のプローブを収容するプローブカードが用いられる。ウェハ上には数百～数万というダイが形成されているので、一つのウェハをテストするにはかなりの時間を要する。このため、従来より、プローブカードを用いた検査を効率よく行うための様々な方法が開示されている（例えば、特許文献１および２を参照）。
特開平７－２４９６６０号公報 特開２００３－２９７８８７号公報
　しかしながら、上述した従来のプローブカードの場合、プローブの配列が円形をなすウェハの形状に対応していないため、ウェハを移動させながらダイ上の電極にプローブをコンタクトさせる際にウェハのエッジにプローブが当たってしまうことがあった。このようなエッジコンタクトが生じると、ウェハのエッジに当たったプローブの先端が破損してしまうこともあり、プローブを交換するためのダウンタイムが発生するとともに、修理のためにコストがかかってしまうという問題があった。
　本発明は、上記に鑑みてなされたものであって、検査時のエッジコンタクトを防止することができ、プローブの破損に伴って生じるダウンタイムを低減するとともに、修理にかかるコストを削減することができるプローブカードを提供することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明に係るプローブカードは、互いに同じ形状をなす複数のダイが規則的に並んだウェハと該ウェハに出力する信号を生成する回路構造とを電気的に接続する導電性のプローブを保持するプローブカードであって、前記ダイの電極の配置パターンに対応する一群の前記プローブを収容するプローブ収容領域が複数設けられたプローブヘッドを備え、前記プローブヘッドは、最も外周側に位置する前記ダイの配置パターンのうち略半周分の配置パターンに対応して並んでいる前記プローブ収容領域を含む第１部分領域と、最も外周側に位置する前記ダイの配置パターンのうち前記第１部分領域と対応しない残りの略半周分の配置パターンに対応して並んでいる前記プローブ収容領域を含む第２部分領域と、前記第１部分領域と前記第２部分領域との間に配置された前記プローブ収容領域を含む第３部分領域と、を有し、前記複数のプローブ収容領域は、前記プローブヘッドの表面と直交する一つの平面に対して略対称に配置され、前記第１部分領域と前記第２部分領域との領域間距離のうち前記平面と直交する方向に沿った領域間距離の最大値は、前記ウェハが有する二つの前記ダイ同士のダイ間距離の最大値よりも小さいことを特徴とする。
　また、本発明に係るプローブカードは、上記発明において、前記平面と直交する方向に沿って隣り合う二つの前記プローブ収容領域は、前記ダイ間距離と前記領域間距離との差以下の間隔で離間していることを特徴とする。
　また、本発明に係るプローブカードは、上記発明において、前記複数のダイは長方形の表面をそれぞれ有し、互いの長辺同士が平行な状態でマトリックス状に集積しており、前記平面は前記ダイの長辺方向と平行であることを特徴とする。
　本発明に係るプローブカードによれば、プローブヘッドとして、最も外周側に位置するダイの配置パターンのうち略半周分の配置パターンに対応してプローブ収容領域が並んでいる第１部分領域と、最も外周側に位置するダイの配置パターンのうち第１部分領域と対応しない残りの略半周分の配置パターンに対応してプローブ収容領域が並んでいる第２部分領域とを有し、第１および第２部分領域は、プローブヘッドの表面と直交する一つの平面に対して略対称な位置に配置され、第１部分領域と第２部分領域との領域間距離のうち平面と直交する方向に沿った領域間距離の最大値は、ウェハが有する二つのダイ同士のダイ間距離の最大値よりも小さいこととしたので、検査時のエッジコンタクトを防止することができ、プローブの破損に伴って生じるダウンタイムを低減するとともに、修理にかかるコストを削減することができる。
図１は、本発明の一実施の形態に係るプローブカードの構成を示す分解斜視図である。 図２は、プローブヘッドが収容するプローブの構成を示す部分断面図である。 図３は、プローブヘッドにおけるプローブの配置パターンの概要を示す図である。 図４は、本発明の一実施の形態に係るプローブカードを用いた検査の概要を示す図である。 図５は、ウェハ検査時のプローブのコンタクト位置（第１回目）を示す図である。 図６は、ウェハ検査時のプローブのコンタクト位置（第２回目）を示す図である。 図７は、ウェハ検査時のプローブのコンタクト位置（第７回目）を示す図である。
　１　プローブカード
　２　プローブ
　３　プローバ
　４　コネクタ座
　５　ウェハチャック
　６　駆動部
　１１　配線基板
　１２　補強部材
　１３　インターポーザ
　１４　スペーストランスフォーマ
　１５　プローブヘッド
　１５ｐ　プローブ収容領域
　１６　保持部材
　１７　リーフスプリング
　１８、４０　コネクタ
　２１　第１プランジャ
　２１ａ、２２ａ　先端部
　２１ｂ、２２ｃ　ボス部
　２１ｃ　軸部
　２２　第２プランジャ
　２２ｂ　フランジ部
　２３　コイルバネ
　２３ａ　粗巻き部
　２３ｂ　密着巻き部
　３１　プローブカードホルダ
　３２　押さえ治具
　１００　ウェハ
　１００ｅ　エッジ
　１０１、１４１　電極パッド
　１０２　ダイ
　１０２ｃ　被コンタクトダイ
　１５０　貫通孔
　１５０ａ　大径部
　１５０ｂ　小径部
　１５１　第１部分領域
　１５２　第２部分領域
　１５３　第３部分領域
　ｗ　配線
　以下、添付図面を参照して本発明を実施するための最良の形態（以後、「実施の形態」と称する）を説明する。なお、図面は模式的なものであって、各部分の厚みと幅との関係、それぞれの部分の厚みの比率などは現実のものとは異なる場合もあることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれる場合があることは勿論である。
　図１は、本発明の一実施の形態に係るプローブカードの構成を示す分解斜視図である。同図に示すプローブカード１は、複数のプローブを用いて検査対象であるウェハと検査用の信号を生成する回路構造を備える検査装置とを電気的に接続する複数の導電性のプローブを所定のパターンにしたがって保持する装置である。
　プローブカード１は、薄い円盤状をなす絶縁性部材に検査装置との電気的な接続を図る配線層が設けられた配線基板１１と、剛性の高い材料を用いて形成され、配線基板１１の一方の面に装着されて配線基板１１を補強する補強部材１２と、配線基板１１からの配線を中継する薄板状のインターポーザ１３と、インターポーザ１３によって中継された配線の間隔を変更する配線層が設けられた薄板状のスペーストランスフォーマ１４と、配線基板１１よりも径が小さい円盤状をなしてスペーストランスフォーマ１４に積層され、絶縁性材料からなり、複数の導電性のプローブを保持するプローブヘッド１５と、配線基板１１に固着され、インターポーザ１３およびスペーストランスフォーマ１４を積層した状態で一括して保持する保持部材１６と、保持部材１６に固着されてプローブヘッド１５の端部を固定する円環状のリーフスプリング１７と、配線基板１１の中心に対して放射状に配設され、配線基板１１を外部の検査装置に接続する複数のコネクタ１８と、を備える。
　配線基板１１と補強部材１２との間、配線基板１１と保持部材１６との間、および保持部材１６とリーフスプリング１７との間は、図示しないネジ部材によってそれぞれ締結されている。
　図２は、プローブヘッド１５の構成と、プローブヘッド１５が収容するプローブ２の構成を示す部分断面図である。なお、図２では、図１と上下を逆転させている。プローブ２は、スペーストランスフォーマ１４の電極パッド１４１と接触する第１プランジャ２１と、第１プランジャ２１と相反する向きに突出し、ウェハ１００の電極パッド１０１と接触する第２プランジャ２２と、第１プランジャ２１と第２プランジャ２２とを軸線方向に伸縮自在に連結するコイルバネ２３とを備える。
　第１プランジャ２１は、先端方向に突出した先鋭端を有する先端部２１ａと、先端部２１ａの基端側に設けられ、先端部２１ａの径よりも小さい径を有するボス部２１ｂと、ボス部２１ｂの端面のうち先端部２１ａに接する端面と反対側の端面から円柱状に延在し、ボス部２１ｂの径よりも小さい径を有する軸部２１ｃとを有する。
　第２プランジャ２２は、先端方向に突出した先鋭端を有する先端部２２ａと、先端部２２ａの基端側に設けられ、先端部２２ａの径よりも大きい径を有するフランジ部２２ｂと、フランジ部２２ｂの端面のうち先端部２２ａに接する端面と反対側の端面面から円柱状に突出し、フランジ部２２ｂの径よりも小さい径を有するボス部２２ｃとを有する。
　コイルバネ２３は、第１プランジャ２１側が粗巻き部２３ａである一方、第２プランジャ２２側が密着巻き部２３ｂである。粗巻き部２３ａの端部は第１プランジャ２１のボス部２１ｂに圧入され、密着巻き部２３ｂの端部は第２プランジャ２２のボス部２２ｃに圧入されている。
　以上の構成を有するプローブ２は、プローブヘッド１５の板厚方向に貫通された貫通孔１５０に収容されている。貫通孔１５０は、第１プランジャ２１の最大径よりも大きい径を有し、第１プランジャ２１を収容する大径部１５０ａと、大径部１５０ａと同じ軸線を有して大径部１５０ａに連通し、大径部１５０ａよりも小さい径を有する小径部１５０ｂとを有する。小径部１５０ｂの径は第２プランジャ２２の先端部２２ａの最大径よりも大きく、かつフランジ部２２ｂの径よりも小さい。このため、小径部１５０ｂは、大径部１５０ａの開口部から挿入された第２プランジャ２２を抜け止めしている。
　図３は、プローブ２のプローブヘッド１５における配置パターンを示す図であり、図１の矢視Ａ方向から見たときの配置パターンを示す図である。図３では、ウェハ１００の底面側から見たダイ１０２の配列パターンを破線で示している。複数のダイ１０２は互いに合同な長方形の表面を有しており、ウェハ１００上で互いの長辺同士が平行な状態でマトリックス状に集積している。
　図３に示すように、プローブヘッド１５には、ウェハ１００上のダイ１０２に設けられた電極パッド１０１の配置パターンに対応して配置された一群のプローブ２からなるプローブ収容領域１５ｐが複数設けられている。プローブ収容領域１５ｐは、プローブヘッド１５の表面においてダイ１０２の表面形状に対応した形状（図３では長方形）を有している。
　以下、複数のプローブ収容領域１５ｐの配列についてより詳細に説明する。プローブヘッド１５は、ウェハ１００上で最も外周側に位置するダイ１０２の配置パターンのうち略半周分の配置パターンに対応して並んでいるプローブ収容領域１５ｐを含む第１部分領域１５１と、最も外周側に位置するダイ１０２の配置パターンのうち第１部分領域１５１と対応しない残りの略半周分の配置パターンに対応して並んでいるプローブ収容領域１５ｐを含む第２部分領域１５２と、第１部分領域１５１と第２部分領域１５２との間に配置されたプローブ収容領域１５ｐを含む第３部分領域１５３と、を有する。
　複数のプローブ収容領域１５ｐは、プローブヘッド１５の表面と直交する平面Ｐ（図３では紙面と直交）に対して略対称に配置されている。
　また、第１部分領域１５１と第２部分領域１５２との領域間距離のうち平面Ｐと直交する方向に沿った領域間距離の最大値Ｒは、任意の二つのダイ１０２のダイ間距離の最大値Ｄよりも小さい（Ｒ＜Ｄ）。図３に示す場合には、ダイ１０２の短辺の長さをｄとおくと、Ｄ－Ｒ＝６ｄが成り立っている。
　また、平面Ｐと直交する方向（図３の左右方向）に沿って隣り合う二つのプローブ収容領域１５ｐは、ダイ間距離Ｄと領域間距離Ｒとの差Ｄ－Ｒ以下の間隔で離間している。
　以上の性質を満たすように配置される複数のプローブ収容領域１５ｐは、プローブヘッド１５の表面上で玉ねぎの皮のような配置パターンを有している。また、プローブヘッド１５の表面上で最も外周側に位置する複数のプローブ収容領域１５ｐを通過する閉曲面の面積は、ウェハ１００が有するダイ１０２の総面積よりも小さい。
　図４は、プローブカード１の内部構成とプローブカード１を用いたウェハ１００の検査の概要を模式的に示す図である。プローブカード１の内部の配線ｗの一端はコネクタ１８に接続される一方、配線ｗの他端はプローブ２に接続されている。
　プローブカード１は、検査用治具であるプローバ３に装着される。プローバ３は、配線基板１１の底面を載置して保持するプローブカードホルダ３１と、プローブカードホルダ３１の上方に位置し、プローブカード１を下方へ押え付けて固定する押さえ治具３２とを有する。
　プローバ３に装着されたプローブカード１のコネクタ１８は、検査装置（図示せず）のコネクタ座４が有するコネクタ４０に接続される。これにより、プローブ２と検査装置との電気的な接続が確立される。コネクタ１８、４０として、例えばゼロインサーションフォース（ＺＩＦ）型のコネクタを適用することができる。
　プローブ２とウェハ１００とのコンタクトは、ウェハ１００を載置するウェハチャック５を駆動部６によって上下左右に動かして位置合わせをすることによって実現する。この際、ウェハ１００の電極パッド１０１とプローブ２の第２プランジャ２２の先端部２２ａが適確にコンタクトするためには、プローブ２がストローク（ストローク量Δｈ）した後のプローブ２の先端高さｈが、プローブカードホルダ３１の厚さｄよりも大きくなければならない（ｈ＞ｄ）。
　図５は、ウェハ１００の第１回目の検査を行う際にプローブ２がコンタクトする位置を示す図であり、ウェハ１００の上面から見た図である。図５では、プローブ収容領域１５ｐがタッチダウンしてプローブ２がコンタクトするダイ１０２を被コンタクトダイ１０２ｃとして網掛けで表示している。図５に示す第１回目の検査では、ウェハ１００の最外周のダイ１０２に第１部分領域１５１に含まれるプローブ収容領域１５ｐがタッチダウンするようにウェハチャック５の位置が調整され、全てのプローブ収容領域１５ｐがウェハ１００のいずれかのダイ１０２にタッチダウンしている。この状態で検査装置が検査用の信号を出力して検査を行った後、駆動部６はウェハチャック５を下降させてウェハ１００とプローブ２とを離間させる。これにより、第１回目の検査が終了する。
　第１回目の検査が終了した後、駆動部６はウェハチャック５をダイの短手方向（図５の左右方向に対応）に沿ってダイ１個分だけシフトさせた後、ウェハチャック５を上昇させ、プローブ２をコンタクトさせ、第２回目の検査を行う。この第２回目の検査の場合も、全てのプローブ収容領域１５ｐがウェハ１００のいずれかのダイ１０２にタッチダウンしている。図６は、第２回目のウェハ１００の検査を行う際にプローブ２がコンタクトする位置を示す図であり、図５と同様に、被コンタクトダイ１０２ｃの位置を網掛けで表示している。この後の処理は、第１回目の検査と同様である。
　プローブ収容領域１５ｐがタッチダウンする領域をシフトさせながら検査を繰り返し行うと、第７回目の検査の時に第２部分領域１５２がウェハ１００の最外周のダイ１０２とコンタクトする。図７は、第７回目の検査の際にプローブ２がコンタクトする位置を示す図であり、図５と同様に、被コンタクトダイ１０２ｃの位置を網掛けで表示している。図７で最も上方に位置するプローブ収容領域１５ｐがタッチダウンする位置（×で記載）にはダイ１０２が存在していないが、ウェハ１００のエッジ１００ｅも含まれていない。したがって、第７回目の検査でもエッジコンタクトが生じることはない。
　このようにして検査を７回繰り返し行うことにより、全てのダイ１０２にプローブ収容領域１５ｐをタッチダウンさせることができる。この検査の過程において、プローブ収容領域１５ｐがダイ１０２にタッチダウンしないのは、第７回目の検査の際に説明した一つのプローブ収容領域１５ｐのみである。したがって、検査中にプローブ収容領域１５ｐがウェハ１００のエッジ１００ｅの上方に位置することはないので、検査中にエッジコンタクトが発生することがない。この結果、プローブ２がエッジコンタクトによって破損した場合のダウンタイムを低減することができるとともに、その場合の修理にかかるコストを削減することができる。
　また、ウェハチャック５の移動方向が長方形をなすダイ１０２の表面の短辺方向（図５等の左右方向）に沿っているため、ウェハチャック５の移動量が少なくて済み、検査時間を短縮することができる。
　なお、本発明に係るプローブカードにおけるプローブの配列は上述したものに限られるわけではなく、ウェハ上のダイの配列に応じて変化することはいうまでもない。このように、本発明は、ここでは記載していない様々な実施の形態等を含みうるものである。
　以上のように、本発明に係るプローブカードは、ウェハの電気特性検査に有用であり、特に１枚のウェハに対して複数回のコンタクトが必要な場合に好適である。

Claims (3)

  1. 　互いに同じ形状をなす複数のダイが規則的に並んだウェハと該ウェハに出力する信号を生成する回路構造とを電気的に接続する導電性のプローブを保持するプローブカードであって、
    　前記ダイの電極の配置パターンに対応する一群の前記プローブを収容するプローブ収容領域が複数設けられたプローブヘッドを備え、
    　前記プローブヘッドは、
    　最も外周側に位置する前記ダイの配置パターンのうち略半周分の配置パターンに対応して並んでいる前記プローブ収容領域を含む第１部分領域と、
    　最も外周側に位置する前記ダイの配置パターンのうち前記第１部分領域と対応しない残りの略半周分の配置パターンに対応して並んでいる前記プローブ収容領域を含む第２部分領域と、
    　前記第１部分領域と前記第２部分領域との間に配置された前記プローブ収容領域を含む第３部分領域と、
    　を有し、
    　前記複数のプローブ収容領域は、前記プローブヘッドの表面と直交する一つの平面に対して略対称に配置され、
    　前記第１部分領域と前記第２部分領域との領域間距離のうち前記平面と直交する方向に沿った領域間距離の最大値は、前記ウェハが有する二つの前記ダイ同士のダイ間距離の最大値よりも小さいことを特徴とするプローブカード。
  2. 　前記平面と直交する方向に沿って隣り合う二つの前記プローブ収容領域は、前記ダイ間距離と前記領域間距離との差以下の間隔で離間していることを特徴とする請求項１記載のプローブカード。
  3. 　前記複数のダイは長方形の表面をそれぞれ有し、互いの長辺同士が平行な状態でマトリックス状に集積しており、
    　前記平面は前記ダイの長辺方向と平行であることを特徴とする請求項１または２記載のプローブカード。
PCT/JP2009/057868 2008-04-21 2009-04-20 プローブカード WO2009131100A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010509175A JP5406180B2 (ja) 2008-04-21 2009-04-20 プローブカード

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008110554 2008-04-21
JP2008-110554 2008-04-21

Publications (1)

Publication Number Publication Date
WO2009131100A1 true WO2009131100A1 (ja) 2009-10-29

Family

ID=41216832

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/057868 WO2009131100A1 (ja) 2008-04-21 2009-04-20 プローブカード

Country Status (2)

Country Link
JP (1) JP5406180B2 (ja)
WO (1) WO2009131100A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014119340A (ja) * 2012-12-17 2014-06-30 Micronics Japan Co Ltd プローブカード、検査装置、及び検査方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251383A (ja) * 1997-12-29 1999-09-17 Internatl Business Mach Corp <Ibm> テスト・ヘッド
JP2007250691A (ja) * 2006-03-14 2007-09-27 Elpida Memory Inc プローブカード、プローブカードの設計方法及びテスト方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361434B2 (ja) * 1996-09-20 2003-01-07 東京エレクトロン株式会社 最適プロ−ビングモ−ド設定方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251383A (ja) * 1997-12-29 1999-09-17 Internatl Business Mach Corp <Ibm> テスト・ヘッド
JP2007250691A (ja) * 2006-03-14 2007-09-27 Elpida Memory Inc プローブカード、プローブカードの設計方法及びテスト方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014119340A (ja) * 2012-12-17 2014-06-30 Micronics Japan Co Ltd プローブカード、検査装置、及び検査方法
TWI484192B (zh) * 2012-12-17 2015-05-11 Nihon Micronics Kk Probe card, inspection device and inspection method

Also Published As

Publication number Publication date
JP5406180B2 (ja) 2014-02-05
JPWO2009131100A1 (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
KR100945519B1 (ko) 프로브 카드
JP4979214B2 (ja) プローブカード
JP4842640B2 (ja) プローブカードおよび検査方法
JP2007155507A (ja) プローブカード
JP6367249B2 (ja) プローブユニット
JP2019200143A (ja) プローブ、検査治具、検査装置、及びプローブの製造方法
JP5123142B2 (ja) プレスフィット端子の挿入装置およびその方法と，プレスフィット端子と基板との結合品の製造方法
WO2013018809A1 (ja) プローブユニット
JP2012093375A (ja) 接触子組立体を用いたｌｓｉチップ検査装置
JP2013024684A (ja) 検査治具および検査装置
JP5406180B2 (ja) プローブカード
JP2012078297A (ja) ワイヤープローブ用治具並びにこれを用いた検査装置並びに検査方法
JP2008170255A (ja) 基板検査装置、基板検査治具及びその製造方法
JP4209696B2 (ja) 電気的接続装置
US11768226B2 (en) Inspection jig and inspection apparatus
KR101257226B1 (ko) 필름형 테스트 프로브 장치
JP2010043957A (ja) プローブカード
KR20230033640A (ko) 검사 지그 및 검사 장치
JP5651333B2 (ja) プローブユニット
JP2010043868A (ja) 電気検査ジグおよび電気検査装置
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
KR20060104366A (ko) 반도체 웨이퍼 검사기의 프로브 장치
KR101363368B1 (ko) 인쇄회로기판 검사장치
JP2010091314A (ja) 基板検査治具及び検査用プローブ
JP5077736B2 (ja) 接触子組立体及びこれを用いたｌｓｉチップ検査装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09734260

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010509175

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09734260

Country of ref document: EP

Kind code of ref document: A1