JP2014119340A - プローブカード、検査装置、及び検査方法 - Google Patents

プローブカード、検査装置、及び検査方法 Download PDF

Info

Publication number
JP2014119340A
JP2014119340A JP2012274412A JP2012274412A JP2014119340A JP 2014119340 A JP2014119340 A JP 2014119340A JP 2012274412 A JP2012274412 A JP 2012274412A JP 2012274412 A JP2012274412 A JP 2012274412A JP 2014119340 A JP2014119340 A JP 2014119340A
Authority
JP
Japan
Prior art keywords
probe
wafer
contact
group
probe group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012274412A
Other languages
English (en)
Other versions
JP6195709B2 (ja
Inventor
Satoshi Narita
聡 成田
Toshio Narita
寿男 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2012274412A priority Critical patent/JP6195709B2/ja
Priority to KR1020130153967A priority patent/KR101559984B1/ko
Priority to TW102146186A priority patent/TWI484192B/zh
Publication of JP2014119340A publication Critical patent/JP2014119340A/ja
Application granted granted Critical
Publication of JP6195709B2 publication Critical patent/JP6195709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

【課題】効率よく検査することができるプローブカード、検査装置、及び検査方法を提供すること。
【解決手段】本発明にかかるプローブカードは、複数のデバイス125を有するウェハ12を検査するために、繰り返しタッチダウンを行うプローブカードであって、プローブ基板40と、プローブ基板40に配列された複数の接触子14aを有する第1のプローブ群141と、接触子14aよりも先端位置がプローブ基板40側にある複数の接触子14bを有し、プローブ基板40の平面視において第1のプローブ群141を挟むように離間して配置された第2のプローブ群142a、142bと、を備えたものである。
【選択図】図3

Description

本発明は、プローブカード、検査装置、及び検査方法に関する。
半導体デバイス等の検査には、プローブカードが用いられている(特許文献1)。例えば、プローブカードに設けられた複数のプローブが半導体デバイスの電極(パッド)に接触することで、テスターからの電源や信号等を半導体デバイスに供給することができる。
国際公開2007/017956号
このようなプローブカードを用いた検査では、テスターのチャンネル数に制限がある。したがって、テスターのチャンネル数の中で、最大同時測定できるDUT(Device Under Test)数でプローブカードを作成する。同時測定数が増えると検査時間を短縮することができる。例えば、テスターのチャンネル数が2048chで、1測定DUTあたりのチャネル数が16chの場合、128DUT(=2048/16)の同時測定が可能になる。しかしながら、プローブカードのレイアウトによっては、ウェハの外周部において、無効なDUTレイアウトが多くなり、測定効率が悪くなってしまうという問題点がある。
本発明は、上記の課題に鑑みてなされたものであり、効率良く検査することができるプローブカード、検査装置、及び検査方法を提供することを目的とする。
本発明の一態様に係るプローブカードは、複数のデバイスを有するウェハを検査するためのプローブカードであって、基板と、前記基板に配列された複数の第1のプローブを有する第1のプローブ群と、前記第1のプローブの先端位置よりも先端位置が前記基板側にある複数の第2のプローブを有し、前記基板の平面視において前記第1のプローブ群を挟むように離間して配置された第2のプローブ群と、を備えたのである。
上記のプローブカードにおいて、前記第2のプローブ群が前記第1のプローブ群を挟む第1の方向において前記基板に端に行くほど、前記第1の方向と直交する第2の方向において、前記第2のプローブ群のレイアウトが大きくなっていてもよい。
上記のプローブカードにおいて、前記第1のプローブと前記第2のプローブの先端位置の高さの差が、前記第1のプローブが前記デバイスを検査する際のオーバードライブ量よりも大きくなっていてもよい。
上記のプローブカードにおいて、前記第1のプローブ群が前記ウェハの中央部に配置された前記デバイスを検査し、前記第2のプローブ群が前記ウェハの端部に配置されたデバイスを検査するようにしてもよい。
本発明の一態様にかかる検査装置は、上記のプローブカードと、ウェハが載置されるステージと、前記プローブカードと前記ステージとの相対的な位置を変化させて、繰り返しタッチダウンを行う制御部と、を備えたものである。
本発明の一態様にかかる検査方法は、上記のプローブカードを用いてウェハを検査する検査方法であって、繰り返しタッチダウンを行うことで、前記ウェハの中央部のデバイスを前記第1のプローブ群で検査し、前記ウェハの端部のデバイスを前記第2のプローブ群で検査し、前記第1のプローブ群での検査と、前記第2のプローブ群での検査で、前記ウェハと基板との距離を変えているものである。
以上のように、本発明によれば、効率よく検査することができるプローブカード、検査装置、及び検査方法を提供することができる。
本実施の形態に係る検査装置の構成を示す図である。 本実施の形態にかかるプローブのレイアウトを模式的に示す平面図である。 プローブカードにより、ウェハの端部を試験する様子を示す図である。 プローブカードにより、ウェハの中央を試験する様子を示す図である。 プローブカードにより、ウェハの端部を試験する様子を示す図である。 プローブによるレイアウトショットを模式的に示すマップである。 比較例にかかるプローブのレイアウトを模式的に示す平面図である。 比較例にかかるプローブカードにより、ウェハの端部を試験する様子を示す図である。 変形例にかかるプローブのレイアウトを模式的に示す平面図である。 高さの異なる接触子を製造する方法を説明するための側面図である。
以下、本発明の実施の形態について図面を参照して説明する。以下の説明は、本発明の好適な実施の形態を示すものであって、本発明の範囲が以下の実施の形態に限定されるものではない。以下の説明において、同一の符号が付されたものは実質的に同様の内容を示している。
本実施形態のプローブカード及び検査装置は、例えば、半導体ウェハ上のIC(Integrated Circuit)チップ等の検査対象物のテスト時の効率化を図ったものである。測定の効率化を目的として、多数の検査対象物を同時に測定する際に、タッチダウンの回数を減らすように、プローブをレイアウトしている。このため、本発明は、プローブカード全般に適用することができると共に、当該プローブカードが用いられる検査装置全てに適用することができる。このように、本発明は、種々のプローブカード及び検査装置に適用することができるため、以下では、プローブカードに搭載される回路構成部分を中心に説明する。また、検査対象物として、半導体ウェハ上に多数形成されるICチップを例に説明する。
なお、以下の説明においてタッチダウンとは、チャックトップ76を上昇させてウェハのデバイスとプローブとを接触させるものに限らず、プローブカードを下降させてデバイスとプローブとを接触させるものを含むものとする。すなわち、タッチダウンとは、プローブ基板とウェハとの相対位置を鉛直方向に変化させて、デバイスとプローブを接触させることを言うものとする。
図1は、本実施の形態に係るプローブカードが用いられた試験装置(検査装置)の構成を示す図である。なお、以下の説明において、XYZの直交座標系を用いる。図1における上下方向(鉛直方向)がZ方向となり、左右方向をX方向となり、紙背方向をY方向とする。しかし、それらの方向は、多数の接触子が配置されたプローブ基板及びプローブカードの姿勢に応じて異なる。
それゆえに、プローブカードは、これが試験装置に取り付けられた状態において、本発明でいう上下方向が、実際に、上下方向となる状態、上下逆となる状態、斜めの方向となる状態等、いずれの方向となる状態で使用してもよい。
図1を参照するに、試験装置10は、円板状の半導体ウェハ12を被検査体とし、ウェハ12に形成された複数の集積回路を複数回に分けて検査すなわち試験する。各集積回路は、パッド電極のような複数の電極(図示せず)を上面に有する。
試験装置10は、プローブカード16、テストヘッド20、カードホルダ22、カード制御部24、ステージ制御部26、テスター制御部28を備えている。プローブカード16は、板状の電気的接続装置であり、複数の接触子14を備えている。テストヘッド20は、プローブカード16と電気的に接続される。検査ステージ18には、ウェハ12が載置される。カードホルダ22は、プローブカード16を保持するため、外周縁部においてプローブカード16を受ける。
カード制御部24は、検査ステージ18に対するカードホルダ22の高さ又は傾きを制御する。ステージ制御部26は、カードホルダ22に対する検査ステージ18の位置を制御する。テスター制御部28は、接触子14に対する試験信号(すなわち、試験のために集積回路に供給する供給信号、供給信号に対する集積回路からの応答信号等の電気信号)の授受を行うべくテストヘッド20を制御する。
図示の例では、各接触子14は、クランク状の形状を有する板状のプローブを用いている。そのような接触子14は、例えば、特開2005-201844号公報等に記載されている公知のものである。
しかし、各接触子14は、タングステン線のような金属細線から製作されたプローブ、フォトリソグラフィー技術と堆積技術とを用いて製作された板状のプローブ、ポリイミドのような電気絶縁シートの一方の面に複数の配線を形成し、それら配線の一部を接触子として用いるプローブ等、従来から公知のものであってもよい。
プローブカード16は、平坦な下面を有する補強部材34と、補強部材34の下面に保持された円形平板状の配線基板36と、配線基板36の下面に配置された平板状の電気接続器38と、電気接続器38の下面に配置されたプローブ基板40と、補強部材34の上に配置された円板状のカバー42とを含む。これらの部材34〜42は、複数のボルトにより分離可能に堅固に組み付けられている。
補強部材34は、ステンレス板のような金属材料で製作されている。例えば、特開2008−145238号公報に記載されているように、補強部材34は、内方環状部と、外方環状部と、両環状部を連結する複数の連結部と、外方環状部から半径方向外方へ延びる複数の延長部と、内方環状部の内側に一体的に続く中央枠部とを有し、それらの部分の間が上下の両方向に開放する空間として作用する形状とすることができる。
また、例えば、特開2008−145238号公報に記載されているように、補強部材34の上側に補強部材34の熱変形を抑制する環状の熱変形抑制部材を配置し、その熱変形抑制部材の上にカバー42を配置してもよい。
配線基板36は、図示の例では、ガラス入りエポキシ樹脂のような電気絶縁樹脂により円板状に製作されており、また接触子14に対する試験信号の受け渡しに用いる複数の導電路すなわち内部配線(不図示)を有している。
配線基板36の上面の環状周縁部には、テストヘッド20に接続される多数のコネクタ44が配置されている。各コネクタ44は、内部配線に電気的に接続された複数の端子(図示せず)を有する。
補強部材34と配線基板36とは、補強部材34の下面と配線基板36の上面とを互いに当接させた状態に、複数のねじ部材(図示せず)により同軸的に結合されている。
電気接続器38は、例えば、特開2008−145238号公報に記載されている公知のものである。電気接続器38は、電気絶縁性のピンホルダを上下方向に貫通して伸びるポゴピンのような公知の複数の接続ピン50を備えており、配線基板36の内部配線をそれぞれ接続ピン50によりプローブ基板40の、後に説明する導電路に電気的に接続している。
電気接続器38は、ピンホルダの上面が配線基板36の下面に当接された状態に、複数のねじ部材及び適宜な部材(いずれも図示せず)により、ピンホルダにおいて配線基板36の下面に結合されている。
さらに、接続ピン50のそれぞれは、その上端及び下端をスプリングにより離間させており、また上端を配線基板36の内部配線の下端部に続く端子部(図示せず)に押圧されていると共に、下端をプローブ基板40の上面に設けられた他の端子部に押圧されている。
プローブ基板40は、図示の例では、ポリイミド樹脂のような電気絶縁性樹脂により形成されたフレキシブル多層シート54を多層のセラミック基板56の下面に設けた併用基板であり、また多層シート54の下面に接触子14を片持ち状に配置している。
多層シート54は、複数の内部配線(図示せず)を内部に有すると共に、内部配線に電気的に接続された複数のプローブランド(図示せず)を下面に有する形状及び構造を有しており、またセラミック基板56と一体的に形成されている。セラミック基板56には、上下に貫通する貫通配線が形成されている。
各接触子14は、その先端部(針先)を下方に突出させた状態に、半田のような導電性接合材による接合、レーザによる溶接等の手法により、前記したプローブランドに片持ち梁状に装着されている。
カードホルダ22は、電気絶縁材料から製作されており、また内向きフランジのように、リング状の周縁部22aと、周縁部22aの下端部から内方へ伸びる上向きの段部22bとを有している。段部22bは、内向きフランジのようにリング状の形状を有しており、また配線基板36の外周縁部の下側を受けている。
プローブカード16は、配線基板36の外周縁部が段部22bに受けられて、プローブカード16がテストヘッド20の筐体の下側に位置するように、補強部材34の延長部34d及び配線基板36の外周縁部において、複数のねじ部材(図示せず)により、カードホルダ22の段部22bに取り付けられている。
カードホルダ22は、検査ステージ18に対するカードホルダ22の傾きを変更するカード支持機構(図示せず)を介して、試験装置10のフレーム又は筐体に取り付けられている。
前記したカード支持機構は、試験に先だって、特に1ロット分の試験又は1つのウェハ12の試験に先だって、カード制御部24により制御されて、検査ステージ18に対するカードホルダ22、ひいてはプローブカード16の高さ又は傾きを変更する。これにより、プローブカード16は、接触子14の針先により形成される仮想的な針先面がチャックトップ76に受けられたウェハ12に対し、所定の高さ位置となるように、位置決められる。
上記のようなカード支持機構は、例えば、特開2002−14047号、特開2007−183194号等の公報に記載されている。
検査ステージ18は、ウェハ12を解除可能に真空的に吸着するステージ、すなわち、チャックトップ76と、チャックトップ76を、プローブカード16に対し、前後方向、左右方向及び上下方向に三次元的に移動させると共に、上下方向へ伸びるθ軸線の周りに角度的に回転移動させるチャックトップ移動機構78とを備えている。
検査ステージ18は、ステージ移動機構(図示せず)によりプローブカード16に対し前後及び左右の方向へ移動される。これにより、検査ステージ18は、ウェハ12を試験する間は前後及び左右の方向への移動を防止されるが、試験すべき1ロット分のウェハ12の交換のために、ステージ移動機構により前後及び左右の方向へ移動される。
また、検査ステージ18は、1ロット分のウェハ12の試験の間、1つのウェハ12の試験を終了するたびに、試験すべきウェハ12の交換のために、上記したステージ移動機構により前後及び左右の方向へ移動される。しかし、1ロット分のウェハ12の試験の間、検査ステージ1を前後及び左右の方向へ移動させることなく、試験すべきウェハ12を交換するようにしてもよい。
上記のようなステージ移動機構を設ける代わりに、チャックトップ移動機構78におけるチャックトップ76を前後方向及び左右方向へ移動させる機能を利用してもよい。
ウェハ12の試験に先だって、チャックトップ移動機構78は、ステージ制御部26により制御されて、検査ステージ18を、三次元的に移動させると共に、θ軸線の周りに角度的に回転移動させる。これにより、チャックトップ76に受けられたウェハ12は、これに設けられた集積回路の電極が接触子14の針先に対向するように、位置決められる。
試験すべきウェハ12の交換時、検査ステージ18は、上記したステージ移動機構により前後及び左右の方向へ移動される前に、ウェハ12が接触子14に接触しない位置にチャックトップ76がチャックトップ移動機構78により下降された状態に維持される。
テストヘッド20は、完成した複数の集積回路を配線基板のような支持基板に配置した複数の回路基板と、これら回路基板を収容するボックスとを備えた既知のものであり、プローブカード16の上方に配置されている。
図示の例では、各回路基板の集積回路は、配線80とコネクタ44とを介して、配線基板36の内部配線(図示せず)に電気的に接続されている。これにより、各回路基板の集積回路は、実際の試験時に、テスター制御部28により制御されて、ウェハ12の集積回路に対しプローブカード16を介して試験信号を受け渡す。
テスター制御部28は、所定数のチャンネルを有している。すなわち、テスター制御部28は複数のチャンネルに対して、試験信号や電源(以下、信号等)を入出力する。例えば、テスター制御部28は、2016chを有している。さらに、ウェハ12に設けられた1デバイスあたり、所定のチャンネル数で検査を行う。例えば、1DUTあたり16chでの検査を行う。この場合、126DUTの同時測定が可能になる。すなわち、プローブカードの1回のタッチダウン(1ショット)で、126個のデバイスの電気試験を行うことができる。そして、ウェハ上の全てのデバイスに対する試験が終了するまで、繰り返しタッチダウンを行う。プローブカード16は複数のデバイスを有するウェハ12を検査するために、繰り返しタッチダウンを行う。
次に、プローブカード16における接触子14のレイアウトについて、図2を用いて説明する。図2は、プローブカード16におけるプローブレイアウトを模式的に示す図である。図2(a)は、プローブカード16におけるプローブレイアウトを示すXY平面図であり、図2(b)は、プローブカード16におけるプローブのレイアウトを説明するための側面図である。なお、図2(a)における1つのマス目がウェハ12の1つのデバイス125に対応している。
図2(b)に示すように、プローブ基板40には、第1のプローブ群141と、第2のプローブ群142a、142bとが設けられている。第1のプローブ群141と、第2のプローブ群142a、142bは、それぞれ複数の接触子14を有している。ここで、第1のプローブ群141の接触子14を接触子14aとし、第2のプローブ群142a、142bの接触子14を接触子14bとして示す。接触子14a、14bは、プローブ基板40から下方に突出している。接触子14aよりも接触子14bの背が低くなっている。すなわち、接触子14aの先端は、接触子14bの先端よりも上側に配置されている。換言すると、Z方向における接触子14aの先端位置は、接触子14bの先端位置よりもプローブ基板40側に配置される。
X方向において、第1のプローブ群141の両側に、第2のプローブ群142a、142bが配置されている。すなわち、第2のプローブ群142aと第2のプローブ群142bの間に、第1のプローブ群141が配置されている。図2(b)において、第2のプローブ群142aが第1のプローブ群141の左側に配置され、第2のプローブ群142bが第1のプローブ群141の右側に配置されている。第2のプローブ群142a、142bが第1のプローブ群141を挟むように、X方向に離間して配置されている。したがって、接触子14aは、プローブ基板40の中央に配列され、接触子14bはプローブ基板40の端部に配列される。
第1のプローブ群141の接触子14aは、図2(a)のプローブレイアウト121に示すように配列されている。第2のプローブ群142aの接触子14bは、図2(a)のプローブレイアウト122aに示すように配列されている。第2のプローブ群142bの接触子14bは、図2(a)のプローブレイアウト122bに示すように配列されている。なお、プローブレイアウト121、122a、122bにおいて、1つのマス目がウェハ12上の1つのデバイス125に相当する。したがって、プローブレイアウト121は、第1のプローブ群141によって同時測定可能なデバイス125を示している。プローブレイアウト122aは、第2のプローブ群142aによって同時測定可能なデバイス125を示しており、プローブレイアウト122bは、第2のプローブ群142bによって同時測定可能なデバイス125を示している。
第1のプローブ群141のプローブレイアウト121は矩形状になっている。例えば、第1のプローブ群141の接触子14aは、7×16のマトリクス状に配列されたデバイス125を試験する。第2のプローブ群142a、142bのプローブレイアウト122a、122bは、第1のプローブ群141のプローブレイアウト121と異なっている。すなわち、プローブレイアウト122a、122bは矩形状となっていない。プローブレイアウト122aは、図2の点線で示すプローブレイアウト121の中心線に対して、プローブレイアウト122bと対称になっている。なお、中心線は、X方向におけるプローブレイアウト121の中心を通るY方向の直線である。
第1のプローブ群141は、1回のタッチダウンで試験可能なデバイス数に対応する数の接触子14aを有している。例えば、テスター制御部28が2016chの場合、1つのデバイス125に対して16chで、126個(=7×18)のデバイス125の同時測定が可能である。すなわち、第1のプローブ群141の接触子14aが、1DUT当りのチャネル数が16chで、126DUTの同時測定を行う。
第2のプローブ群142a、142bのそれぞれも、同様に、1回のタッチダウンで試験可能なデバイス数に対応する数の接触子14bを有している。1回のタッチダウンで、第1のプローブ群141、第2のプローブ群142a、又は第2のプローブ群142bのうちの一つが、測定を行う。ここでは、第2のプローブ群142a、142bの接触子14bで同時測定可能なDUT数は、第1のプローブ群141で同時測定可能なDUT数より少なくなっている。すなわち、第2のプローブ群142a、142bの接触子14bの数は、第1のプローブ群141の接触子14aの数よりも小さくなっている。もちろん、第2のプローブ群142a、142bの接触子14bで同時測定可能なDUT数は、第1のプローブ群141で同時測定可能なDUT数と同じでもよい。
プローブレイアウト122a、122bについて説明する。Y方向において、第2のプローブ群142a、142bのプローブレイアウト122a、122bは、第1のプローブ群141のプローブレイアウト121よりも大きくなっている。X方向において外側に行くほど、Y方向におけるプローブレイアウト122a、122bが大きくなっている。すなわち、プローブ基板40の外側ほど、Y方向におけるプローブレイアウト122a、122bが広がっている。
例えば、プローブレイアウト121では、Y方向の1列のデバイス数が16個となっている。一方、プローブレイアウト122a、122bにおいて、X方向における最も外側では、1列のデバイス数が22個になっている。また、X方向における最も内側、すなわち、第1のプローブ群141側では、1列のデバイス数が16個になっている。X方向における外側ほど、1列のデバイス数が増えていくように第2のプローブ群142a、142bの接触子14bがレイアウトされている。ここでは、第2のプローブ群142a、142bにおいて、最も内側の列のデバイス数が、第1のプローブ群141の1列のデバイス数と同じになっている。
そして、第1のプローブ群141が、ウェハ12の中央部のデバイス125を試験する。すなわち、第1のプローブ群141の接触子14aが、ウェハ12の中央部のデバイス125のパッドと接触する。第2のプローブ群142a、142bがウェハ12の端部のデバイス125を試験する。すなわち、第2のプローブ群142a、142の接触子14bが、ウェハ12の端部のデバイス125のパッドと接触する。
ウェハ12の電気試験の様子を図3〜図5に示す。図3、図5は、ウェハ12の端部のデバイスを電気試験する様子を示し、図4は、ウェハ12の中央部のデバイス125を電気試験する様子を示している
図4に示すように、ウェハ12の中央部のデバイス125を電気試験する場合、DUTが第1のプローブ群141の直下になるように、チャックトップ移動機構78がチャックトップ76を移動する。そして、チャックトップ移動機構78がチャックトップ76を上昇させる。すなわち、ウェハ12とプローブ基板40が近づくように、ウェハ12に対してプローブカード16を相対移動させる。これにより、接触子14aの先端が、デバイス125のパッドと接触する。そして、テスター制御部28が接触子14aを介して、信号等を入出力することで、中央部のデバイス125を検査することができる。
ウェハ12の端部のデバイス125を電気試験する場合、DUTが第2のプローブ群142a、又は第2のプローブ群142bの直下になるように、チャックトップ移動機構78がチャックトップ76を移動する。そして、チャックトップ移動機構78チャックトップ移動機構78がチャックトップ76を上昇させる。すなわち、ウェハ12とプローブ基板40が近づくように、ウェハ12に対してプローブカード16を相対移動させる。これにより、接触子14aの先端が、デバイス125のパッドと接触する。そして、テスター制御部28が接触子14aを介して、信号等を入出力することで、端部のデバイス125を検査することができる。
具体的には、ウェハ12の−X側の端部のデバイス125を電気試験する場合、図3に示すように、第2のプローブ群142bの直下にDUTを配置する。すなわち、X方向において、ウェハ12の−X側のエッジが、第1のプローブ群141と第2のプローブ群142bとの間になるように、チャックトップ移動機構78がチャックトップ76を移動する。そして、この状態でタッチダウンを行うことで、電気試験を行う。一方、ウェハ12の+X側の端部のデバイス125を電気試験する場合、図5に示すように、第2のプローブ群142aの直下にDUTを配置する。すなわち、X方向において、ウェハ12の+X側のエッジが、第1のプローブ群141と第2のプローブ群142aとの間になるように、チャックトップ移動機構78がチャックトップ76を移動する。そして、この状態でタッチダウンを行うことで、電気試験を行う。例えば、図3に示す状態から図5に示す状態まで、チャックトップ移動機構78がウェハ12を水平方向に移動させる。
接触子14aの先端位置は、接触子14bの先端位置よりも下にある。したがって、ウェハ12の中央部のデバイス125を試験するために、接触子14aをウェハ12と接触させたとしても(図4参照)、接触子14bがウェハ12と接触することはない。すなわち、接触子14aをウェハ12と接触させた状態においても、接触子14bとウェハ12の間にはクリアランスが生じている。
なお、接触子14aの先端位置と、接触子14bの先端位置との高さの違いは、オーバードライブ(OD)量を考慮して設計すればよい。例えば、接触子14aと接触子14bとの高さの違いをOD量の2倍程度にする。具体的には、OD量が100μmの場合、接触子14bの先端位置を接触子14aの先端位置よりも200μm程度上側にする。これにより、ウェハ12中央部のデバイス125の試験時において、接触子14bがウェハ12と接触するのを防ぐことができる。
ウェハ12の端部のデバイス125を電気試験する場合、接触子14bがウェハ12と接触し、所定のオーバードライブ量に到達するまで、チャックトップ移動機構78がチャックトップ76を上昇させる。このとき、第1のプローブ群141は、図3、図5に示すように、XY平面内においてウェハ12の外側にあるため、接触子14aがウェハ12と接触することはない。すなわち、先端位置が高い接触子14bをウェハ12と接触する位置まで移動させたとしても、接触子14aがウェハ12と接触しない。換言すると、第2のプローブ群142aで試験する場合、第1のプローブ群141と第2のプローブ群142bがXY平面においてウェハ12の外側になるように配置して、タッチダウンする。同様に、第2のプローブ群142bで試験する場合、第1のプローブ群141と第2のプローブ群142aがXY平面においてウェハ12の外側になるように配置する。このようにすることで、それぞれの電気試験において、DUTに対応する接触子14のみがウェハ12と接触するようになる。
プローブカード16に上記のような第2のプローブ群142a、142bを設けることで、測定回数を減らすことができる。すなわち、プローブカード16のタッチダウン数を減らすことができ、測定時間を短縮することができる。この理由について、図6を用いて説明する。図6は、レイアウトショットマップであり、ウェハ12のデバイス125を模式的に示す平面図である。
円形のウェハ12には、例えば、IC(Integrated Circuit)チップなどのデバイス125が複数設けられている。図6において、小さな正方形の白枠がデバイス125となり、長方形の太枠が1度のタッチダウンで試験されるレイアウトとなる。ここで、第1のプローブ群141で試験されるレイアウトをレイアウト131とし、第2のプローブ群142aで試験されるレイアウトをレイアウト132aとし、第2のプローブ群142bで試験されるレイアウトをレイアウト132bとする。レイアウト131は、図2〜図5のプローブレイアウト121のように矩形状となっている。レイアウト132aは、図2〜図5のプローブレイアウト122aのように、−X側ほどY方向に広がっている。レイアウト132bは、図2〜図5のプローブレイアウト122bのように、+X側ほどY方向に広がっている。
ウェハ12の中央部では、第1のプローブ群141によって、8回の測定が行われる。すなわち、X方向、及びY方向に位置をずらしてタッチダウンを繰り返し行う。一方、ウェハ12の端部では、第2のプローブ群142a、142bのそれぞれによって、1回の測定が行われる。ウェハ12の+X側の端近傍のデバイス125は、第2のプローブ群142aで試験され、ウェハ12の−X側の端近傍のデバイス125は、第2のプローブ群142bで試験される。これにより、ウェハ12の+X側の端部のデバイス125の全てが、レイアウト132aに含まれ、ウェハ12の−X側の端部のデバイス125の全てが、レイアウト132bに含まれる。ウェハ12の全てのデバイス125が、8つのレイアウト132aと、1つのレイアウト131aと、1つのレイアウト131bの中に含まれることになる。したがって、10回のショット数(タッチダウン数)で、全てのデバイス125の試験が可能になる。
一方、第2のプローブ群142a、142bがない場合の比較例を図7、図8に示す。比較例では、図7に示すように、第1のプローブ群141のみ設けられている。すなわち、全ての接触子14aの先端位置が同じ高さとなっている。この場合、ウェハ12の端部のデバイス125を試験しようとすると、同時測定できるデバイス数が限られてしまう。図8に示すように、ウェハ12の端部においても、Y方向に位置を変えてタッチダウンする必要が生じてしまい、ショット数が増加してしまう。ここでは、全てのデバイス125を電気試験するために、12ショット必要となる。
これに対して、本実施の形態に係るプローブカードでは、図2〜図5に示したような第2のプローブ群142a、142bを有している。第2のプローブ群142a、142bのプローブレイアウト122a、122bは、第1のプローブ群141のプローブレイアウト121よりもY方向の大きさが大きくなっている。よって、図6に示すように、X方向の両端において、Y方向に位置を変えてタッチダウンする必要がない。換言すると、第2のプローブ群142aは、ウェハ12の右端のデバイス125を1回のタッチダウンで試験する。第2のプローブ群142bは、左端のデバイス125を1回のタッチダウンで試験する。これにより、ショット数を少なくすることができ、試験時間を短くすることができる。効率よく検査することができ、生産性を向上することができる。この例では、ショット数を12回から10回に減少することができるため、測定効率を1.2倍に向上することができる。
なお、第1のプローブ群141による試験と、第2のプローブ群142a、142bによる試験とを行う順番は特に限定されるものではない。すなわち、第1のプローブ群141による試験を、第2のプローブ群142a、142bによる試験よりも先に行ってもよく、あるいは、後に行ってもよい。さらには、第2のプローブ群142aによる試験と、第2のプローブ群142bによる試験との間に、第1のプローブ群141による試験を行ってもよい。
プローブカード16内で、第1のプローブ群141を、第2のプローブ群142a、142bと電気的に並列接続するようにしてもよい。すなわち、プローブカード16の内の配線で、接触子14aと接触子14bを接続して、信号等を並列に供給する。こうすることで、第1のプローブ群141、第2のプローブ群142a、及び第2のプローブ群142bのそれぞれに共通の信号等を入出力することができる。すなわち、第1のプローブ群141、第2のプローブ群142a、及び第2のプローブ群142bのいずれをデバイス125と接触させた場合でも、各デバイス125に同じ信号等での試験が可能になる。
また、接触子14aと接触子14bの高さが異なっている。これにより、DUT以外の箇所で、ウェハ12と接触子14が接触するのを防ぐことができる。よって、1つのデバイス12に接触子14が複数回接触するのを防ぐことができる。デバイス125や接触子14の損傷を防ぐことができる。また、DUTに対応するプローブ群以外のプローブ群では、接触子14がウェハ12に接触していないため、並列に信号等を供給した場合でも、確実にDUTを試験することができる。
なお、接触子14aと接触子14bを並列に接続しなくてもよい。すなわち、接触子14aと接触子14bに信号等を供給するための配線を独立に設けてもよい。この場合、リレー等のスイッチで、信号等の供給を制御することができる。テスター制御部28は、リレーを切り替えるための制御信号を出力する。
なお、第1のプローブ群141による試験と、第2のプローブ群142a、142bによる試験とで異なるOD量を設定してもよい。第1のプローブ群141による試験と第2のプローブ群142a、142bによる試験とで、それぞれ最適なインデックス量やODドライブ量等を設定しておく。第1のプローブ群141による試験を行う際、第1のインデックス量に応じたXY位置にプローブカード16又はウェハ12を移動させる。そして、第1の高さまでチャックトップ76を上昇させて、接触子14aをデバイス125に接触させる。さらに、第1のOD量だけチャックトップ76を上昇させた状態で、電気試験を行う。
同様に、第2のプローブ群142a、142bによる試験を行う際、第2のインデックス量に応じたXY位置にプローブカード16又はウェハ12を移動させる。そして、第2の高さまで、チャックトップ76を上昇させて、接触子14bをデバイス125に接触させる。さらに、第2のOD量だけをプローブカード16を押し込んだ状態で、電気試験を行う。すなわち、第1のプローブ群141による試験と、第2のプローブ群142a、142bによる試験とで、プローブ基板40とウェハ12の距離を変える。さらに、個別に設定されたOD量で、接触子14をオーバドライブする。このようにすることで、確実に試験することができる。なお、第1のプローブ群141による試験と、第2のプローブ群142a、142bによる試験とでOD量を同じにしてもよい。
(変形例)
次に、プローブレイアウトの変形例について、図9を用い説明する。図9は、プローブレイアウトの変形例を示す平面図である。図9に示す変形例では、図2〜図5のプローブレイアウトに対して、プローブレイアウト122c、及びプローブレイアウト122dが追加された構成となっている。すなわち、プローブカード16の中央には、第1のプローブ群141によるプローブレイアウト121が設けられている。そして、その周囲に、第2のプローブ群によるプローブレイアウト122a〜122dが配置されている。
矩形状のプローブレイアウト121の+Y側にはプローブレイアウト122cが配置され、−Y側にはプローブレイアウト122dが配置されている。すなわち、プローブレイアウト122cとプローブレイアウト122dが、プローブレイアウト121を挟むように、Y方向に離間して配置されている。Y方向における外側ほど、プローブレイアウト122c、プローブレイアウト122dのX方向の大きさが大きくなっている。
プローブレイアウト122cに対応する第2のプローブ群が、ウェハ12の−Y側の端部のデバイス125を試験し、プローブレイアウト122dに対応する第2のプローブ群が、ウェハ12の+Y側の端部のデバイス125を試験する。このような構成とすることで、よりショット数を減らすことが可能になる。
次に、接触子14aと接触子14bの製造方法について、図10用いて説明する。図10は、接触子14aと接触子14bの製造方法を説明するための断面図である。例えば、メッキ層、及び犠牲層を積層していくことで、接触子14aと接触子14bを製造している。ここでは、基板420上に、メッキ層422、及び犠牲層421を13層(L1〜L13)だけ積層した構成を示している。すなわち、基板420上にL1〜L13の順番に、メッキ層422、及び犠牲層421を積み上げて形成していく。そして、犠牲層421を除去することで、接触子14a、14bが形成される。
接触子14a、接触子14bは、カンチレバー式のプローブである。接触子14aは、先端部411と、アーム部412と、基部413と、を備えている。接触子14bは、先端部401と、アーム部402と、基部403と、を備えている。先端部401、411は、デバイス125のパッドと接触する。基部403、413は、プローブ基板40のランドに固定される。先端部401、411と基部403、413と接続するアーム部402、412は、平行な2枚の板バネ構造を有している。オーバードライブによりアーム部402、412が変形する。
ここで、先端部401と先端部411とで、高さが異なるように形成している。そのため、基部413の厚さが、基部403よりも厚くなっている。ここでは、基部413がL13〜L8によって形成され、基部403がL13〜L10によって形成することができる。こうすることで、接触子14aと接触子14bの高さを変えることができる。例えば、接触子14aと接触子14bの先端位置の高さの差が200μmとすると、各層が100μmの厚みとすることができる。
さらに、基部403の厚さだけ、アーム部402のクリアランスを確保することができる。すなわち、所定のOD量だけが接触子14bが変形したとしても、クリアランスを確保することができる。したがって、オーバードライブによる接触子14bの損傷を防ぐことができる。また、アーム部402から先端部401までの構成が、アーム部412から先端部401までの構成と同じにすることができる。
このように、高さの異なる2つの接触子14a、14bを形成する場合、L12とL13の2層を追加する必要がある。この2層追加によるプローブカードの製造コストの増加はわずか数%程度である。したがって、本実施の形態に係るプローブカード16を用いて試験することで、生産性を向上することができる。
10 試験装置
12 ウェハ
14 接触子
16 プローブカード
40 プローブ基板
76 チャックトップ
121 プローブレイアウト
122a〜122d プローブレイアウト
125 デバイス
131 レイアウト
132a、132b レイアウト
141 第1のプローブ群
142a 第2のプローブ群
142b 第2のプローブ群
401、411 先端部
402、412 アーム部
403、413 基部
421 犠牲層
422 メッキ層

Claims (6)

  1. 複数のデバイスを有するウェハを検査するためのプローブカードであって、
    基板と、
    前記基板に配列された複数の第1のプローブを有する第1のプローブ群と、
    前記第1のプローブの先端位置よりも先端位置が前記基板側にある複数の第2のプローブを有し、前記基板の平面視において前記第1のプローブ群を挟むように離間して配置された第2のプローブ群と、を備えたプローブカード。
  2. 前記第2のプローブ群が前記第1のプローブ群を挟む第1の方向において前記基板に端に行くほど、前記第1の方向と直交する第2の方向において、前記第2のプローブ群のレイアウトが大きくなっている請求項1に記載のプローブカード。
  3. 前記第1のプローブと前記第2のプローブの先端位置の高さの差が、前記第1のプローブが前記デバイスを検査する際のオーバードライブ量よりも大きい請求項1、又は2に記載のプローブカード。
  4. 前記第1のプローブ群が前記ウェハの中央部に配置された前記デバイスを検査し、
    前記第2のプローブ群が前記ウェハの端部に配置されたデバイスを検査する請求項1〜3のいずれか1項に記載のプローブカード。
  5. 請求項1〜4のいずれか1項に記載のプローブカードと、
    ウェハが載置されるステージと、
    前記プローブカードと前記ステージとの相対的な位置を変化させて、繰り返しタッチダウンを行う制御部と、を備えた検査装置。
  6. 請求項1〜4のいずれか1項に記載のプローブカードを用いてウェハを検査する検査方法であって、
    繰り返しタッチダウンを行うことで、前記ウェハの中央部のデバイスを前記第1のプローブ群で検査し、前記ウェハの端部のデバイスを前記第2のプローブ群で検査し、
    前記第1のプローブ群での検査と、前記第2のプローブ群での検査で、前記ウェハと基板との距離を変えている検査方法。
JP2012274412A 2012-12-17 2012-12-17 プローブカード、検査装置、及び検査方法 Active JP6195709B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012274412A JP6195709B2 (ja) 2012-12-17 2012-12-17 プローブカード、検査装置、及び検査方法
KR1020130153967A KR101559984B1 (ko) 2012-12-17 2013-12-11 프로브 카드, 검사 장치 및 검사 방법
TW102146186A TWI484192B (zh) 2012-12-17 2013-12-13 Probe card, inspection device and inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012274412A JP6195709B2 (ja) 2012-12-17 2012-12-17 プローブカード、検査装置、及び検査方法

Publications (2)

Publication Number Publication Date
JP2014119340A true JP2014119340A (ja) 2014-06-30
JP6195709B2 JP6195709B2 (ja) 2017-09-13

Family

ID=51130130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012274412A Active JP6195709B2 (ja) 2012-12-17 2012-12-17 プローブカード、検査装置、及び検査方法

Country Status (3)

Country Link
JP (1) JP6195709B2 (ja)
KR (1) KR101559984B1 (ja)
TW (1) TWI484192B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626446B (zh) * 2017-01-13 2018-06-11 崇碁科技股份有限公司 晶片燒錄測試設備及方法
KR102375702B1 (ko) * 2018-01-29 2022-03-18 에스케이하이닉스 주식회사 테스트 장치 및 이를 이용한 웨이퍼 테스트 방법
TWI679433B (zh) * 2018-07-20 2019-12-11 均豪精密工業股份有限公司 檢測系統、探針裝置及面板檢測方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067067U (ja) * 1992-07-03 1994-01-28 株式会社東芝 プローブカード
WO2004046739A1 (ja) * 2002-11-19 2004-06-03 Nhk Spring Co., Ltd. 電気的プローブシステム
TW200938848A (en) * 2008-03-03 2009-09-16 Mjc Probe Inc Probe card
WO2009131100A1 (ja) * 2008-04-21 2009-10-29 日本発條株式会社 プローブカード
JP2010175507A (ja) * 2009-02-02 2010-08-12 Micronics Japan Co Ltd 電気的接続装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
JP4695447B2 (ja) 2005-06-23 2011-06-08 株式会社日本マイクロニクス プローブ組立体およびこれを用いた電気的接続装置
US7843202B2 (en) * 2005-12-21 2010-11-30 Formfactor, Inc. Apparatus for testing devices
TWI317813B (en) * 2007-01-09 2009-12-01 King Yuan Electronics Co Ltd Probe card assembly with zif connectors, method of assembling, wafer testing system and wafer testing method introduced by the same
KR100897982B1 (ko) 2007-09-27 2009-05-18 주식회사 동부하이텍 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067067U (ja) * 1992-07-03 1994-01-28 株式会社東芝 プローブカード
WO2004046739A1 (ja) * 2002-11-19 2004-06-03 Nhk Spring Co., Ltd. 電気的プローブシステム
TW200938848A (en) * 2008-03-03 2009-09-16 Mjc Probe Inc Probe card
WO2009131100A1 (ja) * 2008-04-21 2009-10-29 日本発條株式会社 プローブカード
JP2010175507A (ja) * 2009-02-02 2010-08-12 Micronics Japan Co Ltd 電気的接続装置

Also Published As

Publication number Publication date
KR20140078549A (ko) 2014-06-25
JP6195709B2 (ja) 2017-09-13
KR101559984B1 (ko) 2015-10-13
TWI484192B (zh) 2015-05-11
TW201432269A (zh) 2014-08-16

Similar Documents

Publication Publication Date Title
JP5396112B2 (ja) プローブカード
TWI397696B (zh) Probe assembly
CN103887193B (zh) 用于三维集成电路测试的装置
JP2009526992A (ja) スペーストランスフォーマと前記スペーストランスフォーマの製造方法及び前記スペーストランスフォーマを有するプローブカード
JP2005300545A (ja) 電気信号接続装置及びこれを用いたプローブ組立体並びにプローバ装置
TWI620936B (zh) 積體電路之測試探針卡
JP4343256B1 (ja) 半導体装置の製造方法
JP2012093375A (ja) 接触子組立体を用いたlsiチップ検査装置
JP6195709B2 (ja) プローブカード、検査装置、及び検査方法
CN110531125B (zh) 空间转换器、探针卡及其制造方法
US7535239B1 (en) Probe card configured for interchangeable heads
KR20130047933A (ko) 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드
JP5588851B2 (ja) 電気的接続装置及びその製造方法
KR101120405B1 (ko) 프로브 블록 조립체
JP2007086044A (ja) プローバ装置及びこれに用いるプローブ組立体
JP2013088288A (ja) 検査装置及び検査システム
JP2013145210A (ja) 基板積層式プローブカード
JP5152941B2 (ja) プローブカード
JP2012112771A (ja) プローブカードの検査方法及びこれに用いる検査用ボード
JP2007017363A (ja) プローブカード
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
JP7199675B1 (ja) プローブカードの検査装置
JP2007067008A (ja) 半導体検査のプローブ方法
JP4264310B2 (ja) 基板検査装置
JP4492976B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170816

R150 Certificate of patent or registration of utility model

Ref document number: 6195709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250