JPH11103017A - 半導体装置の抵抗回路 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板上にアイソレーション領域を形成
し、アイソレーション領域内に半導体により抵抗素子が
形成された半導体装置の抵抗回路に関し、空乏層の変化
による電圧依存性の影響を排除できる半導体装置の抵抗
回路を提供することを目的とする。 【解決手段】 アイソレーション領域に抵抗素子領域の
第１及び第２のコンタクトのそれぞれに近接して第１及
び第２のコンタクト部を形成し、第１及び第２のコンタ
クト部の電位を抵抗素子領域に印加される電位に応じた
電位に制御する構成としてなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の抵抗回
路に係り、特に、半導体基板上にアイソレーション領域
を形成し、アイソレーション領域内に半導体により抵抗
素子が形成された半導体装置の抵抗回路に関する。

【０００２】

【従来の技術】半導体装置に搭載される抵抗は、通常、
半導体基板上にアイソレーション領域を形成し、形成さ
れたアイソレーション領域にアイソレーション領域とは
逆の極性で抵抗素子を形成していた。このとき、寄生の
ＰＮ接合により基板から抵抗素子領域、又は、抵抗素子
領域から基板に電流が流れないようにアイソレーション
領域に電源Ｖccをバイアス電圧として印加し、抵抗素子
領域と基板とを分離している。

【０００３】図７に従来の半導体装置に搭載される抵抗
の一例の平面図、図８に従来の半導体装置に搭載される
抵抗の一例の断面図を示す。従来、半導体基板１上に抵
抗を形成する場合、まず、半導体基板１上にアイソレー
ション領域２を形成し、アイソレーション領域２内に抵
抗素子領域３を形成し、アイソレーション領域２にアイ
ソレーション領域２より高濃度にドーピングされたコン
タクト４を設け、定電圧源５によりコンタクト部４を介
して一定電位のバイアス電圧を付与する。

【０００４】ここで、図７に示すように半導体基板１、
アイソレーション領域２、及び、抵抗素子領域３によ
り、寄生素子として抵抗Ｒ1 〜Ｒ４、トランジスタＱ
１、コンデンサＣ１、Ｃ２、ダイオードＤ１、Ｄ２等が
発生する。抵抗素子領域３が、これらの寄生素子、抵抗
Ｒ1 〜Ｒ４、トランジスタＱ１、コンデンサＣ１、Ｃ
２、ダイオードＤ１、Ｄ２の影響を受けないようにする
ために、コンタクト部４を設け、トランジスタＱ１、及
び、ダイオードＤ１、Ｄ２に対してバイアス電圧をか
け、抵抗素子領域３に影響がでないようにしていた。

【０００５】図９に従来の半導体装置の抵抗回路の一例
の適用例の動作波形図を示す。同図中、実線は抵抗素子
領域３を通過する入力信号Ｖin、破線はアイソレーショ
ン領域２のコンタクト部４に印加される電位Ｖi を示
す。従来の半導体装置に搭載される抵抗回路１では、ア
イソレーション領域２には図９に破線で示すようにアイ
ソレーションが可能な一定の電位Ｖi 、例えば、電源電
圧Ｖccが固定的に印加されていた。

【０００６】

【発明が解決しようとする課題】しかるに、従来の半導
体装置の抵抗回路では、アイソレーション領域を一定の
電位、例えば、電源電位Ｖccで吊っていたため、信号ラ
イン上に設けられたとき、信号ライン上の信号が一方の
ピーク値のときには、電源電位Ｖccとの電位差が小さく
なり、逆に信号が他方のピーク値のときには、電源電位
Ｖccとの電位差が大きくなる。このため、信号に応じて
抵抗素子領域とアイソレーション領域との間に電圧が変
動することになり、抵抗素子領域とアイソレーション領
域との寄生素子が影響を受ける。例えば、図９に実線で
示すような信号が抵抗素子領域に供給された場合、信号
が正のピーク値を示した場合、図９に破線で示すアイソ
レーション領域の電位との電位差は最小となり、信号が
負のピーク値を示した場合、図９に破線で示すアイソレ
ーション領域の電位との電位差は最大となる。すなわ
ち、信号に応じてアイソレーション領域と抵抗素子領域
との電位差が異なる。よって、ＰＮ接合の空乏層の幅が
変わり、抵抗素子領域の抵抗値が電圧依存性をもつよう
になる等の問題点がある。

【０００７】本発明は上記の点に鑑みてなされたもの
で、電圧依存性の影響を排除できる半導体装置の抵抗回
路を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の請求項１は、第
１の極性の半導体からなる半導体基板上に第２の極性の
半導体から形成されたアイソレーション領域を形成し、
該アイソレーション領域に該第１の極性からなり、抵抗
を形成する抵抗素子領域を形成してなる半導体装置の抵
抗回路において、前記アイソレーション領域に前記抵抗
素子領域の第１及び第２のコンタクトのそれぞれに近接
して形成された第１及び第２のコンタクト部と、前記第
１及び第２のコンタクト部に接続され、前記第１及び第
２のコンタクト部の電位を前記抵抗素子領域に印加され
る電位に応じた電位に制御する電位制御回路とを有する
ことを特徴とする。

【０００９】請求項１によれば、アイソレーション領域
に抵抗素子領域の第１及び第２のコンタクトのそれぞれ
に近接して第１及び第２のコンタクト部を形成し、第１
及び第２のコンタクト部の電位を抵抗素子領域に印加さ
れる電位に応じた電位に制御することにより、アイソレ
ーション領域の電位を常に抵抗素子領域から一定の電位
差の電位に設定できるので、アイソレーション領域と抵
抗素子領域との間の寄生素子の状態を一定の状態に保持
でき、また、アイソレーション領域の抵抗成分によりア
イソレーション領域の電位の変化と抵抗素子領域での電
位変化と略同様に変化させることができるので、抵抗素
子領域とアイソレーション領域との接合の全域に亘って
略均一の電位とすることができるため、アイソレーショ
ン領域と抵抗素子領域との間のＰＮ接合の空乏層の影響
を抑制できる。

【００１０】請求項２は、前記電位制御回路を、定電流
を発生する定電流回路と、前記抵抗素子領域の第１のコ
ンタクトの電位に応じた電流を前記定電流回路で発生さ
れる定電流から引き込み、前記アイソレーション領域の
印加する電流制御回路と、前記アイソレーション領域の
前記抵抗素子領域の第２のコンタクトに対応した位置に
設けられた他端に前記抵抗素子領域に印加される電位の
中心電位に応じた電位を印加する定電位印加手段とから
構成してなる。

【００１１】請求項２によれば、アイソレーション領域
の電位を抵抗素子領域から一定の電位差の電位に設定で
きるので、アイソレーション領域と抵抗素子領域との間
の空乏層の状態を一定の状態に保持でき、電圧依存性の
影響を抑制できる。請求項３は、前記電位制御回路を定
電流を発生する第１の定電流回路と、前記抵抗素子領域
の第１のコンタクトの電位に応じた電流を前記定電流回
路で発生される定電流から引き込み、前記アイソレーシ
ョン領域の第１のコンタクトに印加する第１の電流制御
回路と、定電流を発生する第２の定電流回路と、前記抵
抗素子領域の第２のコンタクトの電位に応じた電流を前
記定電流回路で発生される定電流から引き込み、前記ア
イソレーション領域の第２のコンタクトに印加する第２
の電流制御回路とを有する構成としてなる。

【００１２】請求項３によれば、抵抗素子領域の第１、
第２のコンタクト間の電位差に応じた電位差をアイソレ
ーション領域の第１、第２のコンタクト部に発生させる
ことができるので、抵抗素子領域とアイソレーション領
域との間で電位の変化を均一にでき、よって、抵抗素子
領域とアイソレーション領域との間のＰＮ接合を全領域
に亘って略一定の状態に保持できるので、アイソレーシ
ョン領域と抵抗素子領域との間の空乏層の状態を一定の
状態に保持でき、電圧依存性の影響を抑制できる。

【００１３】

【発明の実施の形態】図１に本発明の半導体装置の抵抗
回路の一実施例の平面概略構成図、図２に本発明の半導
体装置の抵抗回路の一実施例の断面概略構成図を示す。
同図中、図７、図８と同一構成部分には同一符号を付
し、その説明は省略する。本実施例の半導体装置の抵抗
回路１００は、Ｐ型にドーピングされた半導体からなる
半導体基板１上にＮ型にドーピングされたの半導体から
形成されるアイソレーション領域２を形成し、アイソレ
ーション領域２にＰ型にドーピングされ、抵抗を形成す
る抵抗素子領域３を形成してなる。

【００１４】抵抗素子領域３は、いわゆる、ベース抵抗
を形成しており、その端部には入出力コンタクトＴ１、
Ｔ２が形成されている。アイソレーション領域２及び抵
抗素子領域３には、電位制御回路１４０が接続される。
電位制御回路１４０は、抵抗素子領域３に印加される電
位に応じてアイソレーション領域２に印加される電位を
全流域で略均一に制御する。

【００１５】本実施例では、抵抗素子領域３の入出力コ
ンタクトＴ１、Ｔ２に近接した位置にアイソレーション
領域２のコンタクト部Ｔ11、Ｔ12が形成されている。電
位制御回路１４０は、コンタクト部Ｔ11、Ｔ12の両方に
接続され、アイソレーション領域２を抵抗素子領域３の
分布に応じた電位に制御する。電位制御回路１４０は、
定電流回路１４１、抵抗素子領域３の一方のコンタクト
Ｔ１の電位Ｖ１に応じて定電流回路１４１から電流を引
き込みコンタクトＴ１の端子電圧ＶF の電位にコンタク
ト部Ｔ11を固定する電圧制御手段１４２、抵抗素子領域
３の他方のコンタクトＴ２の電位をコンタクト部Ｔ12の
電位と同等にする電位保持手段１４３から構成される。

【００１６】定電流回路１４１は、電源電圧Ｖccに接続
され、電源電圧Ｖccから一定電流Ｉ１を生成する。定電
流回路１４１で生成された一定電流Ｉ１は、電流制御手
段１４２、及び、アイソレーション領域２の抵抗素子領
域３の一方のコンタクトＴ１に近似して設けられたコン
タクト部Ｔ11に供給される。電圧制御手段１４２は、Ｐ
ＮＰトランジスタＱ11から構成され、抵抗素子領域３の
一方のコンタクトＴ１の電位に応じてトランジスタＱ11
のエミッタ電位を制御する。トランジスタＱ11は、ベー
スが抵抗素子領域３の一方のコンタクトＴ１に接続さ
れ、コレクタが接地され、エミッタが定電流回路１４１
に接続される。

【００１７】定電流回路１４１とトランジスタＱ11のエ
ミッタとの接続点は、抵抗素子領域３の一方のコンタク
トＴ１に近接して設けられたアイソレーション領域２の
コンタクト部Ｔ11に接続されている。よって、アイソレ
ーション領域２のコンタクト部Ｔ11に供給される電流Ｉ
２は、定電流回路１４１で生成される一定電流をＩ１、
電流制御手段１４２のエミッタ電流をＩe とすると、 Ｉ２＝Ｉ１−Ｉe で決定される。

【００１８】このとき、アイソレーション領域２には抵
抗素子領域３と同様に抵抗成分があるので、抵抗素子領
域３の一方のコンタクトＴ1 と他方のコンタクト部Ｔ２
との間と同様に電位差が発生し、アイソレーション領域
２の一方のコンタクト部Ｔ11と他方のコンタクト部Ｔ12
との間にコンタクト部Ｔ11とコンタクト部Ｔ12との間の
電位差ＶF 分の電位差が生じる。

【００１９】また、アイソレーション領域２の一方のコ
ンタクト部Ｔ11及び他方のコンタクト部Ｔ12は、抵抗素
子領域３の一方のコンタクトＴ１及び他方のコンタクト
Ｔ２に近接して設けられているので、アイソレーション
領域２と抵抗素子領域３との間のＰＮ接合では略均一に
電位が変化し、アイソレーション領域２と抵抗素子領域
３とのＰＮ接合では、電圧依存性の影響を受けにくくな
る。

【００２０】図３に本発明の一実施例の適用例のブロッ
ク構成図を示す。本適用例は半導体基板上に差動入力構
成のアンプを形成し、その抵抗として図１、図２に示す
構成の抵抗回路１００を用いたものである。図３では、
オペアンプ１５０、及び、抵抗Ｒａ、Ｒｂにより反転増
幅回路が構成されている。図３に示すようにオペアンプ
１５０の負側の入力抵抗、及び、帰還抵抗として図１、
図２に示す抵抗回路１００を適用した。

【００２１】図４に本発明の一実施例の適用例の動作波
形図を示す。抵抗素子領域３のコンタクトＴ１の電位が
図４で実線に示す電位となる。このとき、アイソレーシ
ョン領域２のコンタクト部Ｔ11に印加される電位は、ト
ランジスタＱ11のベース−エミッタ間のＰＮ接合の順方
向電圧分だけ高い電位となるので、図４に破線で示すよ
うに変化する。

【００２２】このように、本実施例によれば、第１の電
位検出手段により抵抗素子領域の一端の電位を検出し、
第２の電位検出手段により抵抗素子領域の他端の電位を
固定し、出力電位生成手段により第１の電位検出手段で
検出された電位又は第２の電位検出手段で検出された電
位に一定の電位差をつけたときに両方の電位がともに一
定の電位差以上となる電位を選択して、一定の電位差を
つけてアイソレーション領域に印加することにより、抵
抗素子領域への信号の入出力方向によらず、常に、高い
電位に合わせて一定の電位差が保持されるため、確実に
アイソレーション領域の電位を抵抗素子領域から一定の
電位差の電位に保持でき、アイソレーション領域と抵抗
素子領域との間の空乏層の状態を一定の状態に保持し、
空乏層における抵抗の電圧依存性の影響を抑制できる。
また、入力抵抗と帰還抵抗でキャンセルできる。

【００２３】なお、本実施例では、抵抗素子としてベー
ス抵抗を用いたが、これに限ることはなく、エミッタ抵
抗やイオン打ち込み抵抗などでも同様な作用、効果を奏
する。図５に本発明の一実施例の適用例の出力電圧−歪
率の特性図を示す。図３に示す構成のアンプ回路の負側
の入力抵抗Ｒａ、及び、帰還抵抗Ｒｂとして、図１、図
２に示す構成の抵抗回路１００を適用することにより、
一般に使用する領域である出力電圧、０〔Ｖ〕付近で、
図５に●で示す抵抗回路１００を適用したアンプの歪率
は、図５に△で示す従来の信号に応じて補正を行わない
ものに比べて小さくなる。よって、アンプとしての特性
は抵抗回路１００を適用したものの方が良好となる。な
お、このとき、正側の入力抵抗Ｒｃ、及び、バイアス抵
抗Ｒｄは、抵抗回路１００を適用しなくても、図５に■
で示すように歪率は十分に小さくなる。

【００２４】したがって、図３に示すようなアンプ回路
に抵抗回路１００を適用する場合には、図３に示すよう
に反転入力端子側の入力抵抗Ｒａ、及び、帰還抵抗Ｒｂ
にのみ適用することにより効率のよい補正が可能とな
る。なお、本実施例では、アイソレーション領域２の一
方のコンタクトＴ11の電位をそれに近接する抵抗素子領
域３のコンタクトＴ１の電位に応じた電位とし、アイソ
レーション領域２の他方のコンタクトＴ12の電位を（１
／２）Ｖcc＝Ｖbiasに固定としたが、これに限ることは
なく、アイソレーション領域２の他方のコンタクトＴ12
の電位もそれに近接する抵抗素子領域３のコンタクトＴ
１の電位に応じた電位にしてもよい。

【００２５】図６に本発明の他の一実施例の構成図を示
す。本実施例では、抵抗素子領域３のコンタクトＴ１、
Ｔ２の両方の電位を検出し、アイソレーション領域２を
抵抗素子領域３の変動に応じた電位に制御する。電位制
御回路１６０は、定電流回路１４１、抵抗素子領域３の
一方のコンタクトＴ１の電位Ｖ１に応じて定電流回路１
４１から電流を引き込み電圧を制御する電圧制御手段１
４２、定電流回路１６１、抵抗素子領域３の他方のコン
タクトＴ２の電位Ｖ２に応じて定電流回路１６１から電
流を引き込み電圧を制御する電圧制御手段１６２から構
成される。

【００２６】本回路においてはコンタクトＴ1 とコンタ
クトＴ２との間の電位差がＶF 以上ある場合には、使用
でないので電位差がＶF 以下となるように設定する。定
電流回路１６１は、電源電圧Ｖccに接続され、電源電圧
Ｖccから一定電流Ｉ1 ' 生成する。定電流回路１４１で
生成された一定電流Ｉ1'は、電流制御手段１６２、及
び、アイソレーション領域２の抵抗素子領域３の他方の
コンタクトＴ２に近似して設けられたコンタクト部Ｔ12
に供給される。

【００２７】電流制御手段１６２は、ＰＮＰトランジス
タＱ12から構成され、抵抗素子領域３の他方のコンタク
トＴ２の電位に応じてコンタクト部Ｔ12の電位を制御す
る。アイソレーション領域２には抵抗素子領域３と同様
に抵抗成分があるので、アイソレーション領域２の一方
のコンタクト部Ｔ11と他方のコンタクト部Ｔ12との間に
抵抗素子領域３の一方のコンタクトＴ1 と他方のコンタ
クト部Ｔ２との間との電位差に応じた電位差が発生し、
アイソレーション領域２と抵抗素子領域３との間のＰＮ
接合の電位は全域に亘って均一に電位が変化し、アイソ
レーション領域２と抵抗素子領域３とのＰＮ接合では、
空乏層の状態が一定に保持されるため、電圧依存性が発
生しにくくなる。

【００２８】

【発明の効果】上述の如く、本発明の請求項１によれ
ば、アイソレーション領域に抵抗素子領域の第１及び第
２のコンタクトのそれぞれに近接して第１及び第２のコ
ンタクト部を形成し、第１及び第２のコンタクト部の電
位を抵抗素子領域に印加される電位に応じた電位に制御
することにより、アイソレーション領域の電位を常に抵
抗素子領域から一定の電位差の電位に設定できるので、
アイソレーション領域と抵抗素子領域との間の空乏層の
状態を一定の状態に保持でき、また、アイソレーション
領域の抵抗成分によりアイソレーション領域の電位の変
化と抵抗素子領域での電位変化と略同様に変化させるこ
とができるので、抵抗素子領域とアイソレーション領域
との接合の全域に亘って略均一の電位とすることができ
るため、アイソレーション領域と抵抗素子領域との間の
ＰＮ接合での空乏層の影響を抑制でき、電圧依存性を抑
制でき、さらに、空乏層が原因で発生する２次、３次高
周波をキャンセルできる等の特長を有する。

【００２９】請求項２によれば、アイソレーション領域
の電位を抵抗素子領域から一定の電位差の電位に設定で
きるので、アイソレーション領域と抵抗素子領域との間
の寄生素子の状態を一定の状態に保持でき、寄生素子の
影響を抑制できる等の特長を有する。請求項３によれ
ば、抵抗素子領域の第１、第２のコンタクト間の電位差
に応じた電位差をアイソレーション領域の第１、第２の
コンタクト部に発生させることができるので、抵抗素子
領域とアイソレーション領域との間で電位の変化を均一
にでき、よって、抵抗素子領域とアイソレーション領域
との間のＰＮ接合を全領域に亘って略一定の状態に保持
できるので、アイソレーション領域と抵抗素子領域との
間の寄生素子の状態を一定の状態に保持でき、寄生素子
の影響を抑制できる等の特長を有する。

【図面の簡単な説明】

【図１】本発明の半導体装置の抵抗回路の一実施例の平
面概略構成図である。

【図２】本発明の半導体装置の抵抗回路の一実施例の断
面概略構成図である。

【図３】本発明の半導体装置の抵抗回路の一実施例の適
用例の回路構成図である。

【図４】本発明の半導体装置の抵抗回路の一実施例の適
用例の動作波形図である。

【図５】本発明の半導体装置の抵抗回路の一実施例の適
用例の出力電圧に対する歪率の特性図である。

【図６】本発明の半導体装置の抵抗回路の他の実施例の
断面概略構成図である。

【図７】従来の半導体装置の抵抗回路の一例の平面構成
図である。

【図８】従来の半導体装置の抵抗回路の一例の断面構成
図である。

【図９】従来の半導体装置の抵抗回路の一例の適用例の
動作波形図である。

【符号の説明】

１００ 抵抗回路 １ 半導体基板 ２ アイソレーション領域 ３ 抵抗素子領域 １４０、１６０ 電位制御回路 １４１、１６１ 定電流回路 １４２、１６２ 電流制御回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１の極性の半導体からなる半導体基板
   上に第２の極性の半導体から形成されたアイソレーショ
   ン領域を形成し、該アイソレーション領域に該第１の極
   性からなり、抵抗を形成する抵抗素子領域を形成してな
   る半導体装置の抵抗回路において、 前記アイソレーション領域に前記抵抗素子領域の第１及
   び第２のコンタクトのそれぞれに近接して形成された第
   １及び第２のコンタクト部と、 前記第１及び第２のコンタクト部に接続され、前記第１
   及び第２のコンタクト部の電位を前記抵抗素子領域に印
   加される電位に応じた電位に制御する電位制御回路とを
   有することを特徴とする半導体装置の抵抗回路。
2. 【請求項２】 前記電位制御回路は、定電流を発生する
   定電流回路と、 前記抵抗素子領域の第１のコンタクトの電位に応じた電
   流を前記定電流回路で発生される定電流から引き込み、
   前記アイソレーション領域の印加する電流制御回路と、 前記アイソレーション領域の前記抵抗素子領域の第２の
   コンタクトに対応した位置に設けられた他端に前記抵抗
   素子領域に印加される電位の中心電位に応じた電位を印
   加する定電位印加手段とを有することを特徴とする請求
   項１記載の半導体装置の抵抗回路。
3. 【請求項３】 前記電位制御回路は、定電流を発生する
   第１の定電流回路と、 前記抵抗素子領域の第１のコンタクトの電位に応じた電
   流を前記定電流回路で発生される定電流から引き込み、
   前記アイソレーション領域の第１のコンタクトに印加す
   る第１の電流制御回路と、 定電流を発生する第２の定電流回路と、 前記抵抗素子領域の第２のコンタクトの電位に応じた電
   流を前記定電流回路で発生される定電流から引き込み、
   前記アイソレーション領域の第２のコンタクトに印加す
   る第２の電流制御回路とを有することを特徴とする請求
   項１記載の半導体装置の抵抗回路。