JPH10501112A - 半導体チップ上でより高い電圧をスイッチングするための回路装置およびその作動方法 - Google Patents

Abstract

(57)【要約】 回路装置の出力端子（Ａ）に高い正または負の電圧をスイッチングするため、第１のｐチャネルトランジスタ（Ｐ１）および第１のｎチャネルトランジスタ（Ｎ１）がこれらの両電圧に対する端子（ＶＨ１、ＶＬ１）の間に直列に配置されている。両トランジスタのゲートはそれぞれ他方の導電形のトランジスタ（Ｎ２、Ｐ３）の負荷区間を介して第１および第３の入力端子（Ｅ１、Ｅ３）と接続されている。これらのトランジスタのゲートは第２または第４の入力端子（Ｅ２、Ｅ４）と接続されている。第１のｐチャネルトランジスタ（Ｐ１）および第１のｎチャネルトランジスタ（Ｎ１）は、それぞれそれらのゲート端子と高い正の電位（ＶＨ１）または高い負の電位（ＶＬ１）との間に接続されており、またゲートで出力端子（Ａ）と接続されているそれぞれ等しい導電形のトランジスタ（Ｐ２、Ｎ３）の負荷区間を介してインターロック可能である。入力端子における電位に関係して高い正の電位もしくは高い負の電位が出力端子（Ａ）に通過接続可能である。

Description

【発明の詳細な説明】 半導体チップ上でより高い電圧をスイッチング するための回路装置およびその作動方法 本発明は、半導体チップ上でより高い電圧をスイッチングするための回路装置 であって、第１の高い電位に対する端子と第１の低い電位に対する端子との間に 接続されている第１のｐチャネルトランジスタおよび第１のｎチャネルトランジ スタから成る第１の直列回路と、第１の高い電位に対する前記の端子と第１の入 力端子との間に接続されている第２のｐチャネルトランジスタおよび第２のｎチ ャネルトランジスタから成る第２の直列回路とを有し、第１の直列回路の両トラ ンジスタの接続点が第２のｐチャネルトランジスタのゲート端子と接続されてお り、また出力信号に対する端子を形成し、第２の直列回路の両トランジスタの接 続点が第１のｐチャネルトランジスタのゲート端子と接続されており、また第２ のｎチャネルトランジスタのゲート端子が第２の入力端子を形成する回路装置に 関する。 本発明はさらにこのような回路装置を作動させるための方法に関する。 このような回路装置は文献「プロシーディングス・アイ・エス・エス・シー・ シー（Ｐｒｏｃｅｅｄｉｎｇｓ ＩＳＳＣＣ）」１９９１住、第２６０頁から知 られている。ここでは第１のｎチャネルトランジスタのゲート端子が第１のｐチ ャネルトランジスタのゲート端子と接続されている。さらに第１の低い電位は接 地電位に等しい。 半導体チップ上に集積された回路では、ＴＴＬおよびＣＭＯＳにおけるたとえ ば＋５Ｖおよび０Ｖの通常の作動電圧のほかに、明らかにより高いまたは負であ ってもよい別の電圧を供給すること、チップ上で作動電圧から発生すること、お よび場合によってはスイッチオンおよびスイッチオフすることがしばしば必要で ある。このような半導体チップがたとえばＥＰＲＯＭ、ＥＥＰＲＯＭまたはフラ ッシュ-メモリのような不揮発性メモリを含んでいるならば、そのためにプログ ラミング電圧が必要とされ、この電圧は１２Ｖないし２ＯＶの範囲内の値を有し ていなければならず、またはメモリコンセプトに応じて負であってもよい。公知 の回路装置はより高いプログラミング電圧をスイッチングする役割をする。しか しこの公知の回路装置によっては負の電圧はスイッチングできない。 本発明の課題は、半導体チップ上でより高い電圧をスイッチングするための回 路装置であって、正の電圧も負の電圧もスイッチング可能であり、またその際に 横電流が生じない回路装置を提供することにある。本発明の別の課題は、この回 路装置を作動させる方法を提供することにある。 この課題は、冒頭に記載した種類の回路装置において、請求項１に記載されて いる特徴により解決される。このような回路装置を作動させるための方法は請求 項４および５に記載されている。本発明の有利な実施態様は従属請求項に記載さ れている。 本発明による回路装置は追加的な回路費用なしに非反転スイッチとしてまたは 反転スイッチとして簡単に使用できる。機能は４つの入力端子に与えられる電圧 にのみ、またはどのようにこれらが一括接続されているかについてのみ関係して いる。スイッチングすべき電圧がスイッチオンの際にランプ状の経過を有すると 特に有利である。半導体チップの論理部分における基板バイアス電圧の発生を避 けるため、ｎ基板において第１の高い電位と接続されているｐチャネルトランジ スタを、またｐ基板において第１の低い電位と接続されているｎチャネルトラン ジスタを、基板から他方の導電形の領域により絶縁されている基板と等しい導電 形のウェル内に構成すると有利である。 以下図面に示す実施例により本発明を一層詳細に説明する。 図１は３状態法を有する本発明による回路装置の概略図、 図２は非反転スイッチを示し、 図３は反転スイッチを示し、 図４はテクノロジー的に実現するための可能性を示す図面である。 図１による本発明による回路装置では第１の高い電位ＶＨ１に対する端子と第 １の低い電位ＶＬ１に対する端子との間に第１のｐチャネルトランジスタＰ１お よび第１のｎチャネルトランジスタＮ１から成る直列回路が接続されている。両 トランジスタの接続点は出力端子Ａを形成する。第１の高い電位ＶＨ１に対する 端子と第１のｐチャネルトランジスタＰ１のゲート端子との間に第２のｐチャネ ルトランジスタＰ２の負荷区間が接続されている。この第２のｐチャネルトラン ジスタＰ２のゲート端子は出力端子Ａと接続されている。第１のｐチャネルトラ ンジスタＰ１のゲート端子はさらに第２のｎチャネルトランジスタＮ２の負荷区 間を介して第１の入力端子Ｅ１と接続されている。この第２のｎチャネルトラン ジスタＮ２のゲート端子は第２の入力端子Ｅ２と接続されている。第１のｎチャ ネルトランジスタＮ１のゲート端子と第１の低い電位ＶＬ１に対する端子との間 に第３のｎチャネルトランジスタＮ３の負荷区間が接続されている。この第３の ｎチャネルトランジスタＮ３のゲート端子は同じく出力端子Ａと接続されており 、他方において第１のｎチャネルトランジスタＮ１のゲート端子は第３のｐチャ ネルトランジスタＰ３の負荷区間を介して第３の入力端子Ｅ３と接続されている 。第３のｐチャネルトランジスタＰ３のゲート端子は第４の入力端子Ｅ４と接続 されている。このような回路装置により入力端子Ｅ１ないしＥ４における電位の 適当な選択により第１の高い電位ＶＨ１もしくは第１の低い電位ＶＬ１が通過接 続され得るし、または出力端子Ａが高抵抗にスイッチングされ得る。この回路装 置の特別な利点は、第１の低い電位ＶＬ１が負の値をとり得ることである。 第１の高い電位ＶＨ１を出力端子Ａに通過接続するためには、第２の入力端子 Ｅ２に第１の入力端子Ｅ１における電位よりも高い電位が与えられなければなら ない。その際にさらに第１の入力端子Ｅ１における電位は第１の高い電位ＶＨ１ よりも低くなければならない。それにより第２のｎチャネルトランジスタＮ２が 導通状態にスイッチングされ、それによって第１のｐチャネルトランジスタＰ１ も導通状態にスイッチングされる。出力端子Ａはこうして第１の高い電位ＶＨ１ の値をとり、またそれによって第２のｐチャネルトランジスタＰ２も導通状態に スイッチングし、それによって第１のｐチャネルトランジスタはその導通状態に ロックされる。同時に第４の入力端子Ｅ４における電位が第３の入力端子Ｅ３に おける電位よりも大きいかまたはそれに等しいならば、第３のｐチャネルトラン ジスタＰ３は阻止し、他方において第３のｎチャネルトランジスタＮ３は出力端 子Ａにおける従ってまたそのゲート端子における高い電位に基づいて導通し、ま た第１のｎチャネルトランジスタＮ１のゲート端子を第１の低い電位ＶＬ１にさ せ、それによって第１のｎチャネルトランジスタＮ１は確実に阻止し、また第３ のｎチャネルトランジスタＮ３によりこの位置にロックされる。 第４の入力端子Ｅ４における電位が第３の入力端子Ｅ３における電位よりも小 さく、かつ第２の入力端子Ｅ２における電位が第１の入力端子Ｅ１における電位 よりも小さく選ばれるならば、同様にして第１の低い電位ＶＬ１が出力端子Ａに 通過接続される。 本発明による回路装置は、出力端子Ａに通過接続すべき電位が入力端子Ｆ１な いしＥ４における電位の印加の後に初めてスイッチオンされ、および／またはラ ンプ状の経過を有する、すなわち突変的にスイッチオンされずに徐々に終値に高 められるならば、特に有利に作動する。これにより特に確実な作動が可能となる 。 図１による本発明による回路装置の特別な変形例が図２に示されている。ここ では入力端子Ｅ２およびＥ４は一括接続されており、また制御電圧Ｖｉｎを与え られている。第１の入力端子Ｅ１には第１の低い電位ＶＬ１よりも大きいかそれ に等しい第２の低い電位ＶＬ２が与えられており、他方において第４の入力端子 Ｅ４には第１の高い電位ＶＨ１よりも小さいかそれに等しい第２の高い電位ＶＨ ２が与えられている。この変形例は制御信号Ｖｉｎに関して非反転性のスイッチ となる。なぜならば、この制御信号Ｖｉｎのレベルか第２の高い電位ＶＨ２に等 しいときに、出力端子Ａが第１の高い電位ＶＨ１の値をとる（およびその逆）か らである。 それと対照的に図３は制御信号Ｖｉｎに関して反転性のスイッチを示す。その ために第１および第３の入力端子Ｅ１、Ｅ３が一括接続されており、また制御電 圧Ｖｉｎを与えられており、他方において第２の入力端子Ｅ２には第２の高い電 位ＶＨ２が、また第４の入力端子Ｅ４には第２の低い電位ＶＬ２が与えられてい る。第２の電位の値に対しては図２による回路の際と同じ条件が当てはまる。 上記の回路装置は確かに一般的に応用可能であるが、特に有利な仕方でフラッ シュ‐メモリにおけるワード線の駆動のために適している。そこでは第２の高い 電位ＶＨ２はチップの供給電圧であり、また第２の低い電位ＶＬ２は基準電位で ある。第１の高い電位ＶＨ１は消去電圧であり、また第１の低い電位ＶＬ１はプ ログラミング電圧である。さらに第２の正の電圧が読出し電圧としてワード線上 にスイッチングされなければならない。これは、消去電圧の代わりにこの読出し 電圧が第１の高い電位として選ばれることによって行われる。反転または非反転 スイッチとしての本発明による回路装置の選ばれた変形例に関係してこのように して制御信号Ｖｉｎの適当な選択によりそれぞれ所望の電圧がワード線上にスイ ッチングされ得る。 回路装置の技術的実現は標準ＣＭＯＳにより可能である。その際ｎまたはｐウ ェル法では、基板電位が最も低い（最も負の）電圧または最も高い（最も正の） 電圧にしなければならないことに注意する必要がある。第１の低い電位が第２の 低い電位よりも小さく、かつｎウェルが設けられている場合、または第１の高い 電位が第２の高い電位よりも小さく、かつｐウェルが設けられている場合には、 このことは、（第１および第２の低い電位と接続されている）半導体チップの論 理部分におけるｎチャネルまたはｐチャネルトランジスタが基板バイアス電圧を 与えられていることを意味する。いわゆる“三重ウェル”法により論理部分にお けるこの基板バイアス電圧は避けられる。図４中に示されているようなｐ基板で は、第１および第３のｎチャネルトランジスタが絶縁されたｐウェル内に実現さ れるので、論理トランジスタに対する基板電位は第２の低い電位、通常は接地電 位にあり得る。ｎ基板では、相応に第１および第２のｐチャネルトランジスタが 絶縁されたｎウェル内に位置しなければならないであろう。

Claims (1)

1. 【特許請求の範囲】 １．第１の高い電位に対する端子（ＶＨ１）と第１の低い電位に対する端子（Ｖ Ｌ１）との間に接続されている第１のｐチャネルトランジスタ（Ｐ１）および第 １のｎチャネルトランジスタ（Ｎ１）から成る第１の直列回路と、第１の高い電 位に対する端子（ＶＨ１）と第１の入力端子（Ｅ１）との間に接続されている第 ２のｐチャネルトランジスタ（Ｐ２）および第２のｎチャネルトランジスタ（Ｎ ２）から成る第２の直列回路とを有し、 第１の直列回路の両トランジスタ（Ｐ１、Ｎ１）の接続点が第２のｐチャネル トランジスタ（Ｐ２）のゲート端子と接続され、また出力信号に対する端子（Ａ ）を形成し、 第２の直列回路の両トランジスタの接続点（Ｐ２、Ｎ２）が第１のｐチャネル トランジスタ（Ｐ１）のゲート端子と接続され、 また第２のｎチャネルトランジスタ（Ｎ２）のゲート端子が第２の入力端子（ Ｅ２）を形成する回路装置において、 第３のチャネルトランジスタ（Ｐ３）および第３のｎチャネルトランジスタ（ Ｎ３）から成る第３の直列回路が第３の入力端子（Ｅ３）と第１の低い電位に対 する端子（ＶＬ１）との間に接続され、 第１の直列回路の両トランジスタ（Ｐ１、Ｎ１）の接続点が第３のｎチャネル トランジスタ（Ｎ３）のゲート端子と接続され、 第３の直列回路の両トランジスタ（Ｐ３、Ｎ３）の接続点が第１のｎチャネル トランジスタ（Ｎ１）のゲート端子と接続され、 第３のｐチャネルトランジスタ（Ｐ３）のゲート端子が第４の入力端子（Ｅ４ ）を形成する ことを特徴とする半導体チップ上でより高い電圧をスイッチングするための回路 装置。 ２．第２および第４の入力端子（Ｅ２、Ｅ４）が互いに接続され、制御信号（Ｖ ｉｎ）に対する端子を形成し、 第１の入力端子（Ｅ１）が第１の低い電位（ＶＬ１）に等しいかそれよりも大 きい第２の低い電位（ＶＬ２）に対する端子であり、 第３の入力端子（Ｅ３）が第１の高い電位（ＶＨ１）に等しいかそれよりも小 さい第２の高い電位（ＶＨ２）に対する端子である ことを特徴とする請求項１記載の回路装置。 ３．第１および第３の入力端子（Ｅ１、Ｅ３）が互いに接続され、制御信号（Ｖ ｉｎ）に対する端子を形成し、 第２の入力端子（Ｅ２）が第１の高い電位（ＶＨ１）に等しいかそれよりも小 さい第２の高い電位（ＶＨ２）に対する端子であり、 第４の入力端子（Ｅ４）が第１の低い電位（ＶＬ１）に等しいかそれよりも大 きい第２の低い電位（ＶＬ２）に対する端子である ことを特徴とする請求項１記載の回路装置。 ４．ｐ導電形の基板内にトランジスタを技術的に実現する際に第１および第３の ｎチャネルトランジスタ（Ｎ１、Ｎ３）がｐ基板から絶縁されたｐウェル内に構 成されることを特徴とする請求項１ないし３の１つに記載の回路装置。 ５．ｎ導電形の基板内にトランジスタを技術的に実現する際に第１および第２の ｐチャネルトランジスタ（Ｐ１、Ｐ２）がｎ基板から絶縁されたｐウェル内に構 成されることを特徴とする請求項１ないし３の１つに記載の回路装置。 ６．第１の電位（ＶＨ１、ＶＬ１）がスイッチオンの後に最初にランプ状の経過 を有することを特徴とする請求項１ないし５の１つによる回路装置を作動させる ための方法。 ７．回路装置の始動の際に先ず第２の電位（ＶＨ２、ＶＬ２）が、次いで第１の 電位（ＶＨ１、ＶＬ１）が与えられることを特徴とする請求項１ないし５の１つ による回路装置を作動させるための方法。 ８．第１の電位（ＶＨ１、ＶＬ１）がスイッチオンの後に最初にランプ状の経過 を有することを特徴とする請求項７記載の方法。