JPH07220484A - 電圧変換装置 - Google Patents
電圧変換装置Info
- Publication number
- JPH07220484A JPH07220484A JP2310694A JP2310694A JPH07220484A JP H07220484 A JPH07220484 A JP H07220484A JP 2310694 A JP2310694 A JP 2310694A JP 2310694 A JP2310694 A JP 2310694A JP H07220484 A JPH07220484 A JP H07220484A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- signal line
- supply voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 ＥＰＲＯＭ等において、電圧昇圧を行うこと
なく比較的ローインピーダンスで入力電圧を出力できる
と共に、ＶDDとＶPPの間でリーク電流が発生することが
ない電圧変換回路を提供する。 【構成】 直列接続された２つのＰチャネルＭＯＳトラ
ンジスタＭ1 、Ｍ2 を設けることにより、電源電圧ＶPP
が電源電圧ＶDDより低くなっている時においても、これ
らのトランジスタＭ1 、Ｍ2 で構成されるスイッチング
手段を完全にオフできるので、ＶDDとＶPPの間でリーク
電流が発生することがない
なく比較的ローインピーダンスで入力電圧を出力できる
と共に、ＶDDとＶPPの間でリーク電流が発生することが
ない電圧変換回路を提供する。 【構成】 直列接続された２つのＰチャネルＭＯＳトラ
ンジスタＭ1 、Ｍ2 を設けることにより、電源電圧ＶPP
が電源電圧ＶDDより低くなっている時においても、これ
らのトランジスタＭ1 、Ｍ2 で構成されるスイッチング
手段を完全にオフできるので、ＶDDとＶPPの間でリーク
電流が発生することがない
Description
【０００１】
【産業上の利用分野】本発明は、例えば、ＥＰＲＯＭ
（紫外線消去可能なプログラマブルＲＯＭ）やフラッシ
ュＥＥＰＲＯＭ（電気的に一括消去可能なプログラマブ
ルＲＯＭ）などに用いられる電圧変換装置に関する。
（紫外線消去可能なプログラマブルＲＯＭ）やフラッシ
ュＥＥＰＲＯＭ（電気的に一括消去可能なプログラマブ
ルＲＯＭ）などに用いられる電圧変換装置に関する。
【０００２】
【従来の技術】ＥＰＲＯＭやフラッシュＥＥＰＲＯＭな
どの不揮発性のメモリＬＳＩには、２種類の電源電圧を
必要とするものが多い。第１の電源電圧ＶDDは、読み出
し時やプログラム時及びその他の動作モード時において
必要な電源電圧となるものであり、例えば、一般のＥＰ
ＲＯＭにおいては５Ｖである。
どの不揮発性のメモリＬＳＩには、２種類の電源電圧を
必要とするものが多い。第１の電源電圧ＶDDは、読み出
し時やプログラム時及びその他の動作モード時において
必要な電源電圧となるものであり、例えば、一般のＥＰ
ＲＯＭにおいては５Ｖである。
【０００３】第２の電源電圧ＶPPは、不揮発性メモリセ
ルのプログラムや消去に必要な高電圧を供給する電源電
圧で、例えば、一般のＥＰＲＯＭにおいては１２Ｖであ
る。
ルのプログラムや消去に必要な高電圧を供給する電源電
圧で、例えば、一般のＥＰＲＯＭにおいては１２Ｖであ
る。
【０００４】ここで、第１の電源電圧ＶDDは、メモリＬ
ＳＩが動作状態にある間は、定格の電圧範囲（例えば、
一般的に５Ｖ±１０％）内にある必要がある。一方、第
２の電源電圧ＶPPは、プログラム時や消去時においては
高電圧（例えば、一般的に１２Ｖ±５％）が必要となる
が、読み出し時やスタンバイ時においては、接地電圧か
ら第１の電源電圧ＶDDの範囲内にあればよい。
ＳＩが動作状態にある間は、定格の電圧範囲（例えば、
一般的に５Ｖ±１０％）内にある必要がある。一方、第
２の電源電圧ＶPPは、プログラム時や消去時においては
高電圧（例えば、一般的に１２Ｖ±５％）が必要となる
が、読み出し時やスタンバイ時においては、接地電圧か
ら第１の電源電圧ＶDDの範囲内にあればよい。
【０００５】この時のメモリＬＳＩに内蔵される電源電
圧変換回路には、以下に説明するような機能及び性能が
要求される。
圧変換回路には、以下に説明するような機能及び性能が
要求される。
【０００６】すなわち、読み出し時やスタンバイ時など
の第２の電源電圧ＶPPが第１の電源電圧ＶDDより低い時
において、第１の電源電圧ＶDDから第２の電源電圧ＶPP
に対して電流経路（リーク電流）が生じないようにする
必要があり、そこでリーク電流が発生すると、不必要な
電流が消費されてしまう。
の第２の電源電圧ＶPPが第１の電源電圧ＶDDより低い時
において、第１の電源電圧ＶDDから第２の電源電圧ＶPP
に対して電流経路（リーク電流）が生じないようにする
必要があり、そこでリーク電流が発生すると、不必要な
電流が消費されてしまう。
【０００７】また、第２の電源電圧ＶPPが第１の電源電
圧ＶDDより低い時においては、電源電圧変換回路の出力
は、第１の電源電圧ＶDDでクランプされ、第２の電源電
圧ＶPPが第１の電源電圧ＶDDより所定値以上高い時に、
電源電圧変換回路の出力が第２の電源電圧ＶPPになる必
要がある。もし、第２の電源電圧ＶPPが第１の電源電圧
ＶDDより低い時において、電圧変換装置の出力が第２の
電源電圧ＶPPと同じであった場合、電源電圧変換回路の
出力が接続される回路では、読み出し時やスタンバイ時
において電圧が低いため正常な動作ができなくなる。
圧ＶDDより低い時においては、電源電圧変換回路の出力
は、第１の電源電圧ＶDDでクランプされ、第２の電源電
圧ＶPPが第１の電源電圧ＶDDより所定値以上高い時に、
電源電圧変換回路の出力が第２の電源電圧ＶPPになる必
要がある。もし、第２の電源電圧ＶPPが第１の電源電圧
ＶDDより低い時において、電圧変換装置の出力が第２の
電源電圧ＶPPと同じであった場合、電源電圧変換回路の
出力が接続される回路では、読み出し時やスタンバイ時
において電圧が低いため正常な動作ができなくなる。
【０００８】このため、電源電圧変換回路は、第２の電
源電圧ＶPPの値やプログラム信号などの制御信号に応じ
て、第２の電源電圧ＶPPと第１の電源電圧ＶDDのいずれ
かにスイッチングする方式がとられている。
源電圧ＶPPの値やプログラム信号などの制御信号に応じ
て、第２の電源電圧ＶPPと第１の電源電圧ＶDDのいずれ
かにスイッチングする方式がとられている。
【０００９】しかしながら、従来の技術では、以下に説
明するように、このスイッチングのために第２の電源電
圧ＶPPよりさらに高い電圧を必要としていた。
明するように、このスイッチングのために第２の電源電
圧ＶPPよりさらに高い電圧を必要としていた。
【００１０】図４に従来の電源電圧変換回路の回路図を
示す。
示す。
【００１１】同図において、ＶＣ１は電源電圧変換回路
であり、端子Ｔ21〜Ｔ25で外部及びメモリＬＳＩのその
他の回路と接続されている。
であり、端子Ｔ21〜Ｔ25で外部及びメモリＬＳＩのその
他の回路と接続されている。
【００１２】Ｔ21は、第２の電源電圧ＶPPが供給される
入力端子であり、Ｎ21はその信号線を示している。Ｔ22
は、第１の電源電圧ＶDDが供給される入力端子であり、
Ｎ22はその信号線を示している。Ｔ23は、第１の制御入
力電圧ＶCNT が供給される入力端子であり、Ｎ23はその
信号線を示している。Ｔ24は、第２の制御入力電圧Ｖ
CNTBが供給される入力端子であり、Ｎ27はその信号線を
示している。Ｔ25は、電源電圧変換回路ＶＣ１の出力電
圧ＶINT を出力するための出力端子であり、Ｎ26はその
信号線を示している。
入力端子であり、Ｎ21はその信号線を示している。Ｔ22
は、第１の電源電圧ＶDDが供給される入力端子であり、
Ｎ22はその信号線を示している。Ｔ23は、第１の制御入
力電圧ＶCNT が供給される入力端子であり、Ｎ23はその
信号線を示している。Ｔ24は、第２の制御入力電圧Ｖ
CNTBが供給される入力端子であり、Ｎ27はその信号線を
示している。Ｔ25は、電源電圧変換回路ＶＣ１の出力電
圧ＶINT を出力するための出力端子であり、Ｎ26はその
信号線を示している。
【００１３】トランジスタＭ21〜Ｍ24は、Ｎチャネルエ
ンハンスメント型ＭＯＳＦＥＴ（絶縁ゲート型電界効果
トランジスタ）であり、また、Ｇは接地端子で、Ｎ28及
びＮ29はその信号線を示している。ＨＶＳＷは高電圧ス
イッチ回路、ＰＵＭＰは昇圧回路である。
ンハンスメント型ＭＯＳＦＥＴ（絶縁ゲート型電界効果
トランジスタ）であり、また、Ｇは接地端子で、Ｎ28及
びＮ29はその信号線を示している。ＨＶＳＷは高電圧ス
イッチ回路、ＰＵＭＰは昇圧回路である。
【００１４】次に、電源電圧変換回路ＶＣ１の接続につ
いて説明する。
いて説明する。
【００１５】高電圧スイッチ回路ＨＶＳＷには、信号線
Ｎ23が第１の制御入力電圧ＶCNT の入力用として接続さ
れ、信号線Ｎ21が第２の電源電圧ＶPPの入力用として接
続され、信号線Ｎ22が第１の電源電圧ＶDDの入力用とし
て接続され、信号線Ｎ28が接地信号線として接続され、
信号線Ｎ24が出力電圧ＶX の出力用として接続されてい
る。
Ｎ23が第１の制御入力電圧ＶCNT の入力用として接続さ
れ、信号線Ｎ21が第２の電源電圧ＶPPの入力用として接
続され、信号線Ｎ22が第１の電源電圧ＶDDの入力用とし
て接続され、信号線Ｎ28が接地信号線として接続され、
信号線Ｎ24が出力電圧ＶX の出力用として接続されてい
る。
【００１６】昇圧回路ＰＵＭＰには、信号線Ｎ23が第１
の制御入力電圧ＶCNT の入力用として接続され、信号線
Ｎ21が第２の電源電圧ＶPPの入力用として接続され、信
号線Ｎ22が第１の電源電圧ＶDDの入力用として接続さ
れ、信号線Ｎ29が接地信号線として接続され、信号線Ｎ
25が出力電圧ＶPUMPの出力用として接続されている。
の制御入力電圧ＶCNT の入力用として接続され、信号線
Ｎ21が第２の電源電圧ＶPPの入力用として接続され、信
号線Ｎ22が第１の電源電圧ＶDDの入力用として接続さ
れ、信号線Ｎ29が接地信号線として接続され、信号線Ｎ
25が出力電圧ＶPUMPの出力用として接続されている。
【００１７】トランジスタＭ21のゲートには信号線Ｎ24
が接続され、ドレインには信号線Ｎ22が接続され、ソー
スには信号線Ｎ26が接続されている。
が接続され、ドレインには信号線Ｎ22が接続され、ソー
スには信号線Ｎ26が接続されている。
【００１８】トランジスタＭ22のゲートには信号線Ｎ27
が接続され、ドレインには信号線Ｎ22が接続され、ソー
スには信号線Ｎ26が接続されている。
が接続され、ドレインには信号線Ｎ22が接続され、ソー
スには信号線Ｎ26が接続されている。
【００１９】トランジスタＭ23のゲートには信号線Ｎ25
が接続され、ドレインには信号線Ｎ21が接続され、ソー
スには信号線Ｎ26が接続されている。
が接続され、ドレインには信号線Ｎ21が接続され、ソー
スには信号線Ｎ26が接続されている。
【００２０】トランジスタＭ24のゲートには信号線Ｎ23
が接続され、ドレインには信号線Ｎ21が接続され、ソー
スには信号線Ｎ26が接続されている。
が接続され、ドレインには信号線Ｎ21が接続され、ソー
スには信号線Ｎ26が接続されている。
【００２１】電源電圧変換回路ＶＣ１において、トラン
ジスタＭ21〜Ｍ24のしきい値Ｖtmは、例えば０．８Ｖで
あり、第１の電源電圧ＶDDは０〜７Ｖの範囲で可変であ
り、第２の電源電圧ＶPPは０〜１２Ｖの範囲で可変であ
る。
ジスタＭ21〜Ｍ24のしきい値Ｖtmは、例えば０．８Ｖで
あり、第１の電源電圧ＶDDは０〜７Ｖの範囲で可変であ
り、第２の電源電圧ＶPPは０〜１２Ｖの範囲で可変であ
る。
【００２２】また、高電圧スイッチ回路ＨＶＳＷは、制
御入力である信号線Ｎ23にローレベルが入力された時に
第２の電源電圧ＶPPを出力し、制御入力である信号線Ｎ
23にハイレベルが入力された時に接地電圧０Ｖを出力す
る。昇圧回路ＰＵＭＰは、制御入力である信号線Ｎ23に
ローレベルが入力された時に接地電圧０Ｖを出力し、制
御入力である信号線Ｎ23にハイレベルが入力された時に
第２の電源電圧ＶPPより高い電圧、例えばＶPP＋３Ｖを
出力する。
御入力である信号線Ｎ23にローレベルが入力された時に
第２の電源電圧ＶPPを出力し、制御入力である信号線Ｎ
23にハイレベルが入力された時に接地電圧０Ｖを出力す
る。昇圧回路ＰＵＭＰは、制御入力である信号線Ｎ23に
ローレベルが入力された時に接地電圧０Ｖを出力し、制
御入力である信号線Ｎ23にハイレベルが入力された時に
第２の電源電圧ＶPPより高い電圧、例えばＶPP＋３Ｖを
出力する。
【００２３】次に、表１及び図４を参照しながら電源電
圧変換回路ＶＣ１の動作を説明する。
圧変換回路ＶＣ１の動作を説明する。
【００２４】
【表１】
【００２５】表１は、第２の電源電圧ＶPPの値に応じた
各信号線Ｎ23〜Ｎ27のそれぞれの電圧値ＶCNT 、ＶX 、
ＶPUMP、ＶINT 、ＶCNTB及びトランジスタＭ21〜Ｍ24の
スイッチ状態を示したものである。
各信号線Ｎ23〜Ｎ27のそれぞれの電圧値ＶCNT 、ＶX 、
ＶPUMP、ＶINT 、ＶCNTB及びトランジスタＭ21〜Ｍ24の
スイッチ状態を示したものである。
【００２６】まず、第２の電源電圧ＶPPの値が０Ｖから
第１の電源電圧ＶDDの間の時は、第１の制御入力電圧Ｖ
CNT が０Ｖであり、第２の制御入力電圧ＶCNTBがＶDDで
あり、信号線Ｎ23がローレベルとなるため、高電圧スイ
ッチ回路ＨＶＳＷの出力電圧ＶX は第２の電源電圧ＶPP
となり、昇圧回路ＰＵＭＰの出力電圧ＶPUMPは０Ｖとな
る。
第１の電源電圧ＶDDの間の時は、第１の制御入力電圧Ｖ
CNT が０Ｖであり、第２の制御入力電圧ＶCNTBがＶDDで
あり、信号線Ｎ23がローレベルとなるため、高電圧スイ
ッチ回路ＨＶＳＷの出力電圧ＶX は第２の電源電圧ＶPP
となり、昇圧回路ＰＵＭＰの出力電圧ＶPUMPは０Ｖとな
る。
【００２７】トランジスタＭ21〜Ｍ24はＮチャネルエン
ハンスメント型であるので、トランジスタＭ21及びＭ22
はオン状態となり、トランジスタＭ23及びＭ24はオフ状
態となる。
ハンスメント型であるので、トランジスタＭ21及びＭ22
はオン状態となり、トランジスタＭ23及びＭ24はオフ状
態となる。
【００２８】この時、信号線Ｎ26に現れる出力電圧Ｖ
INT は、ＶDD＞ＶPPであるため、ＶDD−Ｖtmとなってし
まう。
INT は、ＶDD＞ＶPPであるため、ＶDD−Ｖtmとなってし
まう。
【００２９】次に、第２の電源電圧ＶPPの値が第１の電
源電圧ＶDDから１２Ｖの間で、第１の制御入力電圧Ｖ
CNT が０Ｖであり、第２の制御入力電圧ＶCNTBが第１の
電源電圧ＶDDである時は、高電圧スイッチ回路ＨＶＳＷ
の出力電圧ＶX は第２の電源電圧ＶPPとなり、昇圧回路
ＰＵＭＰの出力電圧ＶPUMPは０Ｖとなる。
源電圧ＶDDから１２Ｖの間で、第１の制御入力電圧Ｖ
CNT が０Ｖであり、第２の制御入力電圧ＶCNTBが第１の
電源電圧ＶDDである時は、高電圧スイッチ回路ＨＶＳＷ
の出力電圧ＶX は第２の電源電圧ＶPPとなり、昇圧回路
ＰＵＭＰの出力電圧ＶPUMPは０Ｖとなる。
【００３０】トランジスタＭ21、Ｍ22はオン状態とな
り、トランジスタＭ23、Ｍ24はオフ状態となる。
り、トランジスタＭ23、Ｍ24はオフ状態となる。
【００３１】この時、信号線Ｎ26に現れる出力電圧Ｖ
INT は、ＶPP＞（ＶDD＋Ｖtm）であれば、第１の電源電
圧ＶDDとなる。
INT は、ＶPP＞（ＶDD＋Ｖtm）であれば、第１の電源電
圧ＶDDとなる。
【００３２】さらに、第２の電源電圧ＶPPの値が第１の
電源電圧ＶDDから１２Ｖの間で、第１の制御入力電圧Ｖ
CNT が第１の電源電圧ＶDDであり、第２の制御入力電圧
ＶCNTBが０Ｖである時は、高電圧スイッチ回路ＨＶＳＷ
の出力電圧ＶX は０Ｖとなり、昇圧回路ＰＵＭＰの出力
電圧ＶPUMPは、昇圧を行うので、例えばＶPP＋３Ｖとな
る。
電源電圧ＶDDから１２Ｖの間で、第１の制御入力電圧Ｖ
CNT が第１の電源電圧ＶDDであり、第２の制御入力電圧
ＶCNTBが０Ｖである時は、高電圧スイッチ回路ＨＶＳＷ
の出力電圧ＶX は０Ｖとなり、昇圧回路ＰＵＭＰの出力
電圧ＶPUMPは、昇圧を行うので、例えばＶPP＋３Ｖとな
る。
【００３３】この時、トランジスタＭ21、Ｍ22がオフ状
態となり、トランジスタＭ23、Ｍ24がオン状態となるの
で、信号線Ｎ26に現れる出力電圧ＶINT は、トランジス
タＭ23の基板バイアス効果を考慮したしきい値Ｖtmが３
Ｖより小さいという条件において、第２の電源電圧ＶPP
となる。
態となり、トランジスタＭ23、Ｍ24がオン状態となるの
で、信号線Ｎ26に現れる出力電圧ＶINT は、トランジス
タＭ23の基板バイアス効果を考慮したしきい値Ｖtmが３
Ｖより小さいという条件において、第２の電源電圧ＶPP
となる。
【００３４】
【発明が解決しようとする課題】以上、従来の電源電圧
変換回路ＶＣ１について説明したが、この従来の電源電
圧変換回路ＶＣ１には以下に述べるような不具合があっ
た。
変換回路ＶＣ１について説明したが、この従来の電源電
圧変換回路ＶＣ１には以下に述べるような不具合があっ
た。
【００３５】すなわち、第２の電源電圧ＶPPが第１の電
源電圧ＶDDより高い場合において、トランジスタＭ23を
オン状態にして第２の電源電圧ＶPPを出力電圧ＶINT の
信号線Ｎ26に供給するためには、トランジスタＭ23のゲ
ートに供給される出力電圧ＶPUMPを第２の電源電圧ＶPP
より高くする必要があり、その出力電圧ＶPUMPを発生さ
せるための昇圧回路ＰＵＭＰが必要となる。
源電圧ＶDDより高い場合において、トランジスタＭ23を
オン状態にして第２の電源電圧ＶPPを出力電圧ＶINT の
信号線Ｎ26に供給するためには、トランジスタＭ23のゲ
ートに供給される出力電圧ＶPUMPを第２の電源電圧ＶPP
より高くする必要があり、その出力電圧ＶPUMPを発生さ
せるための昇圧回路ＰＵＭＰが必要となる。
【００３６】一般に集積回路において、高電圧を使用す
る場合、トランジスタの耐圧やトランジスタ間の素子分
離の耐圧を高耐圧とするため、パターンレイアウト上の
ルールを通常のトランジスタに比べて緩くしたり、高耐
圧を確保するための余分なマスク工程を追加したりしな
ければならない。
る場合、トランジスタの耐圧やトランジスタ間の素子分
離の耐圧を高耐圧とするため、パターンレイアウト上の
ルールを通常のトランジスタに比べて緩くしたり、高耐
圧を確保するための余分なマスク工程を追加したりしな
ければならない。
【００３７】その結果、集積回路のパターンレイアウト
面積が大きくなったり、製造工程の増加による製造コス
トの増加を招き、この製造コストの増加は電圧値が高い
ほど顕著になる。
面積が大きくなったり、製造工程の増加による製造コス
トの増加を招き、この製造コストの増加は電圧値が高い
ほど顕著になる。
【００３８】上記の電源電圧変換回路ＶＣ１において
も、第２の電源電圧ＶPP以上の電圧を昇圧回路ＰＵＭＰ
で発生させる必要があるために、以上に述べたような不
都合が生じる。
も、第２の電源電圧ＶPP以上の電圧を昇圧回路ＰＵＭＰ
で発生させる必要があるために、以上に述べたような不
都合が生じる。
【００３９】また、電源電圧変換回路ＶＣ１は、第２の
電源電圧ＶPPが第１の電源電圧ＶDDより低い場合におい
て、出力電圧ＶINT としてＶDD−Ｖtmの電圧しか出力で
きず、この結果、出力電圧ＶINT がＶDDよりも小さくな
って、出力電圧ＶINT が供給される回路は、動作速度が
遅くなったり、動作できなくなったりする。
電源電圧ＶPPが第１の電源電圧ＶDDより低い場合におい
て、出力電圧ＶINT としてＶDD−Ｖtmの電圧しか出力で
きず、この結果、出力電圧ＶINT がＶDDよりも小さくな
って、出力電圧ＶINT が供給される回路は、動作速度が
遅くなったり、動作できなくなったりする。
【００４０】さらに、上記電源電圧変換回路ＶＣ１は、
電源電圧を変換するものであるので、出力電圧ＶINT を
出力するときの出力インピーダンスはできるだけ小さい
ほうが望ましい。
電源電圧を変換するものであるので、出力電圧ＶINT を
出力するときの出力インピーダンスはできるだけ小さい
ほうが望ましい。
【００４１】しかしながら、出力電圧ＶINT として第２
の電源電圧ＶPPを出力する時は、トランジスタＭ23の出
力インピーダンスはかなり大きくなる。これは、トラン
ジスタＭ23のオン電流が、以下に示すようなトランジス
タの三極管領域の式で表されるためである。すなわち、 （トランジスタＭ23のオン電流）＝β×（Ｖgs−Ｖtm）Ｖds−Ｖds2 ／２ …（１） となる。ここで、β ：トランジスタの移動度、ゲート
酸化膜厚、トランジスタのゲート長及びゲート幅によっ
て決まる定数 Ｖgs：トランジスタＭ23のゲート−ソース間の電位差 Ｖds：トランジスタＭ23のドレイン−ソース間の電位差 である。
の電源電圧ＶPPを出力する時は、トランジスタＭ23の出
力インピーダンスはかなり大きくなる。これは、トラン
ジスタＭ23のオン電流が、以下に示すようなトランジス
タの三極管領域の式で表されるためである。すなわち、 （トランジスタＭ23のオン電流）＝β×（Ｖgs−Ｖtm）Ｖds−Ｖds2 ／２ …（１） となる。ここで、β ：トランジスタの移動度、ゲート
酸化膜厚、トランジスタのゲート長及びゲート幅によっ
て決まる定数 Ｖgs：トランジスタＭ23のゲート−ソース間の電位差 Ｖds：トランジスタＭ23のドレイン−ソース間の電位差 である。
【００４２】この（１）式により、上記電源電圧変換回
路ＶＣ１において、ゲート−ソース間の電位差Ｖgsは例
えば３Ｖと小さく、しきい値Ｖtmは基板バイアス効果に
より例えば２Ｖとなるため、Ｖgs−Ｖtmの値を大きくで
きず、オン電流も大きくできないことがわかる。
路ＶＣ１において、ゲート−ソース間の電位差Ｖgsは例
えば３Ｖと小さく、しきい値Ｖtmは基板バイアス効果に
より例えば２Ｖとなるため、Ｖgs−Ｖtmの値を大きくで
きず、オン電流も大きくできないことがわかる。
【００４３】さらに別の従来例として、特開平５−１０
１６８６号公報には、ＥＰＲＯＭ内蔵マイクロコンピュ
ータにおいて、マイクロコンピュータ駆動用電圧が供給
されるＶDD端子からデータ書き込み用電圧が供給される
ＶPP端子に向けて流れるリーク電流を阻止するようにし
た回路が記載されている。
１６８６号公報には、ＥＰＲＯＭ内蔵マイクロコンピュ
ータにおいて、マイクロコンピュータ駆動用電圧が供給
されるＶDD端子からデータ書き込み用電圧が供給される
ＶPP端子に向けて流れるリーク電流を阻止するようにし
た回路が記載されている。
【００４４】この回路において、書き込み用電圧ＶPPの
値が、駆動用電圧ＶDDからＰチャネルＭＯＳトランジス
タのしきい値分を引いた値（例えば、ＶDD＝５Ｖ、Ｐチ
ャネルＭＯＳトランジスタのしきい値の絶対値を０．８
ＶとするとＶPP＝４．２Ｖ）以下であれば、ＶDD端子か
らＶPP端子へのリーク電流を防止できる。
値が、駆動用電圧ＶDDからＰチャネルＭＯＳトランジス
タのしきい値分を引いた値（例えば、ＶDD＝５Ｖ、Ｐチ
ャネルＭＯＳトランジスタのしきい値の絶対値を０．８
ＶとするとＶPP＝４．２Ｖ）以下であれば、ＶDD端子か
らＶPP端子へのリーク電流を防止できる。
【００４５】しかし、書き込み用電圧ＶPPの値が例えば
４．２Ｖから５Ｖの間の電圧のときは、リーク電流を阻
止するためのトランジスタがオン状態とはならないの
で、ＶDD端子からＶPP端子へのリーク電流は完全にはな
くならない。
４．２Ｖから５Ｖの間の電圧のときは、リーク電流を阻
止するためのトランジスタがオン状態とはならないの
で、ＶDD端子からＶPP端子へのリーク電流は完全にはな
くならない。
【００４６】しかも、書き込み用電圧ＶPPが駆動用電圧
ＶDDより高く、かつＰＧＭ信号がローレベルの時は、Ｖ
PP端子と出力信号線との間に接続されるトランジスタ
は、ゲートに書き込み用電圧ＶPPからダイオードの順方
向電圧分を引いた値が入力されるため、完全にオフ状態
とはならず、ＶPP端子からＶDD端子へリーク電流が流れ
てしまう。
ＶDDより高く、かつＰＧＭ信号がローレベルの時は、Ｖ
PP端子と出力信号線との間に接続されるトランジスタ
は、ゲートに書き込み用電圧ＶPPからダイオードの順方
向電圧分を引いた値が入力されるため、完全にオフ状態
とはならず、ＶPP端子からＶDD端子へリーク電流が流れ
てしまう。
【００４７】そこで、本発明の目的は、ＶPPよりも高い
電圧を必要とせずに且つ比較的ローインピーダンスで電
源電圧を出力できると共に、ＶDDとＶPPの間でリーク電
流が発生することのない電圧変換装置を提供することで
ある。
電圧を必要とせずに且つ比較的ローインピーダンスで電
源電圧を出力できると共に、ＶDDとＶPPの間でリーク電
流が発生することのない電圧変換装置を提供することで
ある。
【００４８】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の電圧変換装置は、第１の電圧信号を入
力するための第１の入力信号線と、第２の電圧信号を入
力するための第２の入力信号線と、上記第１または第２
の電圧信号を出力するための出力信号線と、上記第１の
信号線と上記出力信号線との間に配置され且つ少なくと
も１つのトランジスタを備える第１のスイッチング手段
と、上記第２の信号線と上記出力信号線との間に配置さ
れ且つ直列接続された少なくとも２つのトランジスタを
備える第２のスイッチング手段と、上記第２の電圧信号
が上記第１の電圧信号よりも所定値以上に高い電圧を有
する時に、上記第１のスイッチング手段をオフ状態に、
上記第２のスイッチング手段をオン状態にし、その他の
時に、上記第１のスイッチング手段をオン状態に、上記
第２のスイッチング手段をオフ状態にする制御手段とを
有する。
ために、本発明の電圧変換装置は、第１の電圧信号を入
力するための第１の入力信号線と、第２の電圧信号を入
力するための第２の入力信号線と、上記第１または第２
の電圧信号を出力するための出力信号線と、上記第１の
信号線と上記出力信号線との間に配置され且つ少なくと
も１つのトランジスタを備える第１のスイッチング手段
と、上記第２の信号線と上記出力信号線との間に配置さ
れ且つ直列接続された少なくとも２つのトランジスタを
備える第２のスイッチング手段と、上記第２の電圧信号
が上記第１の電圧信号よりも所定値以上に高い電圧を有
する時に、上記第１のスイッチング手段をオフ状態に、
上記第２のスイッチング手段をオン状態にし、その他の
時に、上記第１のスイッチング手段をオン状態に、上記
第２のスイッチング手段をオフ状態にする制御手段とを
有する。
【００４９】本発明の一態様では、上記第２のスイッチ
ング手段に含まれる上記２つのトランジスタがいずれも
ＰチャネルＭＯＳＦＥＴである。
ング手段に含まれる上記２つのトランジスタがいずれも
ＰチャネルＭＯＳＦＥＴである。
【００５０】本発明の一態様では、上記第２の電圧信号
が上記第１の電圧信号よりも所定値以上に高い電圧を有
することを検出する検出手段を備え、上記制御手段が、
上記検出手段の出力に基づいて、上記第２のスイッチン
グ手段をオン／オフ制御する。
が上記第１の電圧信号よりも所定値以上に高い電圧を有
することを検出する検出手段を備え、上記制御手段が、
上記検出手段の出力に基づいて、上記第２のスイッチン
グ手段をオン／オフ制御する。
【００５１】
【作用】本発明においては、直列接続された少なくとも
２つのトランジスタを第２のスイッチング手段に設ける
ことにより、第２の電圧が第１の電圧より低くなってい
る時においても、第２のスイッチング手段を完全にオフ
状態にできるので、第１及び第２の電圧の間でリーク電
流が発生することがない。
２つのトランジスタを第２のスイッチング手段に設ける
ことにより、第２の電圧が第１の電圧より低くなってい
る時においても、第２のスイッチング手段を完全にオフ
状態にできるので、第１及び第２の電圧の間でリーク電
流が発生することがない。
【００５２】また、上記第２のスイッチング手段に含ま
れるトランジスタをＰチャネルＭＯＳＦＥＴとすること
により、電圧昇圧を行うことなく比較的ローインピーダ
ンスで入力電圧を出力できる。
れるトランジスタをＰチャネルＭＯＳＦＥＴとすること
により、電圧昇圧を行うことなく比較的ローインピーダ
ンスで入力電圧を出力できる。
【００５３】
【実施例】以下、本発明を実施例につき図１〜図３を参
照しながら説明する。
照しながら説明する。
【００５４】図１は、本発明の一実施例による電源電圧
変換回路を示す回路図である。
変換回路を示す回路図である。
【００５５】図１において、ＶＣＮは本実施例の電源電
圧変換回路であり、端子Ｔ1 〜Ｔ4で外部及びメモリＬ
ＳＩのその他の回路と接続されている。
圧変換回路であり、端子Ｔ1 〜Ｔ4で外部及びメモリＬ
ＳＩのその他の回路と接続されている。
【００５６】Ｔ1 は、第２の電源電圧ＶPPが供給される
入力端子であり、Ｎ1 はその信号線を示している。Ｔ2
は、第１の電源電圧ＶDDが供給される入力端子であり、
Ｎ2はその信号線を示している。Ｔ3 は、本実施例の電
源電圧変換回路ＶＣＮの制御入力電圧ＶCNT が供給され
る入力端子であり、Ｎ3 はその信号線を示している。Ｔ
4 は、電源電圧変換回路ＶＣＮの出力電圧ＶINT を出力
するための出力端子であり、Ｎ8 はその信号線を示して
いる。
入力端子であり、Ｎ1 はその信号線を示している。Ｔ2
は、第１の電源電圧ＶDDが供給される入力端子であり、
Ｎ2はその信号線を示している。Ｔ3 は、本実施例の電
源電圧変換回路ＶＣＮの制御入力電圧ＶCNT が供給され
る入力端子であり、Ｎ3 はその信号線を示している。Ｔ
4 は、電源電圧変換回路ＶＣＮの出力電圧ＶINT を出力
するための出力端子であり、Ｎ8 はその信号線を示して
いる。
【００５７】トランジスタＭ1 〜Ｍ3 は、Ｐチャネルエ
ンハンスメント型ＭＯＳＦＥＴ（絶縁ゲート型電界効果
トランジスタ）であり、Ｇは接地端子で、Ｎ10及びＮ11
はその信号線を示している。ＨＶＳＷは高電圧スイッチ
回路、ＤＴＶは高電圧反転回路である。
ンハンスメント型ＭＯＳＦＥＴ（絶縁ゲート型電界効果
トランジスタ）であり、Ｇは接地端子で、Ｎ10及びＮ11
はその信号線を示している。ＨＶＳＷは高電圧スイッチ
回路、ＤＴＶは高電圧反転回路である。
【００５８】次に、本実施例の電源電圧変換回路ＶＣＮ
の接続について説明する。
の接続について説明する。
【００５９】高電圧スイッチ回路ＨＶＳＷには、信号線
Ｎ3 が制御入力電圧ＶCNT の入力用として接続され、信
号線Ｎ1 が第２の電源電圧ＶPPの入力用として接続さ
れ、信号線Ｎ2 が第１の電源電圧ＶDDの入力用として接
続され、信号線Ｎ11が接地信号線として接続され、信号
線Ｎ6 が出力電圧ＶX の出力用として接続され、信号線
Ｎ7 が出力電圧ＶX と論理的に反転関係にある出力電圧
ＶXBの出力用として接続されている。
Ｎ3 が制御入力電圧ＶCNT の入力用として接続され、信
号線Ｎ1 が第２の電源電圧ＶPPの入力用として接続さ
れ、信号線Ｎ2 が第１の電源電圧ＶDDの入力用として接
続され、信号線Ｎ11が接地信号線として接続され、信号
線Ｎ6 が出力電圧ＶX の出力用として接続され、信号線
Ｎ7 が出力電圧ＶX と論理的に反転関係にある出力電圧
ＶXBの出力用として接続されている。
【００６０】高電圧反転回路ＤＴＶには、信号線Ｎ1 が
第２の電源電圧ＶPPの入力用として接続され、信号線Ｎ
2 が第１の電源電圧ＶDDの入力用として接続され、信号
線Ｎ10が接地信号線として接続され、信号線Ｎ4 が出力
電圧ＶHDの出力用として接続され、信号線Ｎ5 が出力電
圧ＶHDと論理的に反転関係にある出力電圧ＶHDB の出力
用として接続されている。
第２の電源電圧ＶPPの入力用として接続され、信号線Ｎ
2 が第１の電源電圧ＶDDの入力用として接続され、信号
線Ｎ10が接地信号線として接続され、信号線Ｎ4 が出力
電圧ＶHDの出力用として接続され、信号線Ｎ5 が出力電
圧ＶHDと論理的に反転関係にある出力電圧ＶHDB の出力
用として接続されている。
【００６１】トランジスタＭ1 のゲートには出力電圧Ｖ
HDB の信号線Ｎ5 が接続され、ソースには第２の電源電
圧ＶPPの信号線Ｎ22が接続され、ドレイン及び基板には
電圧ＶM の信号線Ｎ9 が接続されている。
HDB の信号線Ｎ5 が接続され、ソースには第２の電源電
圧ＶPPの信号線Ｎ22が接続され、ドレイン及び基板には
電圧ＶM の信号線Ｎ9 が接続されている。
【００６２】トランジスタＭ3 のゲートには出力電圧Ｖ
XBの信号線Ｎ7 が接続され、ドレイン及び基板には第１
の電源電圧ＶDDの信号線Ｎ2 が接続され、ソースには出
力電圧ＶINT の信号線Ｎ8 が接続されている。
XBの信号線Ｎ7 が接続され、ドレイン及び基板には第１
の電源電圧ＶDDの信号線Ｎ2 が接続され、ソースには出
力電圧ＶINT の信号線Ｎ8 が接続されている。
【００６３】トランジスタＭ2 のゲートには出力電圧Ｖ
X の信号線Ｎ6 が接続され、ドレイン及び基板には電圧
ＶM の信号線Ｎ9 が接続され、ソースには出力電圧Ｖ
INT の信号線Ｎ8 が接続されている。
X の信号線Ｎ6 が接続され、ドレイン及び基板には電圧
ＶM の信号線Ｎ9 が接続され、ソースには出力電圧Ｖ
INT の信号線Ｎ8 が接続されている。
【００６４】電源電圧変換回路ＶＣＮにおいて、トラン
ジスタＭ1 〜Ｍ3 のしきい値Ｖtmは、例えば−０．８Ｖ
であり、第１の電源電圧ＶDDは０〜７Ｖの範囲で可変で
あり、第２の電源電圧ＶPPは０〜１２Ｖの範囲で可変で
ある。
ジスタＭ1 〜Ｍ3 のしきい値Ｖtmは、例えば−０．８Ｖ
であり、第１の電源電圧ＶDDは０〜７Ｖの範囲で可変で
あり、第２の電源電圧ＶPPは０〜１２Ｖの範囲で可変で
ある。
【００６５】また、高電圧スイッチ回路ＨＶＳＷは、図
３に示すような回路構成になっており、信号線Ｎ3 から
制御入力としてローレベルが入力された時は、信号線Ｎ
6 に第２の電源電圧ＶPPを出力し、信号線Ｎ7 に接地電
圧０Ｖを出力する。信号線Ｎ3 から制御入力としてハイ
レベルが入力された時は、信号線Ｎ6 に接地電圧０Ｖを
出力し、信号線Ｎ7 に第２の電源電圧ＶPPを出力する。
３に示すような回路構成になっており、信号線Ｎ3 から
制御入力としてローレベルが入力された時は、信号線Ｎ
6 に第２の電源電圧ＶPPを出力し、信号線Ｎ7 に接地電
圧０Ｖを出力する。信号線Ｎ3 から制御入力としてハイ
レベルが入力された時は、信号線Ｎ6 に接地電圧０Ｖを
出力し、信号線Ｎ7 に第２の電源電圧ＶPPを出力する。
【００６６】高電圧反転回路ＤＴＶは、図２に示すよう
な回路構成になっており、第１の電源電圧ＶDDより第２
の電源電圧ＶPPが所定値以上、例えば４Ｖ以上高い時
に、信号線Ｎ5 に接地電圧０Ｖを出力し、信号線Ｎ4 に
第１の電源電圧ＶDDを出力する。それ以外の時には、信
号線Ｎ5 に第１の電源電圧ＶDDを出力し、信号線Ｎ4 に
接地電圧０Ｖを出力する。
な回路構成になっており、第１の電源電圧ＶDDより第２
の電源電圧ＶPPが所定値以上、例えば４Ｖ以上高い時
に、信号線Ｎ5 に接地電圧０Ｖを出力し、信号線Ｎ4 に
第１の電源電圧ＶDDを出力する。それ以外の時には、信
号線Ｎ5 に第１の電源電圧ＶDDを出力し、信号線Ｎ4 に
接地電圧０Ｖを出力する。
【００６７】次に、表２及び図１を参照しながら電源電
圧変換回路ＶＣＮの動作を説明する。
圧変換回路ＶＣＮの動作を説明する。
【００６８】
【表２】
【００６９】表２は、第２の電源電圧ＶPPの値及び制御
入力の論理レベルに応じた各信号線Ｎ3 〜Ｎ9 のそれぞ
れの電圧値ＶCNT 、ＶHD、ＶHDB 、ＶX 、ＶXB、
ＶINT 、ＶM 及びトランジスタＭ1 〜Ｍ3 のスイッチ状
態を示したものである。
入力の論理レベルに応じた各信号線Ｎ3 〜Ｎ9 のそれぞ
れの電圧値ＶCNT 、ＶHD、ＶHDB 、ＶX 、ＶXB、
ＶINT 、ＶM 及びトランジスタＭ1 〜Ｍ3 のスイッチ状
態を示したものである。
【００７０】まず、第２の電源電圧ＶPPの値が０Ｖから
第１の電源電圧ＶDDの間で、制御入力電圧ＶCNT が０Ｖ
の時は、信号線Ｎ3 がローレベルとなるため、高電圧ス
イッチ回路ＨＶＳＷの信号線Ｎ6 の出力電圧ＶX は第２
の電源電圧ＶPPとなり、信号線Ｎ7 の出力電圧ＶXBは０
Ｖとなる。また、高電圧反転回路ＤＴＶの信号線Ｎ4の
出力電圧ＶHDは０Ｖとなり、信号線Ｎ5 の出力電圧Ｖ
HDB は第１の電源電圧ＶDDとなる。
第１の電源電圧ＶDDの間で、制御入力電圧ＶCNT が０Ｖ
の時は、信号線Ｎ3 がローレベルとなるため、高電圧ス
イッチ回路ＨＶＳＷの信号線Ｎ6 の出力電圧ＶX は第２
の電源電圧ＶPPとなり、信号線Ｎ7 の出力電圧ＶXBは０
Ｖとなる。また、高電圧反転回路ＤＴＶの信号線Ｎ4の
出力電圧ＶHDは０Ｖとなり、信号線Ｎ5 の出力電圧Ｖ
HDB は第１の電源電圧ＶDDとなる。
【００７１】トランジスタＭ1 〜Ｍ3 はＰチャネルエン
ハンスメント型であるので、トランジスタＭ3 はオン状
態となり、信号線Ｎ8 の出力電圧ＶINT が第１の電源電
圧ＶDDとなる。
ハンスメント型であるので、トランジスタＭ3 はオン状
態となり、信号線Ｎ8 の出力電圧ＶINT が第１の電源電
圧ＶDDとなる。
【００７２】電源電圧の値がＶPP＜ＶDD＋Ｖtmの時は、
トランジスタＭ2 はゲート電圧が第２の電源電圧ＶPPと
なり、ソース電圧が第１の電源電圧ＶDDとなるので、ト
ランジスタＭ2 はオン状態で、信号線Ｎ9 の電圧ＶM は
第１の電源電圧ＶDDとなる。
トランジスタＭ2 はゲート電圧が第２の電源電圧ＶPPと
なり、ソース電圧が第１の電源電圧ＶDDとなるので、ト
ランジスタＭ2 はオン状態で、信号線Ｎ9 の電圧ＶM は
第１の電源電圧ＶDDとなる。
【００７３】一方、トランジスタＭ1 はドレイン電圧が
第２の電源電圧ＶPPとなり、ゲート電圧、ソース電圧、
基板電圧が第１の電源電圧ＶDDとなるので、トランジス
タＭ1 はオフ状態となり、出力電圧ＶINT の信号線Ｎ8
から第２の電源電圧ＶPPの信号線Ｎ1 へのリーク電流は
生じない。
第２の電源電圧ＶPPとなり、ゲート電圧、ソース電圧、
基板電圧が第１の電源電圧ＶDDとなるので、トランジス
タＭ1 はオフ状態となり、出力電圧ＶINT の信号線Ｎ8
から第２の電源電圧ＶPPの信号線Ｎ1 へのリーク電流は
生じない。
【００７４】また、電源電圧の値がＶDD＞ＶPP＞ＶDD＋
Ｖtmの時は、トランジスタＭ2 のゲートとソースとの電
位差が｜Ｖtm｜以上ないため、トランジスタＭ2 のチャ
ネルはオン状態にはならない。しかし、、信号線Ｎ9 に
はトランジスタＭ2 の基板が接続されているため、ソー
ス−基板間のＰＮ接合が順方向となり、電圧ＶM の信号
線Ｎ9 は、第１の電源電圧ＶDDからＰＮ接合の順方向電
圧（例えば０．７Ｖ）を引いた電圧（ＶDD−０．７Ｖ）
となる。
Ｖtmの時は、トランジスタＭ2 のゲートとソースとの電
位差が｜Ｖtm｜以上ないため、トランジスタＭ2 のチャ
ネルはオン状態にはならない。しかし、、信号線Ｎ9 に
はトランジスタＭ2 の基板が接続されているため、ソー
ス−基板間のＰＮ接合が順方向となり、電圧ＶM の信号
線Ｎ9 は、第１の電源電圧ＶDDからＰＮ接合の順方向電
圧（例えば０．７Ｖ）を引いた電圧（ＶDD−０．７Ｖ）
となる。
【００７５】一方、トランジスタＭ1 はドレイン電圧が
第２の電源電圧ＶPPとなり、ゲート電圧が第１の電源電
圧ＶDDとなり、ソース電圧及び基板電圧がＶDD−０．７
Ｖから第１の電源電圧ＶDDとなるので、トランジスタＭ
1 はオフ状態となり、出力電圧ＶINT の信号線Ｎ8 から
第２の電源電圧ＶPPの信号線Ｎ1 へのリーク電流は生じ
ない。
第２の電源電圧ＶPPとなり、ゲート電圧が第１の電源電
圧ＶDDとなり、ソース電圧及び基板電圧がＶDD−０．７
Ｖから第１の電源電圧ＶDDとなるので、トランジスタＭ
1 はオフ状態となり、出力電圧ＶINT の信号線Ｎ8 から
第２の電源電圧ＶPPの信号線Ｎ1 へのリーク電流は生じ
ない。
【００７６】次に、第２の電源電圧ＶPPの値が第１の電
源電圧ＶDDから９Ｖの間で、制御入力電圧ＶCNT が０Ｖ
である時は、信号線Ｎ3 がローレベルとなるため、高電
圧スイッチ回路ＨＶＳＷの信号線Ｎ6 の出力電圧ＶX は
第２の電源電圧ＶPPとなり、信号線Ｎ7 の出力電圧ＶXB
は０Ｖとなる。また、高電圧反転回路ＤＴＶの信号線Ｎ
4 の出力電圧ＶHDは０Ｖとなり、信号線Ｎ5 の出力電圧
ＶHDB は第１の電源電圧ＶDDとなる。
源電圧ＶDDから９Ｖの間で、制御入力電圧ＶCNT が０Ｖ
である時は、信号線Ｎ3 がローレベルとなるため、高電
圧スイッチ回路ＨＶＳＷの信号線Ｎ6 の出力電圧ＶX は
第２の電源電圧ＶPPとなり、信号線Ｎ7 の出力電圧ＶXB
は０Ｖとなる。また、高電圧反転回路ＤＴＶの信号線Ｎ
4 の出力電圧ＶHDは０Ｖとなり、信号線Ｎ5 の出力電圧
ＶHDB は第１の電源電圧ＶDDとなる。
【００７７】この時、トランジスタＭ1 〜Ｍ3 の動作状
態は、上述の電源電圧の値がＶDD＞ＶPP＞ＶDD＋Ｖtmの
時と同じであるので、トランジスタＭ1 、Ｍ2 はオフ状
態となり、トランジスタＭ3 はオン状態となる。従っ
て、出力電圧ＶINT は第１の電源電圧ＶDDとなる。
態は、上述の電源電圧の値がＶDD＞ＶPP＞ＶDD＋Ｖtmの
時と同じであるので、トランジスタＭ1 、Ｍ2 はオフ状
態となり、トランジスタＭ3 はオン状態となる。従っ
て、出力電圧ＶINT は第１の電源電圧ＶDDとなる。
【００７８】さらに、第２の電源電圧ＶPPの値が９Ｖか
ら１２Ｖの間で、制御入力電圧ＶCNT が０Ｖである時
は、信号線Ｎ3 がローレベルとなるため、高電圧スイッ
チ回路ＨＶＳＷの信号線Ｎ6 の出力電圧ＶX は第２の電
源電圧ＶPPとなり、信号線Ｎ7の出力電圧ＶXBは０Ｖと
なる。また、高電圧反転回路ＤＴＶの信号線Ｎ4 の出力
電圧ＶHDは第１の電源電圧ＶDDとなり、信号線Ｎ5 の出
力電圧ＶHDB は０Ｖとなる。
ら１２Ｖの間で、制御入力電圧ＶCNT が０Ｖである時
は、信号線Ｎ3 がローレベルとなるため、高電圧スイッ
チ回路ＨＶＳＷの信号線Ｎ6 の出力電圧ＶX は第２の電
源電圧ＶPPとなり、信号線Ｎ7の出力電圧ＶXBは０Ｖと
なる。また、高電圧反転回路ＤＴＶの信号線Ｎ4 の出力
電圧ＶHDは第１の電源電圧ＶDDとなり、信号線Ｎ5 の出
力電圧ＶHDB は０Ｖとなる。
【００７９】この時、トランジスタＭ3 はオン状態とな
り、トランジスタＭ1 はドレイン電圧が第２の電源電圧
ＶPPであり、ゲート電圧が０Ｖとなるのでオン状態とな
り、トランジスタＭ1 のソース及び基板の電圧ＶM は第
２の電源電圧ＶPPに変化する。トランジスタＭ2 はゲー
ト電圧が第２の電源電圧ＶPP、ドレイン及び基板の電圧
ＶM が第２の電源電圧ＶPP、ソース電圧が第１の電源電
圧ＶDDとなるのでオフ状態のままである。従って、出力
電圧ＶINT は依然第１の電源電圧ＶDDである。
り、トランジスタＭ1 はドレイン電圧が第２の電源電圧
ＶPPであり、ゲート電圧が０Ｖとなるのでオン状態とな
り、トランジスタＭ1 のソース及び基板の電圧ＶM は第
２の電源電圧ＶPPに変化する。トランジスタＭ2 はゲー
ト電圧が第２の電源電圧ＶPP、ドレイン及び基板の電圧
ＶM が第２の電源電圧ＶPP、ソース電圧が第１の電源電
圧ＶDDとなるのでオフ状態のままである。従って、出力
電圧ＶINT は依然第１の電源電圧ＶDDである。
【００８０】また、第２の電源電圧ＶPPの値が９Ｖから
１２Ｖの間で、制御入力電圧ＶCNTが第１の電源電圧Ｖ
DDである時は、信号線Ｎ3 がハイレベルとなるため、高
電圧スイッチ回路ＨＶＳＷの信号線Ｎ6 の出力電圧ＶX
は０Ｖとなり、信号線Ｎ7 の出力電圧ＶXBは第２の電源
電圧ＶPPとなる。また、高電圧反転回路ＤＴＶの信号線
Ｎ4 の出力電圧ＶHDは第１の電源電圧ＶDDとなり、信号
線Ｎ5 の出力電圧ＶHDB は０Ｖとなる。
１２Ｖの間で、制御入力電圧ＶCNTが第１の電源電圧Ｖ
DDである時は、信号線Ｎ3 がハイレベルとなるため、高
電圧スイッチ回路ＨＶＳＷの信号線Ｎ6 の出力電圧ＶX
は０Ｖとなり、信号線Ｎ7 の出力電圧ＶXBは第２の電源
電圧ＶPPとなる。また、高電圧反転回路ＤＴＶの信号線
Ｎ4 の出力電圧ＶHDは第１の電源電圧ＶDDとなり、信号
線Ｎ5 の出力電圧ＶHDB は０Ｖとなる。
【００８１】この時、トランジスタＭ3 はゲート電圧が
第２の電源電圧ＶPPとなり、ソース電圧及び基板電圧は
第１の電源電圧ＶDDであるので、トランジスタＭ3 はオ
フ状態に変化する。トランジスタＭ1 はゲート電圧が０
Ｖであり、ドレイン電圧が第２の電源電圧ＶPPであるの
で、トランジスタＭ1 はオン状態となり、ソース及び基
板の電圧ＶM は第２の電源電圧ＶPPとなる。トランジス
タＭ2 はゲート電圧が０Ｖであり、ドレイン及び基板の
電圧ＶM が第２の電源電圧ＶPPであるので、トランジス
タＭ2 もオン状態に変化し、ソース電圧は第２の電源電
圧ＶPPとなる。従って、出力電圧ＶINT は第２の電源電
圧ＶPPに変化する。
第２の電源電圧ＶPPとなり、ソース電圧及び基板電圧は
第１の電源電圧ＶDDであるので、トランジスタＭ3 はオ
フ状態に変化する。トランジスタＭ1 はゲート電圧が０
Ｖであり、ドレイン電圧が第２の電源電圧ＶPPであるの
で、トランジスタＭ1 はオン状態となり、ソース及び基
板の電圧ＶM は第２の電源電圧ＶPPとなる。トランジス
タＭ2 はゲート電圧が０Ｖであり、ドレイン及び基板の
電圧ＶM が第２の電源電圧ＶPPであるので、トランジス
タＭ2 もオン状態に変化し、ソース電圧は第２の電源電
圧ＶPPとなる。従って、出力電圧ＶINT は第２の電源電
圧ＶPPに変化する。
【００８２】次に、図１の高電圧反転回路ＤＴＶにつ
き、図２を参照しながら説明する。
き、図２を参照しながら説明する。
【００８３】図２において、Ｔ1 は、第２の電源電圧Ｖ
PPが供給される入力端子であり、Ｎ1 はその信号線を示
している。Ｔ2 は、第１の電源電圧ＶDDが供給される入
力端子であり、Ｎ2 はその信号線を示している。Ｔ
5 は、高電圧反転回路ＤＴＶの出力電圧ＶHDを出力する
ための第１の出力端子であり、Ｎ4 はその信号線を示し
ている。Ｔ6 は、高電圧反転回路ＤＴＶの出力電圧Ｖ
HDB を出力するための第２の出力端子であり、Ｎ5 はそ
の信号線を示している。Ｇは接地端子であり、Ｎ10はそ
の信号線を示している。
PPが供給される入力端子であり、Ｎ1 はその信号線を示
している。Ｔ2 は、第１の電源電圧ＶDDが供給される入
力端子であり、Ｎ2 はその信号線を示している。Ｔ
5 は、高電圧反転回路ＤＴＶの出力電圧ＶHDを出力する
ための第１の出力端子であり、Ｎ4 はその信号線を示し
ている。Ｔ6 は、高電圧反転回路ＤＴＶの出力電圧Ｖ
HDB を出力するための第２の出力端子であり、Ｎ5 はそ
の信号線を示している。Ｇは接地端子であり、Ｎ10はそ
の信号線を示している。
【００８４】トランジスタＭ4 、Ｍ5 、Ｍ7 はＮチャネ
ルエンハンスメント型ＭＯＳＦＥＴであり、トランジス
タＭ6 はＰチャネルエンハンスメント型ＭＯＳＦＥＴで
ある。ＩＶ1 〜ＩＶ3 は論理インバータであり、図２に
は示していないが、各論理インバータＩＶ1 〜ＩＶ3 の
電源線及びグランド線には、それぞれ第１の電源電圧Ｖ
DD及び接地電圧が供給される。
ルエンハンスメント型ＭＯＳＦＥＴであり、トランジス
タＭ6 はＰチャネルエンハンスメント型ＭＯＳＦＥＴで
ある。ＩＶ1 〜ＩＶ3 は論理インバータであり、図２に
は示していないが、各論理インバータＩＶ1 〜ＩＶ3 の
電源線及びグランド線には、それぞれ第１の電源電圧Ｖ
DD及び接地電圧が供給される。
【００８５】次に、本実施例の高電圧反転回路ＤＴＶの
接続について説明する。
接続について説明する。
【００８６】トランジスタＭ4 のドレイン及びゲートに
は第２の電源電圧ＶPPの信号線Ｎ1が接続され、ソース
には信号線Ｎ11が接続されている。
は第２の電源電圧ＶPPの信号線Ｎ1が接続され、ソース
には信号線Ｎ11が接続されている。
【００８７】トランジスタＭ5 のドレイン及びゲートに
は信号線Ｎ11が接続され、ソースには信号線Ｎ12が接続
されている。
は信号線Ｎ11が接続され、ソースには信号線Ｎ12が接続
されている。
【００８８】トランジスタＭ6 のソース及び基板には信
号線Ｎ12が接続され、ゲートには第１の電源電圧ＶDDの
信号線Ｎ2 が接続され、ドレインには信号線Ｎ13が接続
されている。
号線Ｎ12が接続され、ゲートには第１の電源電圧ＶDDの
信号線Ｎ2 が接続され、ドレインには信号線Ｎ13が接続
されている。
【００８９】トランジスタＭ7 のドレインには信号線Ｎ
13が接続され、ゲートには第１の電源電圧ＶDDの信号線
Ｎ2 が接続され、ソースには接地線Ｎ10が接続されてい
る。
13が接続され、ゲートには第１の電源電圧ＶDDの信号線
Ｎ2 が接続され、ソースには接地線Ｎ10が接続されてい
る。
【００９０】なお、図２には示していないが、トランジ
スタＭ4 、Ｍ5 、Ｍ7 の基板には接地端子が接続されて
いる。
スタＭ4 、Ｍ5 、Ｍ7 の基板には接地端子が接続されて
いる。
【００９１】インバータＩＶ1 の入力は信号線Ｎ13に接
続され、出力は信号線Ｎ14に接続されている。
続され、出力は信号線Ｎ14に接続されている。
【００９２】インバータＩＶ2 の入力は信号線Ｎ14に接
続され、出力は高電圧反転回路ＤＴＶの出力電圧ＶHDを
出力するための信号線Ｎ4 に接続されている。
続され、出力は高電圧反転回路ＤＴＶの出力電圧ＶHDを
出力するための信号線Ｎ4 に接続されている。
【００９３】インバータＩＶ3 の入力は高電圧反転回路
ＤＴＶの出力電圧ＶHDを出力するための信号線Ｎ4 に接
続され、出力は高電圧反転回路ＤＴＶの出力電圧ＶHDB
を出力するための信号線Ｎ5 に接続されている。
ＤＴＶの出力電圧ＶHDを出力するための信号線Ｎ4 に接
続され、出力は高電圧反転回路ＤＴＶの出力電圧ＶHDB
を出力するための信号線Ｎ5 に接続されている。
【００９４】次に、高電圧反転回路ＤＴＶの動作につい
て説明する。
て説明する。
【００９５】まず、第１の電源電圧ＶDDより第２の電源
電圧ＶPPが低い場合、トランジスタＭ7 はゲート電圧が
第１の電源電圧ＶDD（例えば５Ｖ）であり、ソース電圧
が接地電圧（例えば０Ｖ）であるので、トランジスタＭ
7 はオン状態となる。トランジスタＭ6 はＰチャネルエ
ンハンスメント型のＭＯＳＦＥＴであり、ゲート電圧は
第１の電源電圧ＶDDであり、ソース電圧及び基板電圧は
第１の電源電圧ＶDD以下の電圧であるので、トランジス
タＭ6 はオフ状態となる。
電圧ＶPPが低い場合、トランジスタＭ7 はゲート電圧が
第１の電源電圧ＶDD（例えば５Ｖ）であり、ソース電圧
が接地電圧（例えば０Ｖ）であるので、トランジスタＭ
7 はオン状態となる。トランジスタＭ6 はＰチャネルエ
ンハンスメント型のＭＯＳＦＥＴであり、ゲート電圧は
第１の電源電圧ＶDDであり、ソース電圧及び基板電圧は
第１の電源電圧ＶDD以下の電圧であるので、トランジス
タＭ6 はオフ状態となる。
【００９６】従って、信号線Ｎ13の電圧は接地電圧とな
り、信号線Ｎ14の電圧は第１の電源電圧ＶDDとなり、高
電圧反転回路ＤＴＶの出力電圧ＶHDは接地電圧となり、
高電圧反転回路ＤＴＶの出力電圧ＶHDB は第１の電源電
圧ＶDDとなる。
り、信号線Ｎ14の電圧は第１の電源電圧ＶDDとなり、高
電圧反転回路ＤＴＶの出力電圧ＶHDは接地電圧となり、
高電圧反転回路ＤＴＶの出力電圧ＶHDB は第１の電源電
圧ＶDDとなる。
【００９７】第２の電源電圧ＶPPが第１の電源電圧ＶDD
より高くなって、例えばＶDD＋３Ｖとなり、信号線Ｎ12
の電圧が第１の電源電圧ＶDDよりトランジスタＭ6 のし
きい値電圧分（例えば０．８Ｖ）高くなった時に、トラ
ンジスタＭ6 はオン状態となる。この時、トランジスタ
Ｍ7 もオン状態であるので、信号線Ｎ13の電圧はトラン
ジスタＭ6 とＭ7 とのオン抵抗の比率で決定される。
より高くなって、例えばＶDD＋３Ｖとなり、信号線Ｎ12
の電圧が第１の電源電圧ＶDDよりトランジスタＭ6 のし
きい値電圧分（例えば０．８Ｖ）高くなった時に、トラ
ンジスタＭ6 はオン状態となる。この時、トランジスタ
Ｍ7 もオン状態であるので、信号線Ｎ13の電圧はトラン
ジスタＭ6 とＭ7 とのオン抵抗の比率で決定される。
【００９８】第２の電源電圧ＶPPが第１の電源電圧ＶDD
よりさらに高くなって、例えばＶDD＋４Ｖとなり、トラ
ンジスタＭ6 のオン抵抗がトランジスタＭ7 のオン抵抗
に比べて十分に低くなった時は、信号線Ｎ13の電圧は第
１の電源電圧ＶDDに近くなる。そして、インバータＩＶ
1 のしきい値が接地電圧と第１の電源電圧ＶDDの中間の
レベルにあるとすると、信号線Ｎ14の電圧は接地電圧と
なり、高電圧反転回路ＤＴＶの出力電圧ＶHDは第１の電
源電圧ＶDDとなり、高電圧反転回路ＤＴＶの出力電圧Ｖ
HDB は接地電圧となる。
よりさらに高くなって、例えばＶDD＋４Ｖとなり、トラ
ンジスタＭ6 のオン抵抗がトランジスタＭ7 のオン抵抗
に比べて十分に低くなった時は、信号線Ｎ13の電圧は第
１の電源電圧ＶDDに近くなる。そして、インバータＩＶ
1 のしきい値が接地電圧と第１の電源電圧ＶDDの中間の
レベルにあるとすると、信号線Ｎ14の電圧は接地電圧と
なり、高電圧反転回路ＤＴＶの出力電圧ＶHDは第１の電
源電圧ＶDDとなり、高電圧反転回路ＤＴＶの出力電圧Ｖ
HDB は接地電圧となる。
【００９９】なお、信号線Ｎ12の電圧は、トランジスタ
Ｍ6 がオフ状態の時は、第２の電源電圧ＶPPからトラン
ジスタＭ1 とＭ2 のしきい値分を引いた値となる。
Ｍ6 がオフ状態の時は、第２の電源電圧ＶPPからトラン
ジスタＭ1 とＭ2 のしきい値分を引いた値となる。
【０１００】以上説明したように、本実施例の高電圧反
転回路ＤＴＶは、第２の電源電圧ＶPPが第１の電源電圧
ＶDDより所定値高くなった時に、高電圧反転回路ＤＴＶ
の出力電圧ＶHD及びＶHDB を反転する。
転回路ＤＴＶは、第２の電源電圧ＶPPが第１の電源電圧
ＶDDより所定値高くなった時に、高電圧反転回路ＤＴＶ
の出力電圧ＶHD及びＶHDB を反転する。
【０１０１】次に、図１の高電圧スイッチ回路ＨＶＳＷ
につき、図３を参照しながら説明する。
につき、図３を参照しながら説明する。
【０１０２】図３において、Ｔ1 は、第２の電源電圧Ｖ
PPが供給される入力端子であり、Ｎ1 はその信号線を示
している。Ｔ2 は、第１の電源電圧ＶDDが供給される入
力端子であり、Ｎ2 はその信号線を示している。Ｎ3 は
制御入力電圧ＶCNT が入力される入力端子であり、Ｎ3
はその信号線を示している。Ｔ5 は、高電圧反転回路Ｄ
ＴＶの出力電圧ＶHDを入力するための入力端子であり、
Ｎ4 はその信号線を示している。Ｔ8 は、高電圧スイッ
チ回路ＨＶＳＷの出力電圧ＶX を出力するための第１の
出力端子であり、Ｎ16はその信号線を示している。Ｔ7
は、高電圧スイッチ回路ＨＶＳＷの出力電圧ＶXBＢを出
力するための第２の出力端子であり、Ｎ17はその信号線
を示している。Ｇは接地端子であり、Ｎ11はその信号線
を示している。
PPが供給される入力端子であり、Ｎ1 はその信号線を示
している。Ｔ2 は、第１の電源電圧ＶDDが供給される入
力端子であり、Ｎ2 はその信号線を示している。Ｎ3 は
制御入力電圧ＶCNT が入力される入力端子であり、Ｎ3
はその信号線を示している。Ｔ5 は、高電圧反転回路Ｄ
ＴＶの出力電圧ＶHDを入力するための入力端子であり、
Ｎ4 はその信号線を示している。Ｔ8 は、高電圧スイッ
チ回路ＨＶＳＷの出力電圧ＶX を出力するための第１の
出力端子であり、Ｎ16はその信号線を示している。Ｔ7
は、高電圧スイッチ回路ＨＶＳＷの出力電圧ＶXBＢを出
力するための第２の出力端子であり、Ｎ17はその信号線
を示している。Ｇは接地端子であり、Ｎ11はその信号線
を示している。
【０１０３】トランジスタＭ8 、Ｍ11はＮチャネルエン
ハンスメント型ＭＯＳＦＥＴであり、トランジスタ
Ｍ9 、Ｍ10はＰチャネルエンハンスメント型ＭＯＳＦＥ
Ｔである。ＮＤ1 は２入力ＮＡＮＤゲート（論理積ゲー
トの反転）であり、図２には示していないが、２入力Ｎ
ＡＮＤゲートＮＤ1 の電源線及びグランド線には、それ
ぞれ第１の電源電圧ＶDD及び接地電圧が供給される。
ハンスメント型ＭＯＳＦＥＴであり、トランジスタ
Ｍ9 、Ｍ10はＰチャネルエンハンスメント型ＭＯＳＦＥ
Ｔである。ＮＤ1 は２入力ＮＡＮＤゲート（論理積ゲー
トの反転）であり、図２には示していないが、２入力Ｎ
ＡＮＤゲートＮＤ1 の電源線及びグランド線には、それ
ぞれ第１の電源電圧ＶDD及び接地電圧が供給される。
【０１０４】次に、本実施例の高電圧スイッチ回路ＨＶ
ＳＷの接続について説明する。
ＳＷの接続について説明する。
【０１０５】２入力ＮＡＮＤゲートＮＤ1 の１入力には
制御入力電圧ＶCNT の信号線Ｎ3 が接続され、もう一方
の入力には高電圧反転回路ＤＴＶの出力電圧ＶHDの信号
線Ｎ4 が接続され、出力には信号線Ｎ15が接続される。
制御入力電圧ＶCNT の信号線Ｎ3 が接続され、もう一方
の入力には高電圧反転回路ＤＴＶの出力電圧ＶHDの信号
線Ｎ4 が接続され、出力には信号線Ｎ15が接続される。
【０１０６】トランジスタＭ8 のドレインには信号線Ｎ
15が接続され、ゲートには第１の電源電圧ＶDDの信号線
Ｎ2 が接続され、ソースには高電圧スイッチ回路ＨＶＳ
Ｗの出力電圧ＶX の信号線Ｎ16が接続されている。
15が接続され、ゲートには第１の電源電圧ＶDDの信号線
Ｎ2 が接続され、ソースには高電圧スイッチ回路ＨＶＳ
Ｗの出力電圧ＶX の信号線Ｎ16が接続されている。
【０１０７】トランジスタＭ9 のソース及び基板には第
２の電源電圧ＶPPの信号線Ｎ1 が接続され、ゲートには
高電圧スイッチ回路ＨＶＳＷの出力電圧ＶXBの信号線Ｎ
17が接続され、ドレインには高電圧スイッチ回路ＨＶＳ
Ｗの出力電圧ＶX の信号線Ｎ16が接続されている。
２の電源電圧ＶPPの信号線Ｎ1 が接続され、ゲートには
高電圧スイッチ回路ＨＶＳＷの出力電圧ＶXBの信号線Ｎ
17が接続され、ドレインには高電圧スイッチ回路ＨＶＳ
Ｗの出力電圧ＶX の信号線Ｎ16が接続されている。
【０１０８】トランジスタＭ10のソース及び基板には第
２の電源電圧ＶPPの信号線Ｎ1 が接続され、ゲートには
高電圧スイッチ回路ＨＶＳＷの出力電圧ＶX の信号線Ｎ
16が接続され、ドレインには高電圧スイッチ回路ＨＶＳ
Ｗの出力電圧ＶXBの信号線Ｎ17が接続されている。
２の電源電圧ＶPPの信号線Ｎ1 が接続され、ゲートには
高電圧スイッチ回路ＨＶＳＷの出力電圧ＶX の信号線Ｎ
16が接続され、ドレインには高電圧スイッチ回路ＨＶＳ
Ｗの出力電圧ＶXBの信号線Ｎ17が接続されている。
【０１０９】トランジスタＭ11のゲートには高電圧スイ
ッチ回路ＨＶＳＷの出力電圧ＶX の信号線Ｎ16が接続さ
れ、ドレインには高電圧スイッチ回路ＨＶＳＷの出力電
圧ＶXBの信号線Ｎ17が接続され、ソースには接地線Ｎ11
が接続されている。
ッチ回路ＨＶＳＷの出力電圧ＶX の信号線Ｎ16が接続さ
れ、ドレインには高電圧スイッチ回路ＨＶＳＷの出力電
圧ＶXBの信号線Ｎ17が接続され、ソースには接地線Ｎ11
が接続されている。
【０１１０】次に、高電圧スイッチ回路ＨＶＳＷの動作
について説明する。
について説明する。
【０１１１】まず、制御入力電圧ＶCNT の入力端子Ｔ3
と高電圧反転回路ＤＴＶの出力電圧ＶHDの入力端子Ｔ5
の両方に第１の電源電圧ＶDDを入力した時は、信号線Ｎ
15の電圧は接地電圧（例えば０Ｖ）となる。トランジス
タＭ8 のゲート電圧は第１の電源電圧ＶDDであるのでト
ランジスタＭ8 はオン状態であり、２入力ＮＡＮＤゲー
トＮＤ1 の出力インピーダンス及びトランジスタＭ8 の
オン抵抗をトランジスタＭ9 のオン抵抗に比べて十分小
さくすることにより、高電圧スイッチ回路ＨＶＳＷの信
号線Ｎ16の出力電圧ＶX は接地電圧となる。
と高電圧反転回路ＤＴＶの出力電圧ＶHDの入力端子Ｔ5
の両方に第１の電源電圧ＶDDを入力した時は、信号線Ｎ
15の電圧は接地電圧（例えば０Ｖ）となる。トランジス
タＭ8 のゲート電圧は第１の電源電圧ＶDDであるのでト
ランジスタＭ8 はオン状態であり、２入力ＮＡＮＤゲー
トＮＤ1 の出力インピーダンス及びトランジスタＭ8 の
オン抵抗をトランジスタＭ9 のオン抵抗に比べて十分小
さくすることにより、高電圧スイッチ回路ＨＶＳＷの信
号線Ｎ16の出力電圧ＶX は接地電圧となる。
【０１１２】この時、トランジスタＭ11はオフ状態とな
り、トランジスタＭ10はオン状態となり、高電圧スイッ
チ回路ＨＶＳＷの信号線Ｎ17の出力電圧ＶXBは第２の電
源電圧ＶPPとなる。トランジスタＭ9 は、ゲート電圧が
第２の電源電圧ＶPPになるとオフ状態となる。
り、トランジスタＭ10はオン状態となり、高電圧スイッ
チ回路ＨＶＳＷの信号線Ｎ17の出力電圧ＶXBは第２の電
源電圧ＶPPとなる。トランジスタＭ9 は、ゲート電圧が
第２の電源電圧ＶPPになるとオフ状態となる。
【０１１３】制御入力電圧ＶCNT の入力端子Ｔ3 または
高電圧反転回路ＤＴＶの出力電圧ＶHDの入力端子Ｔ5 に
接地電圧を入力した時は、信号線Ｎ15の電圧は第１の電
源電圧ＶDDとなる。トランジスタＭ8 のゲート電圧も第
１の電源電圧ＶDDであるので、高電圧スイッチ回路ＨＶ
ＳＷの信号線Ｎ16の出力電圧ＶX は少なくとも、第１の
電源電圧ＶDDからトランジスタＭ8 のしきい値（例えば
０．８Ｖ）を引いた値になる。
高電圧反転回路ＤＴＶの出力電圧ＶHDの入力端子Ｔ5 に
接地電圧を入力した時は、信号線Ｎ15の電圧は第１の電
源電圧ＶDDとなる。トランジスタＭ8 のゲート電圧も第
１の電源電圧ＶDDであるので、高電圧スイッチ回路ＨＶ
ＳＷの信号線Ｎ16の出力電圧ＶX は少なくとも、第１の
電源電圧ＶDDからトランジスタＭ8 のしきい値（例えば
０．８Ｖ）を引いた値になる。
【０１１４】この電圧値でのトランジスタＭ11のオン抵
抗をトランジスタＭ10のオン抵抗に比べて十分小さくす
ることにより、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ
17の出力電圧ＶXBは接地電圧となる。
抗をトランジスタＭ10のオン抵抗に比べて十分小さくす
ることにより、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ
17の出力電圧ＶXBは接地電圧となる。
【０１１５】この時、トランジスタＭ9 はオン状態とな
り、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ16の出力電
圧ＶX は第２の電源電圧ＶPPに上昇する。
り、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ16の出力電
圧ＶX は第２の電源電圧ＶPPに上昇する。
【０１１６】以上説明したように、本実施例の電源電圧
変換回路ＶＣＮは、第２の電源電圧ＶPPが第１の電源電
圧ＶDDより低い時でも、第１の電源電圧ＶDDから第２の
電源電圧ＶPPにリーク電流が流れないようにできる。
変換回路ＶＣＮは、第２の電源電圧ＶPPが第１の電源電
圧ＶDDより低い時でも、第１の電源電圧ＶDDから第２の
電源電圧ＶPPにリーク電流が流れないようにできる。
【０１１７】また、第２の電源電圧ＶPPが第１の電源電
圧ＶDDより低い場合において、第１の電源電圧ＶDDを出
力する時の出力電圧ＶINT が、第１の電源電圧ＶDDより
低くならないようにできる。
圧ＶDDより低い場合において、第１の電源電圧ＶDDを出
力する時の出力電圧ＶINT が、第１の電源電圧ＶDDより
低くならないようにできる。
【０１１８】さらに、出力電圧ＶINT として第２の電源
電圧ＶPPが出力される時にも、従来の電源電圧変換回路
に使用されているような昇圧回路を必要とせず、製造工
程の簡便化やパターンレイアウト面積の縮小化が可能と
なる。
電圧ＶPPが出力される時にも、従来の電源電圧変換回路
に使用されているような昇圧回路を必要とせず、製造工
程の簡便化やパターンレイアウト面積の縮小化が可能と
なる。
【０１１９】また、出力電圧ＶINT として第２の電源電
圧ＶPPが出力される時の出力インピーダンスが、従来の
電源電圧変換回路に比べて低くできる。すなわち、出力
インピーダンスを決定するトランジスタＭ1 、Ｍ2 のオ
ン電流は、以下に示すトランジスタの飽和領域の式
（２）で表される。 （トランジスタＭ1 、Ｍ2 のオン電流）＝０．５β（Ｖgs−Ｖtm）2 …（２）
圧ＶPPが出力される時の出力インピーダンスが、従来の
電源電圧変換回路に比べて低くできる。すなわち、出力
インピーダンスを決定するトランジスタＭ1 、Ｍ2 のオ
ン電流は、以下に示すトランジスタの飽和領域の式
（２）で表される。 （トランジスタＭ1 、Ｍ2 のオン電流）＝０．５β（Ｖgs−Ｖtm）2 …（２）
【０１２０】この（２）式により、第２の電源電圧ＶPP
が出力される時のトランジスタＭ1、Ｍ2 のソース電圧
が第２の電源電圧ＶPP、ゲート電圧が０Ｖとなるため、
トランジスタＭ1 、Ｍ2 のゲート−ソース間電圧Ｖgsを
大きくでき、トランジスタＭ1 、Ｍ2 がＰチャネル型で
実効移動度がＮチャネル型のトランジスタより１／２程
度と小さいことを考慮しても、従来の電源電圧変換回路
に比べて大きなオン電流が得られることがわかる。
が出力される時のトランジスタＭ1、Ｍ2 のソース電圧
が第２の電源電圧ＶPP、ゲート電圧が０Ｖとなるため、
トランジスタＭ1 、Ｍ2 のゲート−ソース間電圧Ｖgsを
大きくでき、トランジスタＭ1 、Ｍ2 がＰチャネル型で
実効移動度がＮチャネル型のトランジスタより１／２程
度と小さいことを考慮しても、従来の電源電圧変換回路
に比べて大きなオン電流が得られることがわかる。
【０１２１】また、本実施例の電圧変換回路によれば、
第２の電源電圧ＶPPが第１の電源電圧ＶDDより高い場合
においても、制御入力信号により出力電圧ＶINT を第２
の電源電圧ＶPPまたは第１の電源電圧ＶDDにスイッチン
グできる。
第２の電源電圧ＶPPが第１の電源電圧ＶDDより高い場合
においても、制御入力信号により出力電圧ＶINT を第２
の電源電圧ＶPPまたは第１の電源電圧ＶDDにスイッチン
グできる。
【０１２２】以上、本発明の一実施例を説明したが、本
発明は上述の実施例に限定されるものではなく、上述の
実施例は本発明の技術的思想に基づき各種の有効な変更
が可能である。例えば、図１に示す実施例の電圧変換回
路におけるトランジスタＭ3はＰチャネルＭＯＳトラン
ジスタであるが、ＮチャネルＭＯＳトランジスタとして
もよい。ただし、その場合、第２の電源電圧ＶPPが第１
の電源電圧ＶDDより低い場合においては、図４に示す従
来の電源電圧変換回路と同様に、出力電圧ＶINT が第１
の電源電圧ＶDD以下に下がるようになる。
発明は上述の実施例に限定されるものではなく、上述の
実施例は本発明の技術的思想に基づき各種の有効な変更
が可能である。例えば、図１に示す実施例の電圧変換回
路におけるトランジスタＭ3はＰチャネルＭＯＳトラン
ジスタであるが、ＮチャネルＭＯＳトランジスタとして
もよい。ただし、その場合、第２の電源電圧ＶPPが第１
の電源電圧ＶDDより低い場合においては、図４に示す従
来の電源電圧変換回路と同様に、出力電圧ＶINT が第１
の電源電圧ＶDD以下に下がるようになる。
【０１２３】また、出力電圧ＶINT の信号線Ｎ8 と第１
の電源電圧ＶDDの信号線Ｎ2 や第２の電源電圧ＶPPの信
号線Ｎ1 との間に、制御用としてのトランジスタを追加
することも可能である。
の電源電圧ＶDDの信号線Ｎ2 や第２の電源電圧ＶPPの信
号線Ｎ1 との間に、制御用としてのトランジスタを追加
することも可能である。
【０１２４】さらに、本実施例の高電圧スイッチ回路Ｈ
ＶＳＷや高電圧反転回路ＤＴＶは、トランジスタＭ1 〜
Ｍ3 をスイッチングさせるための一手段であって、他の
手段を用いてもよい。
ＶＳＷや高電圧反転回路ＤＴＶは、トランジスタＭ1 〜
Ｍ3 をスイッチングさせるための一手段であって、他の
手段を用いてもよい。
【０１２５】
【発明の効果】本発明によれば、直列接続された少なく
とも２つのトランジスタを第２のスイッチング手段に設
けることにより、第２の電圧が第１の電圧より低くなっ
ている時においても、第２のスイッチング手段を完全に
オフ状態にできるので、第１及び第２の電圧の間でリー
ク電流が発生することがない。
とも２つのトランジスタを第２のスイッチング手段に設
けることにより、第２の電圧が第１の電圧より低くなっ
ている時においても、第２のスイッチング手段を完全に
オフ状態にできるので、第１及び第２の電圧の間でリー
ク電流が発生することがない。
【図１】本発明の一実施例による電源電圧変換回路を示
す回路図である。
す回路図である。
【図２】本発明の一実施例による電源電圧変換回路に使
用されている高電圧反転回路を示す回路図である。
用されている高電圧反転回路を示す回路図である。
【図３】本発明の一実施例による電源電圧変換回路に使
用されている高電圧スイッチ回路を示す回路図である。
用されている高電圧スイッチ回路を示す回路図である。
【図４】従来の電源電圧変換回路を示す回路図である。
ＶＣＮ 電圧変換回路 ＤＴＶ 高電圧反転回路 ＨＶＳＷ 高電圧スイッチ回路 Ｍ1 、Ｍ2 、Ｍ3 、Ｍ6 、Ｍ9 、Ｍ10 Ｐチャネルエン
ハンスメント型ＭＯＳＦＥＴ Ｍ4 、Ｍ5 、Ｍ7 、Ｍ8 、Ｍ11 Ｎチャネルエンハンス
メント型ＭＯＳＦＥＴ ＩＶ1 、ＩＶ2 、ＩＶ3 インバータ ＮＤ1 ＮＡＮＤゲート Ｔ1 〜Ｔ8 端子 Ｎ1 〜Ｎ17 信号線 Ｇ 接地端子
ハンスメント型ＭＯＳＦＥＴ Ｍ4 、Ｍ5 、Ｍ7 、Ｍ8 、Ｍ11 Ｎチャネルエンハンス
メント型ＭＯＳＦＥＴ ＩＶ1 、ＩＶ2 、ＩＶ3 インバータ ＮＤ1 ＮＡＮＤゲート Ｔ1 〜Ｔ8 端子 Ｎ1 〜Ｎ17 信号線 Ｇ 接地端子
Claims (3)
- 【請求項１】 第１の電圧信号を入力するための第１の
入力信号線と、 第２の電圧信号を入力するための第２の入力信号線と、 上記第１または第２の電圧信号を出力するための出力信
号線と、 上記第１の信号線と上記出力信号線との間に配置され且
つ少なくとも１つのトランジスタを備える第１のスイッ
チング手段と、 上記第２の信号線と上記出力信号線との間に配置され且
つ直列接続された少なくとも２つのトランジスタを備え
る第２のスイッチング手段と、 上記第２の電圧信号が上記第１の電圧信号よりも所定値
以上に高い電圧を有する時に、上記第１のスイッチング
手段をオフ状態に、上記第２のスイッチング手段をオン
状態にし、その他の時に、上記第１のスイッチング手段
をオン状態に、上記第２のスイッチング手段をオフ状態
にする制御手段とを有することを特徴とする電圧変換装
置。 - 【請求項２】 上記第２のスイッチング手段に含まれる
上記２つのトランジスタがいずれもＰチャネルＭＯＳＦ
ＥＴであることを特徴とする請求項１に記載の電圧変換
装置。 - 【請求項３】 上記第２の電圧信号が上記第１の電圧信
号よりも所定値以上に高い電圧を有することを検出する
検出手段を備え、 上記制御手段が、上記検出手段の出力に基づいて、上記
第２のスイッチング手段をオン／オフ制御することを特
徴とする請求項１または２に記載の電圧変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310694A JP3566745B2 (ja) | 1994-01-25 | 1994-01-25 | 電圧変換装置 |
| US08/377,052 US5550494A (en) | 1994-01-25 | 1995-01-23 | Voltage selecting device for receiving a plurality of inputs and selectively outputting one thereof |
| KR1019950001160A KR0173042B1 (ko) | 1994-01-25 | 1995-01-24 | 복수의 입력을 받아 그중의 하나를 선택적으로 출력하는 전압 선택 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310694A JP3566745B2 (ja) | 1994-01-25 | 1994-01-25 | 電圧変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07220484A true JPH07220484A (ja) | 1995-08-18 |
| JP3566745B2 JP3566745B2 (ja) | 2004-09-15 |
Family
ID=12101223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310694A Expired - Lifetime JP3566745B2 (ja) | 1994-01-25 | 1994-01-25 | 電圧変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5550494A (ja) |
| JP (1) | JP3566745B2 (ja) |
| KR (1) | KR0173042B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430791B1 (ko) * | 2000-11-24 | 2004-05-10 | 엘지이노텍 주식회사 | 제어전압의 크기에 따른 입력신호 자동 선택회로 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1126112C (zh) * | 1994-11-29 | 2003-10-29 | 三菱电机株式会社 | 产生正负高压的电源输出电位复位电路 |
| AU1332097A (en) * | 1995-12-20 | 1997-07-14 | Intel Corporation | A negative voltage switch architecture for a nonvolatile memory |
| DE69631752D1 (de) * | 1996-04-05 | 2004-04-08 | St Microelectronics Srl | Versorgungsspannungsschaltung für Speicheranordnungen |
| WO2000000984A1 (en) * | 1998-06-30 | 2000-01-06 | Stmicroelectronics S.R.L. | Monolithically integrated selector for electrically programmable memory cells devices |
| FR2798014B1 (fr) * | 1999-08-31 | 2002-03-29 | St Microelectronics Sa | Circuit d'alimentation a selecteur de tension |
| JP3696470B2 (ja) * | 2000-02-22 | 2005-09-21 | 富士通株式会社 | Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置 |
| KR100610020B1 (ko) * | 2005-01-13 | 2006-08-08 | 삼성전자주식회사 | 반도체 메모리 장치에서의 셀 파워 스위칭 회로와 그에따른 셀 파워 전압 인가방법 |
| US7639540B2 (en) * | 2007-02-16 | 2009-12-29 | Mosaid Technologies Incorporated | Non-volatile semiconductor memory having multiple external power supplies |
| KR101477630B1 (ko) * | 2007-10-09 | 2014-12-30 | 삼성전자주식회사 | 빛 공격을 검출할 수 있는 메모리 장치 및 그 방법 |
| US9148056B2 (en) * | 2014-01-08 | 2015-09-29 | Freescale Semiconductor, Inc. | Voltage regulation system for integrated circuit |
| CN105739664B (zh) * | 2014-12-12 | 2018-10-12 | 鸿富锦精密工业(武汉)有限公司 | 电子设备供电切换系统 |
| KR20220019323A (ko) * | 2020-08-10 | 2022-02-17 | 에스케이하이닉스 주식회사 | 파워게이팅 동작을 수행하는 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4556804A (en) * | 1983-11-17 | 1985-12-03 | Motorola, Inc. | Power multiplexer switch and method |
| US5039882A (en) * | 1988-10-15 | 1991-08-13 | Sony Corporation | Address decoder circuit for non-volatile memory |
| US5021680A (en) * | 1989-07-31 | 1991-06-04 | Advanced Micro Devices, Inc. | Voltage supply circuit for programming circuits of programmable logic arrays |
| US4975883A (en) * | 1990-03-29 | 1990-12-04 | Intel Corporation | Method and apparatus for preventing the erasure and programming of a nonvolatile memory |
| US5157280A (en) * | 1991-02-13 | 1992-10-20 | Texas Instruments Incorporated | Switch for selectively coupling a power supply to a power bus |
| KR960002006B1 (ko) * | 1991-03-12 | 1996-02-09 | 가부시끼가이샤 도시바 | 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치 |
| JP2672740B2 (ja) * | 1991-10-07 | 1997-11-05 | 三菱電機株式会社 | マイクロコンピュータ |
| US5278460A (en) * | 1992-04-07 | 1994-01-11 | Micron Technology, Inc. | Voltage compensating CMOS input buffer |
-
1994
- 1994-01-25 JP JP2310694A patent/JP3566745B2/ja not_active Expired - Lifetime
-
1995
- 1995-01-23 US US08/377,052 patent/US5550494A/en not_active Expired - Lifetime
- 1995-01-24 KR KR1019950001160A patent/KR0173042B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430791B1 (ko) * | 2000-11-24 | 2004-05-10 | 엘지이노텍 주식회사 | 제어전압의 크기에 따른 입력신호 자동 선택회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950023885A (ko) | 1995-08-18 |
| US5550494A (en) | 1996-08-27 |
| KR0173042B1 (ko) | 1999-03-30 |
| JP3566745B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001251B1 (ko) | 전압 제어회로 | |
| US4700125A (en) | Power supply switching circuit | |
| KR100297139B1 (ko) | 반도체 집적회로 | |
| KR0155078B1 (ko) | 강전계용의 mos 회로를 갖춘 반도체 회로 | |
| US5270589A (en) | Input/output buffer circuit for semiconductor integrated circuit | |
| US6040729A (en) | Digital output buffer for multiple voltage system | |
| CA2201853A1 (en) | High voltage level shifter for switching high voltage in non-volatile memory integrated circuits | |
| JPH07220484A (ja) | 電圧変換装置 | |
| JP2000013215A (ja) | 半導体集積回路 | |
| KR100211758B1 (ko) | 멀티 파워를 사용하는 데이터 출력버퍼 | |
| RU2137294C1 (ru) | Моп-устройство включения высоких напряжений на полупроводниковой интегральной схеме | |
| US6205077B1 (en) | One-time programmable logic cell | |
| US5786719A (en) | Mode setting circuit and mode setting apparatus used to select a particular semiconductor function | |
| US6476641B2 (en) | Low power consuming circuit | |
| KR19980050807A (ko) | 고출력 전압 생성용 반도체 회로 | |
| JP2003188706A (ja) | 入出力バッファ回路 | |
| US7667521B2 (en) | Voltage switch circuit of semiconductor device | |
| EP0651311A2 (en) | Self-exciting constant current circuit | |
| US5691944A (en) | Non-volatile semiconductor memory device | |
| KR20080024411A (ko) | 반도체 메모리 장치의 데이터 출력 드라이버 | |
| US6154084A (en) | Method for switching voltages higher than a supply voltage on a semiconductor chip with a circuit configuration | |
| JP2013168874A (ja) | 半導体集積回路 | |
| JPH06291638A (ja) | 半導体装置 | |
| JP2003101401A (ja) | 電圧トランスレータ回路 | |
| JPH10190435A (ja) | 半導体出力回路、ｃｍｏｓ出力回路、端子電位検出回路、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |