KR0169393B1 - 액정표시장치의 세그먼트 구동용 멀티 레벨 출력회로 - Google Patents

액정표시장치의 세그먼트 구동용 멀티 레벨 출력회로 Download PDF

Info

Publication number
KR0169393B1
KR0169393B1 KR1019950009615A KR19950009615A KR0169393B1 KR 0169393 B1 KR0169393 B1 KR 0169393B1 KR 1019950009615 A KR1019950009615 A KR 1019950009615A KR 19950009615 A KR19950009615 A KR 19950009615A KR 0169393 B1 KR0169393 B1 KR 0169393B1
Authority
KR
South Korea
Prior art keywords
output
signal
voltage
transistor
liquid crystal
Prior art date
Application number
KR1019950009615A
Other languages
English (en)
Other versions
KR960039633A (ko
Inventor
이균희
권혁래
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950009615A priority Critical patent/KR0169393B1/ko
Publication of KR960039633A publication Critical patent/KR960039633A/ko
Application granted granted Critical
Publication of KR0169393B1 publication Critical patent/KR0169393B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로에 관한 것으로, 데이타 입력 신호(D)와 액정 구동용 전압의 교류화 입력 신호(M)를 각각 입력으로 받아, 출력 회로의 동작 전압과 같은 레벨의 신호를 발생시키고, 동 신호에 대한 비반전 신호(O)와 반전 신호(OB)를 출력하는 레벨 시프터(10,20)와, 상기 액정 구동용 전압의 교류화 입력 신호(M)를 입력으로 받은 레벨 시프터(10)의 반전 출력 단자(OB)로부터 출력되는 신호를 다시 반전시켜 출력하는 인버터(30)와, 상기 인버터(30)로부터 출력되는 신호와 상기 데이타 입력 신호(D)를 입력으로 받은 레벨 시프터(20)의 비반전 출력(O)과 반전 출력(OB)을 입력으로 받아, 입력된 신호를 조합하여 출력 전압 제어용 트랜지스터의 게이트 제어 신호를 발생시켜 출력하는 제어 논리 회로(90)와, 상기 제어 논리 회로(90)로부터 출력된 게이트 제어 신호를 입력으로 받아, 게이트 제어 신호로 인해 도통된 출력 전압 제어용 트랜지스터를 통해 액정 표시 장치 구동용 전압(V0, V2, V3, V5)을 출력하는 출력 버퍼 회로(100)로 구성되어 있으며, 종래의 액정 구동용 출력 회로와 동일한 기능과 특성을 유지하면서 트랜지스터의 수를 줄임으로써, 집적 회로 전체의 면적을 축소할 수 있을 뿐만 아니라 출력 버퍼의 온(ON)되는 시간을 오프(OFF)되는 시간보다 느리게 함으로서, 액정 표시 장치의 구동용 전압(V0, V2, V3, V5)간을 흐르는 관통 전류를 방지하고, 출력 버퍼 트랜지스터의 게이트 인가 전압이 전원 전압(Vcc, Vss)간을 풀 스윙하도록 한 것이다.

Description

액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로
제1도는 종래의 낸드(NAND) 게이트와 노어(NOR) 게이트로 구성된 액정 구동용 출력 회로의 상세 회로도이고,
제2도는 제1도에 제시된 회로를 피모스, 엔모스형 트랜지스터로 구성한 액정 구동용 출력 회로의 상세 회로도이고,
제3도는 본 발명의 제1실시예에 따른 관통 전류를 방지한 피모스, 엔모스형 트랜지스터로 구성된 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 상세 회로도이고,
제4도는 본 발명의 제2실시예에 따른 제3도의 상세 회로도에서 사용된 트랜지스터의 수를 줄인 형태의 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 상세 회로도이고,
제5도는 액정 표시 장치 구동 회로의 입력값의 변화를 나타낸 그래프이고,
제6도는 종래의 액정 표시 장치 구동 회로에서 입력값의 변화에 따른 출력 버퍼 트랜지스터의 게이트 인가 전압 특성을 나타낸 그래프이고,
제7도는 종래의 액정 표시 장치 구동 회로의 출력 버퍼 회로에 발생하는 관통 전류의 흐름을 나타낸 그래프이고,
제8도는 본 발명의 실시예에 따른 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로에서 입력값의 변화에 따른 출력 버퍼 트랜지스터의 게이트 인가 전압특성을 나타낸 그래프이고,
제9도는 본 발명의 실시예에 따른 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 출력 버퍼 회로에 발생하는 관통 전류의 흐름을 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
D : 데이타 입력 신호 M : 액정 구동용 전압의 교류화 입력 신호
10, 20 : 레벨 시프터(Level Shifter)
V0, V2, V3, V5 : 액정 구동 출력용 전압(Vcc≥V0≥V2≥V3≥V5≥Vss)
HINV1, HINV2 : 씨모스(CMOS) 인버터
HP1~HP7 : 전압 제어용 피모스형 트랜지스터
HN1~HN7 : 전압 제어용 엔모스형 트랜지스터
본 발명은 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로에 관한 것으로서, 더 상세히 말하자면, 종래의 액정 구동용 출력 회로와 동일한 기능과 특성을 유지하면서도 사용되는 트랜지스터의 수를 줄임으로써 칩 전체의 면적을 축소할 수 있을 뿐만 아니라, 출력 버퍼의 온(ON)되는 시간을 오프(OFF)되는 시간보다 느리게 함으로서 전원(V0, V2, V3, V5)간을 흐르는 관통 전류를 방지하는 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로에 관한 것이다.
이하, 첨부된 도면을 참조로 하여 종래의 액정 구동용 출력 회로에 대하여 설명하기로 한다.
제1도는 종래의 NAND 게이트와 NOR 게이트로 구성된 액정 구동용 출력 회로의 상세 회로도이고, 제2도는 제1도에 제시된 회로를 피모스, 엔모스형 트랜지스터로 구성한 종래의 액정 구동용 출력 회로의 상세 회로도이다.
제1도에 도시된 것처럼, 종래의 액정 구동용 출력 회로의 구성은, 데이타 입력 신호(D)와 액정 구동을 전압의 교류화 입력 신호(M)를 입력으로 받아, 출력 회로의 동작 전압과 같은 레벨의 신호를 발생시키고, 동 신호에 대한 비반전 신호(O)와 반전 신호(OB)를 출력하는 레벨 시프터(10, 20)와; 상기 액정 구동용 전압의 교류화 입력 신호(M)를 입력으로 받은 레벨 시프터(10)로부터 출력되는 비반전 신호(O)에 대해 다시 반전 및 비반전 신호를 발생시키고 증폭하여 출력하는 인버터(30, 40)와; 상기 인버터(40)로부터 출력되는 신호와 상기 데이타 입력 신호(D)를 입력으로 받은 레벨 시프터(20)의 비반전 출력(O)과 반전 출력(OB)을 입력으로 받아, 입력된 신호를 조합하여 출력 전압 제어용 트랜지스터(HP1, HP2, HN1, HN2)의 게이트 제어 신호를 발생시켜 출력하는 제어 논리 회로(50)와; 상기 제어 논리 회로(50)로부터 출력된 게이트 제어 신호를 입력으로 받아, 게이트 제어 신호로 인해 도통된 출력 전압 제어용 트랜지스터를 통해 액정 표시 장치 구동용 전압(V0, V2, V3, V5) 중 하나만을 선택하여 출력하는 출력 버퍼 회로(60)로 이루어진다.
상기와 같이 구성되어 있는 종래의 액정 구동용 출력 회로의 동작은 다음과 같다.
상기한 데이타 입력 신호(D)와 액정 구동용 전압의 교류화 입력 신호(M)의 반전 및 비반전 신호들은 상기 제어 논리 회로(50)로 입력되고, 상기 신호들을 입력으로 받은 조합 회로(50)는 선택 레벨(V0, V5; display on level)과 비선택 레벨(V2, V3; display off level)을 구분하여 출력하기 위하여, 논리 게이트(HNAN1, HNAN2, HNOR1, HNOR2)의 조합에 의해서 상기 출력 버퍼 회로(60)의 출력 전압 제어용 트랜지스터(HP1, HP2, HN1, HN2) 중 단 하나의 트랜지스터만을 도통시킴으로써, 출력 단자에는 액정 표시 장치 구동용 전압(V0, V2, V3, V5) 중 하나의 전압만 선택하여 출력된다.
이러한 종래의 기술에서 출력 전압 제어용 트랜지스터(HP1, HP2, HN1, HN2)의 게이트 신호를 제어하는 제어 논리 회로(50)의 구성은 NAND 게이트(HNAN1, HNAN2)와 NOR 게이트(HNOR1, HNOR2)로 이루어져 있는데, 이러한 NAND 게이트나 NOR 게이트는 피모스형 트랜지스터 2개와 엔모스형 트랜지스터 2개로 구성되어 있다.
그러므로 액정 구동용 집적 회로의 출력 단자수가 적은 경우는 집적 회로내에서 출력 구동회로가 차지하는 면적이 많지 않기 때문에 집적 회로의 면적에 큰 부담이 없지만, 출력 단자수가 많아지는 경우 상기한 바와 같은 구성의 조합 회로는 소형화, 박형화에 적합한 슬림형(Slim) 액정 구동용 집적 회로를 만드는데 어려움이 있으며, 또한 출력 버퍼 회로에 있는 전압 제어용 트랜지스터가 온(ON)되는 시간과 오프(OFF)되는 시간의 중복으로 발생할 수 있는 액정 표시 장치 구동용 전압간을 흐르는 관통 정류의 영향이 있는 문제점이 있다.
이와 같은 종래의 문제점을 해결하기 위한 것으로써, 종래의 액정 표시 장치 구동용 출력 회로에서 출력 전압 제어용 트랜지스터의 게이트 신호를 제어하는 제어 논리 회로와 동일한 기능을 보유하면서도 제어 논리 회로에서 사용된 트랜지스터의 수를 줄임으로써, 전체 회로가 차지하는 면적을 줄이고 집적 회로를 소형화, 박형화 할 수 있는 기술이 대한민국 특허출원 출원번호 제 95-3706호(출원일자: 서기 1995년 2월 24일)의 액정 표시 장치를 구동하기 위한 출력 회로에서 제시된 바 있다.
상기한 액정 표시 장치를 구동하기 위한 출력 회로와 동일한 기능을 수행하는 것으로서, NAND 게이트와 NOR 게이트로 구성되지 않고 피모스, 엔모스형 트랜지스터로 구성된 액정 구동용 출력 회로가 제2도에 도시되어 있다.
제2도에 도시되어 있듯이, 피모스, 엔모스형 트랜지스터로 구성된 액정 구동용 출력 회로의 구성은, 데이타 입력 신호(D)와 액정 구동용 전압의 교류화 입력 신호(M)를 입력으로 받아, 출력 회로의 동작 전압과 같은 레벨의 신호를 발생시키고, 동 신호에 대한 비반전 신호(O)와 반전 신호(OB)를 출력하는 레벨 시프터(10, 20)와; 상기 액정 구동용 전압의 교류화 입력 신호(M)를 입력으로 받은 레벨 시프터(10)로부터 출력되는 비반전 신호(O)에 대해 다시 반전 및 비반전 신호를 발생시키고 증폭하여 출력하는 인버터(30, 40)와; 상기 인버터(40)로부터 출력되는 신호와 상기 데이타 입력 신호(D)를 입력으로 받은 레벨 시프터(20)의 비반전 출력(O)을 입력으로 받아, 입력된 신호를 조합하여 출력 전압 제어용 트랜지스터(HP1, HP2, HN1, HN2)의 게이트 제어 신호를 발생시켜 출력하는 제어 논리 회로(70)와; 상기 제어 논리 회로(70)로부터 출력된 게이트 제어 신호를 입력으로 받아, 게이트 제어 신호로 인해 도통된 출력 전압 제어용 트랜지스터를 통해 액정 표시 장치 구동용 전압(V0, V2, V3, V5) 중 하나만을 선택하여 출력하는 출력 버퍼 회로(80)로 이루어진다.
그러나, 이와 같은 종래의 기술은 집적 회로에 사용되는 트랜지스터의 수를 줄임으로써, 출력 회로가 차지하는 면적을 줄이고 집적 회로를 소형화, 박형화할 수 있도록 구성되었지만, 액정 표시 장치 구동용 전압간을 흐르는 관통 전류의 영향 및 출력 버퍼 트랜지스터의 게이트 인가 전압이 전원 전압(Vcc, Vss)간을 풀 스윙하지 못하게 되는 문제점을 해결하지는 못하는 단점이 있다.
따라서, 본 발명의 목적은 상기와 같은 종래의 단점을 해결하기 위한 것으로서, 종래의 액정 구동용 출력 회로와 동일한 기능과 특성을 유지하면서 트랜지스터의 수를 줄임으로써, 집적 회로 전체의 면적을 축소할 수 있을 뿐만 아니라 출력 버퍼의 온(ON)되는 시간을 오프(OFF)되는 시간 보다 느리게 함으로써, 액정 표시 장치의 구동용 전압(V0, V2, V3, V5)간을 흐르는 관통 전류를 방지하고, 출력 버퍼 트랜지스터의 게이트 인가 전압이 전원 전압(Vcc, Vss)간을 풀 스윙하도록하는 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로를 제공하는 데에 있다.
상기의 목적을 달성하기 위한 본 발명의 구성은, 데이타 입력 신호와 액정 구동용 전압의 교류화 입력 신호를 각각 입력으로 받아, 출력 회로의 동작 전압과 같은 레벨의 신호를 발생시키고, 동 신호에 대한 반전 신호와 비반전 신호를 출력하는 레벨 시프터와; 상기 액정 구동용 전압의 교류화 입력 신호를 입력으로 받은 레벨 시프터의 비반전 출력단자로부터 출력되는 비반전 신호를 다시 반전시켜 출력하는 인버터와; 상기 인버터로부터 출력되는 신호와 상기 데이타 입력 신호를 입력으로 받은 레벨 시프터의 반전 출력과 비반전 출력을 입력으로 받아, 입력된 신호를 조합하여 출력 전압 제어용 트랜지스터의 게이트 제어 신호를 발생시켜 출력하는 제어 논리 회로와; 상기 제어 논리 회로로부터 출력된 게이트 제어 신호를 입력으로 받아, 게이트 제어 신호로 인해 도통된 출력 전압 제어용 트랜지스터를 통해 액정 표시 장치 구동용 전압을 출력하는 출력 버퍼 회로로 이루어진다.
상기의 목적을 달성하기 위한 본 발명의 다른 구성은, 데이타 입력 신호와 액정 구동용 전압의 교류화 입력 신호를 각각 입력으로 받아, 출력 회로의 동작 전압과 같은 레벨의 신호를 발생시키고, 동 신호에 대한 반전 신호와 비반전 신호를 출력하는 레벨 시프터와; 상기 액정 구동용 전압의 교류화 입력 신호를 입력으로 받은 레벨 시프터의 비반전 출력단자로부터 출력되는 신호에 대해서 다시 반전신호와 비반전 신호를 발생시키고 증폭하여 출력하는 인버터와; 상기 인버터로부터 출력되는 신호와 상기 데이타 입력 신호를 입력으로 받은 레벨 시프터의 반전 출력과 비반전 출력을 입력으로 받아, 입력된 신호를 조합하여 출력 전압 제어용 트랜지스터의 게이트 제어 신호를 발생시켜 출력하는 제어 논리 회로와; 상기 제어 논리 회로로부터 출력된 게이트 제어 신호를 입력으로 받아, 게이트 제어 신호로 인해 도통된 출력 전압 제어용 트랜지스터를 통해 액정 표시 장치 구동용 전압을 출력하는 출력 버퍼 회로로 이루어진다.
이하, 본 발명의 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
제3도는 본 발명의 제1실시예에 따른 관통 전류를 방지한 피모스, 엔모스형 트랜지스터로 구성된 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 상세 회로도이고, 제4도는 본 발명의 제2실시예에 따른 제3도의 상세 회로도에서 사용된 트랜지스터의 수를 줄인 형태의 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 상세 회로도이다.
제3도에 도시되어 있듯이, 본 발명의 제1실시예에 따른 관통 전류를 방지한 피모스, 엔모스형 트랜지스터로 구성된 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 상세 회로의 구성은, 데이타 입력 신호(D)와 액정 구동용 전압의 교류화 입력 신호(M)를 각각 입력으로 받아, 출력 회로의 동작 전압과 같은 레벨의 신호를 발생시키고, 동 신호에 대한 비반전 신호(O)와 반전 신호(OB)를 출력하는 레벨 시프터(10, 20)와; 상기 액정 구동용 전압의 교류화 입력 신호(M)를 입력으로 받은 레벨 시프터(10)의 반전 출력 단자(OB)로부터 출력되는 신호를 다시 반전시켜 출력하는 인버터(30)와; 상기 인버터(30)로부터 출력되는 신호와 상기 데이타 입력 신호(D)를 입력으로 받은 레벨 시프터(20)의 비반전 출력(O)과 반전 출력(OB)을 입력으로 받아, 입력된 신호를 조합하여 출력 전압 제어용 트랜지스터의 게이트 제어 신호를 발생시켜 출력하는 제어 논리 회로(90)와; 상기 제어 논리 회로(90)로부터 출력된 게이트 제어 신호를 입력으로 받아, 게이트 제어 신호로 인해 도통된 출력 전압 제어용 트랜지스터를 통해 액정 표시 장치 구동용 전압(V0, V2, V3, V5)을 출력하는 출력 버퍼 회로(100)로 이루어진다.
상기한 제어 논리 회로(90)의 구성은, 상기 인버터(30)를 통해서 나온 신호(a)가 각각의 게이트 단자에 접속되는 전압 제어용 트랜지스터(HP7, HP8, HN7, HN8)와; 데이타 입력 신호(D)에 대한 레벨 시프터(20)의 비반전 출력 신호(b)가 각각의 게이트 단자에 접속되는 전압 제어용 트랜지스터(HP3, HP5, HN3, HN5)와; 데이타 입력 신호(D)에 대한 레벨 시프터(20)의 반전 출력 신호(c)가 각각의 게이트 단자에 접속되는 전압 제어용 트랜지스터(HP4, HP6, HN4, HN6)로 이루어져 있으며, 상기 전압 제어용 트랜지스터(HP3)의 소오스 단자에는 전원 전압(Vcc)이, 드레인 단자(d)에는 상기 전압 제어용 트랜지스터(HN5, HP7)의 소오스 단자가 연결되고, 상기 전압 제어용 트랜지스터(HN8)의 소오스 단자에는 소오스 전압(Vss)이, 드레인 단자에는 상기 전압 제어용 트랜지스터(HN5, HN6)의 드레인 단자가 연결되고, 상기 전압 제어용 트랜지스터(HP4)의 소오스 단자에는 전원 전압(Vcc)이, 드레인 단자(e)에는 상기 전압 제어용 트랜지스터(HN6, HP7)의 소오스 단자가 연결되고, 상기 전압 제어용 트랜지스터(HN4)의 소오스 단자에는 소오스 전압(Vss)이, 드레인 단자(g)에는 상기 전압 제어용 트랜지스터(HP6, HN7)의 소오스(혹은) 단자가 연결되고, 상기 전압 제어용 트랜지스터(HP8)의 소오스 단자에는 전원 전압(Vcc)이, 드레인 단자에는 상기 전압 제어용 트랜지스터(HP5, HP6)의 드레인 단자가 연결되고, 상기 전압 제어용 트랜지스터(HN3)의 소오스 단자에 소오스 전압(Vss)이, 드레인 단자(f)에 상기 전압 제어용 트랜지스터(HP5, HN7)의 소오스 단자가 연결되는 형태로 구성되어 있다.
상기한 출력 버퍼 회로(100)의 구성은, 소오스 단자에는 액정 구동 전압(V0)이, 게이트 단자에는 상기 제어 논리 회로(90) 전압 제어용 트랜지스터(HP3)의 드레인 단자(d)가, 드레인 단자에는 출력 단자(h)가 연결되는 전압 제어용 트랜지스터(HP1)와; 소오스 단자에는 액정 구동 전압(V2)이, 게이트 단자에는 상기 제어 논리 회로(90) 전압 제어용 트랜지스터(HP4)의 드레인 단자(e)가, 드레인 단자에는 출력 단자(h)가 연결되는 전압 제어용 트랜지스터(HP2)와; 소오스 단자에는 액정 구동 전압(V3)이, 게이트 단자에는 상기 제어 논리 회로(90) 전압 제어용 트랜지스터(HN3)의 드레인 단자(f)가, 드레인 단자에는 출력 단자(h)가 연결되는 전압 제어용 트랜지스터(HN2)와; 소오스 단자에는 액정 구동 전압(V5)이, 게이트 단자에는 상기 제어 논리 회로(90) 전압 제어용 트랜지스터(HN4)의 드레인 단자(g)가, 드레인 단자에는 출력 단자(h)가 연결되는 전압 제어용 트랜지스터(HN1)로 이루어져 있다.
제4도에 도시되어 있듯이, 본 발명의 제2실시예에 따른, 제3도의 상세 회로도에서 사용된 트랜지스터의 수를 줄인 형태의 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 상세 회로의 구성은, 데이타 입력 신호(D)와 액정 구동용 전압의 교류화 입력 신호(M)를 각각 입력으로 받아, 출력 회로의 동작 전압과 같은 레벨의 신호를 발생시키고, 동 신호에 대한 비반전 신호(O)와 반전 신호(OB)를 출력하는 레벨 시프터(10, 20)와; 상기 액정 구동용 전압의 교류화 입력 신호(M)를 입력으로 받은 레벨 시프터(10)의 반전 출력 단자(OB)로부터 출력되는 신호에 대해 다시 반전(i) 및 비반전 신호(j)를 발생시키고 증폭시켜 출력하는 인버터(30, 40)와; 상기 인버터(30, 40)로부터 출력되는 신호와 상기 데이타 입력 신호(D)를 입력으로 받은 레벨 시프터(20)의 비반전 출력(O)과 반전 출력(OB)을 입력으로 받아, 입력된 신호를 조합하여 출력 전압 제어용 트랜지스터의 게이트 제어 신호를 발생시켜 출력하는 제어 논리 회로(110)와; 상기 제어 논리 회로(110)로부터 출력된 게이트 제어 신호를 입력으로 받아, 게이트 제어 신호로 인해 도통된 출력 전압 제어용 트랜지스터를 통해 액정 표시 장치 구동용 전압을 출력하는 출력 버퍼 회로(120)로 이루어진다.
상기한 제어 논리 회로(110)의 구성은, 상기 인버터(40)로부터 출력되는 신호(j)가 각각의 소오스 단자에 연결되는 전압 제어용 트랜지스터(HN5, HN6, HP5, HP6)와; 상기 인버터(30)로부터 출력되는 신호(i)가 각각의 게이트 단자에 연결되는 전압 제어용 트랜지스터(HP7, HN7)와; 상기 데이타 입력 신호(D)에 대한 비반전 출력(O)신호가 각각의 게이트 단자에 연결되는 전압 제어용 트랜지스터(HP3, HP5, HN3, HN5)와; 상기 데이타 입력 신호(D)에 대한 반전 출력(OB) 신호가 각각의 게이트 단자에 연결되는 전압 제어용 트랜지스터(HP4, HP6, HN4, HN6)로 이루어져 있으며, 상기 전압 제어용 트랜지스터(HP3)의 소오스 단자에는 전원 전압(Vcc)이, 드레인 단자(k)에는 상기 전압 제어용 트랜지스터(HN5, HP7)의 소오스 단자가 연결되고, 상기 전압 제어용 트랜지스터(HP4)의 소오스 단자에는 전원 전압 (Vcc)이, 드레인 단자(l)에는 상기 전압 제어용 트랜지스터(HN6, HP7)의 드레인 단자가 연결되고, 상기 전압 제어용 트랜지스터(HN3)의 소오스 단자에는 소오스 전압(Vss)이, 드레인 단자(m)에는 상기 전압 제어용 트랜지스터(HP5, HN7)의 드레인 단자가 연결되고, 상기 전압 제어용 트랜지스터(HN4)의 소오스 단자에는 소오스 전압(Vss)이, 드레인 단자(n)에는 상기 전압 제어용 트랜지스터(HP6, HN7)의 드레인 단자가 연결되는 형태로 구성되어 있다.
상기한 출력 버퍼 회로(120)의 구성은, 소오스 단자에는 액정 구동 전압(V0)이, 게이트 단자에는 상기 제어 논리 회로(90) 전압 제어용 트랜지스터(HP3)의 드레인 단자(k)가, 드레인 단자에는 출력 단자(out)가 연결되는 전압 제어용 트랜지스터(HP1)와; 소오스 단자에는 액정 구동 전압(V2)이, 게이트 단자에는 상기 제어 논리 회로(110) 전압 제어용 트랜지스터(HP4)의 드레인 단자(l)가, 드레인 단자에는 출력 단자(out)가 연결되는 전압 제어용 트랜지스터(HP2)와; 소오스 단자에는 액정 구동 전압(V3)이, 게이트 단자에는 상기 제어 논리 회로(110) 전압 제어용 트랜지스터(HN3)의 드레인 단자(m)가, 드레인 단자에는 출력 단자(out)가 연결되는 전압 제어용 트랜지스터(HN2)와; 소오스 단자에는 액정 구동 전압(V5)이, 게이트 단자에는 상기 제어 논리 회로(110) 전압 제어용 트랜지스터(HN4) 의 드레인 단자(n)가, 드레인 단자에는 출력 단자(out)가 연결되는 전압 제어용 트랜지스터(HN1)로 이루어져 있다.
상기와 같이 이루어져 있는 본 발명의 제1실시예에 따른 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 동작은 다음과 같다.
제3도에 도시되어 있듯이, 액정 구동용 전압의 교류화 입력 신호(M)가 '로우'이고 데이타 입력 신호(D)가 '로우'일 때, 상기한 전압 제어용 트랜지스터(HP3, HP5, HP7, HP8, HN4, HN6)가 도통됨으로써, V3 레벨이 출력되고, 액정 구동용 전압의 교류화 입력 신호(M)가 '로우'이고 데이타 입력 신호(D)가 '하이'일 때, 상기한 전압 제어용 트랜지스터(HP4, HP6, HP7, HP8, HN3, HN5)가 도통됨으로써, V5 레벨이 출력되고, 액정 구동용 전압의 교류화 입력 신호(M)가 '하이'이고 데이타 입력 신호(D)가 '로우'일 때, 상기한 전압 제어용 트랜지스터(HP3, HP5, HN4, HN6, HN7, HN8)가 도통됨으로써, V2 레벨이 출력되고, 액정 구동용 전압의 교류화 입력 신호(M)가 '하이'이고 데이타 입력 신호(D)가 '하이'일 때, 상기한 전압 제어용 트랜지스터(HP4, HP6, HN3, HN5, HN7, HN8)가 도통됨으로써, V0 레벨이 출력된다.
여기서, 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 제어 논리 회로(90)에 사용된 전압 제어용 트랜지스터의 온,오프 동작에 따라 출력 버퍼 회로(100) 전압 제어용 트랜지스터에 전압이 인가되는 과정을 좀 더 면밀히 살펴보면, 액정 구동용 전압의 교류화 입력 신호(M)가 '하이'이고 데이타 입력 신호(D)가 '로우'일 때, 상기한 전압 제어용 트랜지스터 HP3, HP5, HN4, HN6, HN7, HN8 만이 도통되기 때문에 트랜지스터 HP3을 통하여 전원 전압(Vcc)이 트랜지스터 HP1에 인가되고, 트랜지스터 HN6, HN8을 통하여 소오스 전압(Vss)이 트랜지스터 HP2에 인가되어 액정 구동 전압 V2 레벨이 출력된다.
또, 트랜지스터 HN4, HN7을 통하여 소오스 전압(Vss)이 트랜지스터 HN2에 인가되고, 트랜지스터 HN4를 통하여 소오스 전압(Vss)이 트랜지스터 HN1에 인가된다.
다음으로, 액정 구동용 전압의 교류화 입력 신호(M)가 동일하게 '하이'이고 데이타 입력 신호(D)가 '하이'로 바뀔 때, 상기한 전압 제어용 트랜지스터 HP4, HP6, HN3, HN5, HN7, HN8 만이 도통되기 때문에 트랜지스터 HN5, HN8을 통하여 소오스 전압(Vss)이 트랜지스터 HP1에 인가됨으로써 액정 구동 전압 V0 레벨이 출력되고, 트랜지스터 HP4를 통하여 전원 전압(Vcc)이 트랜지스터 HP2에 인가된다.
또, 트랜지스터 HN3을 통하여 소오스 전압(Vss)이 트랜지스터 HN2에 인가되고, 트랜지스터 HN3, HN7을 통하여 소오스 전압(Vss)이 트랜지스터 HN1에 인가된다.
상기한 트랜지스터의 동작 상태와 출력되는 레벨의 관계를 살펴보면, 액정 구동용 전압의 교류화 입력 신호(M)가 '하이'이고 데이타 입력 신호(D)가 '로우'일 때는 액정 구동 전압 V2 레벨이 출력되었다가, 여기서 데이타 입력 신호(D)가 '하이'로 바뀌면 온 되었던 트랜지스터 HP2에는 트랜지스터 HP4를 통해 전원 전압(Vcc)이 인가됨으로써 오프 상태가 된다.
또한, 오프되었던 트랜지스터 HP1에는 트랜지스터 HN5, HN8을 통해 소오스 전압*Vss)이 인가됨으로써 온 상태가 된다.
즉, 온 되었던 트랜지스터 HP2가 오프 상태로 바뀔 때는 트랜지스터 하나(HP4)만을 거치고, 오프되었던 트랜지스터 HP1이 온 상태로 바뀔 때는 트랜지스터 두 개(HN5, HN8)를 거쳐서 출력되기 때문에, 출력 버퍼 회로(100)의 오프 시간은 빠르게 되고 온 시간은 오프 시간에 비해 느리게 됨으로써, 액정 구동 출력용 전압(V0, V2, V3, V5)간을 흐르는 관통 전류를 방지할 수 있고, 제2도의 회로에서 나타나는 출력 버퍼 트랜지스터의 게이트 인가 전압이 전원-소오스 전압(Vcc-Vss)간을 풀 스윙하지 못하는 단점도 해결하였다.
다음은, 첨부된 도면을 참조로 하여 종래의 액정 표시 장치 구동회로의 입력값의 변화에 따른 출력 버퍼 트랜지스터의 게이트 인가 전압 특성, 관통 전류의 흐름과 본 발명의 실시예에 따른 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로에서 입력값의 변화에 따른 출력 버퍼 트랜지스터의 게이트 인가 전압 특성, 관통 전류의 흐름을 서로 비교하여 살펴보기로 한다.
제5도는 액정 표시 장치 구동 회로의 입력값의 변화를 나타낸 그래프이고, 제6도는 종래의 액정 표시 장치 구동 회로에서 입력값의 변화에 따른 출력 버퍼 트랜지스터의 게이트 인가 전압 특성을 나타낸 그래프이고, 제7도는 종래의 액정 표시 장치 구동 회로의 출력 버퍼 회로에 발생하는 관통 전류의 흐름을 나타낸 그래프이고, 제8도는 본 발명의 실시예에 따른 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로에서 입력값의 변화에 따른 출력 버퍼 트랜지스터의 게이트 인가 전압 특성을 나타낸 그래프이고, 제9도는 본 발명의 실시예에 따른 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 출력 버퍼 회로에 발생하는 관통 전류의 흐름을 나타낸 그래프이다.
제6도와 제7도에 도시되어 있듯이, 종래의 액정 표시 장치 구동 회로는 입력값의 변화에 따라 트랜지스터의 온,오프 동작이 동시에 이루어지기 때문에, 액정 구동 출력용 전압간에 흐르는 관통 전류를 방지하지 못하며, 출력 버퍼 회로의 엔모스형 트랜지스터와 피모스형 트랜지스터의 게이트 인가 전압이 전원-소오스 전압(Vcc-Vss)간을 풀 스윙하지 못한다는 것을 알 수 있다.
그러나, 제8도와 제9도에 도시되어 있듯이. 본 발명의 실시예에 따른 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로는 입력값의 변화에 따라 트랜지스터의 오프 동작은 빠르게, 온 동작은 느리게 이루어지기 때문에, 액정 구동 출력용 전압간에 흐르는 관통 전류를 방지할 수 있고, 출력 버퍼 회로의 엔모스형 트랜지스터와 트랜지스터의 게이트 인가 전압이 전원-소오스 전압(Vcc-Vss)간을 풀 스윙할 수 있다는 것을 알 수 있다.
제4도는 본 발명의 제2실시예에 따른, 제3도의 상세 회로도에서 사용된 트랜지스터의 수를 줄인 형태의 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로의 상세 회로도이다.
제4도에 도시되어 있듯이, 본 발명의 제2실시예에 따른 트랜지스터의 수를 줄인 형태의 액정 표시 장치의 세그먼트 구동용 멀티 레벨 출력 회로는, 제3도에 도시된 액정 표시 장치의 세그먼트 구동을 멀티 레벨 출력 회로에서 제어 논리 회로(90)에 사용된 전압 제어용 트랜지스터 HP8, HN8을 사용하지 않고, 인버터(40)를 통해 출력된 신호(j)가 직접 전압 제어용 트랜지스터 HN5, HN6, HP5, HP6의 소오스 단자에 연결되도록 구성함으로써, 트랜지스터의 수를 줄일 수 있도록 하였다.
따라서, 상기와 같이 동작하는 본 발명의 효과는, 종래의 액정 구동용 출력 회로와 동일한 기능과 특성을 유지하면서 트랜지스터의 수를 줄임으로써, 집적 회로 전체의 면적을 축소할 수 있을 뿐만 아니라 출력 버퍼의 온(ON)되는 시간을 오프(OFF)되는 시간보다 느리게 함으로써, 액정 표시 장치의 구동용 전압(V0, V2, V3, V5)간을 흐르는 관통 전류를 방지하고, 공급되는 전원 전압(Vcc, Vss)간을 풀 스윙하도록 한 것이다.

Claims (2)

  1. 데이터 입력 신호(D)와 액정 구동용 전압의 교류화 입력 신호(M)를 각각 입력으로 받아, 출력 회로의 동작 전압과 같은 레벨의 신호를 발생시키고, 동 신호에 대한 비반전 신호와 반전 신호를 출력하는 제1, 제2레벨 시프터(10, 20)와; 상기 액정 구동용 전압의 교류화 입력 신호(M)를 입력으로 받은 제1레벨 시프터(10)의 반전 출력 단자로부터 출력되는 신호를 다시 반전시켜 출력하는 인버터(30)와; 상기 인버터(30)로부터 출력되는 신호와 상기 데이터 입력 신호(D)를 입력으로 받은 제2레벨 시프터(20)의 비반전 출력과 반전 출력을 입력으로 받아, 입력된 신호를 조합하여 출력전압을 제어하는 게이트 제어 신호를 발생하는 제어 논리 회로(90)와; 상기 제어 논리 회로(90)로부터 출력된 게이트 제어 신호를 입력으로 받아, 상기 게이트 제어 신호에 의해 액정표시장치 구동용 제1, 제2, 제3, 제4전압(V0, V2, V3, V5)을 출력하는 출력 버퍼 회로(100)를 포함하며, 상기한 제어 논리 회로(90)는, 상기 인버터(30)를 통해서 나온 신호(a)가 각각의 게이트 단자에 접속되는 전압 제어용 제1피형 트랜지스터, 제2피형 트랜지스터, 제1엔형 트랜지스터, 제2엔형 트랜지스터와; 데이터 입력 신호(D)에 대한 레벨 시프터(20)의 비반전 출력 신호가 각각의 게이트 단자에 접속되는 전압 제어용 제3피형 트랜지스터, 제4피형 트랜지스터, 제3엔형 트랜지스터, 제4엔형 트랜지스터와; 데이터 입력 신호(D)에 대한 제2레벨 시프터(20)의 반전출력신호가 각각의 게이트 단자에 접속되는 전압 제어용 제5피형 트랜지스터, 제6피형 트랜지스터, 제5엔형 트랜지스터, 제6엔형 트랜지스터로 이루어지고, 상기 제3피형 트랜지스터의 소오스 단자에는 전원 전압(Vcc)이, 드레인 단자에는 상기 제4엔형 트랜지스터 및 제1피형 트랜지스터의 소오스 단자가 연결되고, 상기 제2피형 트랜지스터의 소오스 단자에는 소오스 전압(Vss)이, 드레인 단자에는 상기 제4엔형 트랜지스터 및 제6엔형 트랜지스터의 드레인 단자가 연결되고, 상기 제5피형 트랜지스터의 소오스 단자에는 전원 전압(Vcc)이, 드레인 단자에는 상기 제6엔형 트랜지스터 및 제1피형 트랜지스터의 소오스 단자가 연결되고, 상기 제5엔형 트랜지스터의 소오스 단자에는 소오스 전압(Vss)이, 드레인 단자에는 상기 제6피형 트랜지스터 및 제1엔형 트랜지스터의 소오스 단자가 연결되고, 상기 제2엔형 트랜지스터의 소오스 단자에는 전원 전압(Vcc)이, 드레인 단자에는 상기 제4피형 트랜지스터 및 제6피형 트랜지스터의 드레인 단자가 연결되고, 상기 제3엔형 트랜지스터의 소오스 단자에는 소오스 전압(Vss)이, 드레인 단자에 상기 제4피형 트랜지스터 및 제1엔형 트랜지스터의 소오스 단자가 연결되는 것을 특징으로 하는 액정표시장치의 세그먼트 구동용 멀티레벨 출력 회로.
  2. 데이터 입력 신호(D)와 액정 구동용 전압의 교류화 입력 신호(M)를 각각 입력으로 받아, 출력 회로의 동작 전압과 같은 레벨의 신호를 발생시키고, 동 신호에 대한 비반전 신호와 반전 신호를 출력하는 제1, 제2레벨 시프터(10, 20)와; 상기 액정 구동용 전압의 교류화 입력 신호(M)를 입력으로 받은 제1레벨 시프터(10)의 반전출력단자로부터 출력되는 신호를 다시 반전 및 비반전시켜 출력하는 제1, 제2인버터(30, 40)와; 상기 제1, 제2인버터(30, 40)로부터 출력되는 각각의 신호와 상기 데이터 입력 신호(D)를 입력으로 받은 제2레벨 시프터(20)의 비반전출력과 반전출력을 입력으로 받아, 입력된 신호를 조합하여 출력전압을 제어하는 게이트 제어 신호를 발생하는 제어 논리 회로(110)와; 상기 제어 논리 회로(110)로부터 출력된 게이트 제어 신호를 입력으로 받아, 상기 게이트 제어 신호에 의해 액정표시장치 구동용 제1, 제2, 제3, 제4전압(V0, V2, V3, V5)을 출력하는 출력 버퍼 회로(120)를 포함하며, 상기한 제어 논리 회로(90)는, 상기 인버터(30)를 통해 나온 신호가 각각의 소오스 단자에 접속되는 전압 제어용 제1피형 트랜지스터, 제2피형 트랜지스터, 제1엔형 트랜지스터, 제2엔형 트랜지스터와; 상기 제1인버터(30)로부터 출력되는 신호가 각각의 게이트 단자에 연결되는 전압 제어용 제3피형 트랜지스터 및 제4엔형 트랜지스터와; 데이터 입력 신호(D)에 대한 제2레벨 시프터(20)의 비반전 출력신호가 각각의 게이트 단자에 접속되는 전압 제어용 제4피형 트랜지스터 및 제4엔형 트랜지스터와; 상기 데이터 입력 신호(D)에 대한 제2레벨 시프터(20)의 반전출력신호가 각각의 게이트 단자에 접속되는 전압 제어용 제5피형 트랜지스터 및 제5엔형 트랜지스터로 이루어지고, 상기 제4피형 트랜지스터의 소오스 단자에는 전원 전압(Vcc)이, 드레인 단자에는 상기 제1엔형 트랜지스터 및 제3피형 트랜지스터의 소오스 단자가 연결되고, 상기 제5피형 트랜지스터의 소오스 단자에는 전원 전압(Vcc)이, 드레인 단자에는 상기 제2엔형 트랜지스터 및 제3피형 트랜지스터의 드레인 단자가 연결되고, 상기 제4엔형 트랜지스터의 소오스 단자에는 소오스전압(Vss)이, 드레인 단자에는 상기 제1피형 트랜지스터 및 제3엔형 트랜지스터의 드레인 단자가 연결되고, 상기 제5엔형 트랜지스터의 소오스 단자에는 소오스 전압(Vss)이, 드레인 단자에는 상기 제2피형 트랜지스터 및 제3엔형 트랜지스터의 드레인 단자가 연결되는 것을 특징으로 하는 액정표시장치의 세그먼트 구동용 멀티레벨 출력 회로.
KR1019950009615A 1995-04-24 1995-04-24 액정표시장치의 세그먼트 구동용 멀티 레벨 출력회로 KR0169393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950009615A KR0169393B1 (ko) 1995-04-24 1995-04-24 액정표시장치의 세그먼트 구동용 멀티 레벨 출력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009615A KR0169393B1 (ko) 1995-04-24 1995-04-24 액정표시장치의 세그먼트 구동용 멀티 레벨 출력회로

Publications (2)

Publication Number Publication Date
KR960039633A KR960039633A (ko) 1996-11-25
KR0169393B1 true KR0169393B1 (ko) 1999-03-20

Family

ID=19412780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009615A KR0169393B1 (ko) 1995-04-24 1995-04-24 액정표시장치의 세그먼트 구동용 멀티 레벨 출력회로

Country Status (1)

Country Link
KR (1) KR0169393B1 (ko)

Also Published As

Publication number Publication date
KR960039633A (ko) 1996-11-25

Similar Documents

Publication Publication Date Title
JP2909990B2 (ja) Ｃｍｏｓ回路
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
KR950007462B1 (ko) 멀티모드 입력회로
JP3210567B2 (ja) 半導体出力回路
KR19980071614A (ko) 전압 시프터 회로
JPH1084274A (ja) 半導体論理回路および回路レイアウト構造
US7800426B2 (en) Two voltage input level shifter with switches for core power off application
US5929654A (en) Temperature-insensitive current controlled CMOS output driver
JPH01317022A (ja) 電源切り換え回路
JPH07220484A (ja) 電圧変換装置
US20030117207A1 (en) Level shifter having plurality of outputs
JP3415347B2 (ja) マイクロコンピュータの動作モード設定用入力回路
KR970001697B1 (ko) 레벨 변환 회로
KR0169393B1 (ko) 액정표시장치의 세그먼트 구동용 멀티 레벨 출력회로
US6426658B1 (en) Buffers with reduced voltage input/output signals
US20030222701A1 (en) Level shifter having plurality of outputs
KR100707022B1 (ko) 액정표시장치
JP2646771B2 (ja) 半導体集積回路
KR0159221B1 (ko) 전류구동 능력이 큰 게이트 드라이버회로
KR100188081B1 (ko) 액정 표시 장치를 구동하기 위한 출력 회로
JP3211830B2 (ja) Ｃｍｏｓレベル・シフタ回路
JPH10190435A (ja) 半導体出力回路、ｃｍｏｓ出力回路、端子電位検出回路、及び半導体装置
JPH0426732B2 (ko)
JP2803633B2 (ja) 半導体集積回路
JP2845665B2 (ja) 出力バッファ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee