JPH10243041A - バースト信号復調器 - Google Patents
バースト信号復調器Info
- Publication number
- JPH10243041A JPH10243041A JP9046610A JP4661097A JPH10243041A JP H10243041 A JPH10243041 A JP H10243041A JP 9046610 A JP9046610 A JP 9046610A JP 4661097 A JP4661097 A JP 4661097A JP H10243041 A JPH10243041 A JP H10243041A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- burst
- demodulator
- timer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】 （修正有）
【課題】入力に対して反応が速く、入力レベルが低い場
合でも安定したフレーム信号が得られ、伝送効率が低下
せず、かつ入力レベルのダイナミックレンジが狭くなら
ないようにする。 【解決手段】対数アンプ１が変調波入力Ｓ１の電力レベ
ルを対数値で出力し、積分器２が平滑化してＲＳＳＩと
して出力する。比較器３は適当に設定された基準値ＲＥ
ＦとＲＳＳＩを比較して、ＲＳＳＩの方が低い、即ち信
号が無い区間では‘ＬＯ’を、ＲＳＳＩの方が高い、即
ち信号がある区間では‘ＨＩ’である様なフレーム信号
を出力する。タイマー回路６は、比較器出力が連続して
１クロック周期以上‘ＬＯ’にならない限り‘ＨＩ’固
定である。そして、比較器出力が‘ＬＯ’固定になった
後、ＣＬＫが２クロック入力されると、タイマー回路出
力は‘ＨＩ’となり、再び比較器出力が‘ＨＩ’になる
まで、タイマー出力は‘ＨＩ’に固定される。
合でも安定したフレーム信号が得られ、伝送効率が低下
せず、かつ入力レベルのダイナミックレンジが狭くなら
ないようにする。 【解決手段】対数アンプ１が変調波入力Ｓ１の電力レベ
ルを対数値で出力し、積分器２が平滑化してＲＳＳＩと
して出力する。比較器３は適当に設定された基準値ＲＥ
ＦとＲＳＳＩを比較して、ＲＳＳＩの方が低い、即ち信
号が無い区間では‘ＬＯ’を、ＲＳＳＩの方が高い、即
ち信号がある区間では‘ＨＩ’である様なフレーム信号
を出力する。タイマー回路６は、比較器出力が連続して
１クロック周期以上‘ＬＯ’にならない限り‘ＨＩ’固
定である。そして、比較器出力が‘ＬＯ’固定になった
後、ＣＬＫが２クロック入力されると、タイマー回路出
力は‘ＨＩ’となり、再び比較器出力が‘ＨＩ’になる
まで、タイマー出力は‘ＨＩ’に固定される。
Description
【０００１】
【発明の属する技術分野】本発明は、バースト信号復調
器に監視、特に、時分割多重通信システムに於いて、受
信側へ入力されるバースト信号の先頭と末尾の位置を認
識する為の信号を、急峻かつ安定して得られることを特
徴とするバースト信号復調器に関する。
器に監視、特に、時分割多重通信システムに於いて、受
信側へ入力されるバースト信号の先頭と末尾の位置を認
識する為の信号を、急峻かつ安定して得られることを特
徴とするバースト信号復調器に関する。
【０００２】
【従来の技術】ＴＤＭＡのようなタイムスロットに分か
れたバースト信号を復調する場合には、まず復調装置側
で受信信号の先頭と末尾の位置を検出する必要がある。
一般に、各バースト信号の先頭と末尾の位置を表す信号
（以下、フレーム信号と呼ぶ）は、受信レベル信号（Ｒ
ｅｃｅｉｖｅ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎ
ｄｉｃａｔｏｒ；以下ＲＳＳＩと記述する）と適当なし
きい値とをコンパレーターに入力して比較することによ
って得られる。
れたバースト信号を復調する場合には、まず復調装置側
で受信信号の先頭と末尾の位置を検出する必要がある。
一般に、各バースト信号の先頭と末尾の位置を表す信号
（以下、フレーム信号と呼ぶ）は、受信レベル信号（Ｒ
ｅｃｅｉｖｅ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎ
ｄｉｃａｔｏｒ；以下ＲＳＳＩと記述する）と適当なし
きい値とをコンパレーターに入力して比較することによ
って得られる。
【０００３】図７に従来のバースト信号復調器の構成を
示す。図６に示す構成は変調波入力Ｓ１の電力レベルを
対数値で出力する対数アンプ１、対数アンプ１の出力を
入力として、それを平滑化してＲＳＳＩとして出力する
積分器２、積分器２の出力ＲＳＳＩを入力として、予め
適当に設定された基準値ＲＥＦと比較して、フレーム信
号を出力する比較器、変調波及び比較器３の出力を入力
として、復調動作を行う復調器４、復調器４の出力であ
る復調データＳ２と復調データに同期した復調クロック
ＣＫ１を入力としてユニークワード（Ｕｎｉｑｕｅ Ｗ
ｏｒｄ；以下ＵＷと記述する）検出を行い、復調データ
Ｓ２からプリアンブルとＵＷを取り除いたデータ部Ｓ３
とそれに同期したクロックＣＫ２を出力するＵＷ検出部
からなる。
示す。図６に示す構成は変調波入力Ｓ１の電力レベルを
対数値で出力する対数アンプ１、対数アンプ１の出力を
入力として、それを平滑化してＲＳＳＩとして出力する
積分器２、積分器２の出力ＲＳＳＩを入力として、予め
適当に設定された基準値ＲＥＦと比較して、フレーム信
号を出力する比較器、変調波及び比較器３の出力を入力
として、復調動作を行う復調器４、復調器４の出力であ
る復調データＳ２と復調データに同期した復調クロック
ＣＫ１を入力としてユニークワード（Ｕｎｉｑｕｅ Ｗ
ｏｒｄ；以下ＵＷと記述する）検出を行い、復調データ
Ｓ２からプリアンブルとＵＷを取り除いたデータ部Ｓ３
とそれに同期したクロックＣＫ２を出力するＵＷ検出部
からなる。
【０００４】対数アンプ１が変調波入力Ｓ１の電力レベ
ルを対数値で出力し、その対数アンプ１の出力を積分器
２が平滑化してＲＳＳＩとして出力する。比較器３は、
ノイズレベルに対してある程度のマージンを持たせて、
適当に設定された基準値ＲＥＦとＲＳＳＩを比較して、
ＲＳＳＩの方がＲＥＦより低い、即ち信号区間ではない
場合には‘ＬＯ’を、ＲＳＳＩの方がＲＥＦより高い、
即ち信号区間では‘ＨＩ’である様なフレーム信号を出
力する。
ルを対数値で出力し、その対数アンプ１の出力を積分器
２が平滑化してＲＳＳＩとして出力する。比較器３は、
ノイズレベルに対してある程度のマージンを持たせて、
適当に設定された基準値ＲＥＦとＲＳＳＩを比較して、
ＲＳＳＩの方がＲＥＦより低い、即ち信号区間ではない
場合には‘ＬＯ’を、ＲＳＳＩの方がＲＥＦより高い、
即ち信号区間では‘ＨＩ’である様なフレーム信号を出
力する。
【０００５】図８は一般的なバースト信号１タイムスロ
ットを示しており、クロックやキャリア再生用の固定パ
ターンであるＰＲ（Ｐｒｉｕｍｂｌｅ）、ＵＷ、データ
部であるＤＡＴＡで構成されている。
ットを示しており、クロックやキャリア再生用の固定パ
ターンであるＰＲ（Ｐｒｉｕｍｂｌｅ）、ＵＷ、データ
部であるＤＡＴＡで構成されている。
【０００６】復調器４は、フレーム信号が‘ＬＯ’のと
きリセット状態にあり、フレーム信号が‘ＨＩ’になる
と同時にＰＲを用いてクロック及びキャリア再生を行
い、ベースバンドの復調データＳ２及び復調データＳ２
に同期した復調クロックＣＫ１を出力する。
きリセット状態にあり、フレーム信号が‘ＨＩ’になる
と同時にＰＲを用いてクロック及びキャリア再生を行
い、ベースバンドの復調データＳ２及び復調データＳ２
に同期した復調クロックＣＫ１を出力する。
【０００７】ＵＷ検出器５もフレーム信号が‘ＬＯ’の
ときはリセット状態にあり、フレーム信号が‘ＨＩ’に
なると同時にＵＷ検出動作を開始して、ＵＷを検出する
と、復調信号からＰＲとＵＷを取り除いたデータＳ３と
データＳ３に同期したクロックＣＫ２を出力する。
ときはリセット状態にあり、フレーム信号が‘ＨＩ’に
なると同時にＵＷ検出動作を開始して、ＵＷを検出する
と、復調信号からＰＲとＵＷを取り除いたデータＳ３と
データＳ３に同期したクロックＣＫ２を出力する。
【０００８】以上のような動作で、入力信号を検出して
復調動作を行うことが出来る。
復調動作を行うことが出来る。
【０００９】
【発明が解決しようとする課題】ＲＳＳＩは入力信号を
対数アンプに入力することによって得られるが、一般に
対数アンプ出力には入力信号を全波整流した波形が現れ
るため、搬送波やクロックの周波数成分が見えてしま
う。このうち、搬送波成分は高周波であるため、対数ア
ンプ出力を簡単な積分器に入力することにより消去する
ことが出来る。
対数アンプに入力することによって得られるが、一般に
対数アンプ出力には入力信号を全波整流した波形が現れ
るため、搬送波やクロックの周波数成分が見えてしま
う。このうち、搬送波成分は高周波であるため、対数ア
ンプ出力を簡単な積分器に入力することにより消去する
ことが出来る。
【００１０】図９は変調方式にＱＰＳＫ（Ｑｕａｄｒａ
ｔｕｒｅ Ｐｈａｓｅ ＳｈｉｆｔＫｅｙｉｎｇ；４相
位相変調）を用いた場合の位相平面上のシンボル配置例
を示したものであり、点線は各シンボル間の移動の軌跡
を表している。ここで、シンボルが（１，１）から
（０，１）の様に、Ｉ，Ｑそれぞれの軸に対して線対称
な位置へと変化する場合には、変調信号の振幅（原点か
ら信号点までの距離）に大きな変動は起きない。それに
対して、（１，１）から（０，０）の様に、原点に対し
て点対称な位置へと変化する場合には、その軌道からも
分かる通り、振幅がいったん非常に小さくなる。
ｔｕｒｅ Ｐｈａｓｅ ＳｈｉｆｔＫｅｙｉｎｇ；４相
位相変調）を用いた場合の位相平面上のシンボル配置例
を示したものであり、点線は各シンボル間の移動の軌跡
を表している。ここで、シンボルが（１，１）から
（０，１）の様に、Ｉ，Ｑそれぞれの軸に対して線対称
な位置へと変化する場合には、変調信号の振幅（原点か
ら信号点までの距離）に大きな変動は起きない。それに
対して、（１，１）から（０，０）の様に、原点に対し
て点対称な位置へと変化する場合には、その軌道からも
分かる通り、振幅がいったん非常に小さくなる。
【００１１】図１０は比較器３に入力されるＲＳＳＩ、
基準値ＲＥＦ、比較器出力ＣＯＭＰの関係を示したもの
である。ここに示したＲＳＳＩは１ｓｔからＬａｓｔま
での６つのシンボルからなる変調波が入力された場合の
ものである。上記の説明より、４ｔｈのシンボルから５
ｔｈのシンボルへの変化では、ＲＳＳＩが大きく変動し
ていないことから、ＩまたはＱ軸に対して線対称な変化
であり、その他はＲＳＳＩがいったん大きく落ち込むこ
とから、原点に対して点対称な変化であることが分か
る。
基準値ＲＥＦ、比較器出力ＣＯＭＰの関係を示したもの
である。ここに示したＲＳＳＩは１ｓｔからＬａｓｔま
での６つのシンボルからなる変調波が入力された場合の
ものである。上記の説明より、４ｔｈのシンボルから５
ｔｈのシンボルへの変化では、ＲＳＳＩが大きく変動し
ていないことから、ＩまたはＱ軸に対して線対称な変化
であり、その他はＲＳＳＩがいったん大きく落ち込むこ
とから、原点に対して点対称な変化であることが分か
る。
【００１２】基準値ＲＥＦをノイズレベルに対してマー
ジンを持たせて、図７の様に設定した場合、フレーム信
号（比較器出力）は辛うじて信号の先頭部から最後部に
かけて安定した出力を得ることが出来る。
ジンを持たせて、図７の様に設定した場合、フレーム信
号（比較器出力）は辛うじて信号の先頭部から最後部に
かけて安定した出力を得ることが出来る。
【００１３】これに対して、図１１のように、図１０の
場合よりＲＳＳＩが小さい場合には、フレーム信号は、
本来のタイムスロットの途中でバタついてしまう。この
ＲＳＳＩを比較器に入力すると、タイムスロットの途中
でフレーム信号がバタついてしまう。通常、復調器４で
は、クロックやキャリアの再生を高速かつ安定して行う
ために、ＰＲ以外のデータを用いてクロックやキャリア
の再生を行わないように、フレーム信号が‘ＬＯ’のと
きは動作にリセットがかかるようになっている。また、
ＵＷ検出器５では、信号が入力されていないときに動作
することで誤検出率が高くなるのを防ぐために、フレー
ム信号が‘ＬＯ’のときは動作にリセットがかかるよう
になっている。このために、タイムスロットの途中でフ
レーム信号がバタついてしまうと、正常に復調動作を行
うことが出来ない。
場合よりＲＳＳＩが小さい場合には、フレーム信号は、
本来のタイムスロットの途中でバタついてしまう。この
ＲＳＳＩを比較器に入力すると、タイムスロットの途中
でフレーム信号がバタついてしまう。通常、復調器４で
は、クロックやキャリアの再生を高速かつ安定して行う
ために、ＰＲ以外のデータを用いてクロックやキャリア
の再生を行わないように、フレーム信号が‘ＬＯ’のと
きは動作にリセットがかかるようになっている。また、
ＵＷ検出器５では、信号が入力されていないときに動作
することで誤検出率が高くなるのを防ぐために、フレー
ム信号が‘ＬＯ’のときは動作にリセットがかかるよう
になっている。このために、タイムスロットの途中でフ
レーム信号がバタついてしまうと、正常に復調動作を行
うことが出来ない。
【００１４】従来の構成でフレーム信号のバタつきを止
めるには、２つの方法が考えられる。第１の方法は、Ｒ
ＳＳＩが図１０の状態より低くならないように、対数ア
ンプへの入力レベルを高くすることである。このために
は、送信レベルを上げるか、受信側でゲインを上げる必
要があるが、何れにしても、歪み、消費電力、その他の
問題から、制限が生じてくる。また、この方法では入力
レベルの低い信号を安定して検出できないという問題を
解決できていない。このため第１の方法では最終的に入
力のダイナミックレンジが狭くなってしまうという問題
がある。
めるには、２つの方法が考えられる。第１の方法は、Ｒ
ＳＳＩが図１０の状態より低くならないように、対数ア
ンプへの入力レベルを高くすることである。このために
は、送信レベルを上げるか、受信側でゲインを上げる必
要があるが、何れにしても、歪み、消費電力、その他の
問題から、制限が生じてくる。また、この方法では入力
レベルの低い信号を安定して検出できないという問題を
解決できていない。このため第１の方法では最終的に入
力のダイナミックレンジが狭くなってしまうという問題
がある。
【００１５】また、第２の方法は、積分器２の時定数を
大きくしてＲＳＳＩの波形を更に平滑化することであ
る。図１２は、そのときのＲＳＳＩと比較器の出力を示
した図であるが、同図は、図１０，１１の様な数シンボ
ルのデータはなく、数十〜数百シンボルのデータを表し
ている。したがって、単純に積分することによってこの
程度まで平滑化すると、実際の信号の先頭部に対する比
較器出力の遅れは数十シンボル以上にもなる。この遅れ
のためにガードタイム（タイムスロットとタイムスロッ
トの間の無信号区間）やプリアンブルを長くする必要が
生じるため、伝送効率が低下する。
大きくしてＲＳＳＩの波形を更に平滑化することであ
る。図１２は、そのときのＲＳＳＩと比較器の出力を示
した図であるが、同図は、図１０，１１の様な数シンボ
ルのデータはなく、数十〜数百シンボルのデータを表し
ている。したがって、単純に積分することによってこの
程度まで平滑化すると、実際の信号の先頭部に対する比
較器出力の遅れは数十シンボル以上にもなる。この遅れ
のためにガードタイム（タイムスロットとタイムスロッ
トの間の無信号区間）やプリアンブルを長くする必要が
生じるため、伝送効率が低下する。
【００１６】本発明の目的は、上述した目的を解決すべ
く、入力レベルのダイナミックレンジを狭くすることな
く、且つ伝送効率を低下させずに、安定したフレーム信
号の得られるバースト信号復調器を提供することにあ
る。
く、入力レベルのダイナミックレンジを狭くすることな
く、且つ伝送効率を低下させずに、安定したフレーム信
号の得られるバースト信号復調器を提供することにあ
る。
【００１７】
【課題を解決するための手段】本発明のバースト信号復
調器は、上記の課題を解決するため、バースト変調信号
を復調するバースト信号復調器において、前記バースト
変調信号より受信レベル信号（以下、ＲＳＳＩとする）
を検出し、前記ＲＳＳＩと所定の値との比較出力を所定
の時定数だけ遅延し、前記遅延された信号をバースト変
調信号の先頭と末尾の位置を示す信号（以下、フレーム
信号とする）として復調することを特徴とする。
調器は、上記の課題を解決するため、バースト変調信号
を復調するバースト信号復調器において、前記バースト
変調信号より受信レベル信号（以下、ＲＳＳＩとする）
を検出し、前記ＲＳＳＩと所定の値との比較出力を所定
の時定数だけ遅延し、前記遅延された信号をバースト変
調信号の先頭と末尾の位置を示す信号（以下、フレーム
信号とする）として復調することを特徴とする。
【００１８】また、前記所定の時定数は、前記比較出力
と前記バースト変調信号から復調されたクロックを入力
し、前記比較出力の立下りで最大２クロック分の遅延を
与えるタイマー回路に基づき決定されることを特徴とす
る。
と前記バースト変調信号から復調されたクロックを入力
し、前記比較出力の立下りで最大２クロック分の遅延を
与えるタイマー回路に基づき決定されることを特徴とす
る。
【００１９】さらに、前記所定の時定数は、前記比較出
力をカウンタのリセット端子に入力し、前記カウンタの
出力と前記クロックの出力を論理和した後、前記カウン
タのクロック端子に入力し、前記カウンタ出力を反転す
る第１のタイマー回路によって与えられることを特徴と
する。
力をカウンタのリセット端子に入力し、前記カウンタの
出力と前記クロックの出力を論理和した後、前記カウン
タのクロック端子に入力し、前記カウンタ出力を反転す
る第１のタイマー回路によって与えられることを特徴と
する。
【００２０】また、前記所定の時定数は、前記比較出力
をダイオードを並列接続した抵抗とコンデンサによる遅
延する第２のタイマー回路によって与えられることを特
徴とする。
をダイオードを並列接続した抵抗とコンデンサによる遅
延する第２のタイマー回路によって与えられることを特
徴とする。
【００２１】本発明のバースト信号復調器は、バースト
変調信号を復調するバースト信号復調器において、前記
バースト変調信号を入力し、前記入力を対数値として出
力する対数アンプと、前記対数アンプの出力を積分して
高調波成分を除去する積分器と、前記積分器の出力と所
定の基準値を比較し、変調波が入力されているか否かを
判定する比較器と、前記バースト変調信号及び前記バー
スト変調信号の先頭と末尾の位置を示すフレーム信号に
基づいて復調動作を行い復調データを出力し、前記復調
データに同期した復調クロックを出力する復調器と、前
記復調データと前記復調クロックと前記フレーム信号に
基づきユニークワードを検出するユニークワード検出器
と、前記比較器の出力と前記復調クロックを入力し、前
記比較器の出力信号の１タイムスロット内での変動を吸
収するフレーム信号を出力するタイマー回路とからなる
ことを特徴とする。
変調信号を復調するバースト信号復調器において、前記
バースト変調信号を入力し、前記入力を対数値として出
力する対数アンプと、前記対数アンプの出力を積分して
高調波成分を除去する積分器と、前記積分器の出力と所
定の基準値を比較し、変調波が入力されているか否かを
判定する比較器と、前記バースト変調信号及び前記バー
スト変調信号の先頭と末尾の位置を示すフレーム信号に
基づいて復調動作を行い復調データを出力し、前記復調
データに同期した復調クロックを出力する復調器と、前
記復調データと前記復調クロックと前記フレーム信号に
基づきユニークワードを検出するユニークワード検出器
と、前記比較器の出力と前記復調クロックを入力し、前
記比較器の出力信号の１タイムスロット内での変動を吸
収するフレーム信号を出力するタイマー回路とからなる
ことを特徴とする。
【００２２】以上のように、本発明において、入力に対
して反応が速く、かつ入力レベルが低い場合においても
安定したフレーム信号が得られるため、伝送効率を低下
させることなく、かつ入力レベルのダイナミックレンジ
を狭くすることのないバースト復調器を実現できる。
して反応が速く、かつ入力レベルが低い場合においても
安定したフレーム信号が得られるため、伝送効率を低下
させることなく、かつ入力レベルのダイナミックレンジ
を狭くすることのないバースト復調器を実現できる。
【００２３】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図１は、本発明の第１の実施
の形態を示した図である。本実施の形態は、変調波入力
Ｓ１の電力レベルを対数値で出力する対数アンプ１、対
数アンプ１の出力を入力として、それを平滑化してＲＳ
ＳＩとして出力する積分器２、積分器２に出力ＲＳＳＩ
を入力として、予め適当に設定された基準値ＲＥＦと比
較して、フレーム信号を出力する比較器３、変調波及び
比較器３の出力を入力として、復調動作を行う復調器
４、復調器４の出力である復調データＳ２と復調データ
に同期した復調クロックＣＫ１を入力としてＵＷ検出を
行い、復調データＳ２からプリアンブルとＵＷを取り除
いたデータ部Ｓ３とそれに同期したクロックＣＫ２を出
力するＵＷ検出部５、及び比較器３の出力と復調器４の
出力である復調クロックを用いて、比較器４の出力信号
のバタつきを押さえるタイマー回路６を備える。これら
構成要素中、図７に示す構成要素と同一記号を付与した
ものは同一内容であるため、詳細な説明は省略する。
図面を参照して説明する。図１は、本発明の第１の実施
の形態を示した図である。本実施の形態は、変調波入力
Ｓ１の電力レベルを対数値で出力する対数アンプ１、対
数アンプ１の出力を入力として、それを平滑化してＲＳ
ＳＩとして出力する積分器２、積分器２に出力ＲＳＳＩ
を入力として、予め適当に設定された基準値ＲＥＦと比
較して、フレーム信号を出力する比較器３、変調波及び
比較器３の出力を入力として、復調動作を行う復調器
４、復調器４の出力である復調データＳ２と復調データ
に同期した復調クロックＣＫ１を入力としてＵＷ検出を
行い、復調データＳ２からプリアンブルとＵＷを取り除
いたデータ部Ｓ３とそれに同期したクロックＣＫ２を出
力するＵＷ検出部５、及び比較器３の出力と復調器４の
出力である復調クロックを用いて、比較器４の出力信号
のバタつきを押さえるタイマー回路６を備える。これら
構成要素中、図７に示す構成要素と同一記号を付与した
ものは同一内容であるため、詳細な説明は省略する。
【００２４】次に図１の動作について説明する。
【００２５】対数アンプ１変調波入力Ｓ１の電力レベル
を対数値で出力し、その対数アンプ１の出力を積分器２
が平滑化してＲＳＳＩとして出力する。比較器３は、ノ
イズレベルに対してある程度のマージンを持たせて、適
当に設定された基準値ＲＥＦとＲＳＳＩを比較して、Ｒ
ＳＳＩの方がＲＥＦより低い、即ち信号が無い区間では
‘ＬＯ’を、ＲＳＳＩの方がＲＥＦより高い、即ち信号
がある区間では‘ＨＩ’である様なフレーム信号を出力
する。ところが前述したように、入力レベルがある程度
より低い場合には、タイムスロットの途中でフレーム信
号がバタついてしまう。これを解決するのがタイマー回
路６である。
を対数値で出力し、その対数アンプ１の出力を積分器２
が平滑化してＲＳＳＩとして出力する。比較器３は、ノ
イズレベルに対してある程度のマージンを持たせて、適
当に設定された基準値ＲＥＦとＲＳＳＩを比較して、Ｒ
ＳＳＩの方がＲＥＦより低い、即ち信号が無い区間では
‘ＬＯ’を、ＲＳＳＩの方がＲＥＦより高い、即ち信号
がある区間では‘ＨＩ’である様なフレーム信号を出力
する。ところが前述したように、入力レベルがある程度
より低い場合には、タイムスロットの途中でフレーム信
号がバタついてしまう。これを解決するのがタイマー回
路６である。
【００２６】次に、タイマー回路６の具体的構成を図２
に示す。タイマー回路６はＯＲ演算器６１、インバータ
６２、カウンター６３を備える。カウンター６３は、
‘ＨＩ’アクティブのリセット端子Ｒ、クロック入力端
子ＣＫ、２ビットカウンターのＭＳＢ出力ＯＵＴを備え
ている。図３は、タイマー回路６におけるＲＳＳＩ、比
較器出力、ＣＬＫ、カウンター出力、タイマー回路出力
の関係を示した図である。ＲＳＳＩが大きく落ち込むの
は、位相平面上で原点に対して点対称なシンボルに変化
する過程のほんの一瞬であるから、１タイムスロット内
で比較器出力がバタついている場合でも、比較器出力が
連続して‘ＬＯ’になる時間は、１クロック周期以上に
はなり得ない。よって、この比較器出力をリセット端子
に入力して、ＣＬＫでカウントアップすると、１タイム
スロット内ではカウンターの値は‘００’か‘０１’に
しか成り得ないため、カウンター６３の出力は‘ＬＯ’
固定である。そして、比較器出力が‘ＬＯ’固定になっ
た後、ＣＬＫが２クロック入力されると、カウンター６
３出力は‘ＨＩ’となり、このカウンター出力とＯＲ演
算器によってＣＬＫはマスクされるので、再び比較器出
力が‘ＨＩ’になるまで、カウンター出力は‘ＨＩ’に
固定される。タイマー回路出力はカウンター６３の出力
をインバートしたものであるから、比較器出力が一端
‘ＨＩ’に立ち上がった後、２クロック周期以上連続で
‘ＬＯ’にならない限り、安定して‘ＨＩ’を出力し続
ける。
に示す。タイマー回路６はＯＲ演算器６１、インバータ
６２、カウンター６３を備える。カウンター６３は、
‘ＨＩ’アクティブのリセット端子Ｒ、クロック入力端
子ＣＫ、２ビットカウンターのＭＳＢ出力ＯＵＴを備え
ている。図３は、タイマー回路６におけるＲＳＳＩ、比
較器出力、ＣＬＫ、カウンター出力、タイマー回路出力
の関係を示した図である。ＲＳＳＩが大きく落ち込むの
は、位相平面上で原点に対して点対称なシンボルに変化
する過程のほんの一瞬であるから、１タイムスロット内
で比較器出力がバタついている場合でも、比較器出力が
連続して‘ＬＯ’になる時間は、１クロック周期以上に
はなり得ない。よって、この比較器出力をリセット端子
に入力して、ＣＬＫでカウントアップすると、１タイム
スロット内ではカウンターの値は‘００’か‘０１’に
しか成り得ないため、カウンター６３の出力は‘ＬＯ’
固定である。そして、比較器出力が‘ＬＯ’固定になっ
た後、ＣＬＫが２クロック入力されると、カウンター６
３出力は‘ＨＩ’となり、このカウンター出力とＯＲ演
算器によってＣＬＫはマスクされるので、再び比較器出
力が‘ＨＩ’になるまで、カウンター出力は‘ＨＩ’に
固定される。タイマー回路出力はカウンター６３の出力
をインバートしたものであるから、比較器出力が一端
‘ＨＩ’に立ち上がった後、２クロック周期以上連続で
‘ＬＯ’にならない限り、安定して‘ＨＩ’を出力し続
ける。
【００２７】以上のような動作で、フレーム信号の立ち
下がりが、実際のタイムスロットに対して最大で２ＣＬ
Ｋ分の遅延を生じることになるが、立ち上がりは遅延が
ほとんどなく、１タイムスロット内で安定したフレーム
信号を得ることが出来るため、伝送効率を低下させるこ
となく、かつ入力レベルのダイナミックレンジを狭くす
ることのないバースト復調器を実現できる。
下がりが、実際のタイムスロットに対して最大で２ＣＬ
Ｋ分の遅延を生じることになるが、立ち上がりは遅延が
ほとんどなく、１タイムスロット内で安定したフレーム
信号を得ることが出来るため、伝送効率を低下させるこ
となく、かつ入力レベルのダイナミックレンジを狭くす
ることのないバースト復調器を実現できる。
【００２８】図４は、本発明の第２の実施の形態を示し
た図である。本実施の形態は、変調波入力Ｓ１の電力レ
ベルを対数値で出力する対数アンプ１、対数アンプ１の
出力を入力として、それを平滑化してＲＳＳＩとして出
力する積分器２、積分器２に出力ＲＳＳＩを入力とし
て、予め適当に設定された基準値ＲＥＦと比較して、フ
レーム信号を出力する比較器３、変調波及び比較器３の
出力を入力として、復調動作を行う復調器４、復調器４
の出力である復調データＳ２と復調データに同期した復
調クロックＣＫ１を入力としてＵＷ検出を行い、復調デ
ータＳ２からプリアンブルとＵＷを取り除いたデータ部
Ｓ３とそれに同期したクロックＣＫ２を出力するＵＷ検
出部５及び比較器３の出力を用いて、比較器４の出力信
号のバタつきを押さえるタイマー回路７を備える。これ
ら構成要素中、図７に示す構成要素と同一記号を付与し
たものは同一内容であるため、詳細な説明は省略する。
また、本実施の形態は、第１の実施の形態に対して、タ
イマー回路７以外は共通であるので、タイマー回路７に
ついてのみ説明を加える。タイマー回路７は図２のタイ
マー回路６が比較器３の出力と復調器４の出力である復
調クロックを入力とするのに対して、比較器３の出力の
みを入力としている。
た図である。本実施の形態は、変調波入力Ｓ１の電力レ
ベルを対数値で出力する対数アンプ１、対数アンプ１の
出力を入力として、それを平滑化してＲＳＳＩとして出
力する積分器２、積分器２に出力ＲＳＳＩを入力とし
て、予め適当に設定された基準値ＲＥＦと比較して、フ
レーム信号を出力する比較器３、変調波及び比較器３の
出力を入力として、復調動作を行う復調器４、復調器４
の出力である復調データＳ２と復調データに同期した復
調クロックＣＫ１を入力としてＵＷ検出を行い、復調デ
ータＳ２からプリアンブルとＵＷを取り除いたデータ部
Ｓ３とそれに同期したクロックＣＫ２を出力するＵＷ検
出部５及び比較器３の出力を用いて、比較器４の出力信
号のバタつきを押さえるタイマー回路７を備える。これ
ら構成要素中、図７に示す構成要素と同一記号を付与し
たものは同一内容であるため、詳細な説明は省略する。
また、本実施の形態は、第１の実施の形態に対して、タ
イマー回路７以外は共通であるので、タイマー回路７に
ついてのみ説明を加える。タイマー回路７は図２のタイ
マー回路６が比較器３の出力と復調器４の出力である復
調クロックを入力とするのに対して、比較器３の出力の
みを入力としている。
【００２９】次に図４の動作について説明する。
【００３０】図５はタイマー回路７の具体的構成を示す
図である。本図においてタイマー回路７は、バッファ増
幅器７１，７５、ダイオード７２、抵抗７３、コンデン
サ７４を備える。
図である。本図においてタイマー回路７は、バッファ増
幅器７１，７５、ダイオード７２、抵抗７３、コンデン
サ７４を備える。
【００３１】前述したように、１タイムスロット内で比
較器出力がバタついている場合でも、比較器出力が連続
して‘ＬＯ’になるのは、１クロック周期以上にはなり
得ない。バッファ７１からは比較器出力とほぼ同一の波
形が出力される。バッファ７１の出力が‘ＨＩ’から
‘ＬＯ’に変化するときには、抵抗７３とコンデンサ７
４による時定数によって、バッファ７５の入力はゆっく
りと立ち下がる。それに対して、バッファ７１の出力が
‘ＬＯ’から‘ＨＩ’に変化するときには、ダイオード
７２によって電流が抵抗７３をパスするので、バッファ
７５の入力は急速に立ち上がる。このとき、バッファ７
１の出力は図６に示したようになる。よって、少なくと
も、実際のタイムスロットに対する、タイマー回路出力
の立ち上がりの遅延は問題にならない。また、立ち下が
りには遅延が生じるが、１クロック周期の間に‘ＨＩ’
から閾値まで立ち下がらない、最小の時定数に設定して
やればよい。
較器出力がバタついている場合でも、比較器出力が連続
して‘ＬＯ’になるのは、１クロック周期以上にはなり
得ない。バッファ７１からは比較器出力とほぼ同一の波
形が出力される。バッファ７１の出力が‘ＨＩ’から
‘ＬＯ’に変化するときには、抵抗７３とコンデンサ７
４による時定数によって、バッファ７５の入力はゆっく
りと立ち下がる。それに対して、バッファ７１の出力が
‘ＬＯ’から‘ＨＩ’に変化するときには、ダイオード
７２によって電流が抵抗７３をパスするので、バッファ
７５の入力は急速に立ち上がる。このとき、バッファ７
１の出力は図６に示したようになる。よって、少なくと
も、実際のタイムスロットに対する、タイマー回路出力
の立ち上がりの遅延は問題にならない。また、立ち下が
りには遅延が生じるが、１クロック周期の間に‘ＨＩ’
から閾値まで立ち下がらない、最小の時定数に設定して
やればよい。
【００３２】
【発明の効果】以上説明したように、本発明は、フレー
ム信号の立ち下がりが、実際のタイムスロットに対して
若干の遅延を生じることになるが、立ち上がりは遅延が
ほとんどなく、１タイムスロット内で安定したフレーム
信号を得ることが出来るため、伝送効率を低下させるこ
となく、かつ入力レベルのダイナミックレンジを狭くす
ることのないバースト復調器が実現できる。
ム信号の立ち下がりが、実際のタイムスロットに対して
若干の遅延を生じることになるが、立ち上がりは遅延が
ほとんどなく、１タイムスロット内で安定したフレーム
信号を得ることが出来るため、伝送効率を低下させるこ
となく、かつ入力レベルのダイナミックレンジを狭くす
ることのないバースト復調器が実現できる。
【図１】本発明の第１の実施の形態のバースト信号復調
器の構成を示すブロック図である。
器の構成を示すブロック図である。
【図２】図１のタイマー回路の具体的構成を示すブロッ
ク図である。
ク図である。
【図３】図１によるタイムスロット信号の様子を示した
図である。
図である。
【図４】本発明の第２の実施の形態のバースト信号復調
器の構成を示すブロック図である。
器の構成を示すブロック図である。
【図５】図４のタイマー回路の具体的構成を示すブロッ
ク図である。
ク図である。
【図６】図４によるタイムスロット信号の様子を示した
図である。
図である。
【図７】従来のバースト信号復調器の構成を示すブロッ
ク図である。
ク図である。
【図８】図７のタイムスロットの構成を示す図である。
【図９】図７のＱＰＳＫの信号配置を示す図である。
【図１０】図７の構成におけるタイムスロット信号の様
子を示す図である。
子を示す図である。
【図１１】図７の構成におけるタイムスロット信号の様
子を示す図である。
子を示す図である。
【図１２】図７の積分器の時定数を大きくした場合のタ
イムスロット信号の様子を示す図である。
イムスロット信号の様子を示す図である。
１ 対数アンプ ２ 積分器 ３ 比較器 ４ 復調器 ５ ＵＷ検出器 ６ タイマー回路 ７ タイマー回路 ６１ ＯＲ演算器 ６２ インバータ ６３ カウンター ７１ バッファ ７２ ダイオード ７３ 抵抗 ７４ コンデンサ ７５ バッファ
Claims (7)
- 【請求項１】 バースト変調信号を復調するバースト信
号復調器において、前記バースト変調信号より受信レベ
ル信号（以下、ＲＳＳＩとする）を検出し、前記ＲＳＳ
Ｉと所定の値との比較出力を所定の時定数だけ遅延し、
前記遅延された信号をバースト変調信号の先頭と末尾の
位置を示す信号（以下、フレーム信号とする）として復
調することを特徴とするバースト信号復調器。 - 【請求項２】 前記所定の時定数は、前記比較出力と前
記バースト変調信号から復調されたクロックを入力し、
前記比較出力の立下りで最大２クロック分の遅延を与え
るタイマー回路に基づき決定されることを特徴とする請
求項１記載のバースト信号復調器。 - 【請求項３】 前記所定の時定数は、前記比較出力をカ
ウンタのリセット端子に入力し、前記カウンタの出力と
前記クロックの出力を論理和した後、前記カウンタのク
ロック端子に入力し、前記カウンタ出力を反転する第１
のタイマー回路によって与えられることを特徴とする請
求項１記載のバースト信号復調器。 - 【請求項４】 前記所定の時定数は、前記比較出力をダ
イオードを並列接続した抵抗とコンデンサによる遅延す
る第２のタイマー回路によって与えられることを特徴と
する請求項１記載のバースト信号復調器。 - 【請求項５】 バースト変調信号を復調するバースト信
号復調器において、 前記バースト変調信号を入力し、前記入力を対数値とし
て出力する対数アンプと、 前記対数アンプの出力を積分して高調波成分を除去する
積分器と、 前記積分器の出力と所定の基準値を比較し、変調波が入
力されているか否かを判定する比較器と、 前記バースト変調信号及び前記バースト変調信号の先頭
と末尾の位置を示すフレーム信号に基づいて復調動作を
行い復調データを出力し、前記復調データに同期した復
調クロックを出力する復調器と、 前記復調データと前記復調クロックと前記フレーム信号
に基づきユニークワードを検出するユニークワード検出
器と、 前記比較器の出力と前記復調クロックを入力として、前
記比較器の出力信号の１タイムスロット内での変動を吸
収するタイマー回路とからなることを特徴とするバース
ト信号復調器。 - 【請求項６】 前記タイマー回路は、論理和回路、イン
バータ、カウンタを備え、前記比較器の出力を前記カウ
ンタのリセット端子に入力し、前記カウンタの出力と前
記復調器の出力クロックを前記論理和回路に入力し、前
記論理和回路の出力を前記カウンタのクロック端子に入
力し、前記カウンタの出力を前記インバータへ入力する
ことを特徴とする請求項５記載のバースト信号復調器。 - 【請求項７】 前記タイマー回路は、第１、第２のバッ
ファとダイオード、抵抗、コンデンサを備え、前記第１
のバッファの出力に、前記ダイオードと前記抵抗を並列
に接続し、前記並列接続回路の出力に前記コンデンサを
接続し、さらに前記第２のバッファを接続することを特
徴とする請求項６記載のバースト信号復調器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09046610A JP3085236B2 (ja) | 1997-02-28 | 1997-02-28 | バースト信号復調器 |
| US09/027,554 US5933053A (en) | 1997-02-28 | 1998-02-23 | Burst demodulator |
| CA002230340A CA2230340C (en) | 1997-02-28 | 1998-02-24 | Burst demodulator |
| EP98103495A EP0865171B1 (en) | 1997-02-28 | 1998-02-27 | Burst demodulator |
| AU56396/98A AU727788B2 (en) | 1997-02-28 | 1998-02-27 | Burst demodulator |
| DE69827688T DE69827688T2 (de) | 1997-02-28 | 1998-02-27 | Packet-Demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09046610A JP3085236B2 (ja) | 1997-02-28 | 1997-02-28 | バースト信号復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10243041A true JPH10243041A (ja) | 1998-09-11 |
| JP3085236B2 JP3085236B2 (ja) | 2000-09-04 |
Family
ID=12752083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09046610A Expired - Lifetime JP3085236B2 (ja) | 1997-02-28 | 1997-02-28 | バースト信号復調器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5933053A (ja) |
| EP (1) | EP0865171B1 (ja) |
| JP (1) | JP3085236B2 (ja) |
| AU (1) | AU727788B2 (ja) |
| CA (1) | CA2230340C (ja) |
| DE (1) | DE69827688T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7792180B2 (en) | 2006-02-17 | 2010-09-07 | Oki Semiconductor Co., Ltd. | Data transmitting/receiving apparatus and control method thereof |
| US7935919B2 (en) | 2008-02-12 | 2011-05-03 | Nec Corporation | Burst light receiving power monitor circuit, method, and program |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3097074B2 (ja) * | 1997-12-09 | 2000-10-10 | 日本電気株式会社 | 受信同期回路と受信同期方法及びこれを用いた受信機とデジタル通信システム |
| JP3323809B2 (ja) * | 1998-06-19 | 2002-09-09 | 松下電器産業株式会社 | 時分割多重無線通信方式の受信電界強度測定装置 |
| US6400734B1 (en) * | 1998-12-07 | 2002-06-04 | National Semiconductor Corporation | Method and architecture for TDMA receiver incorporating a unique word correlation control loop |
| JP4529281B2 (ja) * | 2000-12-08 | 2010-08-25 | ソニー株式会社 | 送信装置、受信装置、および通信システム |
| KR100450397B1 (ko) * | 2001-12-13 | 2004-09-30 | 한국전자통신연구원 | 데이터 통신에서의 신호 감지장치 |
| DE10233909A1 (de) * | 2002-07-25 | 2004-02-19 | Infineon Technologies Ag | Empfangsanordnung für ein Funksignal |
| US20050191983A1 (en) * | 2002-07-25 | 2005-09-01 | Heiko Korner | Receiving arrangement for a radio signal |
| JP2006279822A (ja) * | 2005-03-30 | 2006-10-12 | Oki Electric Ind Co Ltd | 無線通信装置 |
| SG127763A1 (en) * | 2005-05-24 | 2006-12-29 | Oki Techno Ct Singapore Pte | Improvements in and relating to receivers for dpsksignals |
| KR100921003B1 (ko) * | 2007-12-14 | 2009-10-09 | 한국전자통신연구원 | 신호 전송 장치 및 신호 전송 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612435A (ja) * | 1984-06-14 | 1986-01-08 | Nec Corp | 受信位置予測装置 |
| SE464437B (sv) * | 1989-08-25 | 1991-04-22 | Ericsson Telefon Ab L M | Metod i en mogilradiomottagare foer att reducera mottagarens effektbehov |
| US5333175A (en) * | 1993-01-28 | 1994-07-26 | Bell Communications Research, Inc. | Method and apparatus for dynamic power control in TDMA portable radio systems |
| JP2647038B2 (ja) * | 1994-12-21 | 1997-08-27 | 日本電気株式会社 | 移動通信システムおよびその回線制御方法 |
| JP2789578B2 (ja) * | 1995-04-12 | 1998-08-20 | 日本電気株式会社 | Ａｄｐｃｍ音声伝送システムの誤り処理方法及び装置 |
-
1997
- 1997-02-28 JP JP09046610A patent/JP3085236B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-23 US US09/027,554 patent/US5933053A/en not_active Expired - Fee Related
- 1998-02-24 CA CA002230340A patent/CA2230340C/en not_active Expired - Fee Related
- 1998-02-27 AU AU56396/98A patent/AU727788B2/en not_active Ceased
- 1998-02-27 EP EP98103495A patent/EP0865171B1/en not_active Expired - Lifetime
- 1998-02-27 DE DE69827688T patent/DE69827688T2/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7792180B2 (en) | 2006-02-17 | 2010-09-07 | Oki Semiconductor Co., Ltd. | Data transmitting/receiving apparatus and control method thereof |
| US7935919B2 (en) | 2008-02-12 | 2011-05-03 | Nec Corporation | Burst light receiving power monitor circuit, method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| AU5639698A (en) | 1998-09-03 |
| EP0865171A3 (en) | 2002-06-26 |
| EP0865171B1 (en) | 2004-11-24 |
| CA2230340C (en) | 2001-02-06 |
| EP0865171A2 (en) | 1998-09-16 |
| DE69827688T2 (de) | 2005-12-01 |
| JP3085236B2 (ja) | 2000-09-04 |
| DE69827688D1 (de) | 2004-12-30 |
| AU727788B2 (en) | 2000-12-21 |
| CA2230340A1 (en) | 1998-08-28 |
| US5933053A (en) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3085236B2 (ja) | バースト信号復調器 | |
| JPS62222745A (ja) | 復調装置 | |
| JPH08265143A (ja) | キャリア再生回路 | |
| US20100014613A1 (en) | Demodulation of a digitally frequency-modulated analog received signal by evaluation of the time intervals between the zero crossings | |
| US10523416B2 (en) | Independent packet detection method using synchronization words with orthogonality and receiver therefor | |
| US6204725B1 (en) | Circuit for demodulating digital signal undergoing different modulation schemes | |
| JP2002281096A (ja) | ディジタル復調装置 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JP2983381B2 (ja) | クロック再生のための制御信号作成回路 | |
| EP0387839B1 (en) | MSK signal detector | |
| JP4130148B2 (ja) | バ−スト復調方法及びバ−スト復調装置、バ−スト復調方法を記録したプログラム媒体、バースト送信装置 | |
| JP2716475B2 (ja) | デジタル遅延検波装置 | |
| JP3304154B2 (ja) | データ波形整形回路 | |
| JPH0746283A (ja) | 搬送波再生同期装置 | |
| JP3304153B2 (ja) | データ波形整形回路 | |
| JPH07273712A (ja) | ディジタル無線受信端末 | |
| JP2932775B2 (ja) | 復調装置 | |
| JPH10155002A (ja) | バースト信号検出器 | |
| JPH0787147A (ja) | 復調装置 | |
| JPH07123121A (ja) | 復調方式 | |
| JP2000312232A (ja) | クロック同期回路 | |
| JPH10233818A (ja) | 復調回路 | |
| JPH04192639A (ja) | 信号品質検出回路 | |
| JP2000004263A (ja) | 掃引ｆｓｋ受信機 | |
| JPH011339A (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |