KR100450397B1 - 데이터 통신에서의 신호 감지장치 - Google Patents

Abstract

본 발명의 데이터 통신에서의 신호 감지장치는 데이터 통신을 위한 모뎀 수신부에서 수신 프레임의 길이를 파악하기 위해, 설정된 신호의 전력 임계치와 시간 임계치를 이용하여 수신신호 프레임의 시작 시점 및 종료 시점설정을 검출하는 신호 감지장치에 관한 것이다. 이를 위하여 본 발명은, 데이터 통신에서의 신호 감지장치에 있어서, 입력 신호의 전압값을 전력값으로 변환하는 전력변환부, 상기 변환된 전력값을 설정된 윈도우 구간만큼 누적하는 전력누적부, 상기 전력누적부로부터 출력된 전력 누적치를 설정된 전력 임계치와 비교하여 그 결과값을 출력하는 전력 임계치비교부 및 상기 전력 임계치비교부로부터 동일한 결과값의 출력이 유지되는 시간을 카운트하고 상기 카운트된 시간이 설정된 시간 임계치를 경과하는지를 판단하는 시간 임계치비교부를 포함하여 임계치를 입력 신호의 전력과 시간의 두 측면에서 고려하여 하드웨어 부담을 줄이고 열악한 환경에서도 효과적으로 입력신호의 시작 시점과 종료 시점을 검출한다.

Description

데이터 통신에서의 신호 감지장치{A APPARATUS FOR CARRIER SENSE IN THE DATA COMMUNICATION}

본 발명은 데이터 통신에서의 신호 감지장치에 관한 것으로서 보다 상세하게는, 데이터 통신을 위한 모뎀 수신부에서 수신 프레임의 길이를 파악하기 위해 설정된 신호의 전력 임계치와 시간 임계치를 이용하여 수신신호 프레임의 시작 시점 및 종료 시점을 검출하는 데이터 통신에서의 신호 감지장치에 관한 것이다.

일반적으로, 데이터 통신을 위한 모뎀 내에서는 수신부의 동작 모드와 대기 모드를 제어하는 목적으로 신호 감지(carrier sense)회로가 사용된다. 신호 감지회로는 홈피엔에이(HomePNA;Home Phoneline Networking Alliance) 2.0 시스템에서는 맥(MAC)에서 수신 프레임의 길이를 파악하기 위한 용도로도 사용된다. 그러나, 전화선 모뎀과 같이 채널 환경이 열악한 경우 일반적으로 사용되는 신호 감지회로를 사용할 경우 수신 프레임의 시작 시점으로부터 정확한 종료 시점까지의 신호가 유지되기 어렵다. 특히, HomePNA 시스템과 같은 열악한 채널환경에서는 기존의 이더넷(Ethernet)이나 광전송에서 사용되는 방식의 신호 감지회로를 사용하게 되는 경우 오류 경보(false alarm)나 실패 경보(miss alarm)의 확률이 높아지고 원하는 신호를 얻을 수 없다.

이러한 신호를 감지하기 위한 회로로서 종래에는 도 1과 같은 회로의 구성이 적용되었다. 도 1에 도시된 바와 같이, 수신된 신호(x)가 제곱기(11)로 입력되어 상기 하나의 신호 샘플에 대한 전력(y)으로 변환되고, 이어, 상기 전력(y)은 평균전력계산기(12)에서 일정시간의 윈도우 구간 동안 소정의 에너지 누적되어 평균값을 계산하며 상기 평균 에너지를 비교기(13)에서 설정된 에너지 임계치와 비교하여 감지 신호를 활성화 또는 비활성화시켰다.

그러나, 상기와 같은 종래의 방법은 비교적 좋은 채널 환경에서는 원하는 감지 신호를 얻을 수 있으나, 상술한 바와 같이 HomePNA 2.0과 같은 브릿지 탭에 의한 전송 특성 열화가 있고 이미 설치된 전화나 ADSL 에 의한 임펄스 잡음, 인접선로로부터의 누화, 비차폐 선로에 대한 전력 제한 규정으로 채널에 여러 개의 널(null)이 존재할 수 있는 정도로 상황이 좋지 못한 채널에서는 데이터 변동이 심해서 종료 시점 검출이 어려웠고 상기와 같이 열악한 채널 환경에서 약해진 신호를 끊긴 신호로 인식하여 오보(false alarm) 확률이 높았다. 또한, 이를 보완하기 위해 상기 임계치를 낮추게 되면 수신 신호의 에너지 보다 적은 노이즈 신호등을 감지하여 실제 오지 않는 신호를 감지하게 되어 오보확률이 높았다.

더구나, 감지 신호를 이용해 프레임의 길이를 추정하는 시스템의 경우 시작 시점과 종료 시점의 검출이 실제 프레임과 오차가 없어야 하는데, 상기한 종래의 방법에서는 오보를 줄이기 위해 누적 구간이 늘어나게 되고 이로써 시간 오차가 커지는 문제점이 있었다.

한편, 종래에 신호를 감지하는 방법은 여러 가지가 개시되어 있다. 그 일예로서, 대한민국 특허출원 1991-21145에는 디지털 전화기와 팩시밀리가 접속되어지는 구성에서의 팩시밀리 사용시 캐리어 신호 감지방법이 개시되어 있다. 상기 방법은 캐리어 감지신호의 시작과 끝 신호를 체크하고 상기 감지신호의 시작일 때 이전 비트와 비교하여 같은가를 판단한 후, 서로 다르면 토글 비트의 카운트를 증가시켜 일정값에 도달하는가를 판단하고 일정값에 도달하면 디지털 전화기에 RTS(Ready to send)를 세트시켜 감지신호 끝을 체크하기 위해 전환하며, 상기 감지 끝 신호일 때이전 비트와 같은가를 체크하고 다를시 토글 비트를 증가시키고 일정수의 비트가 수신되었는가를 체크하여 일정 수의 비트를 수신하고 상기 토글 비트의 값이 일정값보다 작을시 상기 디지털 전화기의 RTS를 클리어시키고 신호 감지 시작 체크 상태로 전환함으로써, 디지털 전화기와 팩시밀리간에 서로 주고 받는 신호를 분석하여 감지에 의해 상대편 전화기에 RTS를 띄워 주어 데이터 통신을 효율적으로 실행할 수 있게 되는 것이다. 그러나, 상기 방법은 디지털 전화기와 팩시밀리 접속에서의 감지 방법으로서 데이터 통신의 전송과 같은 패킷 전송시 수신 신호의 시작 시점 및 종료 시점을 정확하게 검출할 수 없을 뿐만 아니라 시간 오차가 커지는 문제가 있었다.

또한, Khiem V. Cai, Vu Phan, Roger H.O'Connor 등이 제안한 노이즈 파동 채널에서의 에너지 검출기 성능에는 잡은 파동이 있는 채널에 대하여 응용할 수 있는 에너지 검출기를 개시하고 있다(참고논문:Military Communications Conference, vol.1, pp 85~89; 논문명칭-Energy Detector Performance in a Noise Fluctuating Channel). 그러나, 상기 논문은 잡은 파동이 있는 채널에서 채널 파동에 의해 임계치 비교기의 임계치를 높여서 오류 경보 확률을 유지하기 위한 것이다.

이와 같은 문제점에 대하여 데이터 통신에서의 열악한 채널 환경속에서도 수신되는 프레임의 시작 시점과 종료 시점을 정확히 검출하여 수신 프레임의 오보 확률을 낮추면서도 실제 데이터 프레임과의 시간 오차를 줄일 수 있는 신호 감지 회로의 필요성이 대두되게 되었다.

상기와 같은 문제점을 해결하기 위한 것으로서 본 발명은 임계값을 시간과 전력, 두 가지 측면에서 고려함으로써, 하드웨어 부담을 늘이지 않고 열악한 채널 환경에서 효과적으로 수신 프레임의 신호에 대한 시작 시점과 종료 시점을 정확히 검출하는 데이터 통신에서의 신호 감지장치를 제공하는데 그 목적이 있다.

도 1은 종래의 신호 감지 장치의 구성블럭도이다.

도 2는 본 발명의 일실시예에 따른 신호 감지 장치의 구성블럭도이다.

도 3은 본 발명의 일실시예에 따른 도 2의 전력 임계치비교부의 구성도이다.

도 4는 본 발명의 일실시예에 따른 도 2의 시간 임계치비교부의 구성도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

21 : 전력변환부 22 : 전력누적부

23 : 전력 임계치비교부 24 : 시간 임계치비교부

25 : 제1 지연부 26 : 감산부

27 : 합산부 28 : 제2 지연부

29 : 지연소자(delay) 31,44 : 멀티플렉서(MUX)

32,43 : 덧셈기 33,45 : 오버플로우 선택기(overflow selector)

41 : XOR게이트 42 : 카운터

상기 목적을 달성하기 위한 구성수단으로서의 본 발명은, 데이터 통신에서의 신호 감지장치에 있어서,

입력 신호의 전압값을 전력값으로 변환하는 전력변환부;

상기 변환된 전력값을 설정된 윈도우 구간만큼 누적하는 전력누적부;

상기 전력누적부로부터 출력된 전력 누적치를 설정된 전력 임계치와 비교하여 그 결과값을 출력하는 전력 임계치비교부; 및

상기 전력 임계치비교부로부터 동일한 결과값의 출력이 유지되는 시간을 카운트하고 상기 카운트된 시간이 설정된 시간 임계치를 경과하는지를 판단하는 시간 임계치비교부를 포함한다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명한다.

도 2는 본 발명의 일실시예에 따른 신호 감지장치의 구성도이다. 도 2에 도시된 바와 같이, 본 발명의 장치(20)는 모뎀 등으로 입력되는 신호를 수신하며 상기 입력신호(x)의 전압을 전력(y)으로 변환시키는 전력변환부(21), 상기 변환된 전력 중 소정의 윈도우 구간만큼의 전력을 누적하는 전력누적부(22), 상기 누적된 전력(z)을 시작 시점과 종료 시점의 전력 임계치와 비교하는 전력 임계치비교부(23) 및 상기 전력 임계치비교부(23)를 통과한 상기 신호를 정해진 시간 임계치와 비교하는 시간 임계치비교부(24)로 구성된다. 여기서, 바람직스럽게는 상기 전력변환부(21)는 제곱기로 구현되며 상기 전력누적부(22)는 구간 적분기로 구현되지만 이에 한정되지는 않고 다양하게 변경, 제작될 수 있다. 또한, 상기 입력신호(x)는 바람직하게는 프레임 형식을 갖고 샘플신호로 입력된다.

상기 변환된 전력(y)은 상기 전력누적부(22)를 통과하면서 정해진 윈도우 구간만큼 누적된다. 이때, 상기 전력누적부(22)는 슬라이딩 윈도우를 사용한다. 상기 슬라이딩 윈도우는 임의의 신호 프레임에서 가능한 모든 위치를 시작 위치로 하여 구성한 윈도우를 나타낸다. 상기 윈도우는 사용되는 시스템에서 설정되며 상기 입력신호는 샘플들의 집합으로 구성된다.

도 2에 도시된 바와 같이, 이러한 상기 전력누적부(22)는 샘플 신호의 전력을 저장하여 전송을 지연시키는 적어도 하나의 지연소자(delay)(29)를 포함하는 제1 지연부(25)와, 상기 전력누적부(22)의 입력 샘플신호의 전력값에서 상기 제1 지연부(25)의 출력 전력값을 감산하는 감산부(26)와, 상기 감산부(26)의 출력 전력값을 한 샘플만큼 지연시키는 제2 지연부(28) 및 상기 제2 지연부(28)의 출력 전력값과 상기 감산부(26)의 출력 전력값을 합산하는 합산부(27)로 구성된다. 여기서, 상기 제1 지연부(25)는 입력되는 신호의 샘플 수(N)보다 작은 갯수로 구비된다. 예를 들어, 윈도우가 5개의 샘플로 구성되면 상기 제1 지연부(25)는 4개(=5-1)를 구비한다.

상기 제1 지연부(25)는 윈도우 구간 만큼의 샘플에 대한 전력값을 저장하고 있다가 다음 샘플 신호가 입력되면 이를 저장함과 동시에 가장 먼저 입력되어 저장되었던 샘플 신호의 전력값을 상기 감산부(26)로 출력한다. 상기 제2 지연부(28)는 상기 감산부(26)의 출력값을 계속 누적하며 새로 입력되는 샘플의 전력값과 더해지도록 상기 합산부(27)로 출력한다. 이로써, 새로운 입력신호의 샘플이 입력될 때 계속해서 윈도우 구간만큼의 전력값이 누적되고 그 누적된 전력값이 최종적으로 상기 전력누적부(22)의 출력값이 된다. 이와 같이, 상기 입력되는 전압의 샘플 신호는 상기 전력누적부(22)를 통과하면서 설정된 윈도우 구간만큼 전력값이 누적되고 계속 다른 샘플의 신호가 입력되어도 상기 설정된 윈도우 구간만큼 다시 새로운 전력값이 누적되며 상기 누적된 전력값이 출력되는 것이다.

이하에서, 도 2를 참조하여 수신신호 프레임의 길이를 검출하기 위한 수신 신호의 시작 시점 검출 및 종료 시점 검출 과정과 이에 따른 상기 장치의 작용을 설명한다.

상술한 바와 같이, 상기 전력누적부(22)를 통과하면서 정해진 윈도우 구간 만큼 전력을 누적시키고 상기 누적된 전력값의 신호는 상기 전력 임계치비교부(23)로 입력된다.

본 발명에 따른 신호 감지장치에서는 신호를 계속해서 감지하고 있다는 것을 신호 감지(CS;Carrier Sense:이하, CS라 함) 활성화라고 하며, 이를 CS=1라 표시한다. 반대로 신호를 감지하지 않는 것을 신호감지 비활성화라고 하며, 이를 CS=0으로 표시한다. 따라서, CS가 0인 상태에서는 신호를 감지하고 있지 않는 상태이므로 입력신호의 시작 시점을 검출하기 위한 동작으로 전환되고 CS가 1인 상태에서는 신호를 계속 감지하고 있는 상태이므로 상기 감지되는 신호의 종료 시점을 검출하기 위한 동작으로 전환된다.

먼저, CS=0 인 상태에서 프레임 신호의 시작 시점의 검출은, 상기 전력누적부(22)로부터 출력되는 전압 누적치(z)와 상기 전력 임계치비교부(23)에서의 설정된 전력 임계치 Zon 을 비교함으로써 진행된다.

이를 보다 상세하게 설명하면, 초기에 입력 신호가 감지되지 않은 상태에서는 CS=0으로 설정되고, 다시 신호가 입력되어 상기 입력신호의 시작 시점을 검출할 때는, 상기 전력 임계치비교부(23)에서는 설정된 전력 임계치 Zon 과 상기 전력누적부(22)로부터 출력되는 전력 누적치(z)를 비교한다. 상기 비교결과 상기 전력 누적치(z)가 상기 전력 임계치보다 크면 1을 출력하고 반대로 상기 누적치가 상기 전력 임계치보다 작거나 같으면 0을 출력한다. 여기서, 상기 전력 임계치비교부(23)의 출력값(s)은 일실시예에 따른 것으로서 이에 한정되지 않으며 설정되는 값에 따라 반대로 출력될 수도 있으며 다른 값으로도 출력될 수 있다. 이는 이하의 설명에서도 적용된다.

이 때, 상기 전력 임계치비교부(23)에서는 비교기 대신에 덧셈기를 사용하는데 이를 도 3에 나타낸다. 도 3은 도 2의 전력 임계치비교부(23)의 상세 구성도이다. 도 3을 참조하면, 상기 멀티플렉서(31)는 입력신호 CS=0 이면 상기 Zon의 1에 대한 보수 Z'on을 출력하고 CS=1이면 Z'off를 출력한다. 즉, 수신신호의 시작 시점을 검출하는 경우에는 CS=0인 상태이므로 멀티플렉서(31)에서 CS=0인 신호가 입력되어 Z'on 값이 출력되고 반대로 종료 시점을 검출하는 경우에는 CS=1인 상태이므로 상기 멀티플렉서(31)에서 Z'off 값이 출력된다. 여기서, 상기 Z'on과 Z'off는 각각 상기 전력 임계치비교부(23)에서 설정된 CS=0일 때 비교되는 전력 임계치 Zon과 CS=1일 때 비교되는 전력 임계치 Zoff의 1에 대한 보수값이다. 예를 들어, 본 발명에 따른 장치에서 Zon이 4비트의 1010의 값으로 설정되면 상기 전력 임계치비교부(23)의 Z'on은 0101이 되는 것이다.

이어, CS=0 상태에서 수신신호의 시작 시점을 검출하는 경우 상기 전력 임계치비교부(23)에서는 상기 출력된 Z'on 값과 상기 전력누적부(22)의 전력 누적치(z)를 덧셈기(32)에서 더한다. 상기 더해진 결과값에서 오버플로우된 최상위 비트를 전력 임계치비교부(23)의 출력값(s)으로 하여 출력한다. 여기서, 상기한 상기 오버플로우된 최상위 비트 출력을 위해 오버플로우 선택기(overflow selector)(33)가 이용된다. 상기 오버플로우 선택기(33)는 바람직하게는 상기 덧셈기(32)에서 동일한 비트수를 갖는 값들을 합산한 결과값이 상기 합산전의 비트수와 동일한 비트수를 갖게 되면 0을 선택하고 상기 결과값이 상기 합산전의 비트수보다 큰 값을 갖게 되면 1을 선택하여 출력한다. 예를 들어, 1010과 0001를 합산하면 1011이 되어 합산한 값의 비트수는 모두 4비트로 동일하므로 0을 선택하고, 1010과 0110을 합산하면 10000이 되어 합산한 값은 5비트로 기존의 4비트보다 크므로 1을 선택하는 것이다. 상기 설정된 전력 임계치 Zon, 그의 보수 Z'on 및 상기 누적된 전력 누적치(z)는 그 비트수가 설정되어 있다.

이와 같이, 상기 전력누적부(22)로부터 출력되는 전력 누적치(z)와 상기 설정된 전력 임계치 Zon을 비교할 때, 상기 Zon 의 1에 대한 보수값 Z'on을 이용한다. 이로써, 결과적으로는 상기 전력누적부(22)로부터 출력되는 전력 누적치(z)가 상기 설정된 전력 임계치 Zon보다 크거나 같을 경우 상기 전력 임계치비교부(23)는 오버플로우 되는 비트 1 을 출력하고 반대로 상기 전력 누적치(z)가 상기 전력 임계치 Zon보다 작은 경우에는 0 을 출력한다. 여기서, 상기와 같이 상기 전력 임계치비교부(23)에서 비교기 대신 덧셈기를 사용함으로써 하드웨어를 줄일 수 있다.

계속하여, 상기 전력 임계치비교부(23)로부터 출력된 출력값은 다시 시간 임계치비교부(24)로 입력된다. 여기서도 상기 전력 임계치비교부(23)와 마찬가지로 CS가 활성화되지 않은 경우(CS=0), 시간 임계치를 Ton으로 설정한다. 여기서, 상기 시간 임계치란 상기 전력 누적치(z)가 비교하고 있는 상기 전력 임계치 Ton 을 통과한 횟수 혹은 상기 전력 임계치 Ton 을 통과한 상기 전력 누적치(z)가 입력되는 수신 신호의 시간을 의미한다.

이때, 상기 시간 임계치비교부(24)도 비교기 대신에 덧셈기를 사용하는데 이를 도 4에 도시한다. 도 4는 도 2의 시간 임계치비교부(24)의 상세 구성도이다. 도 4를 참조하면, 상기 시간 임계치비교부(24)에서도 상기 설정된 시간 임계치 Ton, Toff의 1에 대한 보수값 T'on, T'off를 사용한다.

먼저, 제1 XOR(exclusive-OR) 게이트(41)의 출력값은 CS와 상기 전력 임계치비교부(23)의 출력값(s)이 동일하면 0이고 서로 다르면 1을 출력한다. 따라서, 현재 CS=0인 상태에서, 상기 출력값(s)이 0이면 리셋되어 카운터(42)는 동작되지 않고 상기 출력값(s)이 1이 되면 상기 카운터(42)가 동작하게 된다. 상기 카운터(42)는 입력은 필요없고 단지 리셋과 클럭만으로 구성될 수 있다. 리셋이 걸려 있을 때는 0을 출력할 것이고 리셋이 걸려있지 않을 때는 클럭에 따라 1씩 증가하는 값을 출력하도록 한다. 또한, 멀티플렉서(44)는 입력신호 CS=0 이면 상기 Ton의 1에 대한 보수 T'on을 출력하고 CS=1 이면 T'off를 출력한다. 즉, 수신신호의 시작 시점을 검출하는 경우에는 CS=0인 상태이므로 멀티플렉서(44)에서 CS=0인 신호가 입력되어 T'on 값이 출력되고 반대로 종료 시점을 검출하는 경우에는 CS=1인 상태이므로 상기 멀티플렉서(44)에서 T'off 값이 출력된다. 여기서, 상기 T'on과 T'off는 각각 상기 시간 임계치비교부(24)에서 설정된 CS=0일 때 비교되는 시간 임계치 Ton과 CS=1일 때 비교되는 전력 임계치 Toff의 1에 대한 보수값이다.

이어, CS=0 상태에서 수신신호의 시작 시점을 검출하는 경우 상기 시간 임계치비교부(24)에서는 상기 출력된 T'on 값과 상기 카운터(42)의 출력값을 상기 덧셈기(43)에서 더한다. 상기 더해진 결과 오버플로우 되는 비트를 제2 XOR 게이트(46)로 입력하고 동시에 CS의 값을 상기 제2 XOR 게이트(46)로 입력한다. 이때, 여기에서도 상기한 오버플로우되는 비트를 출력하기 위해 오버플로우 선택기(45)가 이용된다.

CS=0 인 경우에는 상기 덧셈기(43)으로 T'on이 입력되는데 이 때 상기 카운터(42)의 출력이 T'on 보다 크면 CS=1이 된다. 그러나, CS=0 일 때도 상기 카운터(42)의 출력이 T'on 보다 작으면 CS=0이 유지된다. 반대로, CS=1인 경우에는 상기 덧셈기(43)로 T'off가 입력되는데 이 때, 상기 카운터(42)의 출력이 T'off 보다 크다는 것은 상기 전력 임계치 T'off를 넘지 못한 샘플들이 계속해서 들어왔다는 뜻이 되고 따라서 종료 시점임을 나타내는 것이다. 그러므로 이 때는 CS=0이 된다. 그러나, CS=1일 때도 상기 카운터(42) 출력이 T'off보다 작으면 CS=1을 유지한다.

상기 오버플로우 선택기(45)의 출력값과 현재의 CS값을 입력으로 하여 제2 XOR 게이트(46)의 출력을 CS 값으로 출력한다. 상기 제2 XOR 게이트(46)의 결과값은 하기 표 1과 같이 나타난다.

[표 1]

오버플로우 선택기 ＼ CS	0	1
0	제2 XOR 결과값(46) = 0	제2 XOR 결과값 = 1
1	제2 XOR 결과값 = 1	제2 XOR 결과값 = 0

이와 같이, 상기 전력 임계치비교부(23)로부터 출력되는 출력값(s)과 상기 설정된 시간 임계치 Ton을 비교할 때, 상기 Ton 의 1에 대한 보수값 T'on을 이용한다. 이로써, 결과적으로는 상기 전력 임계치비교부(23)로부터 출력되는 출력값(s)이 상기 설정된 시간 임계치 Ton보다 크거나 같을 경우 상기 시간 임계치비교부(24)는 1 을 출력하고 반대로 상기 출력값(s)이 상기 전력 임계치 Ton보다 작은 경우에는 0 을 출력한다. 여기서, 상기와 같이 시간 임계치비교부(23)에서도 비교기 대신 덧셈기를 사용함으로써 하드웨어를 줄일 수 있다.

따라서, 상기 전력 임계치비교부(23)의 출력값이 1이면 상기 시간 임계치비교부(24)는 상기 출력값(= 1)이 유지되는 시간을 카운트해서 설정된 시간 임계치Ton 이 지나면 상기 시간 임계치비교부(24)의 출력 신호인 CS 신호를 활성화(CS=1)시키고, 상기 시간 임계치 Ton 을 넘기지 못하면 상기 시간 임계치 신호의 입력이 바뀌면서 시간 임계치 카운터를 초기화 시킨다.

또한, 상기 전력 임계치비교부(23)의 출력값이 0이면 상기 시간 임계치비교부(24)에서 상기 시간 임계치와 비교할 필요없이 CS 출력을 0 으로 하여 CS를 최초의 비활성화 상태로 그대로 유지하도록 한다.

이하에서는, 상기 입력 신호의 종료 시점 검출을 위한 작용을 설명한다. 상기 입력 신호의 종료 시점을 검출하는 과정은 이미 입력 신호가 계속해서 감지되고 있는 상태에서 상기 신호가 종료되는 시점을 찾는 것이므로 CS=1인 상태 즉, CS신호가 활성화된 상태에서 시작한다.

따라서, 상기 CS 신호가 활성화(CS=1)되면 종료 시점 검출 동작으로 전환되는데, 이 때는 상기 전력 임계치비교부(23)와 상기 시간 임계치비교부(24)의 임계치는 각각 Zoff, Toff로 설정된다. 이는 상기한 CS=0일 때와 반대의 경우이며, 도 3을 참조하면, 상기 멀티플렉서(31)에 CS=1이 입력되면 상기 전력 임계치 Z'off가 출력된다. 상기 전력 임계치비교부(23)로 입력되는 신호 즉, 전력누적부(22)의 출력값인 전력 누적치(z)와 상기 전력 임계치비교부(23)의 상기 설정된 임계치 Z'off 를 더한 후 그 결과값의 오버플로우된 비트가 출력된다. 이 경우에도 역시 상기 전력 임계치 Zoff 보다 상기 입력되는 전력 누적치(z)가 크거나 같을 경우 상기 전력 임계치비교부(23)의 출력은 1이 되고 반대로, 상기 전력 누적치(z)가 상기 전력 임계치 Zoff 보다 작은 경우 상기 전력 임계치비교부(23)의 출력은 0이 된다. 이때, 상기 전력 임계치비교부(23)의 출력이 1 이라는 것은 상기 입력되는 신호가 계속해서 유효한 프레임의 신호라는 것을 의미한다.

이어, 상기 전력 임계치비교부(23)의 출력 신호(s)는 다시 시간 임계치비교부(24)로 입력되는데 종료 시점 검출의 경우, 도 4를 참조하면, CS=1인 상태에서, 상기 전력 임계치비교부(23)의 출력값(s)가 1이면 리셋되어 카운터(42)가 동작하지 않고 반대로 상기 출력값(s)가 0이면 카운터(42)가 동작한다.

또한, CS=1이면 멀티플렉서(44)로부터 T'off가 출력되고 덧셈기(43)로 입력되는데 이때, 상기 카운터(42)의 출력이 T'off보다 큰 경우는 전력 임계치보다 작은 샘플들이 들어왔다는 뜻이 되고 따라서 종료 시점임을 말한다. 따라서, CS=0가 된다. 즉, 상기 카운터(42)의 출력값과 T'off를 합산한 결과에서 오버플로우된 최상위 비트가 출력된다. 상기 오버플로우된 비트와 CS가 제2 XOR 게이트로 입력되고 이경우의 결과값은 상기한 표 1과 같이 된다.

따라서, 상기 시간 임계치비교부(24)는 상기 전력 임계치비교부(23)의 출력 신호가 0이 될 때 카운트를 시작하고 상기 카운트가 일정시간 즉, 임계 시간 Toff 동안 0을 유지할 경우 CS 신호를 비활성화(CS=0)시킨다. 그러나 상기 전력 임계치비교부(23)의 출력 신호가 1이 들어오면 상기 시간 임계치비교부(24)의 카운터(42)는 초기화된 후 0이 들어올 때 다시 카운트를 한다.

상기 CS 신호가 비활성화 되면(CS=0), 본 발명의 CS 장치는 다시 시작 시점 검출 상태로 전환하고 따라서 상기 전력 임계치비교부(23) 및 상기 시간 임계치비교부(24)의 전력 임계치 및 시간 임계치는 각각 Zon, Ton으로 설정된다.

이와 같이, 본 발명에서는 상기 전력 임계치와 함께 시간 임계치를 두기 때문에 채널에 의한 왜곡(distortion)이나 신호가 간섭에 의해 입력 파형이 굴곡이 심하더라도 시작 시점이나 종료 시점 검출시 영향을 덜 받는다. 또한, 오보(False Alarm)를 피하기 위해 상기 전력 임계치비교부(23) 앞의 적분을 통한 누적구간을 무리하게 늘릴 필요가 없고 이로써, 시작 시점이나 종료 시점이 실제 프레임의 시점과 큰 오차를 발생시키지 않는다.

상술한 본 발명의 상세한 설명 및 도면에는 입력 신호 프레임에 한정하여 신호 감지장치가 개시되어 있지만, 본 발명은 데이터 통신이 응용되는 분야별로 다양하게 제작될 수 있다. 상기와 같은 입력 신호 프레임은 단지 본 발명의 설명하기 위한 바람직한 일례로서 본 발명의 권리범위를 한정하는 것은 아니다. 또한, 상기한 상세한 설명에서는 특정 수치가 기재되어 있지만, 이러한 수치는 본 발명의 개념을 이용하면 다른 형식으로 적용할 수 있을 것이다.

따라서, 상술한 상세한 설명 및 도면에 개시된 내용은 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에게는 본 발명의 정신을 벗어나지 않는 범위 내에서 다양한 수정 및 변경이 가능함은 명백한 것이며 본 발명의 권리의 범위는 상기한 상세한 설명에 의해 결정되는 것이 아니라 첨부한 청구범위에 결정되어야만 할 것이다.

본 발명의 신호 감지장치는 HomePNA 시스템과 같은 곳에 이용할 경우 기존의회로에 비해 하드웨어 부담을 줄일 수 있고 시작 시점 검출 시나 종료시점 검출 시에 오보(False Alarm) 확률을 줄일 수 있다.

또한, 시작시점과 종료시점의 실제 신호와 검출 신호 간의 오차도 줄이는 효과가 있다.

Claims (9)

1. 데이터 통신에서의 신호 감지장치에 있어서,

   입력 신호의 전압값을 전력값으로 변환하는 전력변환부;

   상기 변환된 전력값을 설정된 윈도우 구간만큼 누적하는 전력누적부;

   상기 전력누적부로부터 출력된 전력 누적치를 설정된 전력 임계치와 비교하여 그 결과값을 출력하는 전력 임계치비교부; 및

   상기 전력 임계치비교부로부터 동일한 결과값의 출력이 유지되는 시간을 카운트하고 상기 카운트된 시간이 설정된 시간 임계치를 경과하는지를 판단하는 시간 임계치비교부를 포함하는 것을 특징으로 하는 데이터 통신에서의 신호 감지장치.
2. 제 1항에 있어서, 상기 전력누적부는,

   상기 전력변환부로부터 출력되는 샘플 신호의 전력값을 저장하여 전송을 지연시키는 적어도 하나의 지연소자를 포함하는 제1 지연부;

   상기 전력누적부로 입력되는 상기 샘플 신호의 전력값에서 상기 제1 지연부의 출력 전력값을 감산하는 감산부;

   상기 감산부의 출력 전력값을 한 샘플만큼 지연시키는 제2 지연부; 및

   상기 제2 지연부의 출력 전력값과 상기 감산부의 출력 전력값을 합산하는 합산부를 포함하는 것을 특징으로 하는 데이터 통신에서의 신호 감지장치.
3. 제 2항에 있어서, 상기 제1 지연부는,

   윈도우 구간만큼의 샘플 신호에 대한 전력값을 저장한 후 선입선출(FIFO) 방식으로 한 샘플씩 상기 저장된 전력값을 출력하는 것을 특징으로 하는 데이터 통신에서의 신호 감지장치.
4. 제 1항에 있어서, 상기 전력 임계치비교부는,

   상기 입력신호의 시작 시점 및 종료 시점의 전력 누적치를 서로 다른 각각의 전력 임계치와 비교하는 것을 특징으로 하는 데이터 통신에서의 신호 감지장치.
5. 제 1항 또는 제 4항에 있어서, 상기 전력 임계치비교부는,

   상기 시간 임계치비교부의 출력 결과에 따라 상기 입력 신호의 시작 시점의 전력 임계치 및 종료 시점의 전력 임계치 중 하나를 선택하여 출력하는 멀티플렉서;

   상기 전력 임계치비교부의 입력 신호의 전력값과 상기 멀티플렉서로부터 출력되는 임계치를 합산하는 덧셈기; 및

   상기 덧셈기의 출력값에서 오버플로우된 최상위 비트를 출력하는 오버플로우선택기를 포함하는 것을 특징으로 하는 데이터 통신에서의 신호 감지장치.
6. 제 1항에 있어서, 상기 시간 임계치비교부는,

   상기 입력신호의 시작 시점 및 종료 시점에 대하여 서로 다른 각각의 시간임계치와 비교하는 것을 특징으로 하는 데이터 통신에서의 신호 감지장치.
7. 제 1항 또는 제 6항에 있어서, 상기 시간 임계치비교부는,

   상기 전력 임계치비교부의 출력과 현재의 상기 시간 임계치비교부의 출력을 입력으로 하는 제1 익스클루시브 오알(XOR) 게이트;

   상기 XOR 게이트의 출력값의 리셋에 따라 상기 전력 임계치비교부의 출력값이 지속되는 시간을 카운트하여 소정의 값으로 출력하는 카운터;

   상기 시간 임계치비교부의 출력결과에 따라 상기 입력 신호의 시작 시점의 시간 임계치 및 종료 시점의 시간 임계치 중 하나를 선택하여 출력하는 멀티플렉서;

   상기 카운터의 결과값과 상기 멀티플렉서로부터 출력되는 임계치를 합산하는 덧셈기;

   상기 덧셈기의 출력값에서 오버플로우된 최상위 비트를 출력하는 오버플로우선택기; 및

   상기 오버플로우 선택기의 결과값과 상기 시간 임계치비교부의 출력값을 입력으로 하는 제2 XOR 게이트를 포함하는 것을 특징으로 하는 데이터 통신에서의 신호 감지장치.
8. 제 1항에 있어서, 상기 시간 임계치비교부는,

   상기 입력신호의 시작 시점 검출시 상기 전력 임계치비교부의 비교결과 상기전력누적치가 상기 전력 임계치보다 큰 경우 상기 전력 임계치비교부의 결과값이 유지되는 카운트 시간이 상기 신호의 시작 시점 검출에 대한 시간 임계치를 경과하면 신호 감지신호를 활성화시키고 상기 전력 임계치비교부의 결과값이 변동되면 상기 카운트를 초기화하는 것을 특징으로 하는 데이터 통신에서의 신호 감지장치.
9. 제 1항에 있어서, 상기 시간 임계치비교부는,

   상기 입력신호의 종료 시점 검출시 상기 전력 임계치비교부의 비교결과 상기 전력누적치가 상기 전력 임계치보다 작은 경우 상기 전력 임계치비교부의 결과값이 유지되는 카운트 시간이 상기 신호의 종료 시점 검출에 대한 시간 임계치를 경과하면 신호 감지신호를 비활성화시키고 상기 다른 값이 변화되면 상기 카운트를 초기화하는 것을 특징으로 하는 데이터 통신에서의 신호 감지장치.