JPH10233818A - 復調回路 - Google Patents
復調回路Info
- Publication number
- JPH10233818A JPH10233818A JP9034081A JP3408197A JPH10233818A JP H10233818 A JPH10233818 A JP H10233818A JP 9034081 A JP9034081 A JP 9034081A JP 3408197 A JP3408197 A JP 3408197A JP H10233818 A JPH10233818 A JP H10233818A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- carrier
- packet
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 プリアンブルレスパケットに対してパケット
全体に渡って安定したキャリア再生を可能にする。 【解決手段】 受信信号から抽出されたキャリア位相信
号から雑音成分を除去するフィルタの出力段に保持手段
を配置し、フィルタから出力されるキャリア信号がパケ
ットの終端部で立ち下がらないように保持して検波処理
に供する。
全体に渡って安定したキャリア再生を可能にする。 【解決手段】 受信信号から抽出されたキャリア位相信
号から雑音成分を除去するフィルタの出力段に保持手段
を配置し、フィルタから出力されるキャリア信号がパケ
ットの終端部で立ち下がらないように保持して検波処理
に供する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル無線通
信システムで用いられる復調回路に関する。特に、情報
を短いデータパケットに分割して伝送する無線パケット
通信に適した復調回路に関する。
信システムで用いられる復調回路に関する。特に、情報
を短いデータパケットに分割して伝送する無線パケット
通信に適した復調回路に関する。
【０００２】
【従来の技術】パケット通信は、データを短いパケット
にし、情報が存在するときのみ信号を送信する方法であ
り、回線交換型の通信と比較して高効率に情報伝送が可
能である。一方、無線パケット通信でより効率良く情報
伝送を行うためには、通常キャリア再生等のためにパケ
ットに付加されるプリアンブル信号の長さを可能な限り
短くすることが望ましいが、その長さの下限は一般に復
調回路の性能によって決定される。
にし、情報が存在するときのみ信号を送信する方法であ
り、回線交換型の通信と比較して高効率に情報伝送が可
能である。一方、無線パケット通信でより効率良く情報
伝送を行うためには、通常キャリア再生等のためにパケ
ットに付加されるプリアンブル信号の長さを可能な限り
短くすることが望ましいが、その長さの下限は一般に復
調回路の性能によって決定される。
【０００３】図４は、従来の復調回路の構成例を示す。
ここでは、ＤＱＰＳＫ変調信号に対応した回路構成を示
す（参考文献：阪田 他，「オープンループ型逆変調キ
ャリア再生方式−フェージング回線における同期検波方
式の一検討−」RCS94-59, 電子情報通信学会技術研究報
告) 。図において、遅延回路１は、受信信号ａ１を１シ
ンボル遅延させた遅延受信信号ａ２を出力する。乗算回
路２は、（ａ１×ａ２）の複素数演算により遅延検波を
行う。判定回路３は、乗算回路２の出力のシンボル判定
を行い、判定シンボル信号ａ３を出力する。差動符号回
路４は、判定シンボル信号ａ３に基づいて差動符号化を
行い、送信信号を推定した推定送信信号ａ４を出力す
る。
ここでは、ＤＱＰＳＫ変調信号に対応した回路構成を示
す（参考文献：阪田 他，「オープンループ型逆変調キ
ャリア再生方式−フェージング回線における同期検波方
式の一検討−」RCS94-59, 電子情報通信学会技術研究報
告) 。図において、遅延回路１は、受信信号ａ１を１シ
ンボル遅延させた遅延受信信号ａ２を出力する。乗算回
路２は、（ａ１×ａ２）の複素数演算により遅延検波を
行う。判定回路３は、乗算回路２の出力のシンボル判定
を行い、判定シンボル信号ａ３を出力する。差動符号回
路４は、判定シンボル信号ａ３に基づいて差動符号化を
行い、送信信号を推定した推定送信信号ａ４を出力す
る。
【０００４】一方、遅延回路５は、推定送信信号ａ４の
出力に要する時間だけ受信信号ａ１を遅延させた遅延受
信信号ａ５を出力する。逆変調回路６は、遅延受信信号
ａ５を推定送信信号ａ４で逆変調した逆変調信号ａ６を
出力する。位相補正回路７は、逆変調信号ａ６から送信
信号の推定誤りによって生じた位相回転の影響を補正し
たキャリア位相信号ａ７を出力する。フィルタ８は、キ
ャリア位相信号ａ７から雑音成分を除去したキャリア信
号ａ８を出力する。
出力に要する時間だけ受信信号ａ１を遅延させた遅延受
信信号ａ５を出力する。逆変調回路６は、遅延受信信号
ａ５を推定送信信号ａ４で逆変調した逆変調信号ａ６を
出力する。位相補正回路７は、逆変調信号ａ６から送信
信号の推定誤りによって生じた位相回転の影響を補正し
たキャリア位相信号ａ７を出力する。フィルタ８は、キ
ャリア位相信号ａ７から雑音成分を除去したキャリア信
号ａ８を出力する。
【０００５】また、遅延回路９は、遅延回路５から出力
された遅延受信信号ａ５を入力し、キャリア信号ａ８の
安定に要する時間だけ遅延させた遅延受信信号ａ９を出
力する。乗算回路１０は、遅延受信信号ａ９とキャリア
信号ａ８を乗算して同期検波し、同期検波信号ａ１０を
出力する。判定回路１１は、同期検波信号ａ１０のシン
ボル判定を行って判定信号ａ１１を出力する。差動復号
回路１２は、判定信号ａ１１を差動復号し、データ信号
ａ１２を出力する。
された遅延受信信号ａ５を入力し、キャリア信号ａ８の
安定に要する時間だけ遅延させた遅延受信信号ａ９を出
力する。乗算回路１０は、遅延受信信号ａ９とキャリア
信号ａ８を乗算して同期検波し、同期検波信号ａ１０を
出力する。判定回路１１は、同期検波信号ａ１０のシン
ボル判定を行って判定信号ａ１１を出力する。差動復号
回路１２は、判定信号ａ１１を差動復号し、データ信号
ａ１２を出力する。
【０００６】
【発明が解決しようとする課題】従来の復調回路におい
て、図５(1) に示すようなプリアンブル信号付きのパケ
ット（プリアンブルパケット）を復調する場合には、プ
リアンブル信号の期間でフィルタ８から出力されるキャ
リア信号ａ８の立ち上がりを待ち、キャリア信号ａ８が
安定した後にデータ信号を復調するので問題はなかっ
た。すなわち、遅延回路９で遅延受信信号ａ５にさらに
遅延を与える必要はなかった。
て、図５(1) に示すようなプリアンブル信号付きのパケ
ット（プリアンブルパケット）を復調する場合には、プ
リアンブル信号の期間でフィルタ８から出力されるキャ
リア信号ａ８の立ち上がりを待ち、キャリア信号ａ８が
安定した後にデータ信号を復調するので問題はなかっ
た。すなわち、遅延回路９で遅延受信信号ａ５にさらに
遅延を与える必要はなかった。
【０００７】ところで、上述したように、このプリアン
ブル信号の長さは短い方がよく、究極はプリアンブル信
号がないプリアンブルレスパケットを安定に復調できる
ことが望ましい。その場合には、図４に示す従来構成の
ように、遅延回路９でキャリア信号ａ８の安定に要する
時間だけ遅延させた遅延受信信号ａ９を生成し、乗算回
路１０に入力させる必要があった。
ブル信号の長さは短い方がよく、究極はプリアンブル信
号がないプリアンブルレスパケットを安定に復調できる
ことが望ましい。その場合には、図４に示す従来構成の
ように、遅延回路９でキャリア信号ａ８の安定に要する
時間だけ遅延させた遅延受信信号ａ９を生成し、乗算回
路１０に入力させる必要があった。
【０００８】しかし、図５(2) に示すように遅延受信信
号ａ９の遅延時間が短ければ、斜線部で示されたパケッ
ト先端部でキャリア信号ａ８が立ち上がらず、安定した
再生キャリアが得られないために符号誤り率が著しく劣
化する。一方、図５(3) に示すように、キャリア信号ａ
８の立ち上がりを考慮して遅延受信信号ａ９の遅延時間
を長くすると、同じく斜線部で示されたパケット終端部
でキャリア信号ａ８の立ち下がりが起こり、同様に符号
誤り率が劣化する問題があった。
号ａ９の遅延時間が短ければ、斜線部で示されたパケッ
ト先端部でキャリア信号ａ８が立ち上がらず、安定した
再生キャリアが得られないために符号誤り率が著しく劣
化する。一方、図５(3) に示すように、キャリア信号ａ
８の立ち上がりを考慮して遅延受信信号ａ９の遅延時間
を長くすると、同じく斜線部で示されたパケット終端部
でキャリア信号ａ８の立ち下がりが起こり、同様に符号
誤り率が劣化する問題があった。
【０００９】本発明は、プリアンブルレスパケットに対
してパケット全体に渡って安定したキャリア再生を可能
にする復調回路を提供することを目的とする。
してパケット全体に渡って安定したキャリア再生を可能
にする復調回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】従来の構成では、プリア
ンブルレスパケットを復調する際に、パケットの先端部
または終端部で安定した再生キャリアが得られず、デー
タ信号を正しく復調できないことが問題であった。本発
明の復調回路は、フィルタから出力されるキャリア信号
がパケットの終端部で立ち下がらないように保持する保
持手段を配置する。これにより、図２に示すように、キ
ャリア保持信号ａ１３の立ち上がりの遅れに対応して遅
延受信信号ａ９を遅延させても、キャリア保持信号ａ１
３のサンプルホールド期間でパケット終端部のデータ信
号を復調することができる。
ンブルレスパケットを復調する際に、パケットの先端部
または終端部で安定した再生キャリアが得られず、デー
タ信号を正しく復調できないことが問題であった。本発
明の復調回路は、フィルタから出力されるキャリア信号
がパケットの終端部で立ち下がらないように保持する保
持手段を配置する。これにより、図２に示すように、キ
ャリア保持信号ａ１３の立ち上がりの遅れに対応して遅
延受信信号ａ９を遅延させても、キャリア保持信号ａ１
３のサンプルホールド期間でパケット終端部のデータ信
号を復調することができる。
【００１１】
【発明の実施の形態】図１は、本発明の復調回路の実施
形態を示す。図において、遅延回路１は、受信信号ａ１
を１シンボル遅延させた遅延受信信号ａ２を出力する。
乗算回路２は、（ａ１×ａ２）の複素数演算により遅延
検波を行う。判定回路３は、乗算回路２の出力のシンボ
ル判定を行い、判定シンボル信号ａ３を出力する。差動
符号回路４は、判定シンボル信号ａ３に基づいて差動符
号化を行い、送信信号を推定した推定送信信号ａ４を出
力する。
形態を示す。図において、遅延回路１は、受信信号ａ１
を１シンボル遅延させた遅延受信信号ａ２を出力する。
乗算回路２は、（ａ１×ａ２）の複素数演算により遅延
検波を行う。判定回路３は、乗算回路２の出力のシンボ
ル判定を行い、判定シンボル信号ａ３を出力する。差動
符号回路４は、判定シンボル信号ａ３に基づいて差動符
号化を行い、送信信号を推定した推定送信信号ａ４を出
力する。
【００１２】一方、遅延回路５は、推定送信信号ａ４の
出力に要する時間だけ受信信号ａ１を遅延させた遅延受
信信号ａ５を出力する。逆変調回路６は、遅延受信信号
ａ５を推定送信信号ａ４で逆変調した逆変調信号ａ６を
出力する。位相補正回路７は、逆変調信号ａ６から送信
信号の推定誤りによって生じた位相回転の影響を補正し
たキャリア位相信号ａ７を出力する。以上の遅延回路１
から位相補正回路７までの構成が、請求項１に記載のキ
ャリア位相信号抽出手段である。
出力に要する時間だけ受信信号ａ１を遅延させた遅延受
信信号ａ５を出力する。逆変調回路６は、遅延受信信号
ａ５を推定送信信号ａ４で逆変調した逆変調信号ａ６を
出力する。位相補正回路７は、逆変調信号ａ６から送信
信号の推定誤りによって生じた位相回転の影響を補正し
たキャリア位相信号ａ７を出力する。以上の遅延回路１
から位相補正回路７までの構成が、請求項１に記載のキ
ャリア位相信号抽出手段である。
【００１３】フィルタ８は、キャリア位相信号ａ７から
雑音成分を除去したキャリア信号ａ８を出力する。ま
た、遅延回路９は、遅延回路５から出力された遅延受信
信号ａ５を入力し、フィルタ８が立ち上がり、キャリア
信号ａ８が安定に出力されるまでの所定の期間だけ遅延
させた遅延受信信号ａ９を出力する。キャリア信号ａ８
は、請求項１に記載の保持手段に相当するサンプルホー
ルド回路１３に入力される。一方、受信信号検出回路１
４は、遅延回路５から出力される遅延受信信号ａ５を検
出してサンプルホールド回路１３に通知する。サンプル
ホールド回路１３は、受信信号検出回路１４で遅延受信
信号ａ５が検出されなくなり、キャリア信号ａ８が立ち
下がるときに、キャリア信号ａ８の値を遅延回路９に設
定された遅延時間だけ保持し、キャリア保持信号ａ１３
として出力する。これにより、遅延受信信号ａ９の全期
間に渡って安定したキャリア保持信号ａ１３を生成し、
同期検波に供することができる。
雑音成分を除去したキャリア信号ａ８を出力する。ま
た、遅延回路９は、遅延回路５から出力された遅延受信
信号ａ５を入力し、フィルタ８が立ち上がり、キャリア
信号ａ８が安定に出力されるまでの所定の期間だけ遅延
させた遅延受信信号ａ９を出力する。キャリア信号ａ８
は、請求項１に記載の保持手段に相当するサンプルホー
ルド回路１３に入力される。一方、受信信号検出回路１
４は、遅延回路５から出力される遅延受信信号ａ５を検
出してサンプルホールド回路１３に通知する。サンプル
ホールド回路１３は、受信信号検出回路１４で遅延受信
信号ａ５が検出されなくなり、キャリア信号ａ８が立ち
下がるときに、キャリア信号ａ８の値を遅延回路９に設
定された遅延時間だけ保持し、キャリア保持信号ａ１３
として出力する。これにより、遅延受信信号ａ９の全期
間に渡って安定したキャリア保持信号ａ１３を生成し、
同期検波に供することができる。
【００１４】乗算回路１０は、遅延受信信号ａ９とキャ
リア保持信号ａ１３を乗算して同期検波し、同期検波信
号ａ１０を出力する。判定回路１１は、同期検波信号ａ
１０のシンボル判定を行って判定信号ａ１１を出力す
る。差動復号回路１２は、判定信号ａ１１を差動復号
し、データ信号ａ１２を出力する。以上の乗算回路１０
から差動復号回路１２までの構成が、請求項１に記載の
検波手段である。
リア保持信号ａ１３を乗算して同期検波し、同期検波信
号ａ１０を出力する。判定回路１１は、同期検波信号ａ
１０のシンボル判定を行って判定信号ａ１１を出力す
る。差動復号回路１２は、判定信号ａ１１を差動復号
し、データ信号ａ１２を出力する。以上の乗算回路１０
から差動復号回路１２までの構成が、請求項１に記載の
検波手段である。
【００１５】なお、受信信号ａ１がπ／４シフトＤＱＰ
ＳＫ信号の場合には、位相回転回路を介してＤＱＰＳＫ
信号に変換し、遅延回路１，乗算回路２，遅延回路５に
入力させる。図３は、従来構成および本発明構成におけ
る符号誤り率特性のシミュレーション結果を示す。
ＳＫ信号の場合には、位相回転回路を介してＤＱＰＳＫ
信号に変換し、遅延回路１，乗算回路２，遅延回路５に
入力させる。図３は、従来構成および本発明構成におけ
る符号誤り率特性のシミュレーション結果を示す。
【００１６】シミュレーションはＡＷＧＮ環境下で行っ
た。変調方式はπ／４シフトＤＱＰＳＫ、シンボルレー
トは 192ｋHzのときの結果である。図より従来構成の復
調回路では符号誤り率が劣化し、本発明の復調回路では
特性が改善していることがわかる。
た。変調方式はπ／４シフトＤＱＰＳＫ、シンボルレー
トは 192ｋHzのときの結果である。図より従来構成の復
調回路では符号誤り率が劣化し、本発明の復調回路では
特性が改善していることがわかる。
【００１７】
【発明の効果】以上説明したように、本発明の復調回路
では、保持手段によってプリアンブルレスパケット終端
部での再生キャリアの立ち下がりを抑えることができる
ので、パケット終端部での誤り率を改善することが可能
となり、高品質なパケット通信が実現される。
では、保持手段によってプリアンブルレスパケット終端
部での再生キャリアの立ち下がりを抑えることができる
ので、パケット終端部での誤り率を改善することが可能
となり、高品質なパケット通信が実現される。
【図１】本発明の復調回路の実施形態を示すブロック
図。
図。
【図２】本発明の復調回路におけるサンプルホールド回
路１３の機能を説明する図。
路１３の機能を説明する図。
【図３】従来構成および本発明構成における符号誤り率
特性のシミュレーション結果を示す図。
特性のシミュレーション結果を示す図。
【図４】従来の復調回路の構成例を示すブロック図。
【図５】従来の復調回路の問題点を説明する図。
１ 遅延回路 ２ 乗算回路 ３ 判定回路 ４ 差動符号回路 ５ 遅延回路 ６ 逆変調回路 ７ 位相補正回路 ８ フィルタ ９ 遅延回路 １０ 乗算回路 １１ 判定回路 １２ 差動復号回路 １３ サンプルホールド回路 １４ 受信信号検出回路
Claims (1)
- 【請求項１】 受信信号からキャリア位相信号を抽出す
るキャリア位相信号抽出手段と、 前記キャリア位相信号から雑音成分を除去したキャリア
信号を出力するフィルタと、 前記フィルタが立ち上がり、前記キャリア信号が安定に
出力されるまでの所定の期間だけ前記受信信号を遅延さ
せる遅延回路と、 前記受信信号を検出する受信信号検出手段と、 前記受信信号検出手段で受信信号が検出されなくなった
ときに、その時点の前記キャリア信号を少なくとも前記
所定の期間だけ保持する保持手段と、 前記遅延回路から出力された受信信号を、前記保持手段
から出力されるキャリア保持信号によって検波する検波
手段とを備えたことを特徴とする復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9034081A JPH10233818A (ja) | 1997-02-18 | 1997-02-18 | 復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9034081A JPH10233818A (ja) | 1997-02-18 | 1997-02-18 | 復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233818A true JPH10233818A (ja) | 1998-09-02 |
Family
ID=12404322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9034081A Pending JPH10233818A (ja) | 1997-02-18 | 1997-02-18 | 復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233818A (ja) |
-
1997
- 1997-02-18 JP JP9034081A patent/JPH10233818A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3041175B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| EP1172982B1 (en) | Carrier recovery in a multicarrier receiver | |
| US20070036247A1 (en) | Receiver with frequency offset compensation for M-state phase modulation | |
| JP3237827B2 (ja) | 無線データ通信端末 | |
| JP3743629B2 (ja) | 正確にバーストの位置を特定できかつ再生搬送波の周波数誤差の小さな無線通信端末 | |
| JP2001217889A (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| US6973142B2 (en) | Timing synchronization for M-DPSK channels | |
| JP3085236B2 (ja) | バースト信号復調器 | |
| JP3108364B2 (ja) | データ復調装置 | |
| JP2000165346A (ja) | Ｏｆｄｍ復調装置 | |
| JPH10233818A (ja) | 復調回路 | |
| JP2002026865A (ja) | 復調装置及び復調方法 | |
| US20080049873A1 (en) | System and method to perform DC compensation on a radio frequency burst in a cellular wireless network | |
| CA2310368C (en) | Sample timing control for demodulation of phase-modulated signals | |
| JP3949458B2 (ja) | 復調装置 | |
| JP2007028200A (ja) | フレーム同期保護制御装置及び方法 | |
| JP2000165338A (ja) | Ｏｆｄｍ受信装置 | |
| JP3446801B2 (ja) | バースト信号復調回路 | |
| JPH11196148A (ja) | ディジタル復調器 | |
| JP3849896B2 (ja) | 受信装置および受信方法、並びに伝送媒体 | |
| JP4730219B2 (ja) | 同期検波復調装置 | |
| JPH07235956A (ja) | バースト信号復調回路 | |
| JP2706481B2 (ja) | データ伝送装置 | |
| JP2002094588A (ja) | クロック再生装置 |