JP2000004263A - 掃引fsk受信機 - Google Patents

掃引fsk受信機

Info

Publication number
JP2000004263A
JP2000004263A JP10181399A JP18139998A JP2000004263A JP 2000004263 A JP2000004263 A JP 2000004263A JP 10181399 A JP10181399 A JP 10181399A JP 18139998 A JP18139998 A JP 18139998A JP 2000004263 A JP2000004263 A JP 2000004263A
Authority
JP
Japan
Prior art keywords
signal
sweep
frequency
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10181399A
Other languages
English (en)
Inventor
Kazuo Kawai
一夫 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Research of Electronics Inc
Original Assignee
General Research of Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Research of Electronics Inc filed Critical General Research of Electronics Inc
Priority to JP10181399A priority Critical patent/JP2000004263A/ja
Priority to US09/312,779 priority patent/US6570937B1/en
Publication of JP2000004263A publication Critical patent/JP2000004263A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits

Abstract

(57)【要約】 【課題】 先頭に中心周波数を送出する区間を有するパ
ケットFSK信号を、周波数掃引機能を有する受信機で
受信する場合、局部発振器の周波数掃引により信号を捕
捉した時の残留中心レベル誤差を、周波数掃引をかなり
早くしても、殆どゼロに設定できる掃引FSK受信機を
提供することである。 【解決手段】 中心周波数検波器4から出力される中心
周波数の復調ベースバンド信号がVFO13による周波
数掃引によってコンパレータ5でゼロクロスした時点を
変換点検出器8で検出し、その時点で掃引電圧をホール
ドすると共に補正信号発生回路9からの補正電圧で上記
掃引電圧を補正する。これにより掃引速度と系の一巡遅
延時間に対応した行き過ぎ量が補正される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パケットFSK(P
acket Frequency Shift Keying)信号を受信する周波数
掃引機能付き受信機の回路構成技術の改良に関するもの
である。
【0002】
【従来の技術】パケットFSK信号の形式には種々のも
のがあるが、その一つとしてパケットの先頭に中心周波
数を送出する区間が設けてある形式のパケットFSK信
号がある。
【0003】周波数誤差があるパケットFSK信号を受
信する場合、一般的には、まず局部発振器の周波数掃引
を行い、それによって得られたIF信号の周波数が中間
周波IF(Intermediate Frequency)フィルタの通過帯域
内に入ってくると、キャリア検出器がこれを検出して周
波数掃引をそこで停止させる。しかし通常この時、ま
だ、IF信号の周波数は目的信号の周波数に一致せず、
IF信号の周波数誤差は残存している。そこで、掃引の
停止と同時にAFC(Automatic Frequency Control)回
路を動作させてこの周波数誤差を無くすか、あるいは適
当な補正回路によりベースバンド部において残存周波数
誤差によって生じている直流オフセット成分(中心レベ
ル誤差)を補正する必要がある。パケットの構成がビッ
ト同期信号から始まる形式のパケット信号にたいする上
述目的の補正回路には、以下のような種々の方法のもの
がある。
【0004】すなわち、1):正負のピークホールド回
路を設け、その両者の平均値から中レベルを求める方
法、2):正負の死帯域回路を設け、この正負の死帯域
電圧巾を夫々ベースバンド信号の正負のピーク値巾に合
わせておき、ベースバンド信号のうち死帯域巾を越えて
出力する成分により中心誤差を求める方法、3):パケ
ット信号の先頭にあるビット同期信号を2ビット長(2/
baud secの時間長(baudは伝送速度))に渉って積分する
ことにより中心レベルを求める方法、4):ビット同期
信号を1/baud secだけ離れて2回標本化し、それらサン
プル値の平均値から中心レベルを求める方法、等があ
る。
【0005】これらの方法は、パケットの先頭に中心周
波数の信号が無く、真のFSK信号のみであるとして考
えられた補正方法であるので、これに中心周波数の信号
が入力すると、1),2)の方法ではうまく補正できな
いが、3),4)の方法ではまずまず補正することがで
きる。しかし中心周波数が利用できる場合には、中心周
波数誤差は直接得られるから、この3),4)の方法に
よるよりも、別の補正方法により遙かに簡単な回路で構
成できることは明らかである。
【0006】その方法として、本出願人は先に「掃引受
信機・整理番号:P98−68・提出日:平成10年5
月14日」を提案したのであって、その大意は、周波数
掃引によってパケット先頭の中心周波数信号が復調さ
れ、このベースバンド信号がFSK信号用の判定しきい
値(threshold)を通過すると、この通過の瞬間を検出し
て掃引を止めると同時に掃引発振器の掃引周波数をその
時点でホールドさせる、というものである。
【0007】
【発明が解決しようとする課題】しかしこの補正方法の
動作を詳細に見れば、ベースバンド信号がしきい値通過
後掃引発振器がホールドされるまでには、しきい値通過
検出回路の応答時間、ホールド制御回路の応答時間、ホ
ールド回路自体の応答時間が必要であるし、また、しき
い値通過を検出した時には掃引発振器はすでに信号伝送
遅延時間(掃引発振器から周波数弁別器までの遅延時間
で、IF増幅器が支配的である)分だけ先行した周波数
になってしまっている。したがって、上述の方法では系
全体の総合応答時間(一巡遅延時間)分だけ真の中心周
波数から行き過ぎた周波数に設定されることになる。こ
の行き過ぎ分が大きいと復調マージンが低下するし、こ
の行き過ぎ分を小さくするため掃引速度を遅くすると、
中心周波数を送出している時間を長く設定することが必
要となるので、結果的に伝送データのスループットが低
下する。
【0008】本発明の目的は、上述の問題を解決するた
め、しきい値通過検出回路(変換点検出器)、ホールド
制御回路、ホールド回路の応答時間、IF増幅器の伝達
時間等による受信機の系の一巡遅延時間に関係なく、前
記中心周波数に一致する正しい掃引周波数をホールドで
きるようにした掃引FSK受信機を提供することにあ
る。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、パケットの先頭に中心周波数を送出する
区間を有する形式のパケットFSK信号用の掃引受信機
において、入力パケットFSK信号を検波した復調ベー
スバンド信号が入力され、上記パケットの先頭の区間で
該復調ベースバンド信号の変換点を通過する時点を検出
する変換点検出手段と、上記時点において、入力パケッ
ト信号に対する掃引電圧をホールドするホールド手段
と、上記受信機の系の一巡遅延時間と掃引速度に対応す
る掃引の行き過ぎ量の補正信号を生成し、該補正信号に
より上記掃引電圧を補正する補正手段と、を備えたこと
を要旨とする。
【0010】本発明において、前記変換点検出手段は、
上記復調ベースバンド信号と基準電圧を比較するコンパ
レータと、上記復調ベースバンド信号又はIF信号の有
無を検出するキャリア検出器と、上記コンパレータの出
力の前記検出時点での反転を検出する変換点検出器及び
上記変換点検出器の出力でセットされ上記キャリア検出
器の信号なしの出力でリセットされるフリップフロップ
と、で構成され、前記ホールド手段は上記フリップフロ
ップのセット出力で掃引電圧のサンプル値をホールドす
るホールド回路を有し、前記補正手段は、上記コンパレ
ータの出力又は掃引方向信号をパケット終了までラッチ
するフリップフロップと、該フリップフロップの出力に
重み付けをする重み付け回路と、該重み付け回路の出力
補正電圧を上記掃引電圧に加算する回路と、から構成し
てもよい。
【0011】また、上記発明において、矩形波信号発生
器と、その出力矩形波信号を積分して掃引電圧を発生す
る積分器と、を備え、上記矩形波信号を上記掃引方向信
号としてもよい。
【0012】
【発明の実施の形態】パケットの先頭に中心周波数を送
出する区間を有する形式のパケットFSK信号用の掃引
受信機において、周波数掃引は通常、局部発振器として
の可変周波数発振器VFO(Variable Frequency Oscil
lator)に鋸歯状波電圧(掃引電圧)を加えて行われ
る。受信信号に中心周波数を送出する区間が存在すれ
ば、この掃引の途中で、周波数弁別器から出力される復
調ベースバンド信号の中心レベルがゼロになる時点(変
換点)が存在する。この時点を検出しその時点で掃引電
圧をホールドすると共に前記行き過ぎ量を下記のように
して補正する。
【0013】即ち、上記受信機の系の一巡遅延時間は回
路各部の設計が終了次第確定する。この場合、周波数弁
別器出力で見た掃引速度をプラスマイナスP(volt/se
c)、前記一巡遅延時間をT(sec)とすれば、行き過ぎ分
は明らかにP・T(volt)である。したがって、しきい値
(変換点)をO(volt)とし、ベースバンド信号がこのし
きい値に等しくなる時の掃引発振器出力の掃引電圧がE
(volt)であったとすれば、上記VFOに与える掃引電圧
をEマイナスプラスP・T(volt)に補正してパケットが
終了するまでホールドすれば掃引発振器を正しい周波数
にホールドすることになり、中心周波数誤差をゼロに保
持することができる。
【0014】
【実施例】以下、図面を用いて本発明の一実施例につい
て説明する。図1は本発明の掃引FSK受信機の一実施
例の回路構成図である。図1において、1は無線周波の
パケット信号または第1中間周波のパケット信号の入力
端子、2は周波数変換器CONV、3は中間周波増幅器
IFA、4は周波数弁別器FDET、5はコンパレータ
COMP、6は基準電圧発生器REF、7は信号出力端
子、8の点線枠で示す回路はゼロ交叉検出回路、9の点
線枠で示す回路は補正信号発生回路、10は掃引電圧発
生器SVG、11はサンプルアンドホールド回路SA
H、12は加算器ADD、13は周波数変換用局部発振
器としての可変周波数発振器VFO、14はスイッチ回
路SW、15はキャリア検出器CD、16はフリップフロ
ップ回路FF1、17は変換点検出器TPG、18はフ
リップフロップ回路FF2、19は重み回路WGHTで
ある。
【0015】まず、信号入力端子1に無線周波数または
第一中間周波数のパケットFSK信号が加えられ、周波
数変換器2において、周波数変換用局部発振器13の出
力信号と混合されることにより中間周波数信号IFに変
換され、中間周波増幅器3で増幅された後、周波数検波
器4で検波されて復調ベースバンドを得る。このベース
バンド信号は、キャリア検出器8に加えられて信号入力
の有無が判定され、その判定結果で、信号入力が無い場
合にはフリップフロップ回路10をクリアする。このキ
ャリア検出は、図1に点線の矢印で示すように、中間周
波増幅器3からの信号を用いて行ってもよい。フリップ
フロップ回路10がクリアされると、サンプルアンドホ
ールド回路11は全サンプル状態、すなわち掃引電圧発
生器10の出力の掃引電圧、例えば鋸歯状波電圧がその
まゝ出力され、この掃引波電圧で可変周波数発振器13
が駆動されて周波数掃引が行われる。
【0016】パケット信号先頭の中心周波数信号が入力
信号端子1より入って来た時、周波数掃引によってこの
信号が中間周波増幅器3、周波数検波器4を通過する
と、キャリア検出器15は「信号あり」と判定する。そ
の結果、フリップフロップ回路16はプリセット信号が
入り次第プリセットされる待ち状態となる。例えばこの
フリップフロップにDタイプのフリップフロップを用
い、キャリア検出器15の「信号あり」は論理の“1”
としてD入力およびクリア入力に加えておけば、「信号
なし」ではフリップフロップ回路16はクリアされてい
るが、「信号あり」ではクロックとしての正パルス入力
があり次第プリセットされる、という状態になる。
【0017】一方、周波数検波器4の出力のベースバン
ド信号は、いまの場合中心周波数が掃引されているか
ら、鋸歯状波電圧で掃引されているとすれば、正から
負、または負から正へ直線的に変化していく傾斜状の電
圧信号となる。この信号はコンパレータ5に加えられて
いるので、基準電圧発生器6の基準電圧を例えば0vと
すれば、周波数検波器4の出力のベースバンド信号が0
v(変換点)を通過するときに、コンパレータ5の出力
は“1”から“0”へ、または“0”から“1”へ反転
する。変換点検出器17はこの反転が何れから何れへで
あっても正パルスを生じる。したがって、前述の説明よ
り、フリップフロップ回路16はプリセットされ、その
結果、サンプルアンドホールド回路11は、フリップフ
ロップ回路16がプリセットされる直前の掃引電圧のサ
ンプル値をホールドする。また、スイッチ回路14は、
今までその出力に接地電位を与えていたが、フリップフ
ロップ回路16のプリセットにより、補正信号発生回路
9の側に切り替えられる。したがって加算器12によっ
て、サンプルアンドホールド回路11にホールドされて
いる掃引電圧に行き過ぎ分が加算されて補正される。
【0018】この行き過ぎ分の補正(前述のマイナスプ
ラスP・T)信号は、補正信号発生器9で発生される
が、これはフリップフロップ回路18と重み回路19で
作られる。すなわち、コンパレータ5の出力にはPに比
例する電圧(掃引の方向(速度)を示す信号)が得られ
ているから、この信号をフリップフロップ回路18にラ
ッチし、パケット終了までその状態を保持させる。この
フリップフロップ回路18の出力信号に重み付けを行え
ば正しくマイナスプラスP・Tに等しい補正電圧が得ら
れるので、スイッチ回路14を通じて加算器12に加え
られて、上記掃引電圧より行き過ぎ分が差し引かれる。
【0019】可変周波数発振器13の駆動電圧をEマイ
ナスプラスP・Tとすれば、正しい補正動作が行えるこ
とは前述した。以上のようにすれば、Eはサンプルアン
ドホールド回路11に、マイナスプラスP・Tは補正信
号発生回路9にホールドされているので、中心周波数を
送出する区間の後続パケット信号に対しては周波数誤差
のない正しい復調が行われる。
【0020】フリップフロップ回路18は上述の説明で
分かるように、中心周波数のベースバンド信号がゼロク
ロスした時の掃引の方向を示す情報を蓄積するものであ
るから、その情報はコンパレータの出力のみならず、掃
引発振器から直接得ることも出来る。その方法を図2に
示す。
【0021】図2において、掃引発振器10は、矩形波
発生器(SQG)20、積分器(INT)21で構成さ
れており、SQG20の出力がフリップフロップ回路1
8に与えられるようになっている。
【0022】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、パケットの先頭に中心周波数があるFSK信号
の掃引受信機において、掃引がかなり早くても中心レベ
ルの誤差を正しく補正して復調マージンを最大にするこ
とが出来るので、伝送データのスループットを向上させ
ることが出来る。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【図2】図1の変形例を示すブロック図である。
【符号の説明】
1 パケット信号入力端子 2 周波数変換器CONV 3 中間周波増幅器IFA 4 周波数弁別器FDE 5 コンパレータCOMP 6 基準電圧発生器REF 7 信号出力端子 8 ゼロ交叉検出回路 9 補正信号発生回路 10 掃引電圧発生器SVG 11 サンプルアンドホールド回路SAH 12 加算器ADD 13 可変周波数発振器VFO 14 スイッチ回路SW 15 キャリア検出器CD 16 フリップフロップ回路FF1 17 変換点検出器TPG 18 フリップフロップ回路FF2 19 重み回路WGHT

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 パケットの先頭に中心周波数を送出する
    区間を有する形式のパケットFSK信号用の掃引受信機
    において、入力パケットFSK信号を検波した復調ベー
    スバンド信号が入力され、上記パケットの先頭の区間で
    該復調ベースバンド信号の変換点を通過する時点を検出
    する変換点検出手段と、 上記時点において、入力パケット信号に対する掃引電圧
    をホールドするホールド手段と、 上記受信機の系の一巡遅延時間と掃引速度に対応する掃
    引の行き過ぎ量の補正信号を生成し、該補正信号により
    上記掃引電圧を補正する補正手段と、 を備えたことを特徴とする掃引FSK受信機。
  2. 【請求項2】 前記変換点検出手段は、上記復調ベース
    バンド信号と基準電圧を比較するコンパレータと、上記
    復調ベースバンド信号又はIF信号の有無を検出するキ
    ャリア検出器と、上記コンパレータの出力の前記検出時
    点での反転を検出する変換点検出器及び上記変換点検出
    器の出力でセットされ上記キャリア検出器の信号なしの
    出力でリセットされるフリップフロップと、で構成さ
    れ、前記ホールド手段は上記フリップフロップのセット
    出力で掃引電圧のサンプル値をホールドするホールド回
    路を有し、 前記補正手段は、上記コンパレータの出力又は掃引方向
    信号をパケット終了までラッチするフリップフロップ
    と、該フリップフロップの出力に重み付けをする重み付
    け回路と、該重み付け回路の出力補正電圧を上記掃引電
    圧に加算する回路と、から成ることを特徴とする請求項
    1記載の掃引FSK受信機。
  3. 【請求項3】 矩形波信号発生器と、その出力矩形波信
    号を積分して掃引電圧を発生する積分器と、を備え、上
    記矩形波信号を上記掃引方向信号とすることを特徴とす
    る請求項2記載の掃引FSK受信機。
JP10181399A 1998-06-12 1998-06-12 掃引fsk受信機 Pending JP2000004263A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10181399A JP2000004263A (ja) 1998-06-12 1998-06-12 掃引fsk受信機
US09/312,779 US6570937B1 (en) 1998-06-12 1999-05-17 Frequency scanning FSK receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10181399A JP2000004263A (ja) 1998-06-12 1998-06-12 掃引fsk受信機

Publications (1)

Publication Number Publication Date
JP2000004263A true JP2000004263A (ja) 2000-01-07

Family

ID=16100079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10181399A Pending JP2000004263A (ja) 1998-06-12 1998-06-12 掃引fsk受信機

Country Status (2)

Country Link
US (1) US6570937B1 (ja)
JP (1) JP2000004263A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229920A (ja) * 2002-02-01 2003-08-15 General Res Of Electronics Inc Fsk復調信号の中心レベル検出補正回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468161A (en) * 1987-09-09 1989-03-14 Man Design Co Fsk demodulator

Also Published As

Publication number Publication date
US6570937B1 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
US4947407A (en) Sample-and-hold digital phase-locked loop for ask signals
US5781588A (en) FSK signal receiver
CA1231388A (en) Bit error detection circuit for psk-modulated carrier wave
US4380815A (en) Simplified NRZ data phase detector with expanded measuring interval
JP2831122B2 (ja) スペクトラム拡散通信方式
US3818347A (en) Receiver for amplitude modulated quadrature carrier signals
US4371975A (en) Sampling NRZ data phase detector
JPS62222745A (ja) 復調装置
US4063183A (en) Adaptive equalizer with improved distortion analysis
US4628271A (en) Differential phase shift keying demodulator
KR100586279B1 (ko) 디지털전송신호수신기용샘플링제어루프
JPH069359B2 (ja) 位相変調データ復調装置
JP3085236B2 (ja) バースト信号復調器
US5949829A (en) Central error detecting circuit for FSK receiver
EP0259867B1 (en) Demodulator for psk-modulated signals
EP0238906B1 (en) Noise detection by sampling digital baseband signal at eye openings
US4004162A (en) Clock signal reproducing network for PCM signal reception
JP2000004263A (ja) 掃引fsk受信機
JPH04506734A (ja) 多重レベル・データをセンタリングする方法
JP3783853B2 (ja) Fsk復調信号の中心レベル検出補正回路
JPH11330916A (ja) 掃引受信機
JPH05211526A (ja) ベースバンド信号の直流中心レベル自動補正回路
EP0534180B1 (en) MSK signal demodulating circuit
JP3037186B2 (ja) 周波数変調信号復調判別装置
JP3232919B2 (ja) タイムダイバーシチ受信装置

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20040511

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040802

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20050412