JPH10144880A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPH10144880A JPH10144880A JP8300102A JP30010296A JPH10144880A JP H10144880 A JPH10144880 A JP H10144880A JP 8300102 A JP8300102 A JP 8300102A JP 30010296 A JP30010296 A JP 30010296A JP H10144880 A JPH10144880 A JP H10144880A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- oxide film
- type
- entire surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】ＨＳＧ型のスタックト・キャパシタを有するＤ
ＲＡＭの形成において、ストレージ・ノード電極の機械
的強度を保持しつつ加工性に支障を生じさせず、ホール
ド不良を低減する。 【解決手段】ＬＴＯ膜とＢＰＳＧ膜とに対して７００℃
程度での第１の熱処理による焼きしめにより酸化シリコ
ン膜１１６，ＢＰＳＧ膜１１１に変換し、これら積層膜
からなる第２の層間絶縁膜を形成し、ＢＰＳＧ膜１１１
を覆うＬＴＯ膜１２２を形成し、例えば８００℃で９０
分の炉アニールからなる第２の熱処理によりＬＴＯ膜１
２２を焼きしめて酸化シリコン膜１２３に変換する。
ＲＡＭの形成において、ストレージ・ノード電極の機械
的強度を保持しつつ加工性に支障を生じさせず、ホール
ド不良を低減する。 【解決手段】ＬＴＯ膜とＢＰＳＧ膜とに対して７００℃
程度での第１の熱処理による焼きしめにより酸化シリコ
ン膜１１６，ＢＰＳＧ膜１１１に変換し、これら積層膜
からなる第２の層間絶縁膜を形成し、ＢＰＳＧ膜１１１
を覆うＬＴＯ膜１２２を形成し、例えば８００℃で９０
分の炉アニールからなる第２の熱処理によりＬＴＯ膜１
２２を焼きしめて酸化シリコン膜１２３に変換する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体記憶装置の製
造方法に関し、特に（非晶質シリコン膜パターンに所要
の熱処理を施してこれを多結晶化するとともにこの表面
を半球形状グレイン（ＨＳＧ）に変換してストレージ・
ノード電極を形成する）ＨＳＧ型のスタックト・キャパ
シタを有するＤＲＡＭの製造方法に関する。
造方法に関し、特に（非晶質シリコン膜パターンに所要
の熱処理を施してこれを多結晶化するとともにこの表面
を半球形状グレイン（ＨＳＧ）に変換してストレージ・
ノード電極を形成する）ＨＳＧ型のスタックト・キャパ
シタを有するＤＲＡＭの製造方法に関する。
【０００２】
【従来の技術】近年、半導体記憶装置の微細化，高集積
化は邁進しており、特にＤＲＡＭにおいては６４Ｍビッ
ト，２５６Ｍビット，１Ｇビットと３年毎に４倍の集積
化が行なわれている。この集積化傾向に伴なってメモリ
・セルのセル・サイズも縮小しており、例えば６４Ｍビ
ットでは〜１．０μｍ2 程度，２５６Ｍビットでは〜
０．５５μｍ2 程度のセル・サイズになる。このような
セル・サイズの縮小によりセル容量の確保が難かしくな
ってきたことから、３次元化された形状のストレージ・
ノード電極を有するスタックト・キャパシタが主流にな
り、このストレージ・ノード電極の３次元化に伴なって
ビット線をキャパシタより下の位置に設ける（ＣＯＢ構
造）等の工夫が行なわれている。このようなＣＯＢ構造
のメモリ・セルでは、キャパシタの下地をゲッタリング
する等の目的から、ビット線とキャパシタとの間の層間
絶縁膜にはＢＰＳＧ膜が多用されている。
化は邁進しており、特にＤＲＡＭにおいては６４Ｍビッ
ト，２５６Ｍビット，１Ｇビットと３年毎に４倍の集積
化が行なわれている。この集積化傾向に伴なってメモリ
・セルのセル・サイズも縮小しており、例えば６４Ｍビ
ットでは〜１．０μｍ2 程度，２５６Ｍビットでは〜
０．５５μｍ2 程度のセル・サイズになる。このような
セル・サイズの縮小によりセル容量の確保が難かしくな
ってきたことから、３次元化された形状のストレージ・
ノード電極を有するスタックト・キャパシタが主流にな
り、このストレージ・ノード電極の３次元化に伴なって
ビット線をキャパシタより下の位置に設ける（ＣＯＢ構
造）等の工夫が行なわれている。このようなＣＯＢ構造
のメモリ・セルでは、キャパシタの下地をゲッタリング
する等の目的から、ビット線とキャパシタとの間の層間
絶縁膜にはＢＰＳＧ膜が多用されている。
【０００３】ストレージ・ノード電極の２次元的な上面
および側面の露出表面自体を微細な３次元的な表面に変
換することによりセル容量の増大を計る技術を、本出願
人は特開平３−２７２１６５号公報として先に出願し
た。上記公開公報によるスタックト・キャパシタのスト
レージ・ノード電極は、以下のとおりに形成される。非
晶質シリコンから多結晶シリコンへの相転移温度より多
少高い温度のもとで非晶質シリコン膜パターンの表面に
対する処理が行なわれ、この非晶質シリコン膜パターン
が多結晶シリコン膜パターンに変換されるとともにこの
多結晶シリコン膜パターン表面が半球形状グレイン（Ｈ
ＳＧ）により覆われて、ストレージ・ノード電極が形成
される。
および側面の露出表面自体を微細な３次元的な表面に変
換することによりセル容量の増大を計る技術を、本出願
人は特開平３−２７２１６５号公報として先に出願し
た。上記公開公報によるスタックト・キャパシタのスト
レージ・ノード電極は、以下のとおりに形成される。非
晶質シリコンから多結晶シリコンへの相転移温度より多
少高い温度のもとで非晶質シリコン膜パターンの表面に
対する処理が行なわれ、この非晶質シリコン膜パターン
が多結晶シリコン膜パターンに変換されるとともにこの
多結晶シリコン膜パターン表面が半球形状グレイン（Ｈ
ＳＧ）により覆われて、ストレージ・ノード電極が形成
される。
【０００４】
【発明が解決しようとする課題】ＨＳＧ型のスタックト
・キャパシタを有するＤＲＡＭのメモリ・セルの形成で
は、上記温度でのＨＳＧ処理に先だって非晶質シリコン
膜パターン表面の自然酸化膜を除去しておくことが必須
である。この自然酸化膜の除去は、例えば本出願人によ
る特開平５−６７７３０号公報に記載したように、希弗
酸より行なわれる。ストレージ・ノード電極がＢＰＳＧ
膜からなる層間絶縁膜上に設けられるＣＯＢ構造のメモ
リ・セルでは、以下の不具合が生じる。
・キャパシタを有するＤＲＡＭのメモリ・セルの形成で
は、上記温度でのＨＳＧ処理に先だって非晶質シリコン
膜パターン表面の自然酸化膜を除去しておくことが必須
である。この自然酸化膜の除去は、例えば本出願人によ
る特開平５−６７７３０号公報に記載したように、希弗
酸より行なわれる。ストレージ・ノード電極がＢＰＳＧ
膜からなる層間絶縁膜上に設けられるＣＯＢ構造のメモ
リ・セルでは、以下の不具合が生じる。
【０００５】ストレージ・ノード電極となる非晶質シリ
コン膜パターンがＢＰＳＧ膜の表面上に直接に形成され
た場合、非晶質シリコン膜パターン表面の上記自然酸化
膜を除去する希弗酸処理の際に、非晶質シリコン膜パタ
ーンに覆われていない部分のＢＰＳＧ膜のエッチングも
進行し、非晶質シリコン膜パターン底部にＢＰＳＧ膜の
アンダー・カットが生じ、非晶質シリコン膜パターンも
しくはＨＳＧ化された多結晶シリコン膜パターン（すな
わちストレージ・ノード電極）の機械的な強度が劣化し
てこれらが欠けやすくなり、以降の製造工程での加工性
に支障を生じることになる。ＢＰＳＧ膜の表面をＡＰＣ
ＶＤ法等の低温化学気相成長法による酸化シリコン膜
（ＬＴＯ膜）で覆った場合にも、（アンダー・カットの
度合等は多少緩和されるものの）このような機械的な強
度の劣化を抑制することは困難である。
コン膜パターンがＢＰＳＧ膜の表面上に直接に形成され
た場合、非晶質シリコン膜パターン表面の上記自然酸化
膜を除去する希弗酸処理の際に、非晶質シリコン膜パタ
ーンに覆われていない部分のＢＰＳＧ膜のエッチングも
進行し、非晶質シリコン膜パターン底部にＢＰＳＧ膜の
アンダー・カットが生じ、非晶質シリコン膜パターンも
しくはＨＳＧ化された多結晶シリコン膜パターン（すな
わちストレージ・ノード電極）の機械的な強度が劣化し
てこれらが欠けやすくなり、以降の製造工程での加工性
に支障を生じることになる。ＢＰＳＧ膜の表面をＡＰＣ
ＶＤ法等の低温化学気相成長法による酸化シリコン膜
（ＬＴＯ膜）で覆った場合にも、（アンダー・カットの
度合等は多少緩和されるものの）このような機械的な強
度の劣化を抑制することは困難である。
【０００６】ＢＰＳＧ膜の表面を（容量絶縁膜よりも充
分に厚い膜厚を有した）窒化シリコン膜もしくは高温化
学気相成長法による酸化シリコン膜（ＨＴＯ膜）により
覆っておくならば、このような機械的強度の劣化の抑制
は容易になる。しかしながらこれらの場合には、メモリ
・セルを構成するＮチャネルＭＯＳトランジスタ（トラ
ンスファー・トランジスタ）のしきい値（ＶTH）が低い
値にばらつくことになり、ホールド不良が生じやすくな
る。ＢＰＳＧ膜の表面を窒化シリコン膜により覆う場合
に上記現象が起るのは、後工程でおこなわれる水素アロ
イの際に、充分に膜厚の厚い窒化シリコン膜の存在のた
め、水素がＮチャネルＭＯＳトランジスタのゲート酸化
膜とＰ型シリコン基板との界面に到達しにくくなり、こ
れら界面での界面準位に捕獲された界面電荷を減少させ
ることが困難になる等の結果である。ＨＴＯ膜によりＢ
ＰＳＧ膜の表面を覆う場合には、このＨＴＯ膜の形成に
８００℃程度の温度にＮチャネルＭＯＳトランジスタが
長時間保持される結果、Ｎ型ソース・ドレイン領域の不
純物の再分布によるショート・チャネル効果の顕在化に
よりＶTHが設計目標値より低下することになる。ＨＴＯ
膜の形成は、モノ・シラン（ＳｉＨ4 ）と亜酸化窒素
（Ｎ2 Ｏ）とによる減圧化学気相成長（ＬＰＣＶＤ）法
でもある８００℃程度の高温化学気相成長法により行な
われる。このとき、ＨＴＯ膜の実質的な成膜時間自体は
比較的に短かいが、成膜装置への出し入れの時間を含め
ると３時間程度の時間が必要になる。
分に厚い膜厚を有した）窒化シリコン膜もしくは高温化
学気相成長法による酸化シリコン膜（ＨＴＯ膜）により
覆っておくならば、このような機械的強度の劣化の抑制
は容易になる。しかしながらこれらの場合には、メモリ
・セルを構成するＮチャネルＭＯＳトランジスタ（トラ
ンスファー・トランジスタ）のしきい値（ＶTH）が低い
値にばらつくことになり、ホールド不良が生じやすくな
る。ＢＰＳＧ膜の表面を窒化シリコン膜により覆う場合
に上記現象が起るのは、後工程でおこなわれる水素アロ
イの際に、充分に膜厚の厚い窒化シリコン膜の存在のた
め、水素がＮチャネルＭＯＳトランジスタのゲート酸化
膜とＰ型シリコン基板との界面に到達しにくくなり、こ
れら界面での界面準位に捕獲された界面電荷を減少させ
ることが困難になる等の結果である。ＨＴＯ膜によりＢ
ＰＳＧ膜の表面を覆う場合には、このＨＴＯ膜の形成に
８００℃程度の温度にＮチャネルＭＯＳトランジスタが
長時間保持される結果、Ｎ型ソース・ドレイン領域の不
純物の再分布によるショート・チャネル効果の顕在化に
よりＶTHが設計目標値より低下することになる。ＨＴＯ
膜の形成は、モノ・シラン（ＳｉＨ4 ）と亜酸化窒素
（Ｎ2 Ｏ）とによる減圧化学気相成長（ＬＰＣＶＤ）法
でもある８００℃程度の高温化学気相成長法により行な
われる。このとき、ＨＴＯ膜の実質的な成膜時間自体は
比較的に短かいが、成膜装置への出し入れの時間を含め
ると３時間程度の時間が必要になる。
【０００７】したがって本発明の半導体記憶装置の製造
方法の目的は、ＣＯＢ構造でＨＳＧ型のスタックト・キ
ャパシタを有するＤＲＡＭの形成において、ストレージ
・ノード電極の機械的強度を保持しつつ加工性に支障を
生じさせず、（トランスファー・トランジスタのＶTHが
低い値にばらつくのを抑制して）ホールド不良を低減す
る製造方法を提供することにある。
方法の目的は、ＣＯＢ構造でＨＳＧ型のスタックト・キ
ャパシタを有するＤＲＡＭの形成において、ストレージ
・ノード電極の機械的強度を保持しつつ加工性に支障を
生じさせず、（トランスファー・トランジスタのＶTHが
低い値にばらつくのを抑制して）ホールド不良を低減す
る製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体記憶装置
の製造方法の第１の態様は、Ｐ型シリコン基板の表面上
にゲート酸化膜を介してワード線を兼たゲート電極を形
成し、これらのゲート電極の側面を覆う絶縁膜スペーサ
を形成し、高温化学気相成長法による第１の酸化シリコ
ン膜を全面に形成し、このＰ型シリコン基板の表面にＮ
型不純物のイオン注入等によりＮ型ソース・ドレイン領
域を形成し、第１の層間絶縁膜を全面に形成し、この第
１の層間絶縁膜およびこの第１の酸化シリコン膜を貫通
してこれらのＮ型ソース・ドレイン領域の一方に達する
ビット・コンタクト孔を形成し、ビット線を形成する工
程と、低温化学気相成長法による第２の酸化シリコン膜
を全面に形成し、ＢＰＳＧ膜を全面に形成し、第１の熱
処理によりこの第２の酸化シリコン膜およびＢＰＳＧ膜
を焼きしめてこれらの積層膜からなる第２の層間絶縁膜
を形成する工程と、低温化学気相成長法による第３の酸
化シリコン膜を全面に形成し、第２の熱処理によりこの
第３の酸化シリコン膜を焼きしめる工程と、焼きしめら
れた第３の酸化シリコン膜，第２の層間絶縁膜，第１の
層間絶縁膜および第１の酸化シリコン膜を貫通して上記
Ｎ型ソース・ドレイン領域の他方に達するノード・コン
タクト孔を形成する工程と、成膜段階でＮ型にドープさ
れた非晶質シリコン膜を全面に形成し、これらの非晶質
シリコン膜をパターニングして非晶質シリコン膜パター
ンを形成し、希弗酸によりこれらの非晶質シリコン膜パ
ターンの表面の自然酸化膜を除去する工程と、第３の熱
処理により上記非晶質シリコン膜パターンを表面が半球
形状グレイン（ＨＳＧ）からなるＮ型多結晶シリコン膜
パターンに変換してストレージ・ノード電極を形成し、
容量絶縁膜を形成し、セル・プレート電極を形成する工
程とを有することを特徴とする。好ましくは、上記低温
化学気相成長法がＡＰＣＶＤ法もしくはＰＥＣＶＤ法で
あり、上記第２の熱処理が７５０℃〜９５０℃のＲＴＡ
法もしくは７５０℃〜８００℃の炉アニール法であり、
上記ノード・コンタクト孔を形成した後にこれらのノー
ド・コンタクト孔を充填するコンタクト・プラグを形成
する工程を有する。さらに好ましくは、上記ノード・コ
ンタクト孔を形成した後にこれらのノード・コンタクト
孔の口径の１／２より薄い膜厚のノン・ドープの多結晶
シリコン膜を全面に形成し、Ｎ型不純物のイオン注入等
によりこの多結晶シリコン膜を第１のＮ型多結晶シリコ
ン膜に変換し、第２のＮ型多結晶シリコン膜を全面に形
成し、この第２および第１のＮ型多結晶シリコン膜をエ
ッチバックする工程を有する。
の製造方法の第１の態様は、Ｐ型シリコン基板の表面上
にゲート酸化膜を介してワード線を兼たゲート電極を形
成し、これらのゲート電極の側面を覆う絶縁膜スペーサ
を形成し、高温化学気相成長法による第１の酸化シリコ
ン膜を全面に形成し、このＰ型シリコン基板の表面にＮ
型不純物のイオン注入等によりＮ型ソース・ドレイン領
域を形成し、第１の層間絶縁膜を全面に形成し、この第
１の層間絶縁膜およびこの第１の酸化シリコン膜を貫通
してこれらのＮ型ソース・ドレイン領域の一方に達する
ビット・コンタクト孔を形成し、ビット線を形成する工
程と、低温化学気相成長法による第２の酸化シリコン膜
を全面に形成し、ＢＰＳＧ膜を全面に形成し、第１の熱
処理によりこの第２の酸化シリコン膜およびＢＰＳＧ膜
を焼きしめてこれらの積層膜からなる第２の層間絶縁膜
を形成する工程と、低温化学気相成長法による第３の酸
化シリコン膜を全面に形成し、第２の熱処理によりこの
第３の酸化シリコン膜を焼きしめる工程と、焼きしめら
れた第３の酸化シリコン膜，第２の層間絶縁膜，第１の
層間絶縁膜および第１の酸化シリコン膜を貫通して上記
Ｎ型ソース・ドレイン領域の他方に達するノード・コン
タクト孔を形成する工程と、成膜段階でＮ型にドープさ
れた非晶質シリコン膜を全面に形成し、これらの非晶質
シリコン膜をパターニングして非晶質シリコン膜パター
ンを形成し、希弗酸によりこれらの非晶質シリコン膜パ
ターンの表面の自然酸化膜を除去する工程と、第３の熱
処理により上記非晶質シリコン膜パターンを表面が半球
形状グレイン（ＨＳＧ）からなるＮ型多結晶シリコン膜
パターンに変換してストレージ・ノード電極を形成し、
容量絶縁膜を形成し、セル・プレート電極を形成する工
程とを有することを特徴とする。好ましくは、上記低温
化学気相成長法がＡＰＣＶＤ法もしくはＰＥＣＶＤ法で
あり、上記第２の熱処理が７５０℃〜９５０℃のＲＴＡ
法もしくは７５０℃〜８００℃の炉アニール法であり、
上記ノード・コンタクト孔を形成した後にこれらのノー
ド・コンタクト孔を充填するコンタクト・プラグを形成
する工程を有する。さらに好ましくは、上記ノード・コ
ンタクト孔を形成した後にこれらのノード・コンタクト
孔の口径の１／２より薄い膜厚のノン・ドープの多結晶
シリコン膜を全面に形成し、Ｎ型不純物のイオン注入等
によりこの多結晶シリコン膜を第１のＮ型多結晶シリコ
ン膜に変換し、第２のＮ型多結晶シリコン膜を全面に形
成し、この第２および第１のＮ型多結晶シリコン膜をエ
ッチバックする工程を有する。
【０００９】本発明の半導体記憶装置の製造方法の第２
の態様は、Ｐ型シリコン基板の表面上にゲート酸化膜を
介してワード線を兼たゲート電極を形成し、これらのゲ
ート電極の側面を覆う絶縁膜スペーサを形成し、高温化
学気相成長法による第１の酸化シリコン膜を全面に形成
し、このＰ型シリコン基板の表面にＮ型不純物のイオン
注入等によりＮ型ソース・ドレイン領域を形成し、全面
に第１の層間絶縁膜を形成し、この第１の層間絶縁膜お
よびこの第１の酸化シリコン膜を貫通してこれらのＮ型
ソース・ドレイン領域の一方に達するビット・コンタク
ト孔を形成し、ビット線を形成する工程と、低温化学気
相成長法による第２の酸化シリコン膜を全面に形成し、
ＢＰＳＧ膜を全面に形成し、第１の熱処理によりこの第
２の酸化シリコン膜およびＢＰＳＧ膜を焼きしめてこれ
らの積層膜からなる第２の層間絶縁膜を形成する工程
と、低温化学気相成長法による第３の酸化シリコン膜を
全面に形成し、第２の熱処理によりこの第３の酸化シリ
コン膜を焼きしめる工程と、焼きしめられた第３の酸化
シリコン膜，第２の層間絶縁膜，焼きしめられた第２の
酸化シリコン膜，第１の層間絶縁膜および第１の酸化シ
リコン膜を貫通して上記Ｎ型ソース・ドレイン領域の他
方に達するノード・コンタクト孔を形成する工程と、上
記ノード・コンタクト孔の口径の１／２より薄い膜厚の
ノン・ドープの多結晶シリコン膜を全面に形成し、Ｎ型
不純物のイオン注入等によりこの多結晶シリコン膜を第
１のＮ型多結晶シリコン膜に変換し、第２のＮ型多結晶
シリコン膜を全面に形成し、成膜段階でＮ型にドープさ
れた非晶質シリコン膜を全面に形成し、この非晶質シリ
コン膜，第２および第１のＮ型多結晶シリコン膜をパタ
ーニングして非晶質シリコン膜パターン，第２および第
１のＮ型多結晶シリコン膜パターンを形成し、希弗酸に
より第２並びに第１のＮ型多結晶シリコン膜パターンの
表面およびこれらの非晶質シリコン膜パターンの表面の
自然酸化膜を除去する工程と、第３の熱処理により上記
非晶質シリコン膜パターンを表面がＨＳＧからなる第３
のＮ型多結晶シリコン膜パターンに変換して上記第１，
上記第２およびこれらの第３のＮ型多結晶シリコン膜パ
ターンからなるストレージ・ノード電極を形成し、容量
絶縁膜を形成し、セル・プレート電極を形成する工程と
を有することを特徴とする。好ましくは、上記低温化学
気相成長法がＡＰＣＶＤ法もしくはＰＥＣＶＤ法であ
り、上記第２の熱処理が７５０℃〜９５０℃のＲＴＡ法
もしくは７５０℃〜８００℃の炉アニール法である。
の態様は、Ｐ型シリコン基板の表面上にゲート酸化膜を
介してワード線を兼たゲート電極を形成し、これらのゲ
ート電極の側面を覆う絶縁膜スペーサを形成し、高温化
学気相成長法による第１の酸化シリコン膜を全面に形成
し、このＰ型シリコン基板の表面にＮ型不純物のイオン
注入等によりＮ型ソース・ドレイン領域を形成し、全面
に第１の層間絶縁膜を形成し、この第１の層間絶縁膜お
よびこの第１の酸化シリコン膜を貫通してこれらのＮ型
ソース・ドレイン領域の一方に達するビット・コンタク
ト孔を形成し、ビット線を形成する工程と、低温化学気
相成長法による第２の酸化シリコン膜を全面に形成し、
ＢＰＳＧ膜を全面に形成し、第１の熱処理によりこの第
２の酸化シリコン膜およびＢＰＳＧ膜を焼きしめてこれ
らの積層膜からなる第２の層間絶縁膜を形成する工程
と、低温化学気相成長法による第３の酸化シリコン膜を
全面に形成し、第２の熱処理によりこの第３の酸化シリ
コン膜を焼きしめる工程と、焼きしめられた第３の酸化
シリコン膜，第２の層間絶縁膜，焼きしめられた第２の
酸化シリコン膜，第１の層間絶縁膜および第１の酸化シ
リコン膜を貫通して上記Ｎ型ソース・ドレイン領域の他
方に達するノード・コンタクト孔を形成する工程と、上
記ノード・コンタクト孔の口径の１／２より薄い膜厚の
ノン・ドープの多結晶シリコン膜を全面に形成し、Ｎ型
不純物のイオン注入等によりこの多結晶シリコン膜を第
１のＮ型多結晶シリコン膜に変換し、第２のＮ型多結晶
シリコン膜を全面に形成し、成膜段階でＮ型にドープさ
れた非晶質シリコン膜を全面に形成し、この非晶質シリ
コン膜，第２および第１のＮ型多結晶シリコン膜をパタ
ーニングして非晶質シリコン膜パターン，第２および第
１のＮ型多結晶シリコン膜パターンを形成し、希弗酸に
より第２並びに第１のＮ型多結晶シリコン膜パターンの
表面およびこれらの非晶質シリコン膜パターンの表面の
自然酸化膜を除去する工程と、第３の熱処理により上記
非晶質シリコン膜パターンを表面がＨＳＧからなる第３
のＮ型多結晶シリコン膜パターンに変換して上記第１，
上記第２およびこれらの第３のＮ型多結晶シリコン膜パ
ターンからなるストレージ・ノード電極を形成し、容量
絶縁膜を形成し、セル・プレート電極を形成する工程と
を有することを特徴とする。好ましくは、上記低温化学
気相成長法がＡＰＣＶＤ法もしくはＰＥＣＶＤ法であ
り、上記第２の熱処理が７５０℃〜９５０℃のＲＴＡ法
もしくは７５０℃〜８００℃の炉アニール法である。
【００１０】本発明の半導体記憶装置の製造方法の第３
の態様は、Ｐ型シリコン基板の表面上にゲート酸化膜を
介してワード線を兼たゲート電極を形成し、これらのゲ
ート電極の側面を覆う絶縁膜スペーサを形成し、高温化
学気相成長法による第１の酸化シリコン膜を全面に形成
し、このＰ型シリコン基板の表面にＮ型不純物のイオン
注入等によりＮ型ソース・ドレイン領域を形成し、第１
の層間絶縁膜を全面に形成し、この第１の層間絶縁膜お
よびこの第１の酸化シリコン膜を貫通してこれらのＮ型
ソース・ドレイン領域の一方に達するビット・コンタク
ト孔を形成し、ビット線を形成する工程と、低温化学気
相成長法による第２の酸化シリコン膜を全面に形成し、
ＢＰＳＧ膜を全面に形成し、第１の熱処理によりこの第
１の酸化シリコン膜およびＢＰＳＧ膜を焼きしめてこれ
らの積層膜からなる第２の層間絶縁膜を形成する工程
と、低温化学気相成長法による第３の酸化シリコン膜を
全面に形成し、第２の熱処理によりこの第３の酸化シリ
コン膜を焼きしめる工程と、焼きしめられた第３の酸化
シリコン膜，第２の層間絶縁膜，焼きしめられた第２の
酸化シリコン膜，第１の層間絶縁膜および第１の酸化シ
リコン膜を貫通して上記Ｎ型ソース・ドレイン領域の他
方に達するノード・コンタクト孔を形成する工程と、成
膜段階でＮ型にドープされた第１の非晶質シリコン膜と
ＰＳＧ膜とを順次全面に形成し、このＰＳＧ膜および第
１の非晶質シリコン膜を順次パターニングしてＰＳＧ膜
パターンおよび第１の非晶質シリコン膜パターンを形成
し、成膜段階でＮ型にドープされた第２の非晶質シリコ
ン膜を全面に形成し、この第２の非晶質シリコン膜をエ
ッチバックしてこのＰＳＧ膜パターン並びに第１の非晶
質シリコン膜パターンの側面を覆う第２の非晶質シリコ
ン膜パターンを形成する工程と、希弗酸により上記ＰＳ
Ｇ膜パターンを除去するとともに上記第１並びに第２の
非晶質シリコン膜パターンの表面の自然酸化膜を除去す
る工程と、第３の熱処理により上記第１および第２の非
晶質シリコン膜パターンをそれぞれ表面がＨＳＧからな
る第１および第２のＮ型多結晶シリコン膜パターンに変
換してストレージ・ノード電極を形成し、容量絶縁膜を
形成し、セル・プレート電極を形成する工程とを有する
ことを特徴とする。好ましくは、上記低温化学気相成長
法がＡＰＣＶＤ法もしくはＰＥＣＶＤ法であり、上記第
２の熱処理が７５０℃〜９５０℃のＲＴＡ法もしくは７
５０℃〜８００℃の炉アニール法であり、上記ノード・
コンタクト孔を形成した後にこれらのノード・コンタク
ト孔を充填するコンタクト・プラグを形成する工程を有
する。
の態様は、Ｐ型シリコン基板の表面上にゲート酸化膜を
介してワード線を兼たゲート電極を形成し、これらのゲ
ート電極の側面を覆う絶縁膜スペーサを形成し、高温化
学気相成長法による第１の酸化シリコン膜を全面に形成
し、このＰ型シリコン基板の表面にＮ型不純物のイオン
注入等によりＮ型ソース・ドレイン領域を形成し、第１
の層間絶縁膜を全面に形成し、この第１の層間絶縁膜お
よびこの第１の酸化シリコン膜を貫通してこれらのＮ型
ソース・ドレイン領域の一方に達するビット・コンタク
ト孔を形成し、ビット線を形成する工程と、低温化学気
相成長法による第２の酸化シリコン膜を全面に形成し、
ＢＰＳＧ膜を全面に形成し、第１の熱処理によりこの第
１の酸化シリコン膜およびＢＰＳＧ膜を焼きしめてこれ
らの積層膜からなる第２の層間絶縁膜を形成する工程
と、低温化学気相成長法による第３の酸化シリコン膜を
全面に形成し、第２の熱処理によりこの第３の酸化シリ
コン膜を焼きしめる工程と、焼きしめられた第３の酸化
シリコン膜，第２の層間絶縁膜，焼きしめられた第２の
酸化シリコン膜，第１の層間絶縁膜および第１の酸化シ
リコン膜を貫通して上記Ｎ型ソース・ドレイン領域の他
方に達するノード・コンタクト孔を形成する工程と、成
膜段階でＮ型にドープされた第１の非晶質シリコン膜と
ＰＳＧ膜とを順次全面に形成し、このＰＳＧ膜および第
１の非晶質シリコン膜を順次パターニングしてＰＳＧ膜
パターンおよび第１の非晶質シリコン膜パターンを形成
し、成膜段階でＮ型にドープされた第２の非晶質シリコ
ン膜を全面に形成し、この第２の非晶質シリコン膜をエ
ッチバックしてこのＰＳＧ膜パターン並びに第１の非晶
質シリコン膜パターンの側面を覆う第２の非晶質シリコ
ン膜パターンを形成する工程と、希弗酸により上記ＰＳ
Ｇ膜パターンを除去するとともに上記第１並びに第２の
非晶質シリコン膜パターンの表面の自然酸化膜を除去す
る工程と、第３の熱処理により上記第１および第２の非
晶質シリコン膜パターンをそれぞれ表面がＨＳＧからな
る第１および第２のＮ型多結晶シリコン膜パターンに変
換してストレージ・ノード電極を形成し、容量絶縁膜を
形成し、セル・プレート電極を形成する工程とを有する
ことを特徴とする。好ましくは、上記低温化学気相成長
法がＡＰＣＶＤ法もしくはＰＥＣＶＤ法であり、上記第
２の熱処理が７５０℃〜９５０℃のＲＴＡ法もしくは７
５０℃〜８００℃の炉アニール法であり、上記ノード・
コンタクト孔を形成した後にこれらのノード・コンタク
ト孔を充填するコンタクト・プラグを形成する工程を有
する。
【００１１】
【発明の実施の形態】まず、本発明の実施の形態の説明
に先だって、本発明に到った技術検討の経緯と本発明の
構成とについて説明する。具体的には種々の実験測定に
より、まず、希弗酸による非晶質シリコン膜パターンの
表面の自然酸化膜の除去に関連して、加工性の観点から
非晶質シリコン膜パターンが直接に接する層間絶縁膜の
上面に対する好ましい条件（および制約条件）の選別を
行ない、続いて、これらの条件のうち、ＤＲＡＭのメモ
リ・セルのホールド特性を劣化させない条件の明確化を
行なった。
に先だって、本発明に到った技術検討の経緯と本発明の
構成とについて説明する。具体的には種々の実験測定に
より、まず、希弗酸による非晶質シリコン膜パターンの
表面の自然酸化膜の除去に関連して、加工性の観点から
非晶質シリコン膜パターンが直接に接する層間絶縁膜の
上面に対する好ましい条件（および制約条件）の選別を
行ない、続いて、これらの条件のうち、ＤＲＡＭのメモ
リ・セルのホールド特性を劣化させない条件の明確化を
行なった。
【００１２】ＨＳＧ型のスタックト・キャパシタのスト
レージ・ノード電極の形成は、層間絶縁膜の表面上に形
成された成膜段階で（ｉｎ−ｓｉｔｕ）高濃度のＮ型の
非晶質シリコン膜をパターニングし、これらの非晶質シ
リコン膜パターンの表面の自然酸化膜を除去してから所
要の熱処理によりこれらを多結晶化するとともにこれら
の表面を半球形状グレイン（ＨＳＧ）に変換して行なわ
れる。この熱処理は例えば５９０℃程度のように非晶質
シリコンから多結晶シリコンへの相転移温度より多少高
い温度で行なわれ、この温度で１３３Ｐａのもとに２分
間程度ジ・シラン（Ｓｉ2 Ｈ6 ）にさらされて表面がＨ
ＳＧ化される。５９０℃，２分間では多結晶化が不十分
なので、さらに例えば引き続き５９０℃のもとに１０分
間程度非酸化雰囲気に保持されて多結晶化の進行が計ら
れる。
レージ・ノード電極の形成は、層間絶縁膜の表面上に形
成された成膜段階で（ｉｎ−ｓｉｔｕ）高濃度のＮ型の
非晶質シリコン膜をパターニングし、これらの非晶質シ
リコン膜パターンの表面の自然酸化膜を除去してから所
要の熱処理によりこれらを多結晶化するとともにこれら
の表面を半球形状グレイン（ＨＳＧ）に変換して行なわ
れる。この熱処理は例えば５９０℃程度のように非晶質
シリコンから多結晶シリコンへの相転移温度より多少高
い温度で行なわれ、この温度で１３３Ｐａのもとに２分
間程度ジ・シラン（Ｓｉ2 Ｈ6 ）にさらされて表面がＨ
ＳＧ化される。５９０℃，２分間では多結晶化が不十分
なので、さらに例えば引き続き５９０℃のもとに１０分
間程度非酸化雰囲気に保持されて多結晶化の進行が計ら
れる。
【００１３】例えばストレージ・ノード電極の露出面の
面積が２．４６μｍ2 ，容量絶縁膜の膜厚が酸化シリコ
ン膜厚換算で５ｎｍの場合、ＨＳＧ化処理がなされない
ときのセル容量は〜２０ｆＦ／ｃｅｌｌである。上記非
晶質シリコン膜パターンに対して充分なＨＳＧ化処理が
行なわれるとストレージ・ノード電極の露出面積が実効
的に２倍程度になり、セル容量が〜４０ｆＦ／ｃｅｌｌ
となる。ＨＳＧ化処理が充分か否かは自然酸化膜の除去
に関連する。非晶質シリコン膜パターン表面の自然酸化
膜の除去をＨＦ：Ｈ2 Ｏ＝１：１００の希弗酸により行
なう場合について図１を参照して説明する。図１に示す
ように、ＵＶ光を垂直に入射したときの非晶質シリコン
膜パターン上面での反射率は希弗酸処理時間とともに減
少し，３分〜４分を経過すると０．１程度の値に収束す
る。このようにＵＶ光の反射率が収束する段階で非晶質
シリコン膜パターンの（露出）表面の自然酸化膜が概ね
除去されたことになる。これは、図１に示したように、
希弗酸処理時間に伴なってセル容量の値が増加して収束
することに対応している。これらの結果から、１：１０
０の組成の希弗酸による希弗酸処理時間は少なくとも４
分間程度であることが好ましい。
面積が２．４６μｍ2 ，容量絶縁膜の膜厚が酸化シリコ
ン膜厚換算で５ｎｍの場合、ＨＳＧ化処理がなされない
ときのセル容量は〜２０ｆＦ／ｃｅｌｌである。上記非
晶質シリコン膜パターンに対して充分なＨＳＧ化処理が
行なわれるとストレージ・ノード電極の露出面積が実効
的に２倍程度になり、セル容量が〜４０ｆＦ／ｃｅｌｌ
となる。ＨＳＧ化処理が充分か否かは自然酸化膜の除去
に関連する。非晶質シリコン膜パターン表面の自然酸化
膜の除去をＨＦ：Ｈ2 Ｏ＝１：１００の希弗酸により行
なう場合について図１を参照して説明する。図１に示す
ように、ＵＶ光を垂直に入射したときの非晶質シリコン
膜パターン上面での反射率は希弗酸処理時間とともに減
少し，３分〜４分を経過すると０．１程度の値に収束す
る。このようにＵＶ光の反射率が収束する段階で非晶質
シリコン膜パターンの（露出）表面の自然酸化膜が概ね
除去されたことになる。これは、図１に示したように、
希弗酸処理時間に伴なってセル容量の値が増加して収束
することに対応している。これらの結果から、１：１０
０の組成の希弗酸による希弗酸処理時間は少なくとも４
分間程度であることが好ましい。
【００１４】焼きしめられたＢＰＳＧ膜に対する上記組
成での希弗酸によるエッチング速度は３５ｎｍ／ｍｉｎ
〜４０ｎｍ／ｍｉｎである。このため、上記非晶質シリ
コン膜パターンが直接にＢＰＳＧ膜の表面上に設けられ
ている場合、上記４分間程度の希弗酸処理により、隣接
した２つの非晶質シリコン膜パターンの間のＢＰＳＧ膜
の表面には深さが０．１５μｍ前後の窪みが形成され，
これら非晶質シリコン膜パターンの底面に接触したＢＰ
ＳＧ膜のアンダー・カットも生じる。０．２５μｍデザ
イン・ルールを想定した場合、非晶質シリコン膜パター
ン（ストレージ・ノード電極）の上面の短辺は０．３μ
ｍ〜０．３５μｍ程度であるから、（本発明の解決すべ
き課題の欄にも記載したように）この希弗酸処理による
ＢＰＳＧ膜のアンダー・カットにより非晶質シリコン膜
パターン（ストレージ・ノード電極）の底面の大部分が
露出することになり、加工性の観点からは好ましくな
い。０．２５μｍデザイン・ルールを想定した場合、こ
の加工性の観点からは、このような希弗酸処理により生
じる窪みの深さは高々６０ｎｍ程度であることが好まし
い。したがって、上記組成での希弗酸によるエッチング
速度は、高々１５ｎｍ／ｍｉｎであることが好ましい。
成での希弗酸によるエッチング速度は３５ｎｍ／ｍｉｎ
〜４０ｎｍ／ｍｉｎである。このため、上記非晶質シリ
コン膜パターンが直接にＢＰＳＧ膜の表面上に設けられ
ている場合、上記４分間程度の希弗酸処理により、隣接
した２つの非晶質シリコン膜パターンの間のＢＰＳＧ膜
の表面には深さが０．１５μｍ前後の窪みが形成され，
これら非晶質シリコン膜パターンの底面に接触したＢＰ
ＳＧ膜のアンダー・カットも生じる。０．２５μｍデザ
イン・ルールを想定した場合、非晶質シリコン膜パター
ン（ストレージ・ノード電極）の上面の短辺は０．３μ
ｍ〜０．３５μｍ程度であるから、（本発明の解決すべ
き課題の欄にも記載したように）この希弗酸処理による
ＢＰＳＧ膜のアンダー・カットにより非晶質シリコン膜
パターン（ストレージ・ノード電極）の底面の大部分が
露出することになり、加工性の観点からは好ましくな
い。０．２５μｍデザイン・ルールを想定した場合、こ
の加工性の観点からは、このような希弗酸処理により生
じる窪みの深さは高々６０ｎｍ程度であることが好まし
い。したがって、上記組成での希弗酸によるエッチング
速度は、高々１５ｎｍ／ｍｉｎであることが好ましい。
【００１５】モノ・シランと亜酸化窒素とを原料ガスと
した８００℃での（ＬＰＣＶＤ法でもある）高温化学気
相成長法によるＨＴＯ膜に対しては、上記組成の希弗酸
によるエッチング速度は〜１０ｎｍ／ｍｉｎである。こ
のため、ＢＰＳＧ膜からなる層間絶縁膜の表面をＨＴＯ
膜で覆っておくならば、加工性の観点からは問題を生じ
ない。モノ・シランと酸素（Ｏ2 ）とを原料ガスとした
３５０℃〜４００℃でのＡＰＣＶＤ法による（成膜時点
の）ＬＴＯ膜，あるいはＴＥＯＳ（テトラ・エトキシ・
シラン；Ｓｉ（ＯＣ2 Ｈ5 ）4 ）とオゾン（Ｏ3 ）とを
原料とした３５０℃〜４００℃でのＡＰＣＶＤ法による
（成膜時点の）ＬＴＯ膜に対しては、上記組成の希弗酸
によるエッチング速度は〜３０ｎｍ／ｍｉｎである。こ
のため、ＢＰＳＧ膜からなる層間絶縁膜の表面を単に成
膜段階のままのＬＴＯ膜で覆うのであれば、希弗酸処理
に対するエッチングのストッパ機能は期待できないこと
になる。
した８００℃での（ＬＰＣＶＤ法でもある）高温化学気
相成長法によるＨＴＯ膜に対しては、上記組成の希弗酸
によるエッチング速度は〜１０ｎｍ／ｍｉｎである。こ
のため、ＢＰＳＧ膜からなる層間絶縁膜の表面をＨＴＯ
膜で覆っておくならば、加工性の観点からは問題を生じ
ない。モノ・シランと酸素（Ｏ2 ）とを原料ガスとした
３５０℃〜４００℃でのＡＰＣＶＤ法による（成膜時点
の）ＬＴＯ膜，あるいはＴＥＯＳ（テトラ・エトキシ・
シラン；Ｓｉ（ＯＣ2 Ｈ5 ）4 ）とオゾン（Ｏ3 ）とを
原料とした３５０℃〜４００℃でのＡＰＣＶＤ法による
（成膜時点の）ＬＴＯ膜に対しては、上記組成の希弗酸
によるエッチング速度は〜３０ｎｍ／ｍｉｎである。こ
のため、ＢＰＳＧ膜からなる層間絶縁膜の表面を単に成
膜段階のままのＬＴＯ膜で覆うのであれば、希弗酸処理
に対するエッチングのストッパ機能は期待できないこと
になる。
【００１６】本発明者等は、このようなＢＰＳＧ膜から
なる層間絶縁膜の表面にＡＰＣＶＤ法によるＬＴＯ膜を
設けた構造に対して熱処理を加えることによりエッチン
グ・ストッパ機能を向上させることを試みた。図２に検
討結果の一部を示す。７００℃，８００℃，８５０℃お
よび９００℃の熱処理温度をパラメータとしたとき、
（ＲＴＡ法による）熱処理時間に対して上記組成の希弗
酸によるエッチング速度は、図２に示すように、１分間
程度の熱処理の間にエッチング速度は急激に減少し、そ
の後は処理時間の増加に伴なって緩やかに減少する。図
２に示した結果等から、本発明者等はこの熱処理が７５
０℃以上であることが好ましいという結果を得た。ま
た、ＰＥＣＶＤ法によるＬＴＯ膜に対しても同様の結果
が得られている。なお、ＡＰＣＶＤ法もしくはＰＥＣＶ
Ｄ法によるＬＴＯ膜の代りにＴＥＯＳのみもしくはＴＥ
ＯＳに微量の酸素を添加したＬＰＣＶＤ法による酸化シ
リコン膜を採用することは好ましくない。このような酸
化シリコン膜の場合、上記のような熱処理を行なった場
合、熱処理時間に対するエッチング速度の減少の度合は
上記ＬＴＯ膜に比べて極めて緩慢である。
なる層間絶縁膜の表面にＡＰＣＶＤ法によるＬＴＯ膜を
設けた構造に対して熱処理を加えることによりエッチン
グ・ストッパ機能を向上させることを試みた。図２に検
討結果の一部を示す。７００℃，８００℃，８５０℃お
よび９００℃の熱処理温度をパラメータとしたとき、
（ＲＴＡ法による）熱処理時間に対して上記組成の希弗
酸によるエッチング速度は、図２に示すように、１分間
程度の熱処理の間にエッチング速度は急激に減少し、そ
の後は処理時間の増加に伴なって緩やかに減少する。図
２に示した結果等から、本発明者等はこの熱処理が７５
０℃以上であることが好ましいという結果を得た。ま
た、ＰＥＣＶＤ法によるＬＴＯ膜に対しても同様の結果
が得られている。なお、ＡＰＣＶＤ法もしくはＰＥＣＶ
Ｄ法によるＬＴＯ膜の代りにＴＥＯＳのみもしくはＴＥ
ＯＳに微量の酸素を添加したＬＰＣＶＤ法による酸化シ
リコン膜を採用することは好ましくない。このような酸
化シリコン膜の場合、上記のような熱処理を行なった場
合、熱処理時間に対するエッチング速度の減少の度合は
上記ＬＴＯ膜に比べて極めて緩慢である。
【００１７】続いて、ＬＴＯ膜を上記条件で熱処理した
とき、メモリ・セルを構成するＮチャネルＭＯＳトラン
ジスタ（トランスファー・トランジスタ）のＶTHがどの
ように変化するかの測定を行なって、それぞれの熱処理
温度での適正な処理時間の算出を試みた。測定に供した
ＤＲＡＭのメモリ・セルの構造は次のようになってい
る。
とき、メモリ・セルを構成するＮチャネルＭＯＳトラン
ジスタ（トランスファー・トランジスタ）のＶTHがどの
ように変化するかの測定を行なって、それぞれの熱処理
温度での適正な処理時間の算出を試みた。測定に供した
ＤＲＡＭのメモリ・セルの構造は次のようになってい
る。
【００１８】トランスファー・トランジスタは表面不純
物濃度が２×１０17ｃｍ-3程度のＰ型シリコン基板の表
面に設けられている。トランスファー・トランジスタの
設計上のゲート長Ｌおよびゲート幅Ｗはそれぞれ０．２
５μｍおよび０．３μｍであり、ゲート酸化膜の膜厚は
８ｎｍである。ワード線を兼たゲート電極は膜厚１００
ｎｍ程度の高濃度のＮ型多結晶シリコン膜に膜厚１００
ｎｍ程度のタングステン・シリサイド膜が積層したタン
グステン・ポリサイド膜からなり、ゲート電極の間隔は
０．３５μｍである。ゲート電極の側面は膜厚１００ｎ
ｍ程度の酸化シリコン膜もしくは窒化シリコン膜からな
る絶縁膜スペーサにより覆われている。Ｎ型ソース・ド
レイン領域を含めてトランスファー・トランジスタの表
面は膜厚２０ｎｍ程度のＨＴＯ膜（第１の酸化シリコン
膜）により覆われている。このＨＴＯ膜は膜厚８００ｎ
ｍ程度の第１のＢＰＳＧからなる第１の層間絶縁膜によ
り覆われている。第１の層間絶縁膜にはＮ型ソース・ド
レイン領域の一方に達するビット・コンタクト孔が設け
られ、ビット・コンタクト孔はコンタント・プラグによ
り充填され、第１の層間絶縁膜の表面には膜厚１００ｎ
ｍ程度の高濃度のＮ型多結晶シリコン膜に膜厚１００ｎ
ｍ程度のタングステン・シリサイド膜が積層したタング
ステン・ポリサイド膜からなるビット線が設けられてい
る。
物濃度が２×１０17ｃｍ-3程度のＰ型シリコン基板の表
面に設けられている。トランスファー・トランジスタの
設計上のゲート長Ｌおよびゲート幅Ｗはそれぞれ０．２
５μｍおよび０．３μｍであり、ゲート酸化膜の膜厚は
８ｎｍである。ワード線を兼たゲート電極は膜厚１００
ｎｍ程度の高濃度のＮ型多結晶シリコン膜に膜厚１００
ｎｍ程度のタングステン・シリサイド膜が積層したタン
グステン・ポリサイド膜からなり、ゲート電極の間隔は
０．３５μｍである。ゲート電極の側面は膜厚１００ｎ
ｍ程度の酸化シリコン膜もしくは窒化シリコン膜からな
る絶縁膜スペーサにより覆われている。Ｎ型ソース・ド
レイン領域を含めてトランスファー・トランジスタの表
面は膜厚２０ｎｍ程度のＨＴＯ膜（第１の酸化シリコン
膜）により覆われている。このＨＴＯ膜は膜厚８００ｎ
ｍ程度の第１のＢＰＳＧからなる第１の層間絶縁膜によ
り覆われている。第１の層間絶縁膜にはＮ型ソース・ド
レイン領域の一方に達するビット・コンタクト孔が設け
られ、ビット・コンタクト孔はコンタント・プラグによ
り充填され、第１の層間絶縁膜の表面には膜厚１００ｎ
ｍ程度の高濃度のＮ型多結晶シリコン膜に膜厚１００ｎ
ｍ程度のタングステン・シリサイド膜が積層したタング
ステン・ポリサイド膜からなるビット線が設けられてい
る。
【００１９】上記Ｎ型ソース・ドレイン領域はこのＨＴ
Ｏ膜を形成した後にイオン注入等により形成される。第
１のＢＰＳＧ膜はＴＥＯＳ，ＴＭＰ（トリ・メチル・フ
ォスフェート；ＰＯ（ＯＣＨ3 ）3 ），ＴＭＢ（トリ・
メチル・ボレート；Ｂ（ＯＣＨ3 ）3 ）およびオゾンを
原料とした３５０℃〜４００℃のＡＰＣＶＤ法により形
成される（なお、このＢＰＳＧ膜は、成膜後に７００
℃，２０分の熱処理により焼きしめられる）。
Ｏ膜を形成した後にイオン注入等により形成される。第
１のＢＰＳＧ膜はＴＥＯＳ，ＴＭＰ（トリ・メチル・フ
ォスフェート；ＰＯ（ＯＣＨ3 ）3 ），ＴＭＢ（トリ・
メチル・ボレート；Ｂ（ＯＣＨ3 ）3 ）およびオゾンを
原料とした３５０℃〜４００℃のＡＰＣＶＤ法により形
成される（なお、このＢＰＳＧ膜は、成膜後に７００
℃，２０分の熱処理により焼きしめられる）。
【００２０】ビット線を含めて第１の層間絶縁膜の表面
は膜厚１００ｎｍ程度の第２の酸化シリコン膜により覆
われており、この第２の酸化シリコン膜は膜厚８００ｎ
ｍ程度の第２のＢＰＳＧ膜により覆われている。第２の
層間絶縁膜はこれらの第２の酸化シリコン膜と第２のＢ
ＰＳＧ膜との積層膜からなる。第２の層間絶縁膜は１０
０ｎｍ程度の膜厚の第３の酸化シリコン膜により覆われ
ている。第３の酸化シリコン膜，第２および第１の層間
絶縁膜等を貫通してＮ型ソース・ドレイン領域の他方に
達するノード・コンタクト孔が設けられ、これらのノー
ド・コンタクト孔を介してＮ型ソース・ドレイン領域に
接続されるＨＳＧ型のストレージ・ノード電極が設けら
れている。ストレージ・ノード電極は酸化シリコン膜厚
換算で５ｎｍ程度の容量絶縁膜により覆われ、容量絶縁
膜はセル・プレート電極により覆われている。さらにセ
ル・プレート電極は第３の層間絶縁膜により覆われてい
る。
は膜厚１００ｎｍ程度の第２の酸化シリコン膜により覆
われており、この第２の酸化シリコン膜は膜厚８００ｎ
ｍ程度の第２のＢＰＳＧ膜により覆われている。第２の
層間絶縁膜はこれらの第２の酸化シリコン膜と第２のＢ
ＰＳＧ膜との積層膜からなる。第２の層間絶縁膜は１０
０ｎｍ程度の膜厚の第３の酸化シリコン膜により覆われ
ている。第３の酸化シリコン膜，第２および第１の層間
絶縁膜等を貫通してＮ型ソース・ドレイン領域の他方に
達するノード・コンタクト孔が設けられ、これらのノー
ド・コンタクト孔を介してＮ型ソース・ドレイン領域に
接続されるＨＳＧ型のストレージ・ノード電極が設けら
れている。ストレージ・ノード電極は酸化シリコン膜厚
換算で５ｎｍ程度の容量絶縁膜により覆われ、容量絶縁
膜はセル・プレート電極により覆われている。さらにセ
ル・プレート電極は第３の層間絶縁膜により覆われてい
る。
【００２１】第２の酸化シリコン膜は成膜段階でＬＴＯ
膜であり、第２のＢＰＳＧ膜を形成した後、８００℃で
３０分間の第１の熱処理が施される。この第１の熱処理
により、第２の酸化シリコン膜および第２のＢＰＳＧ膜
が焼きしめられ、これらの積層膜からなる第２の層間絶
縁膜が形成される。第３の酸化シリコン膜も成膜段階で
ＬＴＯ膜であり、この第３の酸化シリコン膜は第２の熱
処理により焼きしめられる。ストレージ・ノード電極の
形成にはＨＳＧ化処理のための５９０℃で１０分強の第
３の熱処理が必要である。容量絶縁膜の形成には８００
℃で３０分程度の熱処理が必要であり、さらに第３の層
間絶縁膜の形成には７００℃で２０分程度の熱処理が必
要となる。すなわち、測定に供されるメモリ・セルは、
７００℃，５９０℃での熱処理等を無視しても、（第２
の熱処理の条件を別としても）８００℃で少なくとも１
時間の熱処理は受けていることになる。
膜であり、第２のＢＰＳＧ膜を形成した後、８００℃で
３０分間の第１の熱処理が施される。この第１の熱処理
により、第２の酸化シリコン膜および第２のＢＰＳＧ膜
が焼きしめられ、これらの積層膜からなる第２の層間絶
縁膜が形成される。第３の酸化シリコン膜も成膜段階で
ＬＴＯ膜であり、この第３の酸化シリコン膜は第２の熱
処理により焼きしめられる。ストレージ・ノード電極の
形成にはＨＳＧ化処理のための５９０℃で１０分強の第
３の熱処理が必要である。容量絶縁膜の形成には８００
℃で３０分程度の熱処理が必要であり、さらに第３の層
間絶縁膜の形成には７００℃で２０分程度の熱処理が必
要となる。すなわち、測定に供されるメモリ・セルは、
７００℃，５９０℃での熱処理等を無視しても、（第２
の熱処理の条件を別としても）８００℃で少なくとも１
時間の熱処理は受けていることになる。
【００２２】しきい値電圧（ＶTH）のゲート長Ｌ（但し
設計値）に対する依存性を示すグラフである図３を参照
して、上記第２の熱処理の適正条件を説明する。ここで
のＶTHの測定は、基板バック・バイアスＶSUB ＝−１
Ｖ，電源電圧ＶCC＝２．５Ｖのもとに行なっている。こ
こでの第２の酸化シリコン膜（ＬＴＯ膜）はＡＰＣＶＤ
法により形成しているが、ＰＥＣＶＤ法により形成した
ＬＴＯ膜も概ね同じ測定結果が得られる。なお、上記第
２の酸化シリコン膜を膜厚１００ｎｍ程度のＨＴＯ膜で
形成したメモリ・セルのＶTH特性を参考試料として記載
しておく。８００℃でのＨＴＯ膜の成長速度は〜２ｎｍ
／ｍｉｎであることから、この膜厚のＨＴＯ膜の成膜の
みに費やされる時間は５０分程度である。しかしながら
前述したように、成長装置への出し入れを加味すると８
００℃の温度に合計３時間程度保持されることになる。
設計値）に対する依存性を示すグラフである図３を参照
して、上記第２の熱処理の適正条件を説明する。ここで
のＶTHの測定は、基板バック・バイアスＶSUB ＝−１
Ｖ，電源電圧ＶCC＝２．５Ｖのもとに行なっている。こ
こでの第２の酸化シリコン膜（ＬＴＯ膜）はＡＰＣＶＤ
法により形成しているが、ＰＥＣＶＤ法により形成した
ＬＴＯ膜も概ね同じ測定結果が得られる。なお、上記第
２の酸化シリコン膜を膜厚１００ｎｍ程度のＨＴＯ膜で
形成したメモリ・セルのＶTH特性を参考試料として記載
しておく。８００℃でのＨＴＯ膜の成長速度は〜２ｎｍ
／ｍｉｎであることから、この膜厚のＨＴＯ膜の成膜の
みに費やされる時間は５０分程度である。しかしながら
前述したように、成長装置への出し入れを加味すると８
００℃の温度に合計３時間程度保持されることになる。
【００２３】設計上のゲート長Ｌが０．２５μｍの場
合、ＶTH＝０．９Ｖ±０．１Ｖであることが要求される
ことから、８００℃での第２の熱処理は３０分程度が好
ましく、（図示は省略したが）１時間程度が限界である
〔図３（ａ）〕。８５０℃での第２の熱処理は５分程度
が好ましい〔図３（ｂ）〕。９００℃での第２の熱処理
は１分程度が限界である〔図３（ｃ）〕。第２の熱処理
を７５０℃〜８００℃で行なう場合には炉アニールある
いはＲＴＡで行なえるが、８５０℃，９００℃での第２
の熱処理はＲＴＡに限定される。
合、ＶTH＝０．９Ｖ±０．１Ｖであることが要求される
ことから、８００℃での第２の熱処理は３０分程度が好
ましく、（図示は省略したが）１時間程度が限界である
〔図３（ａ）〕。８５０℃での第２の熱処理は５分程度
が好ましい〔図３（ｂ）〕。９００℃での第２の熱処理
は１分程度が限界である〔図３（ｃ）〕。第２の熱処理
を７５０℃〜８００℃で行なう場合には炉アニールある
いはＲＴＡで行なえるが、８５０℃，９００℃での第２
の熱処理はＲＴＡに限定される。
【００２４】次に、本発明の実施の形態について図面を
参照して説明する。
参照して説明する。
【００２５】半導体記憶装置の製造工程の断面模式図で
ある図４を参照すると、本発明の第１の実施の形態の一
実施例によるＤＲＡＭのメモリ・セルの形成は、以下の
とおりになる。なお、図４では図面の煩雑さを回避する
ために、非晶質シリコン膜およひ絶縁膜のみにハッチン
グを施してある。
ある図４を参照すると、本発明の第１の実施の形態の一
実施例によるＤＲＡＭのメモリ・セルの形成は、以下の
とおりになる。なお、図４では図面の煩雑さを回避する
ために、非晶質シリコン膜およひ絶縁膜のみにハッチン
グを施してある。
【００２６】まず、Ｐ型シリコン基板１０１表面の素子
分離領域には膜厚３００ｎｍ程度のＬＯＣＯＳ型のフィ
ールド酸化膜１０２が形成され、素子形成領域には膜厚
８ｎｍのゲート酸化膜１０３が熱酸化により形成され
る。Ｐ型シリコン基板１０１とゲート酸化膜１０３との
界面における表面不純物濃度は５×１０17ｃｍ-2程度で
ある。全面に膜厚１００ｎｍ程度の高濃度のＮ型多結晶
シリコン膜および膜厚１００ｎｍ程度のタングステン・
シリサイド膜が形成される。これらの積層導電体膜が反
応性イオン・エッチング（ＲＩＥ）等の異方性エッチン
グを用いたフォト・リソグラフィ技術によりパターニン
グされてタングステン・ポリサイド膜からなるゲート電
極１０４が形成される。ゲート電極１０４はワード線を
兼ており、ゲート電極１０４の線幅（ゲート長Ｌ）およ
び間隔の設計値は０．２５μｍおよび０．３５μｍであ
り、一定の方向に概ね平行に設けられている。全面に膜
厚１００ｎｍ程度の絶縁膜（これは酸化シリコン膜もし
くは窒化シリコン膜からなる）が形成され、これが異方
性ドライ・エッチングによりエッチ・バックされてゲー
ト電極１０４の側面を覆う絶縁膜スペーサ１０５が形成
される。このとき、ゲート電極１０４並びに絶縁膜スペ
ーサ１０５の直下を除いた部分のゲート酸化膜１０３も
除去される。膜厚２０ｎｍ程度のＨＴＯ膜１０６が全面
に形成された後、５０ＫｅＶで２×１０13ｃｍ-2の燐の
イオン注入等が行なわれて低濃度のＮ型ソース・ドレイ
ン領域１０７，１０８が形成される。Ｎ型ソース・ドレ
イン領域１０７，１０８の接合の深さは０．１μｍ程度
である。ＨＴＯ膜１０６によりトランスファー・トラン
ジスタを覆ったのは後に形成される第１の層間絶縁膜か
らトランスファー・トランジスタを保護するためであ
り、また、ＨＴＯ膜１０６を用いたのは段差被覆性に優
れているためである。ＨＴＯ膜１０６の形成はＮ型ソー
ス・ドレイン領域１０７，１０８の形成の前に行なわれ
るので、これはＮ型ソース・ドレイン領域１０７，１０
８の接合の深さの増大には関与しない。
分離領域には膜厚３００ｎｍ程度のＬＯＣＯＳ型のフィ
ールド酸化膜１０２が形成され、素子形成領域には膜厚
８ｎｍのゲート酸化膜１０３が熱酸化により形成され
る。Ｐ型シリコン基板１０１とゲート酸化膜１０３との
界面における表面不純物濃度は５×１０17ｃｍ-2程度で
ある。全面に膜厚１００ｎｍ程度の高濃度のＮ型多結晶
シリコン膜および膜厚１００ｎｍ程度のタングステン・
シリサイド膜が形成される。これらの積層導電体膜が反
応性イオン・エッチング（ＲＩＥ）等の異方性エッチン
グを用いたフォト・リソグラフィ技術によりパターニン
グされてタングステン・ポリサイド膜からなるゲート電
極１０４が形成される。ゲート電極１０４はワード線を
兼ており、ゲート電極１０４の線幅（ゲート長Ｌ）およ
び間隔の設計値は０．２５μｍおよび０．３５μｍであ
り、一定の方向に概ね平行に設けられている。全面に膜
厚１００ｎｍ程度の絶縁膜（これは酸化シリコン膜もし
くは窒化シリコン膜からなる）が形成され、これが異方
性ドライ・エッチングによりエッチ・バックされてゲー
ト電極１０４の側面を覆う絶縁膜スペーサ１０５が形成
される。このとき、ゲート電極１０４並びに絶縁膜スペ
ーサ１０５の直下を除いた部分のゲート酸化膜１０３も
除去される。膜厚２０ｎｍ程度のＨＴＯ膜１０６が全面
に形成された後、５０ＫｅＶで２×１０13ｃｍ-2の燐の
イオン注入等が行なわれて低濃度のＮ型ソース・ドレイ
ン領域１０７，１０８が形成される。Ｎ型ソース・ドレ
イン領域１０７，１０８の接合の深さは０．１μｍ程度
である。ＨＴＯ膜１０６によりトランスファー・トラン
ジスタを覆ったのは後に形成される第１の層間絶縁膜か
らトランスファー・トランジスタを保護するためであ
り、また、ＨＴＯ膜１０６を用いたのは段差被覆性に優
れているためである。ＨＴＯ膜１０６の形成はＮ型ソー
ス・ドレイン領域１０７，１０８の形成の前に行なわれ
るので、これはＮ型ソース・ドレイン領域１０７，１０
８の接合の深さの増大には関与しない。
【００２７】次に、膜厚８００ｎｍ程度の第１のＢＰＳ
Ｇ膜１１１からなる第１の層間絶縁膜が形成される。こ
の第１のＢＰＳＧ膜１１１は、ＴＥＯＳ，ＴＭＰ，ＴＭ
Ｂおよびオゾンを原料としたＡＰＣＶＤ法による成膜の
後に７００℃で２０分程度の焼きしめ（さらには化学機
械研磨（ＣＭＰ）等）が行なわれて形成される。この焼
きしめを行なう目的は次工程でのコンタクト孔形成のた
めのエッチングを配慮したためであり、この焼きしめに
よりＮ型ソース・ドレイン領域１０７，１０８の不純物
の活性化も行なわれる。ＲＩＥ等の異方性ドライ・エッ
チングを用いたフォト・リソグラフィ技術により、第１
のＢＰＳＧ膜１１１およびＨＴＯ膜１０６を貫通してＮ
型ソース・ドレイン領域１０７に達するビット・コンタ
クト孔１１２が形成される。ビット・コンタクト孔１１
２の口径の設計値は０．２５μｍであるが、ビット・コ
ンタクト孔１１２の実際の（上端部での）口径は０．２
μｍ程度である。ビット・コンタクト孔１１２は、高濃
度の燐を含んだＮ型多結晶シリコン膜からなるコンタク
ト・プラグ１１３により充填される。このＮ型多結晶シ
リコン膜は成膜段階でＮ型であることが好ましい。全面
に膜厚１００ｎｍ程度の高濃度のＮ型多結晶シリコン膜
および膜厚１００ｎｍ程度のタングステン・シリサイド
膜が形成される。これらの積層導電体膜がＲＩＥ等を用
いたフォト・リソグラフィ技術によりパターニングさ
れ、タングステン・ポリサイド膜からなるビット線１１
４が形成される。ビット線１１４は概ねゲート電極１０
４に直交する方向に平行に設けられている〔図４
（ａ）〕。
Ｇ膜１１１からなる第１の層間絶縁膜が形成される。こ
の第１のＢＰＳＧ膜１１１は、ＴＥＯＳ，ＴＭＰ，ＴＭ
Ｂおよびオゾンを原料としたＡＰＣＶＤ法による成膜の
後に７００℃で２０分程度の焼きしめ（さらには化学機
械研磨（ＣＭＰ）等）が行なわれて形成される。この焼
きしめを行なう目的は次工程でのコンタクト孔形成のた
めのエッチングを配慮したためであり、この焼きしめに
よりＮ型ソース・ドレイン領域１０７，１０８の不純物
の活性化も行なわれる。ＲＩＥ等の異方性ドライ・エッ
チングを用いたフォト・リソグラフィ技術により、第１
のＢＰＳＧ膜１１１およびＨＴＯ膜１０６を貫通してＮ
型ソース・ドレイン領域１０７に達するビット・コンタ
クト孔１１２が形成される。ビット・コンタクト孔１１
２の口径の設計値は０．２５μｍであるが、ビット・コ
ンタクト孔１１２の実際の（上端部での）口径は０．２
μｍ程度である。ビット・コンタクト孔１１２は、高濃
度の燐を含んだＮ型多結晶シリコン膜からなるコンタク
ト・プラグ１１３により充填される。このＮ型多結晶シ
リコン膜は成膜段階でＮ型であることが好ましい。全面
に膜厚１００ｎｍ程度の高濃度のＮ型多結晶シリコン膜
および膜厚１００ｎｍ程度のタングステン・シリサイド
膜が形成される。これらの積層導電体膜がＲＩＥ等を用
いたフォト・リソグラフィ技術によりパターニングさ
れ、タングステン・ポリサイド膜からなるビット線１１
４が形成される。ビット線１１４は概ねゲート電極１０
４に直交する方向に平行に設けられている〔図４
（ａ）〕。
【００２８】次に、膜厚１００ｎｍ程度の第１のＬＴＯ
膜（図に明示せず）が全面に形成され、ＡＰＣＶＤ法に
より第２のＢＰＳＧ膜が形成される。第１のＬＴＯ膜を
形成する段階では、Ｎ型ソース・ドレイン領域が既に形
成されていることから、これの代りに（前述したよう
に）ＨＴＯ膜を形成することは好ましくない。続いて、
８００℃，３０分間の第１の熱処理が施されて、第１の
ＬＴＯ膜およびＢＰＳＧ膜はそれぞれ焼きしめられた酸
化シリコン膜１１６およびＢＰＳＧ膜１２１になり、こ
れら積層絶縁膜からなる第２の層間絶縁膜の形成がなさ
れる。この第１の熱処理により、コンタクト・プラグ１
１３から燐が熱拡散されて、Ｎ型ソース・ドレイン領域
１０７は低濃度の領域と高濃度の領域とを含んだＮ型ソ
ース・ドレイン領域１０７ａになる。第２のＢＰＳＧ膜
の下に第１のＬＴＯ膜を設けておいたのは、この第１の
熱処理の際に、第２のＢＰＳＧ膜からビット線１１４を
構成するタングステン・シリサイド膜中にボロンが拡散
するのを防ぐためである。タングステン・シリサイド膜
にボロンが拡散されると電気特性の劣化が発生する。な
おこの第１の熱処理に際して、ＢＰＳＧ膜１１１は既に
焼きしめられているため、このＢＰＳＧ膜１１１からの
ビット線１１４へのボロンの拡散はほとんど無視でき
る。続いて、ＡＰＣＶＤ法もしくはＰＥＣＶＤ法によ
り、膜厚１００ｎｍ程度の第２のＬＴＯ膜１２２が全面
に形成される〔図４（ｂ）〕。
膜（図に明示せず）が全面に形成され、ＡＰＣＶＤ法に
より第２のＢＰＳＧ膜が形成される。第１のＬＴＯ膜を
形成する段階では、Ｎ型ソース・ドレイン領域が既に形
成されていることから、これの代りに（前述したよう
に）ＨＴＯ膜を形成することは好ましくない。続いて、
８００℃，３０分間の第１の熱処理が施されて、第１の
ＬＴＯ膜およびＢＰＳＧ膜はそれぞれ焼きしめられた酸
化シリコン膜１１６およびＢＰＳＧ膜１２１になり、こ
れら積層絶縁膜からなる第２の層間絶縁膜の形成がなさ
れる。この第１の熱処理により、コンタクト・プラグ１
１３から燐が熱拡散されて、Ｎ型ソース・ドレイン領域
１０７は低濃度の領域と高濃度の領域とを含んだＮ型ソ
ース・ドレイン領域１０７ａになる。第２のＢＰＳＧ膜
の下に第１のＬＴＯ膜を設けておいたのは、この第１の
熱処理の際に、第２のＢＰＳＧ膜からビット線１１４を
構成するタングステン・シリサイド膜中にボロンが拡散
するのを防ぐためである。タングステン・シリサイド膜
にボロンが拡散されると電気特性の劣化が発生する。な
おこの第１の熱処理に際して、ＢＰＳＧ膜１１１は既に
焼きしめられているため、このＢＰＳＧ膜１１１からの
ビット線１１４へのボロンの拡散はほとんど無視でき
る。続いて、ＡＰＣＶＤ法もしくはＰＥＣＶＤ法によ
り、膜厚１００ｎｍ程度の第２のＬＴＯ膜１２２が全面
に形成される〔図４（ｂ）〕。
【００２９】次に、図３を参照して説明した熱処理時間
の条件のもとで、例えば８００℃で３０分間の炉アニー
ルのような（７５０℃〜８００℃での炉アニールもしく
は７５０℃〜９００℃でのＲＴＡによる）第２の熱処理
が行なわれ、第２のＬＴＯ膜１２２が焼きしめられて酸
化シリコン膜１２３になる。ＲＩＥ等の異方性ドライ・
エッチングを用いたフォト・リソグラフィ技術により、
酸化シリコン膜１２３，ＢＰＳＧ膜１２１，酸化シリコ
ン膜１１６，ＢＰＳＧ膜１１１およびＨＴＯ膜１０６を
貫通してＮ型ソース・ドレイン領域１０８に達するノー
ド・コンタクト孔１２４が形成される〔図４（ｃ）〕。
の条件のもとで、例えば８００℃で３０分間の炉アニー
ルのような（７５０℃〜８００℃での炉アニールもしく
は７５０℃〜９００℃でのＲＴＡによる）第２の熱処理
が行なわれ、第２のＬＴＯ膜１２２が焼きしめられて酸
化シリコン膜１２３になる。ＲＩＥ等の異方性ドライ・
エッチングを用いたフォト・リソグラフィ技術により、
酸化シリコン膜１２３，ＢＰＳＧ膜１２１，酸化シリコ
ン膜１１６，ＢＰＳＧ膜１１１およびＨＴＯ膜１０６を
貫通してＮ型ソース・ドレイン領域１０８に達するノー
ド・コンタクト孔１２４が形成される〔図４（ｃ）〕。
【００３０】次に、ジ・シランとホスフィン（ＰＨ3 ）
とを原料とした５００℃〜５５０℃でのＬＰＣＶＤ法に
より、膜厚６００ｎｍ程度の成膜段階で高濃度のＮ型の
非晶質シリコン膜（図に明示せず）が全面に形成され
る。この非晶質シリコン膜がＲＩＥ等の異方性ドライ・
エッチングを用いたフォト・リソグラフィ技術によりパ
ターニングされ、非晶質シリコン膜パターン１４３ａが
形成される。非晶質シリコン膜パターン１４３ａの上面
の短辺は少なくとも０．３μｍである。続いて、上述の
組成の希弗酸より４分間程度エッチングされ、非晶質シ
リコン膜パターン１４３ａ表面の自然酸化膜が除去され
る。このとき、隣接した２つの非晶質シリコン膜パター
ン１４３ａの間に露出した酸化シリコン膜１２３の表面
には、高々６０ｎｍ程度の深さの窪み１３１が形成され
る〔図４（ｄ）〕。
とを原料とした５００℃〜５５０℃でのＬＰＣＶＤ法に
より、膜厚６００ｎｍ程度の成膜段階で高濃度のＮ型の
非晶質シリコン膜（図に明示せず）が全面に形成され
る。この非晶質シリコン膜がＲＩＥ等の異方性ドライ・
エッチングを用いたフォト・リソグラフィ技術によりパ
ターニングされ、非晶質シリコン膜パターン１４３ａが
形成される。非晶質シリコン膜パターン１４３ａの上面
の短辺は少なくとも０．３μｍである。続いて、上述の
組成の希弗酸より４分間程度エッチングされ、非晶質シ
リコン膜パターン１４３ａ表面の自然酸化膜が除去され
る。このとき、隣接した２つの非晶質シリコン膜パター
ン１４３ａの間に露出した酸化シリコン膜１２３の表面
には、高々６０ｎｍ程度の深さの窪み１３１が形成され
る〔図４（ｄ）〕。
【００３１】なお、本第１の実施の形態では、上記非晶
質シリコン膜の形成に先だって、ノード・コンタクト孔
１２４を充填するコンタクト・プラグを形成しておいて
もよい。ノード・コンタクト孔１２４の形成のフォト・
リソグラフィ工程の途中でコンタクト・イオン注入を行
なっておくならば、非シリコン系の導電体膜によりこの
コンタクト・プラグを形成することができる。ノード・
コンタクト孔１２４の形成のフォト・リソグラフィ工程
の後にこのコンタクト・プラグを形成する場合には、高
濃度のＮ型多結晶シリコン膜によりこのコンタクト・プ
ラグを形成することが好ましい。このときには、ノード
・コンタクト孔１２４のアスペクト比が高く，かつこの
深さが深いことから、このコンタクト・プラグの形成は
例えば次のようになされる。ノード・コンタクト孔１２
４の口径（０．２μｍ程度）の１／２より薄い膜厚（例
えば５０ｎｍ）のノン・ドープの多結晶シリコン膜を全
面に形成し、２０ＫｅＶ〜３０ＫｅＶで１×１０15ｃｍ
-2程度の燐のイオン注入によりこの多結晶シリコン膜を
第１のＮ型多結晶シリコン膜に変換し、成膜段階で高濃
度の第２のＮ型多結晶シリコン膜を全面に形成し、第２
および第１のＮ型多結晶シリコン膜をエッチバックす
る。このときの燐のイオン注入では、酸化シリコン膜１
２３中に燐が注入されるように条件設定をすることが必
要である。
質シリコン膜の形成に先だって、ノード・コンタクト孔
１２４を充填するコンタクト・プラグを形成しておいて
もよい。ノード・コンタクト孔１２４の形成のフォト・
リソグラフィ工程の途中でコンタクト・イオン注入を行
なっておくならば、非シリコン系の導電体膜によりこの
コンタクト・プラグを形成することができる。ノード・
コンタクト孔１２４の形成のフォト・リソグラフィ工程
の後にこのコンタクト・プラグを形成する場合には、高
濃度のＮ型多結晶シリコン膜によりこのコンタクト・プ
ラグを形成することが好ましい。このときには、ノード
・コンタクト孔１２４のアスペクト比が高く，かつこの
深さが深いことから、このコンタクト・プラグの形成は
例えば次のようになされる。ノード・コンタクト孔１２
４の口径（０．２μｍ程度）の１／２より薄い膜厚（例
えば５０ｎｍ）のノン・ドープの多結晶シリコン膜を全
面に形成し、２０ＫｅＶ〜３０ＫｅＶで１×１０15ｃｍ
-2程度の燐のイオン注入によりこの多結晶シリコン膜を
第１のＮ型多結晶シリコン膜に変換し、成膜段階で高濃
度の第２のＮ型多結晶シリコン膜を全面に形成し、第２
および第１のＮ型多結晶シリコン膜をエッチバックす
る。このときの燐のイオン注入では、酸化シリコン膜１
２３中に燐が注入されるように条件設定をすることが必
要である。
【００３２】次に、第３の熱処理が施され、非晶質シリ
コン膜パターン１４３ａが変換されてなるＮ型多結晶シ
リコン膜パターンによるストーレージ・ノード電極１３
２が形成される。この熱処理は前述したように、例えば
５９０℃程度のように非晶質シリコンから多結晶シリコ
ンへの相転移温度より多少高い温度での２段階の熱処理
からなり、まず、この温度で１３３Ｐａのもとに２分間
程度ジ・シラン雰囲気にさらされて表面がＨＳＧ化さ
れ、さらに例えば引き続き５９０℃のもとに１０分間程
度非酸化雰囲気に保持されて非晶質シリコン膜パターン
がＮ型多結晶シリコン膜パターンに変換される。続い
て、モノ・シランとアンモニア（ＮＨ3 ）とを原料にし
た６５０℃でのＬＰＣＶＤ法により、全面に窒化シリコ
ン膜（図に明示せず）が形成される。酸素と水素
（Ｈ2 ）とを８００℃で燃焼させたバーニング雰囲気で
３０分間この窒化シリコン膜の表面が酸化され、酸化シ
リコン膜厚換算で５ｎｍ程度の容量絶縁膜１３３が形成
される。この窒化シリコン膜の酸化の際にストレージ・
ノード電極１３２からの燐の拡散が生じ、Ｎ型ソース・
ドレイン領域１０８は低濃度の領域と高濃度の領域とを
含んだＮ型ソース・ドレイン領域１０８ａになる。続い
て、ジ・シランとホスフィンとを原料としてＬＰＣＶＤ
法により１００ｎｍ程度の膜厚のＮ型多結晶シリコン膜
が全面に形成され、さらに８００℃で１０秒程度のＲＴ
Ａが行なわれてセル・プレート電極１３４が形成される
〔図４（ｅ）〕。その後、第３のＢＰＳＧ膜の成膜，７
００℃で２０分程度の熱処理による第３のＢＰＳＧ膜の
焼きしめ等により、この第３のＢＰＳＧ膜を含んでなる
第３の層間絶縁膜が全面に形成される。
コン膜パターン１４３ａが変換されてなるＮ型多結晶シ
リコン膜パターンによるストーレージ・ノード電極１３
２が形成される。この熱処理は前述したように、例えば
５９０℃程度のように非晶質シリコンから多結晶シリコ
ンへの相転移温度より多少高い温度での２段階の熱処理
からなり、まず、この温度で１３３Ｐａのもとに２分間
程度ジ・シラン雰囲気にさらされて表面がＨＳＧ化さ
れ、さらに例えば引き続き５９０℃のもとに１０分間程
度非酸化雰囲気に保持されて非晶質シリコン膜パターン
がＮ型多結晶シリコン膜パターンに変換される。続い
て、モノ・シランとアンモニア（ＮＨ3 ）とを原料にし
た６５０℃でのＬＰＣＶＤ法により、全面に窒化シリコ
ン膜（図に明示せず）が形成される。酸素と水素
（Ｈ2 ）とを８００℃で燃焼させたバーニング雰囲気で
３０分間この窒化シリコン膜の表面が酸化され、酸化シ
リコン膜厚換算で５ｎｍ程度の容量絶縁膜１３３が形成
される。この窒化シリコン膜の酸化の際にストレージ・
ノード電極１３２からの燐の拡散が生じ、Ｎ型ソース・
ドレイン領域１０８は低濃度の領域と高濃度の領域とを
含んだＮ型ソース・ドレイン領域１０８ａになる。続い
て、ジ・シランとホスフィンとを原料としてＬＰＣＶＤ
法により１００ｎｍ程度の膜厚のＮ型多結晶シリコン膜
が全面に形成され、さらに８００℃で１０秒程度のＲＴ
Ａが行なわれてセル・プレート電極１３４が形成される
〔図４（ｅ）〕。その後、第３のＢＰＳＧ膜の成膜，７
００℃で２０分程度の熱処理による第３のＢＰＳＧ膜の
焼きしめ等により、この第３のＢＰＳＧ膜を含んでなる
第３の層間絶縁膜が全面に形成される。
【００３３】本第１の実施の形態の一実施例は、図１〜
図３を参照して行なった検討結果に基づく適正条件を満
たしていることから、ＣＯＢ構造でＨＳＧ型のスタック
ト・キャパシタを有するＤＲＡＭの形成において、スト
レージ・ノード電極の機械的強度を保持しつつ加工性に
支障を生じさせず、（トランスファー・トランジスタの
ＶTHが低い値にばらつくのを抑制して）ホールド不良を
低減することが容易になる。
図３を参照して行なった検討結果に基づく適正条件を満
たしていることから、ＣＯＢ構造でＨＳＧ型のスタック
ト・キャパシタを有するＤＲＡＭの形成において、スト
レージ・ノード電極の機械的強度を保持しつつ加工性に
支障を生じさせず、（トランスファー・トランジスタの
ＶTHが低い値にばらつくのを抑制して）ホールド不良を
低減することが容易になる。
【００３４】半導体記憶装置の製造工程の断面模式図で
ある図５，図６を参照すると、本発明の第２の実施の形
態の一実施例によるＤＲＡＭのメモリ・セルの形成は、
以下のとおりになる。
ある図５，図６を参照すると、本発明の第２の実施の形
態の一実施例によるＤＲＡＭのメモリ・セルの形成は、
以下のとおりになる。
【００３５】まず、上記第１の実施の形態の一実施例と
同様の方法により、Ｐ型シリコン基板２０１表面の素子
分離領域には膜厚３００ｎｍ程度のＬＯＣＯＳ型のフィ
ールド酸化膜２０２が形成され、素子形成領域には膜厚
８ｎｍのゲート酸化膜２０３が形成される。全面に膜厚
１００ｎｍ程度の高濃度のＮ型多結晶シリコン膜および
膜厚１００ｎｍ程度のタングステン・シリサイド膜が形
成され、これらの積層導電体膜がパターニングされてワ
ード線を兼たゲート電極２０４が形成される。全面に膜
厚１００ｎｍ程度の絶縁膜が形成され、これがエッチ・
バックされてゲート電極２０４の側面を覆う絶縁膜スペ
ーサ２０５が形成される。膜厚２０ｎｍ程度のＨＴＯ膜
２０６が全面に形成された後、燐のイオン注入等が行な
われて低濃度のＮ型ソース・ドレイン領域の一方（図に
明示せず）および低濃度のＮ型ソース・ドレイン領域２
０８が形成される。膜厚８００ｎｍ程度の第１のＢＰＳ
Ｇ膜２１１からなる第１の層間絶縁膜が形成される。第
１のＢＰＳＧ膜２１１およびＨＴＯ膜２０６を貫通して
Ｎ型ソース・ドレイン領域の一方に達するビット・コン
タクト孔２１２が形成される。ビット・コンタクト孔２
１２は、高濃度の燐を含んだＮ型多結晶シリコン膜から
なるコンタクト・プラグ２１３により充填される。全面
に膜厚１００ｎｍ程度の高濃度のＮ型多結晶シリコン膜
および膜厚１００ｎｍ程度のタングステン・シリサイド
膜が形成され、これらの積層導電体膜がパターニングさ
れてビット線２１４が形成される。
同様の方法により、Ｐ型シリコン基板２０１表面の素子
分離領域には膜厚３００ｎｍ程度のＬＯＣＯＳ型のフィ
ールド酸化膜２０２が形成され、素子形成領域には膜厚
８ｎｍのゲート酸化膜２０３が形成される。全面に膜厚
１００ｎｍ程度の高濃度のＮ型多結晶シリコン膜および
膜厚１００ｎｍ程度のタングステン・シリサイド膜が形
成され、これらの積層導電体膜がパターニングされてワ
ード線を兼たゲート電極２０４が形成される。全面に膜
厚１００ｎｍ程度の絶縁膜が形成され、これがエッチ・
バックされてゲート電極２０４の側面を覆う絶縁膜スペ
ーサ２０５が形成される。膜厚２０ｎｍ程度のＨＴＯ膜
２０６が全面に形成された後、燐のイオン注入等が行な
われて低濃度のＮ型ソース・ドレイン領域の一方（図に
明示せず）および低濃度のＮ型ソース・ドレイン領域２
０８が形成される。膜厚８００ｎｍ程度の第１のＢＰＳ
Ｇ膜２１１からなる第１の層間絶縁膜が形成される。第
１のＢＰＳＧ膜２１１およびＨＴＯ膜２０６を貫通して
Ｎ型ソース・ドレイン領域の一方に達するビット・コン
タクト孔２１２が形成される。ビット・コンタクト孔２
１２は、高濃度の燐を含んだＮ型多結晶シリコン膜から
なるコンタクト・プラグ２１３により充填される。全面
に膜厚１００ｎｍ程度の高濃度のＮ型多結晶シリコン膜
および膜厚１００ｎｍ程度のタングステン・シリサイド
膜が形成され、これらの積層導電体膜がパターニングさ
れてビット線２１４が形成される。
【００３６】次に、膜厚１００ｎｍ程度の第１のＬＴＯ
膜（図に明示せず）が全面に形成され、ＡＰＣＶＤ法に
より第２のＢＰＳＧ膜が形成される。続いて、８００
℃，３０分間の第１の熱処理が施されて、第１のＬＴＯ
膜およびＢＰＳＧ膜はそれぞれ焼きしめられた酸化シリ
コン膜２１６およびＢＰＳＧ膜２２１になり、これら積
層絶縁膜からなる第２の層間絶縁膜の形成がなされる。
この第１の熱処理により、低濃度のソース・ドレイン領
域の一方は、低濃度の領域と高濃度の領域とを含んだＮ
型ソース・ドレイン領域２０７ａになる。続いて、ＡＰ
ＣＶＤ法もしくはＰＥＣＶＤ法により、膜厚１００ｎｍ
程度の第２のＬＴＯ膜（図に明示せず）が全面に形成さ
れる。上記第１の実施の形態の一実施例と同様の条件に
より、第２の熱処理が行なわれ、第２のＬＴＯ膜が焼き
しめられて酸化シリコン膜２２３になる。酸化シリコン
膜２２３，ＢＰＳＧ膜２２１，酸化シリコン膜２１６，
ＢＰＳＧ膜２１１およびＨＴＯ膜２０６を貫通してＮ型
ソース・ドレイン領域２０８に達する（０．２μｍ程度
の口径を有した）ノード・コンタクト孔２２４が形成さ
れる。
膜（図に明示せず）が全面に形成され、ＡＰＣＶＤ法に
より第２のＢＰＳＧ膜が形成される。続いて、８００
℃，３０分間の第１の熱処理が施されて、第１のＬＴＯ
膜およびＢＰＳＧ膜はそれぞれ焼きしめられた酸化シリ
コン膜２１６およびＢＰＳＧ膜２２１になり、これら積
層絶縁膜からなる第２の層間絶縁膜の形成がなされる。
この第１の熱処理により、低濃度のソース・ドレイン領
域の一方は、低濃度の領域と高濃度の領域とを含んだＮ
型ソース・ドレイン領域２０７ａになる。続いて、ＡＰ
ＣＶＤ法もしくはＰＥＣＶＤ法により、膜厚１００ｎｍ
程度の第２のＬＴＯ膜（図に明示せず）が全面に形成さ
れる。上記第１の実施の形態の一実施例と同様の条件に
より、第２の熱処理が行なわれ、第２のＬＴＯ膜が焼き
しめられて酸化シリコン膜２２３になる。酸化シリコン
膜２２３，ＢＰＳＧ膜２２１，酸化シリコン膜２１６，
ＢＰＳＧ膜２１１およびＨＴＯ膜２０６を貫通してＮ型
ソース・ドレイン領域２０８に達する（０．２μｍ程度
の口径を有した）ノード・コンタクト孔２２４が形成さ
れる。
【００３７】続いて、膜厚５０ｎｍ程度のノン・ドープ
の多結晶シリコン膜（図に明示せず）が全面に形成さ
れ、２０ＫｅＶ〜３０ＫｅＶで１×１０15ｃｍ-2程度の
燐のイオン注入によりこの多結晶シリコン膜が第１のＮ
型多結晶シリコン膜２４１に変換される。このとき、酸
化シリコン膜２２３に燐が注入されないようにイオン注
入エネルギーの設定が行なわれている〔図５（ａ）〕。
次に、ジ・シランとホスフィンとを原料としたＬＰＣＶ
Ｄ法により、膜厚２０ｎｍ程度の成膜段階で高濃度の第
２のＮ型多結晶シリコン膜２４２が全面に形成される
〔図５（ｂ）〕。上記Ｎ型多結晶シリコン膜２４２が膜
厚５０ｎｍ程度になるまでエッチ・バックされ、Ｎ型多
結晶シリコン膜２４２ａが残置される。次に、ジ・シラ
ンとホスフィンとを原料とした５００℃〜５５０℃での
ＬＰＣＶＤ法により、膜厚６００ｎｍ程度の成膜段階で
高濃度のＮ型の非晶質シリコン膜２４３が全面に形成さ
れる〔図５（ｃ）〕。
の多結晶シリコン膜（図に明示せず）が全面に形成さ
れ、２０ＫｅＶ〜３０ＫｅＶで１×１０15ｃｍ-2程度の
燐のイオン注入によりこの多結晶シリコン膜が第１のＮ
型多結晶シリコン膜２４１に変換される。このとき、酸
化シリコン膜２２３に燐が注入されないようにイオン注
入エネルギーの設定が行なわれている〔図５（ａ）〕。
次に、ジ・シランとホスフィンとを原料としたＬＰＣＶ
Ｄ法により、膜厚２０ｎｍ程度の成膜段階で高濃度の第
２のＮ型多結晶シリコン膜２４２が全面に形成される
〔図５（ｂ）〕。上記Ｎ型多結晶シリコン膜２４２が膜
厚５０ｎｍ程度になるまでエッチ・バックされ、Ｎ型多
結晶シリコン膜２４２ａが残置される。次に、ジ・シラ
ンとホスフィンとを原料とした５００℃〜５５０℃での
ＬＰＣＶＤ法により、膜厚６００ｎｍ程度の成膜段階で
高濃度のＮ型の非晶質シリコン膜２４３が全面に形成さ
れる〔図５（ｃ）〕。
【００３８】非晶質シリコン膜２４２，Ｎ型多結晶シリ
コン膜２４２ａおよびＮ型多結晶シリコン膜２４１がＲ
ＩＥ等の異方性ドライ・エッチングを用いたフォト・リ
ソグラフィ技術により順次パターニングされ、非晶質シ
リコン膜パターン２４３ａ，Ｎ型多結晶シリコン膜パタ
ーン２４２ａａおよびＮ型多結晶シリコン膜パターン２
４１ａが残置形成される。非晶質シリコン膜パターン２
４３ａの上面の短辺は少なくとも０．３μｍである。続
いて、ＨＦ：Ｈ2 Ｏ＝１：１００の組成の希弗酸より４
分間程度エッチングされ、非晶質シリコン膜パターン２
４３ａ，Ｎ型多結晶シリコン膜パターン２４２ａａ並び
にＮ型多結晶シリコン膜パターン２４１ａの露出表面の
自然酸化膜が除去される。このとき、隣接した２つの非
晶質シリコン膜パターン２４３ａの間に露出した酸化シ
リコン膜２２３の表面には、高々６０ｎｍ程度の深さの
窪み２３１が形成される〔図５（ｄ）〕。
コン膜２４２ａおよびＮ型多結晶シリコン膜２４１がＲ
ＩＥ等の異方性ドライ・エッチングを用いたフォト・リ
ソグラフィ技術により順次パターニングされ、非晶質シ
リコン膜パターン２４３ａ，Ｎ型多結晶シリコン膜パタ
ーン２４２ａａおよびＮ型多結晶シリコン膜パターン２
４１ａが残置形成される。非晶質シリコン膜パターン２
４３ａの上面の短辺は少なくとも０．３μｍである。続
いて、ＨＦ：Ｈ2 Ｏ＝１：１００の組成の希弗酸より４
分間程度エッチングされ、非晶質シリコン膜パターン２
４３ａ，Ｎ型多結晶シリコン膜パターン２４２ａａ並び
にＮ型多結晶シリコン膜パターン２４１ａの露出表面の
自然酸化膜が除去される。このとき、隣接した２つの非
晶質シリコン膜パターン２４３ａの間に露出した酸化シ
リコン膜２２３の表面には、高々６０ｎｍ程度の深さの
窪み２３１が形成される〔図５（ｄ）〕。
【００３９】次に、上記第１の実施の形態の一実施例と
同様の第３の熱処理が施され、非晶質シリコン膜パター
ン２４３ａは表面がＨＳＧ化されたＮ型多結晶シリコン
膜パターン２４４に変換される。これにより、Ｎ型多結
晶シリコン膜パターン２４４，Ｎ型多結晶シリコン膜パ
ターン２４２ａａおよびＮ型多結晶シリコン膜パターン
２４１ａからなるストレージ・ノード電極２３２が形成
される。続いて、モノ・シランとアンモニアとを原料に
した６５０℃でのＬＰＣＶＤ法により、全面に窒化シリ
コン膜（図に明示せず）が形成される。８００℃での３
０分間のバーニングによりこの窒化シリコン膜の表面が
酸化され、酸化シリコン膜厚換算で５ｎｍ程度の容量絶
縁膜２３３が形成される。この窒化シリコン膜の酸化の
際にストレージ・ノード電極２３２からの燐の拡散が生
じ、Ｎ型ソース・ドレイン領域２０８は低濃度の領域と
高濃度の領域とを含んだＮ型ソース・ドレイン領域２０
８ａになる。続いて、ジ・シランとホスフィンとを原料
としてＬＰＣＶＤ法により１００ｎｍ程度の膜厚のＮ型
多結晶シリコン膜が全面に形成され、さらに８００℃で
１０秒程度のＲＴＡが行なわれてセル・プレート電極２
３４が形成される〔図６〕。その後、第３のＢＰＳＧ膜
の成膜，７００℃で２０分程度の熱処理による第３のＢ
ＰＳＧ膜の焼きしめ等により、この第３のＢＰＳＧ膜を
含んでなる第３の層間絶縁膜が全面に形成される。
同様の第３の熱処理が施され、非晶質シリコン膜パター
ン２４３ａは表面がＨＳＧ化されたＮ型多結晶シリコン
膜パターン２４４に変換される。これにより、Ｎ型多結
晶シリコン膜パターン２４４，Ｎ型多結晶シリコン膜パ
ターン２４２ａａおよびＮ型多結晶シリコン膜パターン
２４１ａからなるストレージ・ノード電極２３２が形成
される。続いて、モノ・シランとアンモニアとを原料に
した６５０℃でのＬＰＣＶＤ法により、全面に窒化シリ
コン膜（図に明示せず）が形成される。８００℃での３
０分間のバーニングによりこの窒化シリコン膜の表面が
酸化され、酸化シリコン膜厚換算で５ｎｍ程度の容量絶
縁膜２３３が形成される。この窒化シリコン膜の酸化の
際にストレージ・ノード電極２３２からの燐の拡散が生
じ、Ｎ型ソース・ドレイン領域２０８は低濃度の領域と
高濃度の領域とを含んだＮ型ソース・ドレイン領域２０
８ａになる。続いて、ジ・シランとホスフィンとを原料
としてＬＰＣＶＤ法により１００ｎｍ程度の膜厚のＮ型
多結晶シリコン膜が全面に形成され、さらに８００℃で
１０秒程度のＲＴＡが行なわれてセル・プレート電極２
３４が形成される〔図６〕。その後、第３のＢＰＳＧ膜
の成膜，７００℃で２０分程度の熱処理による第３のＢ
ＰＳＧ膜の焼きしめ等により、この第３のＢＰＳＧ膜を
含んでなる第３の層間絶縁膜が全面に形成される。
【００４０】本第２の実施の形態の一実施例は、上記第
１の実施の形態の有した効果を有している。さらに、本
発明者等が先に出願した特願平７−３３６８０３号に記
載したように、本第２の実施の形態の一実施例では、非
晶質シリコン膜パターン２４３ａがＮ型多結晶シリコン
膜パターン２４２ａａの表面上に設けられていることか
ら、非晶質シリコン膜パターン２４３ａのＨＳＧ化，容
量絶縁膜２３３の形成に伴なう燐の拡散がＮ型多結晶シ
リコン膜パターン２４２ａａにより抑制されることにな
り、Ｎ型拡散層２０８ａでの接合リークが上記第１の実
施の形態より低くなり、第１の実施の形態よりホールド
特性の優れたメモリ・セルが得られることになる。
１の実施の形態の有した効果を有している。さらに、本
発明者等が先に出願した特願平７−３３６８０３号に記
載したように、本第２の実施の形態の一実施例では、非
晶質シリコン膜パターン２４３ａがＮ型多結晶シリコン
膜パターン２４２ａａの表面上に設けられていることか
ら、非晶質シリコン膜パターン２４３ａのＨＳＧ化，容
量絶縁膜２３３の形成に伴なう燐の拡散がＮ型多結晶シ
リコン膜パターン２４２ａａにより抑制されることにな
り、Ｎ型拡散層２０８ａでの接合リークが上記第１の実
施の形態より低くなり、第１の実施の形態よりホールド
特性の優れたメモリ・セルが得られることになる。
【００４１】半導体記憶装置の製造工程の断面模式図で
ある図７，図８を参照すると、本発明の第３の実施の形
態の一実施例によるＤＲＡＭのメモリ・セルの形成は、
以下のとおりになる。
ある図７，図８を参照すると、本発明の第３の実施の形
態の一実施例によるＤＲＡＭのメモリ・セルの形成は、
以下のとおりになる。
【００４２】まず、上記第１，第２の実施の形態の一実
施例と同様の方法により、Ｐ型シリコン基板３０１表面
の素子分離領域には膜厚３００ｎｍ程度のＬＯＣＯＳ型
のフィールド酸化膜３０２が形成され、素子形成領域に
は膜厚８ｎｍのゲート酸化膜３０３が形成される。タン
グステン・ポリサイド膜からなるゲート電極３０４が形
成され、ゲート電極３０４の側面を覆う絶縁膜スペーサ
３０５が形成される。膜厚２０ｎｍ程度のＨＴＯ膜３０
６が全面に形成された後、燐のイオン注入等が行なわれ
て低濃度のＮ型ソース・ドレイン領域の一方（図に明示
せず）および低濃度のＮ型ソース・ドレイン領域３０８
が形成される。膜厚８００ｎｍ程度の第１のＢＰＳＧ膜
３１１からなる第１の層間絶縁膜が形成される。第１の
ＢＰＳＧ膜３１１およびＨＴＯ膜３０６を貫通してＮ型
ソース・ドレイン領域の一方に達するビット・コンタク
ト孔３１２が形成される。ビット・コンタクト孔３１２
は、高濃度の燐を含んだＮ型多結晶シリコン膜からなる
コンタクト・プラグ３１３により充填される。タングス
テン・ポリサイド膜からなるビット線３１４が形成され
る。
施例と同様の方法により、Ｐ型シリコン基板３０１表面
の素子分離領域には膜厚３００ｎｍ程度のＬＯＣＯＳ型
のフィールド酸化膜３０２が形成され、素子形成領域に
は膜厚８ｎｍのゲート酸化膜３０３が形成される。タン
グステン・ポリサイド膜からなるゲート電極３０４が形
成され、ゲート電極３０４の側面を覆う絶縁膜スペーサ
３０５が形成される。膜厚２０ｎｍ程度のＨＴＯ膜３０
６が全面に形成された後、燐のイオン注入等が行なわれ
て低濃度のＮ型ソース・ドレイン領域の一方（図に明示
せず）および低濃度のＮ型ソース・ドレイン領域３０８
が形成される。膜厚８００ｎｍ程度の第１のＢＰＳＧ膜
３１１からなる第１の層間絶縁膜が形成される。第１の
ＢＰＳＧ膜３１１およびＨＴＯ膜３０６を貫通してＮ型
ソース・ドレイン領域の一方に達するビット・コンタク
ト孔３１２が形成される。ビット・コンタクト孔３１２
は、高濃度の燐を含んだＮ型多結晶シリコン膜からなる
コンタクト・プラグ３１３により充填される。タングス
テン・ポリサイド膜からなるビット線３１４が形成され
る。
【００４３】次に、膜厚１００ｎｍ程度の第１のＬＴＯ
膜（図に明示せず）が全面に形成され、ＡＰＣＶＤ法に
より第２のＢＰＳＧ膜が形成される。続いて、８００
℃，３０分間の第１の熱処理が施されて、第１のＬＴＯ
膜およびＢＰＳＧ膜はそれぞれ焼きしめられた酸化シリ
コン膜３１６およびＢＰＳＧ膜３２１になり、これら積
層絶縁膜からなる第２の層間絶縁膜の形成がなされる。
この第１の熱処理により、低濃度のソース・ドレイン領
域の一方は低濃度の領域と高濃度の領域とを含んだＮ型
ソース・ドレイン領域３０７ａになる。続いて、ＡＰＣ
ＶＤ法もしくはＰＥＣＶＤ法により、膜厚１００ｎｍ程
度の第２のＬＴＯ膜（図に明示せず）が全面に形成され
る。上記第１，第２の実施の形態の一実施例と同様の条
件により、第２の熱処理が行なわれ、第２のＬＴＯ膜が
焼きしめられて酸化シリコン膜３２３になる。酸化シリ
コン膜３２３，ＢＰＳＧ膜３２１，酸化シリコン膜３１
６，ＢＰＳＧ膜３１１およびＨＴＯ膜３０６を貫通して
Ｎ型ソース・ドレイン領域３０８に達するノード・コン
タクト孔３２４が形成される。ノード・コンタクト孔３
２４が高濃度のＮ型多結晶シリコン膜からなるコンタク
ト・プラグ３３０により充填される。次に、膜厚１００
ｎｍ程度の成膜段階で高濃度のＮ型の第１の非晶質シリ
コン膜３４３がジ・シランとホスフィンとを原料とした
５００℃〜５５０℃でのＬＰＣＶＤ法により全面に形成
され、さらに、膜厚４００ｎｍ程度のＰＳＧ膜３４５が
ＡＰＣＶＤ法により全面に形成される〔図７（ａ）〕。
膜（図に明示せず）が全面に形成され、ＡＰＣＶＤ法に
より第２のＢＰＳＧ膜が形成される。続いて、８００
℃，３０分間の第１の熱処理が施されて、第１のＬＴＯ
膜およびＢＰＳＧ膜はそれぞれ焼きしめられた酸化シリ
コン膜３１６およびＢＰＳＧ膜３２１になり、これら積
層絶縁膜からなる第２の層間絶縁膜の形成がなされる。
この第１の熱処理により、低濃度のソース・ドレイン領
域の一方は低濃度の領域と高濃度の領域とを含んだＮ型
ソース・ドレイン領域３０７ａになる。続いて、ＡＰＣ
ＶＤ法もしくはＰＥＣＶＤ法により、膜厚１００ｎｍ程
度の第２のＬＴＯ膜（図に明示せず）が全面に形成され
る。上記第１，第２の実施の形態の一実施例と同様の条
件により、第２の熱処理が行なわれ、第２のＬＴＯ膜が
焼きしめられて酸化シリコン膜３２３になる。酸化シリ
コン膜３２３，ＢＰＳＧ膜３２１，酸化シリコン膜３１
６，ＢＰＳＧ膜３１１およびＨＴＯ膜３０６を貫通して
Ｎ型ソース・ドレイン領域３０８に達するノード・コン
タクト孔３２４が形成される。ノード・コンタクト孔３
２４が高濃度のＮ型多結晶シリコン膜からなるコンタク
ト・プラグ３３０により充填される。次に、膜厚１００
ｎｍ程度の成膜段階で高濃度のＮ型の第１の非晶質シリ
コン膜３４３がジ・シランとホスフィンとを原料とした
５００℃〜５５０℃でのＬＰＣＶＤ法により全面に形成
され、さらに、膜厚４００ｎｍ程度のＰＳＧ膜３４５が
ＡＰＣＶＤ法により全面に形成される〔図７（ａ）〕。
【００４４】次に、ＰＳＧ膜３４５および非晶質シリコ
ン膜３４３ＲＩＥ等を用いたフォト・リソグラフィ技術
により順次パターニングされ、ＰＳＧ膜パターン３４５
ａおよび非晶質シリコン膜パターン３４３ａが残置形成
される。隣接する２つのＰＳＧ膜パターン３４５ａの間
隔は０．２５μｍ程度である。膜厚１００ｎｍ程度の成
膜段階で高濃度のＮ型の第２の非晶質シリコン膜（図に
明示せず）がジ・シランとホスフィンとを原料とした５
００℃〜５５０℃でのＬＰＣＶＤ法により全面に形成さ
れる。この第２の非晶質シリコン膜に対してＲＩＥによ
る選択的なエッチ・バックが行なわれ、ＰＳＧ膜パター
ン３４５ａ並びに非晶質シリコン膜パターン３４３ａの
側面を覆う非晶質シリコン膜パターン３４６ａが残置形
成される〔図７（ｂ）〕。
ン膜３４３ＲＩＥ等を用いたフォト・リソグラフィ技術
により順次パターニングされ、ＰＳＧ膜パターン３４５
ａおよび非晶質シリコン膜パターン３４３ａが残置形成
される。隣接する２つのＰＳＧ膜パターン３４５ａの間
隔は０．２５μｍ程度である。膜厚１００ｎｍ程度の成
膜段階で高濃度のＮ型の第２の非晶質シリコン膜（図に
明示せず）がジ・シランとホスフィンとを原料とした５
００℃〜５５０℃でのＬＰＣＶＤ法により全面に形成さ
れる。この第２の非晶質シリコン膜に対してＲＩＥによ
る選択的なエッチ・バックが行なわれ、ＰＳＧ膜パター
ン３４５ａ並びに非晶質シリコン膜パターン３４３ａの
側面を覆う非晶質シリコン膜パターン３４６ａが残置形
成される〔図７（ｂ）〕。
【００４５】次に、ＨＦ：Ｈ2 Ｏ＝１：１００の組成の
希弗酸よる４分間程度のエッチングが施される。熱処理
を受けていないＰＳＧ膜の希弗酸によるエッチング速度
は１４０ｎｍ／ｍｉｎ〜１９０ｎｍ／ｍｉｎであるた
め、この４分間のエッチングによりＰＳＧ膜パターン３
４５ａが除去される。さらに、非晶質シリコン膜パター
ン３４６ａ並びに非晶質シリコン膜パターン３４３ａの
露出表面の自然酸化膜が除去される。さらにまた、隣接
した２つの非晶質シリコン膜パターン３４６ａの間に露
出した酸化シリコン膜３２３の表面には、高々６０ｎｍ
程度の深さの窪み３３１が形成される〔図５（ｄ）〕。
希弗酸よる４分間程度のエッチングが施される。熱処理
を受けていないＰＳＧ膜の希弗酸によるエッチング速度
は１４０ｎｍ／ｍｉｎ〜１９０ｎｍ／ｍｉｎであるた
め、この４分間のエッチングによりＰＳＧ膜パターン３
４５ａが除去される。さらに、非晶質シリコン膜パター
ン３４６ａ並びに非晶質シリコン膜パターン３４３ａの
露出表面の自然酸化膜が除去される。さらにまた、隣接
した２つの非晶質シリコン膜パターン３４６ａの間に露
出した酸化シリコン膜３２３の表面には、高々６０ｎｍ
程度の深さの窪み３３１が形成される〔図５（ｄ）〕。
【００４６】次に、上記第１，第２の実施の形態の一実
施例と同様の第３の熱処理が施され、非晶質シリコン膜
パターン３４６ａ，３４３ａは表面がＨＳＧ化されたＮ
型多結晶シリコン膜パターン３４７，３４４に変換され
る。これにより、Ｎ型多結晶シリコン膜パターン３４７
およびＮ型多結晶シリコン膜パターン３４４からなるス
トレージ・ノード電極３３２が形成される。続いて、モ
ノ・シランとアンモニアとを原料にした６５０℃でのＬ
ＰＣＶＤ法により、全面に窒化シリコン膜（図に明示せ
ず）が形成される。８００℃での３０分間のバーニング
によりこの窒化シリコン膜の表面が酸化され、酸化シリ
コン膜厚換算で５ｎｍ程度の容量絶縁膜３３３が形成さ
れる。この窒化シリコン膜の酸化の際にコンタクト・プ
ラグ３３０からの燐の拡散が生じ、Ｎ型ソース・ドレイ
ン領域３０８は低濃度の領域と高濃度の領域とを含んだ
Ｎ型ソース・ドレイン領域３０８ａになる。続いて、ジ
・シランとホスフィンとを原料としてＬＰＣＶＤ法によ
り１００ｎｍ程度の膜厚のＮ型多結晶シリコン膜が全面
に形成され、さらに８００℃で１０秒程度のＲＴＡが行
なわれてセル・プレート電極３３４が形成される〔図
７〕。その後、第３のＢＰＳＧ膜の成膜，７００℃で２
０分程度の熱処理による第３のＢＰＳＧ膜の焼きしめ等
により、この第３のＢＰＳＧ膜を含んでなる第３の層間
絶縁膜が全面に形成される。
施例と同様の第３の熱処理が施され、非晶質シリコン膜
パターン３４６ａ，３４３ａは表面がＨＳＧ化されたＮ
型多結晶シリコン膜パターン３４７，３４４に変換され
る。これにより、Ｎ型多結晶シリコン膜パターン３４７
およびＮ型多結晶シリコン膜パターン３４４からなるス
トレージ・ノード電極３３２が形成される。続いて、モ
ノ・シランとアンモニアとを原料にした６５０℃でのＬ
ＰＣＶＤ法により、全面に窒化シリコン膜（図に明示せ
ず）が形成される。８００℃での３０分間のバーニング
によりこの窒化シリコン膜の表面が酸化され、酸化シリ
コン膜厚換算で５ｎｍ程度の容量絶縁膜３３３が形成さ
れる。この窒化シリコン膜の酸化の際にコンタクト・プ
ラグ３３０からの燐の拡散が生じ、Ｎ型ソース・ドレイ
ン領域３０８は低濃度の領域と高濃度の領域とを含んだ
Ｎ型ソース・ドレイン領域３０８ａになる。続いて、ジ
・シランとホスフィンとを原料としてＬＰＣＶＤ法によ
り１００ｎｍ程度の膜厚のＮ型多結晶シリコン膜が全面
に形成され、さらに８００℃で１０秒程度のＲＴＡが行
なわれてセル・プレート電極３３４が形成される〔図
７〕。その後、第３のＢＰＳＧ膜の成膜，７００℃で２
０分程度の熱処理による第３のＢＰＳＧ膜の焼きしめ等
により、この第３のＢＰＳＧ膜を含んでなる第３の層間
絶縁膜が全面に形成される。
【００４７】本第２の実施の形態の一実施例は、上記第
１の実施の形態の有した効果を有している。
１の実施の形態の有した効果を有している。
【００４８】
【発明の効果】以上説明したように本発明の半導体記憶
装置の製造方法によると、ＣＯＢ構造でＨＳＧ型のスタ
ックト・キャパシタを有するＤＲＡＭの形成において、
ビット線を第１のＬＴＯ膜とＢＰＳＧ膜とにより覆い、
７００℃程度での第１の熱処理によりこれら積層膜を焼
きしめて第２の層間絶縁膜を形成し、第２の層間絶縁膜
を覆う第２のＬＴＯ膜を形成し、７５０℃〜９５０℃の
ＲＴＡ法もしくは７５０℃〜８００℃の炉アニール法か
らなる第２の熱処理によりこの第２のＬＴＯ膜を焼きし
めておくため、ストレージ・ノード電極の機械的強度を
保持しつつ加工性に支障を生じさせず、（トランスファ
ー・トランジスタのＶTHが低い値にばらつくのを抑制し
て）ホールド不良を低減することが容易になる。
装置の製造方法によると、ＣＯＢ構造でＨＳＧ型のスタ
ックト・キャパシタを有するＤＲＡＭの形成において、
ビット線を第１のＬＴＯ膜とＢＰＳＧ膜とにより覆い、
７００℃程度での第１の熱処理によりこれら積層膜を焼
きしめて第２の層間絶縁膜を形成し、第２の層間絶縁膜
を覆う第２のＬＴＯ膜を形成し、７５０℃〜９５０℃の
ＲＴＡ法もしくは７５０℃〜８００℃の炉アニール法か
らなる第２の熱処理によりこの第２のＬＴＯ膜を焼きし
めておくため、ストレージ・ノード電極の機械的強度を
保持しつつ加工性に支障を生じさせず、（トランスファ
ー・トランジスタのＶTHが低い値にばらつくのを抑制し
て）ホールド不良を低減することが容易になる。
【図１】本発明の構成，効果を説明するための図であ
り、希弗酸処理時間に対する非晶質シリコン膜パターン
上面でのＵＶ光の反射率の変化とセル容量の変化とを示
すグラフである。
り、希弗酸処理時間に対する非晶質シリコン膜パターン
上面でのＵＶ光の反射率の変化とセル容量の変化とを示
すグラフである。
【図２】本発明の構成，効果を説明するための図であ
り、ＬＴＯ膜に施された熱処理時間に対する希弗酸での
エッチング速度の変化を示すグラフである。
り、ＬＴＯ膜に施された熱処理時間に対する希弗酸での
エッチング速度の変化を示すグラフである。
【図３】本発明の構成，効果を説明するための図であ
り、各熱処理条件に対するＶTHのゲート長Ｌ依存性を示
すグラフである。
り、各熱処理条件に対するＶTHのゲート長Ｌ依存性を示
すグラフである。
【図４】本発明の第１の実施の形態の一実施例の製造工
程の断面模式図である。
程の断面模式図である。
【図５】本発明の第２の実施の形態の一実施例の製造工
程の断面模式図である。
程の断面模式図である。
【図６】本発明の第２の実施の形態の一実施例の製造工
程の断面模式図である。
程の断面模式図である。
【図７】本発明の第３の実施の形態の一実施例の製造工
程の断面模式図である。
程の断面模式図である。
【図８】本発明の第３の実施の形態の一実施例の製造工
程の断面模式図である。
程の断面模式図である。
１０１，２０１，３０１ Ｐ型シリコン基板 １０２，２０２，３０２ フィールド酸化膜 １０３，２０３，３０３ ゲート酸化膜 １０４，２０４，３０４ ゲート電極 １０５，２０５，３０５ 絶縁膜スペーサ １０６，２０６，３０６ ＨＴＯ膜 １０７，１０７ａ，１０８，１０８ａ，２０７ａ，２０
８，２０８ａ，３０７ａ，３０８，３０８ａ Ｎ型ソ
ース・ドレイン領域 １１１，１２１，２１１，２２１，３１１，３２１
ＢＰＳＧ膜 １１２，２１２，３１２ ビット・コンタクト孔 １１３，２１３，３１３，３３０ コンタクト・プラ
グ １１４，２１４，３１４ ビット線 １１６，１２３，２１６，２２３，３１６，３１３
酸化シリコン膜 １２２ ＬＴＯ膜 １２４，２２４，３２４ ノード・コンタクト孔 １３１，２３１，３３１ 窪み １３２，２３２，３３２ ストレージ・ノード電極 １３３，２３３，３３３ 容量絶縁膜 １３４，２３４，３３４ セル・プレート電極 １４３ａ，２４３ａ，３４３ａ，３４６ａ 非晶質シ
リコン膜パターン ２４１，２４２，２４２ａ Ｎ型多結晶シリコン膜 ２４１ａ，２４２ａａ，２４４，３４４，３４７ Ｎ
型多結晶シリコン膜パターン ２４３，３４３ 非晶質シリコン膜 ３４５ ＰＳＧ膜 ３４５ａ ＰＳＧ膜パターン
８，２０８ａ，３０７ａ，３０８，３０８ａ Ｎ型ソ
ース・ドレイン領域 １１１，１２１，２１１，２２１，３１１，３２１
ＢＰＳＧ膜 １１２，２１２，３１２ ビット・コンタクト孔 １１３，２１３，３１３，３３０ コンタクト・プラ
グ １１４，２１４，３１４ ビット線 １１６，１２３，２１６，２２３，３１６，３１３
酸化シリコン膜 １２２ ＬＴＯ膜 １２４，２２４，３２４ ノード・コンタクト孔 １３１，２３１，３３１ 窪み １３２，２３２，３３２ ストレージ・ノード電極 １３３，２３３，３３３ 容量絶縁膜 １３４，２３４，３３４ セル・プレート電極 １４３ａ，２４３ａ，３４３ａ，３４６ａ 非晶質シ
リコン膜パターン ２４１，２４２，２４２ａ Ｎ型多結晶シリコン膜 ２４１ａ，２４２ａａ，２４４，３４４，３４７ Ｎ
型多結晶シリコン膜パターン ２４３，３４３ 非晶質シリコン膜 ３４５ ＰＳＧ膜 ３４５ａ ＰＳＧ膜パターン
Claims (12)
- 【請求項１】 Ｐ型シリコン基板の表面上にゲート酸化
膜を介してワード線を兼たゲート電極を形成し、該ゲー
ト電極の側面を覆う絶縁膜スペーサを形成し、高温化学
気相成長法による第１の酸化シリコン膜を全面に形成
し、該Ｐ型シリコン基板の表面にＮ型不純物のイオン注
入等によりＮ型ソース・ドレイン領域を形成し、第１の
層間絶縁膜を全面に形成し、該第１の層間絶縁膜および
該第１の酸化シリコン膜を貫通して該Ｎ型ソース・ドレ
イン領域の一方に達するビット・コンタクト孔を形成
し、ビット線を形成する工程と、 低温化学気相成長法による第２の酸化シリコン膜を全面
に形成し、ＢＰＳＧ膜を全面に形成し、第１の熱処理に
より該第２の酸化シリコン膜およびＢＰＳＧ膜を焼きし
めてこれらの積層膜からなる第２の層間絶縁膜を形成す
る工程と、 低温化学気相成長法による第３の酸化シリコン膜を全面
に形成し、第２の熱処理により該第３の酸化シリコン膜
を焼きしめる工程と、 焼きしめられた前記第３の酸化シリコン膜，前記第２の
層間絶縁膜，前記第１の層間絶縁膜および前記第１の酸
化シリコン膜を貫通して前記Ｎ型ソース・ドレイン領域
の他方に達するノード・コンタクト孔を形成する工程
と、 成膜段階でＮ型にドープされた非晶質シリコン膜を全面
に形成し、該非晶質シリコン膜をパターニングして非晶
質シリコン膜パターンを形成し、希弗酸により該非晶質
シリコン膜パターンの表面の自然酸化膜を除去する工程
と、 第３の熱処理により前記非晶質シリコン膜パターンを表
面が半球形状グレイン（ＨＳＧ）からなるＮ型多結晶シ
リコン膜パターンに変換してストレージ・ノード電極を
形成し、容量絶縁膜を形成し、セル・プレート電極を形
成する工程とを有することを特徴とする半導体記憶装置
の製造方法。 - 【請求項２】 前記低温化学気相成長法が、常圧化学気
相成長（ＡＰＣＶＤ）法もしくはプラズマ励起化学気相
成長（ＰＥＣＶＤ）法であることを特徴とする請求項１
記載の半導体記憶装置の製造方法。 - 【請求項３】 前記第２の熱処理が、７５０℃〜９５０
℃の急速加熱（ＲＴＡ）法もしくは７５０℃〜８００℃
の炉アニール法であることを特徴とする請求項１記載あ
るいは請求項２の半導体記憶装置の製造方法。 - 【請求項４】 前記ノード・コンタクト孔を形成した後
に、該ノード・コンタクト孔を充填するコンタクト・プ
ラグを形成する工程を有することを特徴とする請求項
１，請求項２あるいは請求項３記載の半導体記憶装置の
製造方法。 - 【請求項５】 前記ノード・コンタクト孔を形成した
後、該ノード・コンタクト孔の口径の１／２より薄い膜
厚のノン・ドープの多結晶シリコン膜を全面に形成し、
Ｎ型不純物のイオン注入等により該多結晶シリコン膜を
第１のＮ型多結晶シリコン膜に変換し、第２のＮ型多結
晶シリコン膜を全面に形成し、該第２および第１のＮ型
多結晶シリコン膜をエッチバックする工程を有すること
を特徴とする請求項４記載の半導体記憶装置の製造方
法。 - 【請求項６】 Ｐ型シリコン基板の表面上にゲート酸化
膜を介してワード線を兼たゲート電極を形成し、該ゲー
ト電極の側面を覆う絶縁膜スペーサを形成し、高温化学
気相成長法による第１の酸化シリコン膜を全面に形成
し、該Ｐ型シリコン基板の表面にＮ型不純物のイオン注
入等によりＮ型ソース・ドレイン領域を形成し、第１の
層間絶縁膜を全面に形成し、該第１の層間絶縁膜および
該第１の酸化シリコン膜を貫通して該Ｎ型ソース・ドレ
イン領域の一方に達するビット・コンタクト孔を形成
し、ビット線を形成する工程と、 低温化学気相成長法による第２の酸化シリコン膜を全面
に形成し、ＢＰＳＧ膜を全面に形成し、第１の熱処理に
より該第２の酸化シリコン膜およびＢＰＳＧ膜を焼きし
めてこれらの積層膜からなる第２の層間絶縁膜を形成す
る工程と、 低温化学気相成長法による第３の酸化シリコン膜を全面
に形成し、第２の熱処理により該第３の酸化シリコン膜
を焼きしめる工程と、 焼きしめられた前記第３の酸化シリコン膜，前記第２の
層間絶縁膜，前記第１の層間絶縁膜および前記第１の酸
化シリコン膜を貫通して前記Ｎ型ソース・ドレイン領域
の他方に達するノード・コンタクト孔を形成する工程
と、 前記ノード・コンタクト孔の口径の１／２より薄い膜厚
のノン・ドープの多結晶シリコン膜を全面に形成し、Ｎ
型不純物のイオン注入等により該多結晶シリコン膜を第
１のＮ型多結晶シリコン膜に変換し、第２のＮ型多結晶
シリコン膜を全面に形成し、成膜段階でＮ型にドープさ
れた非晶質シリコン膜を全面に形成し、該非晶質シリコ
ン膜，第２および第１のＮ型多結晶シリコン膜をパター
ニングして非晶質シリコン膜パターン，第２および第１
のＮ型多結晶シリコン膜パターンを形成し、希弗酸によ
り第２並びに第１のＮ型多結晶シリコン膜パターンの表
面および該非晶質シリコン膜パターンの表面の自然酸化
膜を除去する工程と、 第３の熱処理により前記非晶質シリコン膜パターンを表
面がＨＳＧからなる第３のＮ型多結晶シリコン膜パター
ンに変換して前記第１，前記第２および該第３のＮ型多
結晶シリコン膜パターンからなるストレージ・ノード電
極を形成し、容量絶縁膜を形成し、セル・プレート電極
を形成する工程とを有することを特徴とする半導体記憶
装置の製造方法。 - 【請求項７】 前記低温化学気相成長法が、ＡＰＣＶＤ
法もしくはＰＥＣＶＤ法であることを特徴とする請求項
６記載の半導体記憶装置の製造方法。 - 【請求項８】 前記第２の熱処理が、７５０℃〜９５０
℃のＲＴＡ法もしくは７５０℃〜８００℃の炉アニール
法であることを特徴とする請求項６記載あるいは請求項
７の半導体記憶装置の製造方法。 - 【請求項９】 Ｐ型シリコン基板の表面上にゲート酸化
膜を介してワード線を兼たゲート電極を形成し、該ゲー
ト電極の側面を覆う絶縁膜スペーサを形成し、高温化学
気相成長法による第１の酸化シリコン膜を全面に形成
し、該Ｐ型シリコン基板の表面にＮ型不純物のイオン注
入等によりＮ型ソース・ドレイン領域を形成し、第１の
層間絶縁膜を全面に形成し、該第１の層間絶縁膜および
該第１の酸化シリコン膜を貫通して該Ｎ型ソース・ドレ
イン領域の一方に達するビット・コンタクト孔を形成
し、ビット線を形成する工程と、 低温化学気相成長法による第２の酸化シリコン膜を全面
に形成し、ＢＰＳＧ膜を全面に形成し、第１の熱処理に
より該第１の酸化シリコン膜およびＢＰＳＧ膜を焼きし
めてこれらの積層膜からなる第２の層間絶縁膜を形成す
る工程と、 低温化学気相成長法による第３の酸化シリコン膜を全面
に形成し、第２の熱処理により該第３の酸化シリコン膜
を焼きしめる工程と、 焼きしめられた前記第３の酸化シリコン膜，前記第２の
層間絶縁膜，前記第１の層間絶縁膜および前記第１の酸
化シリコン膜を貫通して前記Ｎ型ソース・ドレイン領域
の他方に達するノード・コンタクト孔を形成する工程
と、 成膜段階でＮ型にドープされた第１の非晶質シリコン膜
とＰＳＧ膜とを順次全面に形成し、該ＰＳＧ膜および第
１の非晶質シリコン膜を順次パターニングしてＰＳＧ膜
パターンおよび第１の非晶質シリコン膜パターンを形成
し、成膜段階でＮ型にドープされた第２の非晶質シリコ
ン膜を全面に形成し、該第２の非晶質シリコン膜をエッ
チバックして該ＰＳＧ膜パターン並びに第１の非晶質シ
リコン膜パターンの側面を覆う第２の非晶質シリコン膜
パターンを形成する工程と、 希弗酸により前記ＰＳＧ膜パターンを除去するとともに
前記第１並びに第２の非晶質シリコン膜パターンの表面
の自然酸化膜を除去する工程と、 第３の熱処理により前記第１および第２の非晶質シリコ
ン膜パターンをそれぞれ表面がＨＳＧからなる第１およ
び第２のＮ型多結晶シリコン膜パターンに変換してスト
レージ・ノード電極を形成し、容量絶縁膜を形成し、セ
ル・プレート電極を形成する工程とを有することを特徴
とする半導体記憶装置の製造方法。 - 【請求項１０】 前記低温化学気相成長法が、ＡＰＣＶ
Ｄ法もしくはＰＥＣＶＤ法であることを特徴とする請求
項９記載の半導体記憶装置の製造方法。 - 【請求項１１】 前記第２の熱処理が、７５０℃〜９５
０℃のＲＴＡ法もしくは７５０℃〜８００℃の炉アニー
ル法であることを特徴とする請求項９記載あるいは請求
項１０の半導体記憶装置の製造方法。 - 【請求項１２】 前記ノード・コンタクト孔を形成した
後に、該ノード・コンタクト孔を充填するコンタクト・
プラグを形成する工程を有することを特徴とする請求項
９，請求項１０あるいは請求項１１記載の半導体記憶装
置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8300102A JP2962250B2 (ja) | 1996-11-12 | 1996-11-12 | 半導体記憶装置の製造方法 |
| US08/966,871 US5858837A (en) | 1996-11-12 | 1997-11-10 | Method of manufacturing semiconductor memory device |
| KR1019970059233A KR100279394B1 (ko) | 1996-11-12 | 1997-11-11 | 반도체 메모리 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8300102A JP2962250B2 (ja) | 1996-11-12 | 1996-11-12 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10144880A true JPH10144880A (ja) | 1998-05-29 |
| JP2962250B2 JP2962250B2 (ja) | 1999-10-12 |
Family
ID=17880745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8300102A Expired - Lifetime JP2962250B2 (ja) | 1996-11-12 | 1996-11-12 | 半導体記憶装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5858837A (ja) |
| JP (1) | JP2962250B2 (ja) |
| KR (1) | KR100279394B1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290835B1 (ko) * | 1998-06-23 | 2001-07-12 | 윤종용 | 반도체소자의제조방법 |
| US6278156B1 (en) | 1997-11-12 | 2001-08-21 | Nec Corporation | Dielectric separate type semiconductor device |
| KR20010086354A (ko) * | 2000-02-02 | 2001-09-10 | 니시가키 코지 | 용량소자를 구비한 반도체장치 및 그 제조방법 |
| US6368913B1 (en) | 1998-12-24 | 2002-04-09 | Nec Corporation | Method of manufacturing a semiconductor device and a semiconductor device |
| KR100331259B1 (ko) * | 1998-12-30 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체장치의 캐퍼시터 형성방법 |
| US7224014B2 (en) | 2003-12-05 | 2007-05-29 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2007227944A (ja) * | 1998-07-13 | 2007-09-06 | Samsung Electronics Co Ltd | Ｄｒａｍ装置の製造方法 |
| WO2008150684A1 (en) * | 2007-05-31 | 2008-12-11 | Freescale Semiconductor Inc. | Method of forming a semiconductor device featuring a gate stressor and semiconductor device |
| JP2018032760A (ja) * | 2016-08-25 | 2018-03-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060354A (en) * | 1996-12-20 | 2000-05-09 | Texas Instruments Incorporated | In-situ doped rough polysilicon storage cell structure formed using gas phase nucleation |
| JP2982739B2 (ja) * | 1997-04-22 | 1999-11-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3159136B2 (ja) * | 1997-07-18 | 2001-04-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100253086B1 (ko) * | 1997-07-25 | 2000-04-15 | 윤종용 | 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법 |
| JP3033564B2 (ja) * | 1997-10-02 | 2000-04-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| TW374242B (en) * | 1998-02-07 | 1999-11-11 | United Microelectronics Corp | Method for manufacturing an underside electrode of a capacitor |
| US6060367A (en) * | 1998-04-14 | 2000-05-09 | United Semiconductor Circuit Corp. | Method of forming capacitors |
| US6077743A (en) * | 1998-04-24 | 2000-06-20 | Vanguard International Semiconductor Corporation | Method for making dynamic random access memory cells having brush-shaped stacked capacitors patterned from a hemispherical grain hard mask |
| US5930625A (en) * | 1998-04-24 | 1999-07-27 | Vanguard International Semiconductor Corporation | Method for fabricating a stacked, or crown shaped, capacitor structure |
| KR100343134B1 (ko) * | 1998-07-09 | 2002-10-25 | 삼성전자 주식회사 | 유전막형성방법 |
| JP3528665B2 (ja) | 1998-10-20 | 2004-05-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6204121B1 (en) * | 1998-12-17 | 2001-03-20 | United Semiconductor Corp. | Method for bottom electrode of capacitor |
| TW415083B (en) * | 1999-03-01 | 2000-12-11 | United Microelectronics Corp | Fabrication method for self-aligned storage node of DRAM |
| US6140178A (en) * | 1999-04-06 | 2000-10-31 | Vanguard International Semiconductor Corporation | Method to manufacture a capacitor with crown-shape using edge contact exposure |
| US6248704B1 (en) | 1999-05-03 | 2001-06-19 | Ekc Technology, Inc. | Compositions for cleaning organic and plasma etched residues for semiconductors devices |
| TW440992B (en) * | 2000-03-06 | 2001-06-16 | United Microelectronics Corp | Manufacturing method for wide-bottom box capacitor with semi-spherical silicon grains |
| US6534389B1 (en) | 2000-03-09 | 2003-03-18 | International Business Machines Corporation | Dual level contacts and method for forming |
| JP2001267527A (ja) * | 2000-03-15 | 2001-09-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| DE10038378A1 (de) | 2000-08-07 | 2002-02-28 | Infineon Technologies Ag | Verfahren zur Herstellung von Kondensatorelektroden |
| JP4011870B2 (ja) * | 2001-08-09 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US20050014332A1 (en) * | 2003-07-15 | 2005-01-20 | Infineon Technologies North America Corp. | Method to improve bitline contact formation using a line mask |
| KR100602092B1 (ko) * | 2004-07-26 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| KR100602093B1 (ko) * | 2004-07-26 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| KR100828030B1 (ko) * | 2006-10-25 | 2008-05-08 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그제조 방법 |
| CN102184946B (zh) * | 2011-03-17 | 2017-04-12 | 复旦大学 | 金属半导体化合物薄膜和dram存储单元及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2937395B2 (ja) * | 1990-03-20 | 1999-08-23 | 日本電気株式会社 | 半導体素子 |
| JP2692402B2 (ja) * | 1991-02-26 | 1997-12-17 | 日本電気株式会社 | 半導体素子の製造方法 |
| DE4321638A1 (de) * | 1992-09-19 | 1994-03-24 | Samsung Electronics Co Ltd | Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung |
| US5554557A (en) * | 1996-02-02 | 1996-09-10 | Vanguard International Semiconductor Corp. | Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell |
| US5792689A (en) * | 1997-04-11 | 1998-08-11 | Vanguard International Semiconducter Corporation | Method for manufacturing double-crown capacitors self-aligned to node contacts on dynamic random access memory |
-
1996
- 1996-11-12 JP JP8300102A patent/JP2962250B2/ja not_active Expired - Lifetime
-
1997
- 1997-11-10 US US08/966,871 patent/US5858837A/en not_active Expired - Fee Related
- 1997-11-11 KR KR1019970059233A patent/KR100279394B1/ko not_active IP Right Cessation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278156B1 (en) | 1997-11-12 | 2001-08-21 | Nec Corporation | Dielectric separate type semiconductor device |
| KR100290835B1 (ko) * | 1998-06-23 | 2001-07-12 | 윤종용 | 반도체소자의제조방법 |
| JP2007227944A (ja) * | 1998-07-13 | 2007-09-06 | Samsung Electronics Co Ltd | Ｄｒａｍ装置の製造方法 |
| US6368913B1 (en) | 1998-12-24 | 2002-04-09 | Nec Corporation | Method of manufacturing a semiconductor device and a semiconductor device |
| KR100331259B1 (ko) * | 1998-12-30 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체장치의 캐퍼시터 형성방법 |
| KR20010086354A (ko) * | 2000-02-02 | 2001-09-10 | 니시가키 코지 | 용량소자를 구비한 반도체장치 및 그 제조방법 |
| US7224014B2 (en) | 2003-12-05 | 2007-05-29 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| WO2008150684A1 (en) * | 2007-05-31 | 2008-12-11 | Freescale Semiconductor Inc. | Method of forming a semiconductor device featuring a gate stressor and semiconductor device |
| US7960243B2 (en) | 2007-05-31 | 2011-06-14 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device featuring a gate stressor and semiconductor device |
| US8587039B2 (en) | 2007-05-31 | 2013-11-19 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device featuring a gate stressor and semiconductor device |
| JP2018032760A (ja) * | 2016-08-25 | 2018-03-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5858837A (en) | 1999-01-12 |
| KR19980042278A (ko) | 1998-08-17 |
| JP2962250B2 (ja) | 1999-10-12 |
| KR100279394B1 (ko) | 2001-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962250B2 (ja) | 半導体記憶装置の製造方法 | |
| US6465370B1 (en) | Low leakage, low capacitance isolation material | |
| US5364813A (en) | Stacked DRAM poly plate capacitor | |
| JPH11145275A (ja) | シャロートレンチ分離構造及びその形成方法 | |
| EP0967646A2 (en) | Low leakage, low capacitance isolation material | |
| JP2006140488A (ja) | ストレージキャパシタの製造方法及びストレージキャパシタ | |
| JPH11214661A (ja) | Ｈｓｇを含むキャパシタの製造方法 | |
| US6569729B1 (en) | Method of fabricating three dimensional CMOSFET devices for an embedded DRAM application | |
| JP3487407B2 (ja) | コンデンサの製造方法 | |
| TWI226678B (en) | Method of manufacturing semiconductor device having capacitor | |
| JPH09260607A (ja) | 半導体記憶装置の製造方法 | |
| JP3156590B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6235268B2 (ja) | ||
| JP3161523B2 (ja) | 半導体装置の製造方法 | |
| JPH1126712A (ja) | 半導体集積回路装置およびその製造方法ならびにその製造装置 | |
| JP2000082803A (ja) | 半導体装置の製造方法 | |
| JP2001053250A (ja) | 半導体装置およびその製造方法 | |
| JPH04286152A (ja) | 半導体メモリの製造方法 | |
| JP3027743B2 (ja) | Ｄｒａｍ用スタック状コンデンサの製造法 | |
| JPH06151416A (ja) | 半導体装置及びその製造方法 | |
| JP2931371B2 (ja) | 半導体容量素子およびその製造方法 | |
| US6218243B1 (en) | Method of fabricating a DRAM capacitor | |
| JP3317736B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07115138A (ja) | 半導体装置の製造方法 | |
| TW413938B (en) | Method by selectively depositing a doped polysilicon layer selectively forming on half-sphere grain (HSG) silicon layer to reduce the occurrence of capacitance depletion for DRAM capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990706 |