JP3487407B2 - コンデンサの製造方法 - Google Patents
コンデンサの製造方法Info
- Publication number
- JP3487407B2 JP3487407B2 JP07378098A JP7378098A JP3487407B2 JP 3487407 B2 JP3487407 B2 JP 3487407B2 JP 07378098 A JP07378098 A JP 07378098A JP 7378098 A JP7378098 A JP 7378098A JP 3487407 B2 JP3487407 B2 JP 3487407B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- layer
- capacitor according
- forming
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体集積回路(I
C)の製造に関し、特にコンデンサの製造方法に関す
る。
C)の製造に関し、特にコンデンサの製造方法に関す
る。
【0002】
【従来の技術】例えば256MBまたはそれ以上の記憶
容量を持つダイナミックRAM(DRAM)のような高
度の集積メモリ装置は、スタック型コンデンサまたはト
レンチ型コンデンサのような三次元キャパシタンス構造
を実現するために、非常に薄い誘電層を使用しなければ
ならない。これらのメモリ装置は、ソフト・エラーを防
止するために十分な記憶電荷を持っていなければならな
い。上記誘電層は、通常、減圧化学気相成長(LPCV
D)法により酸化タンタル(Ta2 O5 )から作られ
る。酸化タンタルの誘電率は、酸化物の誘電率より大き
い。酸化タンタルは約25の誘電率を持ち、優れたステ
ップ・カバー能力を持つ。
容量を持つダイナミックRAM(DRAM)のような高
度の集積メモリ装置は、スタック型コンデンサまたはト
レンチ型コンデンサのような三次元キャパシタンス構造
を実現するために、非常に薄い誘電層を使用しなければ
ならない。これらのメモリ装置は、ソフト・エラーを防
止するために十分な記憶電荷を持っていなければならな
い。上記誘電層は、通常、減圧化学気相成長(LPCV
D)法により酸化タンタル(Ta2 O5 )から作られ
る。酸化タンタルの誘電率は、酸化物の誘電率より大き
い。酸化タンタルは約25の誘電率を持ち、優れたステ
ップ・カバー能力を持つ。
【0003】欠陥の数が誘電層形成プロセス中のアニー
ル温度に反比例すること、誘電層の性質はアニール温度
に正比例することは周知である。しかし、自然の酸化物
の層が高温アニールプロセス中に誘電層と底部電極との
間の界面に形成される。それ故、以降のプロセス中に形
成される上記誘電層の誘電率は、自然の酸化物の層の形
成により低下し、コンデンサの容量は、低下した誘電率
により低下する。反対に、低温アニールプロセスにおい
ては、欠陥の数は、低温によって大きく減少しないが、
誘電層の品質は、この低温により低下する。
ル温度に反比例すること、誘電層の性質はアニール温度
に正比例することは周知である。しかし、自然の酸化物
の層が高温アニールプロセス中に誘電層と底部電極との
間の界面に形成される。それ故、以降のプロセス中に形
成される上記誘電層の誘電率は、自然の酸化物の層の形
成により低下し、コンデンサの容量は、低下した誘電率
により低下する。反対に、低温アニールプロセスにおい
ては、欠陥の数は、低温によって大きく減少しないが、
誘電層の品質は、この低温により低下する。
【0004】従来、半球形粒状シリコン(HSG)層
は、底部電極の表面積を増大するために形成されてきた
が、HSG層の表面が尖った状態になる。それ故、以降
のプロセスで誘電層が形成されるとき、誘電層の表面が
尖ってくる。それ故、誘電層の尖った表面により漏洩電
流が生じる。
は、底部電極の表面積を増大するために形成されてきた
が、HSG層の表面が尖った状態になる。それ故、以降
のプロセスで誘電層が形成されるとき、誘電層の表面が
尖ってくる。それ故、誘電層の尖った表面により漏洩電
流が生じる。
【0005】図2(A)から図2(D)は、従来の方法
によるコンデンサ構造体の製造の具合を示す断面図であ
る。図2(A)について説明すると、コンデンサ構造体
は、導電層10を持つ。導電層10は、半導体の基板構
造体(図示せず)上の、トランジスタのソース/ドレイ
ン領域を接続する働きをする。他の装置構造体は、既に
基板構造体上に形成されている。図面を簡単にするた
め、また従来の方法の特徴を強調するために、基板構造
体は図示していない。導電層10は、例えばLPCVD
法で形成される。例えば導電層10は、ドーピングした
ポリシリコンから作られる。さらに、導電層10は、コ
ンデンサの底部電極として使用される。
によるコンデンサ構造体の製造の具合を示す断面図であ
る。図2(A)について説明すると、コンデンサ構造体
は、導電層10を持つ。導電層10は、半導体の基板構
造体(図示せず)上の、トランジスタのソース/ドレイ
ン領域を接続する働きをする。他の装置構造体は、既に
基板構造体上に形成されている。図面を簡単にするた
め、また従来の方法の特徴を強調するために、基板構造
体は図示していない。導電層10は、例えばLPCVD
法で形成される。例えば導電層10は、ドーピングした
ポリシリコンから作られる。さらに、導電層10は、コ
ンデンサの底部電極として使用される。
【0006】その後、HSG層12が導電層10の表面
上に形成される。HSG層12は、例えば反応ガスとし
てSiH4 およびSi2 H6 を使用して形成され、アモ
ルファスシリコンの形成温度とポリシリコンの形成温度
との間の温度で行われる。アニールプロセスは、HSG
層12の品質を改善するために行われる。しかし、自然
の酸化物の薄い層13がアニールプロセス中にHSG層
12の上に形成され、以降のプロセスによって形成され
る誘電層の誘電率はこの自然の酸化物の層13により低
下する。それ故、自然の酸化物の層13は、以降のプロ
セス中で除去される。
上に形成される。HSG層12は、例えば反応ガスとし
てSiH4 およびSi2 H6 を使用して形成され、アモ
ルファスシリコンの形成温度とポリシリコンの形成温度
との間の温度で行われる。アニールプロセスは、HSG
層12の品質を改善するために行われる。しかし、自然
の酸化物の薄い層13がアニールプロセス中にHSG層
12の上に形成され、以降のプロセスによって形成され
る誘電層の誘電率はこの自然の酸化物の層13により低
下する。それ故、自然の酸化物の層13は、以降のプロ
セス中で除去される。
【0007】図2(B)について説明すると、HSG層
12上の自然の酸化物の層13は、希釈したフッ化水素
(HF)溶液により除去される。その後で、シリコン・
オキシニトライド(SiOx Ny )の薄い層14が、H
SG層12上に急速熱プロセス(RTP)により形成さ
れる。RTPプロセスは、高温で窒素を使用して行われ
るので、その結果、窒化反応が起こり、シリコン・オキ
シニトライド層14が形成される。HSG層12のシリ
コン原子は、RTPプロセスにより窒素ガスと反応す
る。シリコン・オキシニトライド層14は、以降の熱プ
ロセス中に自然酸化物が形成されるのを防止するための
バリヤ層として使用される。
12上の自然の酸化物の層13は、希釈したフッ化水素
(HF)溶液により除去される。その後で、シリコン・
オキシニトライド(SiOx Ny )の薄い層14が、H
SG層12上に急速熱プロセス(RTP)により形成さ
れる。RTPプロセスは、高温で窒素を使用して行われ
るので、その結果、窒化反応が起こり、シリコン・オキ
シニトライド層14が形成される。HSG層12のシリ
コン原子は、RTPプロセスにより窒素ガスと反応す
る。シリコン・オキシニトライド層14は、以降の熱プ
ロセス中に自然酸化物が形成されるのを防止するための
バリヤ層として使用される。
【0008】図2(C)について説明すると、酸化タン
タル層16が例えばLPCVD法によりシリコン・オキ
シニトライド層14の表面上に形成される。LPCVD
法は、Ta(OC2 H3 )化合物を使用して約360〜
480℃の温度で実行される。その後、酸化タンタル層
16の密度を高めるために、アニールプロセスが行われ
る。このアニールプロセスは、乾いた酸素ガスまたは窒
素ガスを使用して行われ、その後、約700〜950℃
の温度まで加熱される。酸化タンタル層16は、コンデ
ンサに対する誘電層として使用される。従来の方法によ
って形成されたシリコン・オキシニトライド層14によ
っては、自然酸化物の層の形成は有効には防止されな
い。それ故、自然酸化物の層18が、アニールプロセス
中に酸化タンタル層16とシリコン・オキシニトライド
層14の間の界面に形成される。それ故、誘電層の誘電
率およびコンデンサの容量が、自然酸化物の層18によ
り低下する。
タル層16が例えばLPCVD法によりシリコン・オキ
シニトライド層14の表面上に形成される。LPCVD
法は、Ta(OC2 H3 )化合物を使用して約360〜
480℃の温度で実行される。その後、酸化タンタル層
16の密度を高めるために、アニールプロセスが行われ
る。このアニールプロセスは、乾いた酸素ガスまたは窒
素ガスを使用して行われ、その後、約700〜950℃
の温度まで加熱される。酸化タンタル層16は、コンデ
ンサに対する誘電層として使用される。従来の方法によ
って形成されたシリコン・オキシニトライド層14によ
っては、自然酸化物の層の形成は有効には防止されな
い。それ故、自然酸化物の層18が、アニールプロセス
中に酸化タンタル層16とシリコン・オキシニトライド
層14の間の界面に形成される。それ故、誘電層の誘電
率およびコンデンサの容量が、自然酸化物の層18によ
り低下する。
【0009】さらに、図2(C)は、HSG層12の表
面および酸化タンタル層16の表面が、領域19で尖っ
ていることを示す。これにより、領域19で漏洩電流が
発生する。
面および酸化タンタル層16の表面が、領域19で尖っ
ていることを示す。これにより、領域19で漏洩電流が
発生する。
【0010】図2(D)について説明すると、例えばス
パッタ法により、酸化タンタル層16の表面上に窒化タ
ンタル(TiN)からなる頂部電極層20が形成され
る。この後で、コンデンサを完全に形成するために、従
来のプロセスが実行される。従来のプロセスは、当業者
にとっては周知であるので、詳細な説明は省略する。
パッタ法により、酸化タンタル層16の表面上に窒化タ
ンタル(TiN)からなる頂部電極層20が形成され
る。この後で、コンデンサを完全に形成するために、従
来のプロセスが実行される。従来のプロセスは、当業者
にとっては周知であるので、詳細な説明は省略する。
【0011】
【発明が解決しようとする課題】従来の方法によって形
成されたシリコン・オキシニトライド層14によって
は、自然の酸化物の層18の形成は有効には防止されな
い。それ故、誘電層の誘電率およびコンデンサの容量
は、この自然酸化物層18により低下する。アニール温
度は、自然酸化物層18の形成により制限される。その
ため、誘電層の品質は劣化する。さらに、誘電層の尖っ
た表面により、コンデンサに漏洩電流が発生する。
成されたシリコン・オキシニトライド層14によって
は、自然の酸化物の層18の形成は有効には防止されな
い。それ故、誘電層の誘電率およびコンデンサの容量
は、この自然酸化物層18により低下する。アニール温
度は、自然酸化物層18の形成により制限される。その
ため、誘電層の品質は劣化する。さらに、誘電層の尖っ
た表面により、コンデンサに漏洩電流が発生する。
【0012】それ故、本発明の目的は、誘電層の品質を
改善し、かつアニール温度を高くするために自然酸化物
の形成を防止し、しかもコンデンサの漏洩電流の発生を
防止することができるコンデンサの製造方法を提供する
ことである。
改善し、かつアニール温度を高くするために自然酸化物
の形成を防止し、しかもコンデンサの漏洩電流の発生を
防止することができるコンデンサの製造方法を提供する
ことである。
【0013】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、半導体基板上に導電層を形成するステッ
プと、前記導電層の上に半球形粒状シリコン層を形成す
るステップと、バリヤ層に変換するためのイオンを前記
半球形粒状シリコン層内にイオン注入法を使用して注入
するステップと、熱処理プロセスを実行して前記半球形
粒状シリコン層上にバリヤ層に形成するステップと、前
記バリヤ層の表面を清掃するために湿式エッチング・プ
ロセスを実行するステップと、前記バリヤ層上に誘電層
を形成するステップと、前記誘電層上に頂部電極を形成
するステップとを具備することを特徴とするコンデンサ
の製造方法とする。
めに本発明は、半導体基板上に導電層を形成するステッ
プと、前記導電層の上に半球形粒状シリコン層を形成す
るステップと、バリヤ層に変換するためのイオンを前記
半球形粒状シリコン層内にイオン注入法を使用して注入
するステップと、熱処理プロセスを実行して前記半球形
粒状シリコン層上にバリヤ層に形成するステップと、前
記バリヤ層の表面を清掃するために湿式エッチング・プ
ロセスを実行するステップと、前記バリヤ層上に誘電層
を形成するステップと、前記誘電層上に頂部電極を形成
するステップとを具備することを特徴とするコンデンサ
の製造方法とする。
【0014】また、本発明は、半導体基板上に導電層を
形成するステップと、バリヤ層に変換するためのイオン
を前記導電層内にイオン注入法を使用して注入するステ
ップと、熱処理プロセスを実行して前記導電層上にバリ
ヤ層を形成するステップと、前記バリヤ層の表面を清掃
するために湿式エッチング・プロセスを実行するステッ
プと、前記バリヤ層上に誘電層を形成するステップと、
前記誘電層上に頂部電極を形成するステップとを具備す
ることを特徴とするコンデンサの製造方法とする。
形成するステップと、バリヤ層に変換するためのイオン
を前記導電層内にイオン注入法を使用して注入するステ
ップと、熱処理プロセスを実行して前記導電層上にバリ
ヤ層を形成するステップと、前記バリヤ層の表面を清掃
するために湿式エッチング・プロセスを実行するステッ
プと、前記バリヤ層上に誘電層を形成するステップと、
前記誘電層上に頂部電極を形成するステップとを具備す
ることを特徴とするコンデンサの製造方法とする。
【0015】以上のような本発明の第一の特徴は、バリ
ヤ層に変換するためのイオンを半球形粒状シリコン層
(または導電層)内に注入すること、そして熱処理プロ
セスを実行することにより、半球形粒状シリコン層(ま
たは導電層)の表面上にバリヤ層を形成することであ
る。これによりバリヤ層の品質が向上し、誘電層の形成
ステップ中、自然の酸化物の形成がバリヤ層により防止
される。それ故、誘電層の誘電率およびコンデンサの容
量が増大する。本発明の第二の特徴は、バリヤ層の品質
の向上により、アニールプロセス中にバリヤ層によって
自然の酸化物の形成が防止されることである。よって、
アニール温度を上げて、誘電層の品質を改善することが
できる。本発明の第三の特徴は、上述のようなバリヤ層
の形成法とすることにより、半球形粒状シリコン層を形
成する方法においても表面がバリヤ層の表面で平滑とな
り、以降のプロセス中に形成された誘電層に尖った表面
が形成されるのを防止することができることである。そ
れ故、コンデンサ内の漏洩電流の発生が防止され、誘電
層の品質が改善される。
ヤ層に変換するためのイオンを半球形粒状シリコン層
(または導電層)内に注入すること、そして熱処理プロ
セスを実行することにより、半球形粒状シリコン層(ま
たは導電層)の表面上にバリヤ層を形成することであ
る。これによりバリヤ層の品質が向上し、誘電層の形成
ステップ中、自然の酸化物の形成がバリヤ層により防止
される。それ故、誘電層の誘電率およびコンデンサの容
量が増大する。本発明の第二の特徴は、バリヤ層の品質
の向上により、アニールプロセス中にバリヤ層によって
自然の酸化物の形成が防止されることである。よって、
アニール温度を上げて、誘電層の品質を改善することが
できる。本発明の第三の特徴は、上述のようなバリヤ層
の形成法とすることにより、半球形粒状シリコン層を形
成する方法においても表面がバリヤ層の表面で平滑とな
り、以降のプロセス中に形成された誘電層に尖った表面
が形成されるのを防止することができることである。そ
れ故、コンデンサ内の漏洩電流の発生が防止され、誘電
層の品質が改善される。
【0016】
【発明の実施の形態】以下本発明によるコンデンサの製
造方法の実施の形態を図1(A)ないし図1(C)を参
照して詳細に説明する。図1(A)について説明する
と、導電層30が設けられていて、この導電層30は、
半導体基板構造体(図示せず)上のトランジスタのソー
ス/ドレイン領域を接続する働きをしている。他の装置
構造体は、すでに基板構造体上に形成されている。図面
を簡単にするため、また本発明の方法の特徴を強調する
ために、基板構造体は図示していない。例えば、ドーピ
ングしたポリシリコンからなる導電層30は、例えばL
PCVD法で形成することができる。さらに、導電層3
0は、コンデンサの底部電極として使用される。
造方法の実施の形態を図1(A)ないし図1(C)を参
照して詳細に説明する。図1(A)について説明する
と、導電層30が設けられていて、この導電層30は、
半導体基板構造体(図示せず)上のトランジスタのソー
ス/ドレイン領域を接続する働きをしている。他の装置
構造体は、すでに基板構造体上に形成されている。図面
を簡単にするため、また本発明の方法の特徴を強調する
ために、基板構造体は図示していない。例えば、ドーピ
ングしたポリシリコンからなる導電層30は、例えばL
PCVD法で形成することができる。さらに、導電層3
0は、コンデンサの底部電極として使用される。
【0017】その後、HSG層32が導電層30の表面
上にLPCVD法によって形成される。例えばHSG層
32は、反応ガスとしてSiH4 およびSi2 H6 を使
用して形成され、その形成は、アモルファスシリコンの
形成温度とポリシリコンの形成温度との間の温度で行わ
れる。アニールプロセスは、HSG層32の品質を改善
するために行われる。
上にLPCVD法によって形成される。例えばHSG層
32は、反応ガスとしてSiH4 およびSi2 H6 を使
用して形成され、その形成は、アモルファスシリコンの
形成温度とポリシリコンの形成温度との間の温度で行わ
れる。アニールプロセスは、HSG層32の品質を改善
するために行われる。
【0018】その後、窒素イオンがイオン注入法により
HSG層32内に注入される。このイオン注入法で使用
される電圧は10〜30KeVであり、イオン濃度は5
×1014から5×1015/cm2 である。その後、シリ
コン・オキシニトライドまたは窒化シリコンのような薄
いバリヤ層34がHSG層32上に急速熱プロセス(R
PT)により形成される。RPTプロセスは、高温で一
酸化窒素(N2 O)または酸素ガスを使用して行われ、
バリヤ層34を形成するために窒化反応が行われる。こ
の場合、HSG層32のシリコン原子は、このRTPプ
ロセス中に周囲のガスと反応する。このバリヤ層34
は、周囲の酸素原子とHSG層32のシリコン原子との
間の相互作用を防止するために使用される。上記バリヤ
層34は、HSG層32に窒素イオンを直接注入するこ
とを用いて形成される。それ故、バリヤ層34は、窒素
原子のモル濃度を、バリヤ層34の分子式の酸素原子の
モル濃度より遥かに大きくすることができる。
HSG層32内に注入される。このイオン注入法で使用
される電圧は10〜30KeVであり、イオン濃度は5
×1014から5×1015/cm2 である。その後、シリ
コン・オキシニトライドまたは窒化シリコンのような薄
いバリヤ層34がHSG層32上に急速熱プロセス(R
PT)により形成される。RPTプロセスは、高温で一
酸化窒素(N2 O)または酸素ガスを使用して行われ、
バリヤ層34を形成するために窒化反応が行われる。こ
の場合、HSG層32のシリコン原子は、このRTPプ
ロセス中に周囲のガスと反応する。このバリヤ層34
は、周囲の酸素原子とHSG層32のシリコン原子との
間の相互作用を防止するために使用される。上記バリヤ
層34は、HSG層32に窒素イオンを直接注入するこ
とを用いて形成される。それ故、バリヤ層34は、窒素
原子のモル濃度を、バリヤ層34の分子式の酸素原子の
モル濃度より遥かに大きくすることができる。
【0019】HSG層32の欠陥の数は、前記RTPプ
ロセスにより少なくなり、それによりHSG層32の品
質が改善される。領域35では、本発明のバリヤ層34
の形成方法により、バリヤ層34の表面で表面が平滑に
なり、それにより以降のプロセスで形成される誘電層を
通しての漏洩電流の発生が防止される。しかし、自然の
酸化物の薄い層33がRTPプロセス中にバリヤ層34
の表面上に形成される。この自然の酸化物の層33によ
り、以降のプロセスで形成される誘電層の誘電率が低下
する。この自然の酸化物の層33は、誘電層の誘電率の
低下を避けるために、以降のプロセスで除去される。
ロセスにより少なくなり、それによりHSG層32の品
質が改善される。領域35では、本発明のバリヤ層34
の形成方法により、バリヤ層34の表面で表面が平滑に
なり、それにより以降のプロセスで形成される誘電層を
通しての漏洩電流の発生が防止される。しかし、自然の
酸化物の薄い層33がRTPプロセス中にバリヤ層34
の表面上に形成される。この自然の酸化物の層33によ
り、以降のプロセスで形成される誘電層の誘電率が低下
する。この自然の酸化物の層33は、誘電層の誘電率の
低下を避けるために、以降のプロセスで除去される。
【0020】図1(B)について説明すると、バリヤ層
34は、例えば希釈したフッ化水素溶液を使用して湿式
エッチング法により清掃される。バリヤ層34の表面上
の自然の酸化物の層33は、上記湿式エッチング・プロ
セス中に除去される。
34は、例えば希釈したフッ化水素溶液を使用して湿式
エッチング法により清掃される。バリヤ層34の表面上
の自然の酸化物の層33は、上記湿式エッチング・プロ
セス中に除去される。
【0021】その後、例えば窒素原子濃度を高めるため
の窒化反応を行うために、RTPプロセスが高温で窒素
ガス(N2 )を使用してもう一回行われる。このRTP
プロセスは、バリヤ層34のバリヤ効果を高めるために
行われる。本発明の場合には、自然の酸化物の層33が
除去された後で、RTPプロセスを実行することがで
き、また必要ない場合には実行しないでもよいという点
に注目することが重要である。
の窒化反応を行うために、RTPプロセスが高温で窒素
ガス(N2 )を使用してもう一回行われる。このRTP
プロセスは、バリヤ層34のバリヤ効果を高めるために
行われる。本発明の場合には、自然の酸化物の層33が
除去された後で、RTPプロセスを実行することがで
き、また必要ない場合には実行しないでもよいという点
に注目することが重要である。
【0022】図1(C)について説明すると、酸化タン
タルからなる誘電層36がLPCVD法によりバリヤ層
34の表面上に形成される。LPCVD法は、Ta(O
C2H5 )5 化合物を使用して行われ、約360〜48
0℃の温度で実行される。その後、誘電層36の密度を
濃くするために、アニールプロセスが実行される。この
アニールプロセスは、乾いた酸素ガスまたは窒素ガスを
使用して行われ、約700〜950℃の温度で実行され
る。本発明のコンデンサの製造方法によれば、自然の酸
化物の生成がバリヤ層34により効果的に防止される。
それ故、アニール温度を高くすることができ(850℃
以上)、誘電層36の品質が向上し、自然の酸化物の形
成が防止される。
タルからなる誘電層36がLPCVD法によりバリヤ層
34の表面上に形成される。LPCVD法は、Ta(O
C2H5 )5 化合物を使用して行われ、約360〜48
0℃の温度で実行される。その後、誘電層36の密度を
濃くするために、アニールプロセスが実行される。この
アニールプロセスは、乾いた酸素ガスまたは窒素ガスを
使用して行われ、約700〜950℃の温度で実行され
る。本発明のコンデンサの製造方法によれば、自然の酸
化物の生成がバリヤ層34により効果的に防止される。
それ故、アニール温度を高くすることができ(850℃
以上)、誘電層36の品質が向上し、自然の酸化物の形
成が防止される。
【0023】最後に、窒化チタニウムからなる頂部電極
38の層が例えばスパッタ法により誘電層36の表面上
に形成される。その後、コンデンサを完全に形成するた
めの従来のプロセスが行われる。この従来のプロセス
は、当業者にとっては周知であるので、詳細な説明はこ
こでは省略する。
38の層が例えばスパッタ法により誘電層36の表面上
に形成される。その後、コンデンサを完全に形成するた
めの従来のプロセスが行われる。この従来のプロセス
は、当業者にとっては周知であるので、詳細な説明はこ
こでは省略する。
【0024】好適な実施の形態により本発明を説明して
きたが、本発明が上記好適な実施の形態に限定されるも
のでないことを理解されたい。本発明の他の好適な実施
の形態について以下に説明する。この好適な実施の形態
においては、HSG層32は形成されない。導電層が形
成された後に、HSG層32の形成ステップが実行され
ない。その代わりに、イオンが直接導電層30内に注入
される。バリヤ層34が導電層30の表面上に形成され
る。このバリヤ層34は、シリコン・オキシニトライド
または窒化シリコンからなる。その後、コンデンサを完
全に形成するために、図1(B)から図1(C)に示し
たのと同じプロセスが実行される。
きたが、本発明が上記好適な実施の形態に限定されるも
のでないことを理解されたい。本発明の他の好適な実施
の形態について以下に説明する。この好適な実施の形態
においては、HSG層32は形成されない。導電層が形
成された後に、HSG層32の形成ステップが実行され
ない。その代わりに、イオンが直接導電層30内に注入
される。バリヤ層34が導電層30の表面上に形成され
る。このバリヤ層34は、シリコン・オキシニトライド
または窒化シリコンからなる。その後、コンデンサを完
全に形成するために、図1(B)から図1(C)に示し
たのと同じプロセスが実行される。
【0025】本発明の第一の特徴は、イオンがHSG層
32(または導電層30)内に直接注入されること、そ
して、RTPプロセスが実行されることにより、HSG
層32(または導電層30)の表面上にバリヤ層34が
形成されることである。これによりバリヤ層34の品質
が向上し、誘電層36の形成ステップ中、自然の酸化物
の形成がバリヤ層34により防止される。それ故、誘電
層36の誘電率およびコンデンサの容量が増大する。本
発明の第二の特徴は、バリヤ層34の品質の向上によ
り、アニールプロセス中にバリヤ層34によって自然の
酸化物の形成が防止されることである。よって、アニー
ル温度を高くすることができ、それにより誘電層36の
品質を改善することができる。本発明の第三の特徴は、
上述のようなバリヤ層34の形成法とすることにより、
HSG層32を形成する方法においても表面をバリヤ層
34の表面で平滑にすることができ、それにより以降の
プロセス中誘電層36の上に尖った表面が形成されるの
を防止することができることである。それ故、コンデン
サ内における漏洩電流の発生を防止することができ、誘
電層36の品質が改善される。
32(または導電層30)内に直接注入されること、そ
して、RTPプロセスが実行されることにより、HSG
層32(または導電層30)の表面上にバリヤ層34が
形成されることである。これによりバリヤ層34の品質
が向上し、誘電層36の形成ステップ中、自然の酸化物
の形成がバリヤ層34により防止される。それ故、誘電
層36の誘電率およびコンデンサの容量が増大する。本
発明の第二の特徴は、バリヤ層34の品質の向上によ
り、アニールプロセス中にバリヤ層34によって自然の
酸化物の形成が防止されることである。よって、アニー
ル温度を高くすることができ、それにより誘電層36の
品質を改善することができる。本発明の第三の特徴は、
上述のようなバリヤ層34の形成法とすることにより、
HSG層32を形成する方法においても表面をバリヤ層
34の表面で平滑にすることができ、それにより以降の
プロセス中誘電層36の上に尖った表面が形成されるの
を防止することができることである。それ故、コンデン
サ内における漏洩電流の発生を防止することができ、誘
電層36の品質が改善される。
【0026】好適な実施の形態により本発明を説明して
きたが、本発明が上記好適な実施の形態に限定されるも
のでないことを理解されたい。それどころか、本発明
は、種々の修正および類似の装置および手順もカバーす
る。
きたが、本発明が上記好適な実施の形態に限定されるも
のでないことを理解されたい。それどころか、本発明
は、種々の修正および類似の装置および手順もカバーす
る。
【図1】本発明によるコンデンサの製造方法の実施の形
態を示す断面図。
態を示す断面図。
【図2】従来のコンデンサの製造方法を示す断面図。
30 導電層
32 HSG層(半球形粒状シリコン層)
34 バリヤ層
36 誘電層
38 頂部電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 謝 文 益
台湾新竹市光復路二段298巷9弄5號3
樓
(72)発明者 葉 文 冠
台湾竹北市華興一街43巷12號
(72)発明者 游 萃 蓉
台湾新竹縣竹東鎮北興路三段512號7樓
Claims (30)
- 【請求項1】 半導体基板上に導電層を形成するステッ
プと、 前記導電層の上に半球形粒状シリコン層を形成するステ
ップと、 バリヤ層に変換するための窒素イオンを前記半球形粒状
シリコン層内にイオン注入法を使用して注入するステッ
プと、 熱処理プロセスを実行して前記注入された窒素イオンに
より前記半球形粒状シリコン層上の全面にバリヤ層を形
成するステップと、 前記バリヤ層の表面を清掃するために湿式エッチング・
プロセスを実行するステップと、 前記バリヤ層上に酸化タンタルからなる誘電層を形成す
るステップと、 前記誘電層の密度を濃くするためにアニールプロセスを
850〜950℃の温度で実行するステップと、 前記誘電層上に頂部電極を形成するステップとを具備す
ることを特徴とするコンデンサの製造方法。 - 【請求項2】 請求項1に記載のコンデンサの製造方法
において、湿式エッチング・プロセスを行うステップ
と、誘電層を形成するステップとの間に窒素ガスを使用
して急速熱プロセスの実行を有することを特徴とするコ
ンデンサの製造方法。 - 【請求項3】 請求項1に記載のコンデンサの製造方法
において、導電層を形成するための方法は減圧化学気相
成長法であることを特徴とするコンデンサの製造方法。 - 【請求項4】 請求項1に記載のコンデンサの製造方法
において、半球形粒状シリコン層を形成するための方法
は減圧化学気相成長法であることを特徴とするコンデン
サの製造方法。 - 【請求項5】 請求項1に記載のコンデンサの製造方法
において、イオン注入法は10〜30KeVのエネルギ
ーを持つことを特徴とするコンデンサの製造方法。 - 【請求項6】 請求項1に記載のコンデンサの製造方法
において、窒素イオンは5×1014〜5×1015/cm
2 の濃度を持つことを特徴とするコンデンサの製造方
法。 - 【請求項7】 請求項1に記載のコンデンサの製造方法
において、バリヤ層を形成するための熱処理プロセスは
急速熱プロセスであることを特徴とするコンデンサの製
造方法。 - 【請求項8】 請求項7に記載のコンデンサの製造方法
において、急速熱プロセスは一酸化窒素ガスを使用して
行われることを特徴とするコンデンサの製造方法。 - 【請求項9】 請求項7に記載のコンデンサの製造方法
において、急速熱プロセスは酸素ガスを使用して行われ
ることを特徴とするコンデンサの製造方法。 - 【請求項10】 請求項1に記載のコンデンサの製造方
法において、湿式エッチング・プロセスは希釈したフッ
化水素溶液を使用して行われることを特徴とするコンデ
ンサの製造方法。 - 【請求項11】 請求項1に記載のコンデンサの製造方
法において、誘電層を形成するための方法は減圧化学気
相成長法であることを特徴とするコンデンサの製造方
法。 - 【請求項12】 請求項1に記載のコンデンサの製造方
法において、頂部電極を形成する方法はスパッタ法であ
ることを特徴とするコンデンサの製造方法。 - 【請求項13】 請求項1に記載のコンデンサの製造方
法において、頂部電極は窒化チタニウムを含むことを特
徴とするコンデンサの製造方法。 - 【請求項14】 請求項1に記載のコンデンサの製造方
法において、導電層はドーピングされたポリシリコンを
含むことを特徴とするコンデンサの製造方法。 - 【請求項15】 請求項1に記載のコンデンサの製造方
法において、バリヤ層はシリコン・オキシニトライドを
含むことを特徴とするコンデンサの製造方法。 - 【請求項16】 請求項1に記載のコンデンサの製造方
法において、バリヤ層は窒化シリコンを含むことを特徴
とするコンデンサの製造方法。 - 【請求項17】 半導体基板上にドーピングされたポリ
シリコンからなる導電層を形成するステップと、 バリヤ層に変換するための窒素イオンを前記導電層内に
イオン注入法を使用して注入するステップと、 熱処理プロセスを実行して前記注入された窒素イオンに
より前記導電層上の全面にバリヤ層を形成するステップ
と、 前記バリヤ層の表面を清掃するために湿式エッチング・
プロセスを実行するステップと、 前記バリヤ層上に酸化タンタルからなる誘電層を形成す
るステップと、 前記誘電層の密度を濃くするためにアニールプロセスを
850〜950℃の温度で実行するステップと、 前記誘電層上に頂部電極を形成するステップとを具備す
ることを特徴とするコンデンサの製造方法。 - 【請求項18】 請求項17に記載のコンデンサの製造
方法において、湿式エッチング・プロセスを行うステッ
プと、誘電層を形成するステップとの間に窒素ガスを使
用して急速熱プロセスの実行を有することを特徴とする
コンデンサの製造方法。 - 【請求項19】 請求項17に記載のコンデンサの製造
方法において、導電層を形成するための方法は減圧化学
気相成長法であることを特徴とするコンデンサの製造方
法。 - 【請求項20】 請求項17に記載のコンデンサの製造
方法において、イオン注入法は10〜30KeVのエネ
ルギーを持つことを特徴とするコンデンサの製造方法。 - 【請求項21】 請求項17に記載のコンデンサの製造
方法において、窒素イオンは5×1014〜5×1015/
cm2 の濃度を持つことを特徴とするコンデンサの製造
方法。 - 【請求項22】 請求項17に記載のコンデンサの製造
方法において、バリヤ層を形成するための熱処理プロセ
スは急速熱プロセスであることを特徴とするコンデンサ
の製造方法。 - 【請求項23】 請求項22に記載のコンデンサの製造
方法において、急速熱プロセスは一酸化窒素ガスを使用
して行われることを特徴とするコンデンサの製造方法。 - 【請求項24】 請求項22に記載のコンデンサの製造
方法において、急速熱プロセスは酸素ガスを使用して行
われることを特徴とするコンデンサの製造方法。 - 【請求項25】 請求項17に記載のコンデンサの製造
方法において、湿式エッチング・プロセスは希釈したフ
ッ化水素溶液を使用して行われることを特徴とするコン
デンサの製造方法。 - 【請求項26】 請求項17に記載のコンデンサの製造
方法において、誘電層を形成するための方法は減圧化学
気相成長法であることを特徴とするコンデンサの製造方
法。 - 【請求項27】 請求項17に記載のコンデンサの製造
方法において、頂部電極を形成する方法はスパッタ法で
あることを特徴とするコンデンサの製造方法。 - 【請求項28】 請求項17に記載のコンデンサの製造
方法において、頂部電極は窒化チタニウムを含むことを
特徴とするコンデンサの製造方法。 - 【請求項29】 請求項17に記載のコンデンサの製造
方法において、バリヤ層はシリコン・オキシニトライド
を含むことを特徴とするコンデンサの製造方法。 - 【請求項30】 請求項17に記載のコンデンサの製造
方法において、バリヤ層は窒化シリコンを含むことを特
徴とするコンデンサの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW086119490A TW357430B (en) | 1997-12-22 | 1997-12-22 | Manufacturing method of capacitors |
TW86119490 | 1997-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11191612A JPH11191612A (ja) | 1999-07-13 |
JP3487407B2 true JP3487407B2 (ja) | 2004-01-19 |
Family
ID=21627461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07378098A Expired - Fee Related JP3487407B2 (ja) | 1997-12-22 | 1998-03-23 | コンデンサの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6057189A (ja) |
JP (1) | JP3487407B2 (ja) |
TW (1) | TW357430B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6221710B1 (en) * | 1998-12-29 | 2001-04-24 | United Microelectronics Corp. | Method of fabricating capacitor |
KR100331271B1 (ko) | 1999-07-01 | 2002-04-06 | 박종섭 | TaON박막을 갖는 커패시터 제조방법 |
US6200844B1 (en) * | 1999-02-12 | 2001-03-13 | United Microelectronics Corp. | Method of manufacturing dielectric film of capacitor in dynamic random access memory |
KR100358066B1 (ko) | 1999-06-25 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
KR100335775B1 (ko) * | 1999-06-25 | 2002-05-09 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
GB2355113B (en) | 1999-06-25 | 2004-05-26 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
US6656822B2 (en) * | 1999-06-28 | 2003-12-02 | Intel Corporation | Method for reduced capacitance interconnect system using gaseous implants into the ILD |
KR100328454B1 (ko) | 1999-06-29 | 2002-03-16 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
KR100305076B1 (ko) | 1999-07-01 | 2001-11-01 | 박종섭 | 커패시터의 전하저장전극 형성방법 |
KR100327584B1 (ko) | 1999-07-01 | 2002-03-14 | 박종섭 | 반도체소자의 고정전용량 커패시터 형성방법 |
KR100331270B1 (ko) | 1999-07-01 | 2002-04-06 | 박종섭 | TaON박막을 갖는 커패시터 제조방법 |
GB2358284B (en) | 1999-07-02 | 2004-07-14 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
JP2002124650A (ja) | 2000-10-17 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2002313951A (ja) * | 2001-04-11 | 2002-10-25 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
US6551893B1 (en) * | 2001-11-27 | 2003-04-22 | Micron Technology, Inc. | Atomic layer deposition of capacitor dielectric |
US7326626B2 (en) * | 2004-06-10 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | Capacitor and method for manufacturing the same |
CN107611117A (zh) * | 2017-08-24 | 2018-01-19 | 长江存储科技有限责任公司 | 一种生成pip电容的工艺方法及pip电容 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5429972A (en) * | 1994-05-09 | 1995-07-04 | Advanced Micro Devices, Inc. | Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric |
US5670406A (en) * | 1997-01-30 | 1997-09-23 | Vanguard International Semiconductor Corporation | Method of making a tooth shaped capacitor |
-
1997
- 1997-12-22 TW TW086119490A patent/TW357430B/zh active
-
1998
- 1998-02-17 US US09/024,183 patent/US6057189A/en not_active Expired - Fee Related
- 1998-03-23 JP JP07378098A patent/JP3487407B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11191612A (ja) | 1999-07-13 |
TW357430B (en) | 1999-05-01 |
US6057189A (en) | 2000-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0168144B1 (ko) | 반도체 장치의 제조방법 | |
US6300215B1 (en) | Methods of forming integrated circuit capacitors having composite titanium oxide and tantalum pentoxide dielectric layers therein | |
JP3487407B2 (ja) | コンデンサの製造方法 | |
US5985730A (en) | Method of forming a capacitor of a semiconductor device | |
JP2915825B2 (ja) | 半球形粒子シリコン上での窒化チタン(TiN)の気相成長法を用いた蓄積キャパシタ構造(STC構造)の半導体メモリ蓄積装置およびその製造方法 | |
US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
JPH06140569A (ja) | 半導体装置のキャパシタ及びその製造方法並びに該キャパシタを備えた半導体装置及びその製造方法 | |
US6077737A (en) | Method for forming a DRAM having improved capacitor dielectric layers | |
KR20020047287A (ko) | 반구형 실리콘을 갖는 실리콘 전극 형성에 의한 커패시터제조방법 | |
JP4088914B2 (ja) | キャパシタ及びそれを有する半導体素子の製造方法 | |
JP4053226B2 (ja) | 半導体集積回路装置およびその製造方法 | |
US6784068B2 (en) | Capacitor fabrication method | |
US7141846B2 (en) | Semiconductor storage device and method for manufacturing the same | |
US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
TWI277170B (en) | Method for fabricating capacitor in semiconductor device | |
JP2001223343A (ja) | キャパシタの下部電極及びその製造方法 | |
JPH11145423A (ja) | 半導体装置の製造方法 | |
US20020072172A1 (en) | Method of fabricating a storage node | |
KR100440777B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
JPH11163282A (ja) | 半導体装置の製造方法 | |
JP2000150826A (ja) | 半導体集積回路装置の製造方法 | |
KR100424715B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100504434B1 (ko) | 반도체장치의 커패시터 제조방법 | |
JP4543357B2 (ja) | 半導体装置の製造方法 | |
TW425705B (en) | Manufacturing method of capacitor structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |