JP4088914B2 - キャパシタ及びそれを有する半導体素子の製造方法 - Google Patents
キャパシタ及びそれを有する半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4088914B2 JP4088914B2 JP2002171139A JP2002171139A JP4088914B2 JP 4088914 B2 JP4088914 B2 JP 4088914B2 JP 2002171139 A JP2002171139 A JP 2002171139A JP 2002171139 A JP2002171139 A JP 2002171139A JP 4088914 B2 JP4088914 B2 JP 4088914B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- lower electrode
- capacitor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 71
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims description 136
- 238000000034 method Methods 0.000 claims description 91
- 239000011229 interlayer Substances 0.000 claims description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 238000003860 storage Methods 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 25
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 25
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000012495 reaction gas Substances 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 10
- 229910003071 TaON Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- -1 tri (2,4-octanedione) ruthenium Chemical compound 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 3
- 229910004491 TaAlN Inorganic materials 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- 229910008484 TiSi Inorganic materials 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000012528 membrane Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路を構成するキャパシタ及びそれを有する半導体素子の製造方法に関する。
【０００２】
【従来の技術】
DRAM(Dynamic Random Access Memory)等の半導体素子の集積度が高まるにつれて、記憶情報の基本単位である1ビットを格納する単位メモリセルの面積が、次第に縮小されてきている。
【０００３】
しかし、メモリセルの縮小に応じて単純にキャパシタの面積を減少させることはできない。なぜなら、ソフトエラーを防止して、安定した動作を保持するためには、単位メモリセル当たり一定の静電容量が必要であるからである。そのため、限られたメモリセルの面積内で、必要なキャパシタの容量を確保するための研究がなされている。これらの研究は、大きく次の3種類の方法に分けられる。一つは誘電体膜の薄膜化であり、１つはキャパシタの有効面積の拡大であり、また１つは比誘電率の高い材料の適用である。
【０００４】
この中でも、比誘電率の高い材料を用いることは、キャパシタの容量を拡大する上で非常に有効となる。従来、キャパシタに用いられる誘電体膜としては、SiO2膜や、誘電率がSiO2膜の約2倍であるSi3N4膜とSiO2膜とを用いたNO(Nitride-Oxide)膜、あるいはONO(Oxide-Nitride-Oxide)膜が主なものであったが、このSiO2膜や、NO膜、ONO膜などでは、物質自体の誘電率が基本的に低かった。そのため、誘電体膜の薄膜化やキャパシタの表面積の拡大といった形状面での改良により、高い静電容量を確保するには限界があり、誘電体膜には比誘電率の高い新しい物質が用いられるようになった。
【０００５】
例えば、高集積DRAMでは、従来の誘電体膜に代わる新しい誘電体膜として、(Ba、Sr)TiO3膜(以下、BSTと記す)、(Pb、Zr)TiO3膜(以下、PZTと記す)、Ta2O5膜などが用いられるようになった。中でもTa2O5膜は、シリコン窒化膜に比べて、3倍以上の高い誘電率(約20〜25)を有し、BSTやPZTに比べてエッチングが容易であるという優れた特性を有する。さらに、このTa2O5膜は、CVD法により成長させる場合、ステップカバレッジにも優れた特性を示す。ただ、Ta2O5膜では、その不安定な組成比のために誘電率のバラツキが発生する傾向があり、最近ではこれを改善するため、TaONの開発が進められている。以下、このような特性を有する酸化タンタル（Ta2O5）を誘電体膜として用いるキャパシタについて説明する。
【０００６】
Ta2O5膜を用いたキャパシタでは、キャパシタの電極を構成する物質の選択が重要となる。これは、例えば、電極にTa2O5膜に対して反応性のあるポリシリコン膜等を用いると、Ta2O5膜から酸素が拡散することによりTa2O5膜の組成比が変化し、また拡散した酸素によって電極が酸化膨張してキャパシタ電極間の距離が変化するため、キャパシタの静電容量が大きく影響を受けてしまうからである。
【０００７】
このTa2O5膜を用いる場合、従来のNO膜を用いたキャパシタに適用されるMOS（Metal/Oxide/Semiconductor）構造における半導体素材の酸化膜が、酸化タンタルに代わるので、MIS(Metal/Insulator/Semiconductor)構造となる。ここで、Mはプレートノードとして用いられる金属電極を示し、Iは絶縁体である誘電体膜を示し、またSはストレージノードとして用いられるポリシリコン膜を示している。
【０００８】
Ta2O5膜を用いたキャパシタでは、通常、上部電極であるプレートノードには、ポリシリコン/TiNの積層構造、またはポリシリコン/WNの積層構造が用いられ、下部電極であるストレージノードには、RTN(Rapid Thermal Nitration)法により表面に熱処理を施されたポリシリコンが用いられる。
【０００９】
このMIS構造においても、半導体素子の集積化に応じて必要な静電容量を確保するためには、上述したように、誘電体膜であるTa2O5膜を薄膜化するとよいが、Ta2O5膜を薄膜化するためには、キャパシタ形成後の後続する熱処理が重要となる。これは、この熱処理がキャパシタに及ぼす弊害が無視できないためであり、この弊害を抑制することによって、より薄いTa2O5膜を形成することができるからである。なお、Ta2O5膜をどの程度まで薄くすることができるかについては、明らかでないが、その限界は約20Å〜30Å程の範囲内と考えられる。これは、それ以上に誘電体膜の薄膜化を進めると、リーク電流が増加するという問題が発生するからである。
【００１０】
上記弊害を抑制するため、下部電極に、ポリシリコンでなく、金属を用いるMIM(Metal/Insulator/Metal)構造のキャパシタが検討されてた。従来、MIS構造のキャパシタでは、下部電極にポリシリコン膜を用いていたため、Ta2O5への熱処理によりポリシリコン膜が酸化膨張して有効な酸化膜の厚さ(Tox)が厚くなってしまい、高集積半導体素子の動作に必要な静電容量を確保するのには限界があったためである。このMIM構造にしたがって、ポリシリコン膜のストレージノードに代えて、金属膜のストレージノードを用いると、自然酸化膜の形成を抑止して、Ta2O5膜等の酸化膜の有効な厚さを30Å程度にまで薄膜化することができた。
【００１１】
また、MIM構造にバリヤメタルを適用することによって、金属膜と、導電性プラグに用いられるポリシリコンまたはシリコン基板との反応を防止し、さらに誘電体膜の成長時にソースガスとして用いられる酸素の拡散を防止することができた。
【００１２】
【発明が解決しようとする課題】
しかし、上記のようなMIM構造において、金属膜の下部電極としてルテニウム(Ru)を用いた場合、一般的な低圧化学気相成長(Low Pressure Chemical Vapor Deposition: 以下、LPCVDと記す)法によりRu層を成長させると、Ru層の表面が粗くなり、Ru層内に酸素が取り込まれてしまい、これにより、リーク電流が増加するという問題があった。また、Ru層内に取り込まれた酸素により、一般的なバリヤメタルであるTiNが酸化されてしまい、Ru層が剥がれてしまうなどの問題があった。そのため、半導体素子に適用することができなかった。
【００１３】
上記のような問題点を解決するため、本発明は、下部電極としてRuを用いた場合、Ru層の表面が粗くなるのを抑制することができ、これにより、リーク電流を抑え、バリヤメタルの酸化を防止することのできるキャパシタ及びそれを有する半導体素子の製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
本発明に係るキャパシタの製造方法は、基板上に形成された導電性膜及び絶縁性膜の表面に、前記キャパシタの下部電極用導電層としてルテニウム(Ru)層を、プラズマ励起化学気相成長(Plasma Enhanced Chemical Vapor Deposition: 以下、PECVDと記す)法と低圧化学気相成長(Low Pressure Chemical Vapor Deposition: 以下、LPCVDと記す)法とを順に用いて成長させる工程と、該下部電極用導電層をパターニングして前記キャパシタの下部電極を形成する工程とを含むことを特徴としている。
上記したキャパシタの製造方法は、前記下部電極用導電層をパターニングして前記キャパシタの下部電極を形成する工程の後、前記下部電極の表面に誘電体膜を形成する工程と、前記誘電体膜の表面に前記キャパシタの上部電極を形成する工程とを行うことが望ましい。
【００１５】
ここで、前記誘電体膜としてTaON膜及びTa2O5膜のうち、いずれかの膜を用いることが望ましい。
【００１６】
また、前記PECVD法によりRu層を成長させる処理を、反応ソースとしてRu(CH3COCHCOCH2CH3CH2CH3)3(トリ(2,4-オクタネディオネイト)ルテニウム)を用い、基板の温度を200℃〜350℃に保持し、反応ガスとしてNH3またはH2を用い、該反応ガスの流量を50sccm〜1000sccmに保持し、反応炉の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持する条件下で行うことが望ましい。
【００１７】
また、前記PECVD法によりRu層を成長させる処理を、R.F.電力を30ワット〜400ワットに保持し、下部ヒータ(SUB HEATER)を接地し、シャワーヘッド(SHOWER HEAD)を電極とする条件下で行うことが望ましい。
【００１８】
また、前記LPCVD法によりRu層を成長させる処理を、反応ソースとしてRu(CH3COCHCOCH2CH3CH2CH3)3(トリ(2,4-オクタネディオネイト)ルテニウム)を用い、基板の温度を200℃〜350℃に保持し、反応ガスとしてO2を用い、該反応ガスの流量を50sccm〜1000sccmに保持し、反応炉の圧力を0.１Torr（13.3Pa）〜2Torr（267Pa）に保持する条件下で行うことが望ましい。
【００１９】
また、前記PECVD法を用いてRu層を成長させる処理と前記LPCVD法を用いてRu層を成長させる処理とを、同一チャンバにおいて順に行う処理を含むことが望ましい。
【００２０】
また、前記誘電体膜を形成する工程が、前記誘電体膜としてTa2O5膜を成長させる工程と、前記Ta2O5膜に、N2Oによるプラズマ熱処理または紫外線−オゾン(UV−O3)ガスによる熱処理を施す工程と、N2ガスとO2ガスとを用いたRTO(Rapid Thermal Oxidation)処理を施す工程とを含むことが望ましい。
【００２１】
ここで、前記Ta2O5膜を成長させる工程を、タンタルエチレート(Ta(OC2H5)5)をソースガスとして用い、反応ガスとしてO2ガスを用い、該反応ガスの流量を 10sccm〜1000sccmに保持し、反応炉内の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持し、基板の温度を300℃〜400℃に保持する条件下で行うことが望ましい。
【００２２】
また、前記プラズマ熱処理を、300℃〜500℃の処理温度で行うことが望ましい。
【００２３】
また、前記RTO処理工程を、500℃〜650℃の処理温度、30秒〜60秒の処理時間の条件下で行うことが望ましい。
【００２４】
また、前記上部電極としてRu膜及びTiN膜のうちいずれかの膜を用いることが望ましい。
【００２５】
一方、本発明に係るキャパシタを有する半導体素子の製造方法は、半導体基板の上面にコンタクトホールを有する第1層間絶縁膜を形成する工程と、前記コンタクトホール内にプラグ用導電膜を充填して、前記半導体基板に接続されたコンタクトプラグを形成する工程と、該コンタクトプラグ及び前記第1層間絶縁膜の上面に第2絶縁層を形成する工程と、該第2絶縁層をパターニングしてストレージノードホールを有する第2層間絶縁膜を形成する工程と、該ストレージノードホールの内表面及び前記第2層間絶縁膜の上面に下部電極用導電層としてルテニウム(Ru）層を、PECVD法とLPCVD法とを順に用いて成長させる工程と、前記下部電極用導電層をパターニングして、前記キャパシタの下部電極を形成する工程とを含むことを特徴としている。
上記した半導体素子の製造方法は、前記下部電極用導電層をパターニングして前記キャパシタの下部電極を形成する工程の後、前記下部電極の表面に誘電体膜を形成する工程と、前記誘電体膜の表面に前記キャパシタの上部電極を形成する工程とを行うことが望ましい。
【００２６】
ここで、前記コンタクトプラグを形成する工程が、前記コンタクトホール内及び前記第1層間絶縁膜の上面に、ポリシリコン膜を成長させた後、前記第1層間絶縁膜の表面が露出し、前記ポリシリコン膜の上面が前記第1層間絶縁膜の上面より低くなるまでエッチバックして、ポリシリコンプラグを形成する工程と、前記ポリシリコンプラグ上面にシリサイド膜とバリヤメタルとを順に形成し、ポリシリコンプラグ、シリサイド膜及びバリヤメタルからなるコンタクトプラグを形成する工程とを含むことが望ましい。
【００２７】
また、前記シリサイド膜を形成する処理を、前記ポリシリコンプラグより上方の前記コンタクトホール内及び前記第1層間絶縁膜の上面にチタニウム(Ti)層を成長させ、RTP法により熱処理を施して、前記ポリシリコンプラグ上面にチタニウムシリサイド(TiSix)層を形成した後、未反応のTi層をウェットエッチングにより除去して行うことが望ましい。
【００２８】
また、前記バリヤメタルを形成する処理を、TiN層、TaN層、TiSiN層、TaSiN層、TaAlN層及びこれらを組み合わせたもののうちいずれかを、PVD法またはCVD法により成長させて行うことが望ましい。
【００２９】
また、前記下部電極を形成する工程は、前記ストレージノードホールの内表面及び第2層間絶縁膜の上面に下部電極用導電層としてRu層を、PECVD法とLPCVD法とを順に用いて成長させる工程と、前記下部電極用導電層の表面に、前記ストレージノードホールを埋め込むのに十分厚さの犠牲層を成長させる工程と、前記第2層間絶縁膜の上面が露出するまで、前記下部電極用導電層の一部及び前記犠牲層の一部を平坦化処理によって除去して、前記下部電極用導電層から複数のキャパシタの下部電極を形成する工程と、前記下部電極の内側に残留した前記犠牲層を除去する工程と、前記第2層間絶縁膜をウェットエッチングにより除去する工程とを含むことが望ましい。
【００３０】
また、前記誘電体膜としてTaON膜及びTa2O5膜のうちいずれかの膜を用いることが望ましい。
【００３１】
また、前記上部電極としてRu膜及びTiN膜のうちいずれかの膜を用いることが望ましい。
【００３２】
【発明の実施の形態】
本発明に係る実施の形態では、誘電体膜としてTa2O5膜、またはTaON膜を用いる。TaON膜は、従来のSiO2膜、Si3N4膜、NO(Nitride-Oxide)膜、またはONO(Oxide-Nitride-Oxide)膜より高い誘電率を有し、Ta2O5膜の不安定な組成比を改善した誘電体膜である。
【００３３】
また、本発明に係る実施の形態では、キャパシタの下部電極にはルテニウム(Ru)層を用い、該Ru層を2段階の処理で成長させる。上記2段階の処理とは、まず、PECVD法により反応ガスとしてNH3またはH2を用い、Ru層を成長させ、成長させたRu層の上面に、LPCVD法により反応ガスとしてNH3を用いて、さらにRu層を成長させる処理をいう。
【００３４】
上記のように、PECVD法により成長させたRu層の上面に、LPCVD法によりRu層を成長させることによって、Ru層の表面が粗くなるのを抑制することができる。また、反応ガスとしてNH3を用いることによって、Ru層内に取り込まれた酸素を除去することができる。これにより、誘電体膜となるTaON膜、またはTa2O5膜の成長後に、熱工程を施しても、バリヤメタルとなるTiN膜の酸化を防止し、リーク電流を抑えることができる。
【００３５】
上記2段階の処理の有効性を示す実験データとして、下記に表１を示す。表1は、Ru層をPECVD法とLPCVD法とを順に用いて成長させた場合のAFM(原子間力顕微鏡：Atomic Force Microscope)のデータと、LPCVD法のみを用いて成長させた場合のAFMデータとを比較した表である。
【００３６】
【表１】
【００３７】
表１中のRms(Root mean square)は、Ru層の表面粗さを、面内各点での高さの平均値からの差の二乗平均で表した値であり、P-v(Peak to value)は、同じくRu層の表面粗さを、面内各点での高さの最大値と最小値との差で表した値である。
【００３８】
表1に示すように、Ru層をPECVD法とLPCVD法とを順に用いて成長させた場合の方が、単純にLPCVD法のみを用いて成長させた場合に比べて、表面粗さの度合いが低く、良好な条件であることがわかる。
【００３９】
一方、電荷保存電極となる下部電極の構造としては、単純スタック構造、シリンダ構造、多重ピン構造、凹型構造など様々な構造を適用することができる。本実施の形態では、上記のうち、シリンダ構造を適用しているが、他の構造に置き換えることが可能である。
【００４０】
また、本発明に係る実施の形態では、キャパシタの上部電極は、セルプレートになっており、RuやTiNなどで形成する。
【００４１】
以下、添付した図面を参照しながら、本発明に係る好ましい実施の形態を詳細に説明する。添付した図1〜10は、本発明に係る実施の形態において、半導体素子の各製造工程における素子の構造を示す断面図である。
【００４２】
まず、図1は、半導体基板100の上面に第1絶縁層105を成長させる工程を示している。
【００４３】
第1絶縁層105と半導体基板100との間には、図示していないが、通常の半導体素子が備える素子分離膜やゲート酸化膜、ゲート電極およびソース/ドレインからなるMOSFET等が形成されている。
【００４４】
図2は、第1絶縁層105をパターニングして、コンタクトホール110を有する第1層間絶縁膜105Aを形成する工程を示している。
【００４５】
コンタクトホール110は、半導体基板100の表層部に形成されたソース/ドレインのうち、後に形成するコンタクトプラグに接続される部分の上側に第1絶縁層105をエッチングして形成される。
【００４６】
図3は、コンタクトホール110内にポリシリコンプラグ115を形成する工程を示している。
【００４７】
ポリシリコンプラグ115は、コンタクトホール110内及び第1層間絶縁膜105Aの上面に、化学気相成長(CVD)法によりドープトポリシリコン膜を成長させた後、第1層間絶縁膜105Aの表面が露出し、ポリシリコン膜の上面が第1層間絶縁膜105Aの上面より低くなるまでエッチバックすることにより形成される。したがって、ポリシリコンプラグ115より上方のコンタクトホール内110には、充填されずに残った空間があり、ポリシリコンプラグ115は、第1層間絶縁膜105Aの上面に対して窪んでいる。
【００４８】
図4は、窪んだポリシリコンプラグ115の上面にシリサイド膜120とバリヤメタル125とを順に形成する工程を示している。
【００４９】
まず、上記エッチバック後に洗浄処理を施して、ポリシリコンプラグ115より上方のコンタクトホール内110及び第1層間絶縁膜105Aの上面に、チタニウム(Ti)層を成長させる。そして、RTP(Rapid Thermal Processing)法により熱処理を施して、ポリシリコンプラグ115上面にチタニウムシリサイド(TiSix)層を形成した後、未反応のTiをウェットエッチングにより除去する。このようにして、シリサイド膜120を形成する。なお、Tiの代わり、WN、Wを用いることができる。このシリサイド膜120は、バリヤメタル125を形成する前にポリシリコンプラグ115との間にオーミックコンタクトを形成して、コンタクト抵抗を低下させるためのものである。
【００５０】
次いで、シリサイド膜120より上方のコンタクトホール内110及び第1層間絶縁膜105Aの上面に、バリヤ導電層を成長させた後、化学機械的研磨(Chemical Mechanical Polishing、以下CMPと記す)により平坦化してバリヤメタル125を形成する。このバリヤメタル125は誘電体活性化のための酸素雰囲気下での高温熱処理時に、酸素が下部電極であるストレージノードを介してポリシリコンプラグ115に拡散し、ポリシリコンプラグ115が酸化されるのを防止する役割を果たす。なお、バリヤ導電層を成長させるには、TiN層、TaN層、TiSiN層、TaSiN層、TaAlN層及びこれらを組み合わせたもののうちいずれかを、PVD法またはCVD法により成長させるとよい。
【００５１】
このようにして、コンタクトホール110内に複数のプラグ用導電膜を充填して、半導体基板100に接続された、ポリシリコンプラグ115、シリサイド膜120及びバリヤメタル125からなるコンタクトプラグを形成する。
【００５２】
図5は、シリンダ型キャパシタを形成するために、コンタクトプラグ及び第1層間絶縁膜105Aの上面に第2絶縁層130を形成する工程を示している。
【００５３】
第2絶縁層130は、シリコン酸化膜やBPSG膜により形成される。図では単一の層として示されているが、後述するエッチングの停止層や、リソグラフィ工程での精度向上のための反射防止層を含む積層構造として形成することもできる。例えば、第2絶縁層130の下部に上記停止層を設けることにより、後述するストレージノードホール135（図６）を形成するとき、コンタクトプラグが露出する直前でエッチングを停止させ、その後、停止層をエッチングすることができる。これにより、エッチング処理を高い精度で制御することができる。したがって、停止層にはシリコン酸化膜やBPSG膜からなる第2絶縁層130をエッチングする際に、エッチング選択比を高くするのに適した、SiN膜、Al2O3膜、SiON膜、またはこれらを組合せた膜を用いるとよい。
【００５４】
図6は、第2絶縁層130をパターニングしてストレージノードホール135を有する第2層間絶縁膜130Aを形成する工程を示している。図示したように、ストレージノードホール135により、コンタクトプラグ及び第1層間絶縁膜105Aの上面が露出されており、このストレージノードホール135内に下部電極を形成する。
【００５５】
図7は、ストレージノードホール135の内表面及び第2層間絶縁膜130Aの上面に下部電極用導電層140を成長させる工程を示している。この場合、図示したように、ストレージノードホール135内に、下部電極用導電層140を充填するのではなく、その内表面を覆うようにする。
【００５６】
本実施の形態では、下部電極用導電層140としてRu膜を、PECVD法とLPCVD法とを順に用いて成長させている。
【００５７】
まず、PECVD法によりRu層を成長させる処理を、反応ソースとしてRu(CH3COCHCOCH2CH3CH2CH3)3(トリ(2,4-オクタネディオネイト)ルテニウム)のガスを用い、基板の温度を200℃〜350℃に保持し、反応ガスとしてNH3またはH2を用い、該反応ガスの流量を50sccm〜1000sccmに保持し、反応炉の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持する条件下で行う。また、R.F.電力を、30ワット〜400ワットに保持し、下部ヒータ(SUB HEATER)を接地し、ソースガス又は処理ガスが噴出されるシャワーヘッド(SHOWER HEAD)を電極とする条件下で行う。反応ガスとして用いるNH3またはH2ガスにより、Ru膜に酸素が取り込まれるのを防止する。
【００５８】
次いで、LPCVD法によりRuを成長させる処理を、反応ガスにO2ガスを用いるが、その他の条件はPECVD法での場合と同様でよい。本実施の形態では、反応ソースとしてRu(CH3COCHCOCH2CH3CH2CH3)3(トリ(2、4-オクタネディオネイト)ルテニウム)を用い、基板の温度を200℃〜350℃に保持し、反応ガスであるO2ガスの流量を50sccm〜1000sccmに保持し、反応炉の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持する条件下で行っている。なお、上記PECVD法を用いてRu層成長させる処理と上記LPCVD法を用いてRu層成長させる処理とを、同一チャンバにおいて順に行うことが望ましい。
【００５９】
図8は、下部電極用導電層140にストレージノード分離処理を施し、第2層間絶縁膜を除去して、下部電極140Aを形成する工程を示している。
【００６０】
ストレージノード分離処理では、まず、下部電極用導電層140の表面に、ストレージノードホール135を埋め込むのに十分な厚さの犠牲層（図示せず）を成長させる。犠牲層としては、フォトレジストやシリコン酸化膜などを用いることができる。
【００６１】
次いで、第2層間絶縁膜130Aの上面が露出するまで、下部電極用導電層140の一部及び犠牲層の一部を、エッチバックまたはCMP方法などの平坦化処理によって除去して、下部電極用導電層140をパターニングし、下部電極用導電層140から複数のキャパシタの下部電極140Aを形成する。なお、図では下部電極140Aが１つしか示されていないが、これは隣接するキャパシタの図示を省略しているためである。
【００６２】
このストレージノード分離処理だけでは、断面がコ字状の前記下部電極140Aの内側に犠牲層が残留している。そこで次に、この下部電極140Aの内側に残留した犠牲層をアッシングやウェットエッチング等によって除去する。犠牲層にフォトレジストを用いる場合には、残留した犠牲層をアッシュによって除去することが望ましく、犠牲層にシリコン酸化膜を用いる場合には、犠牲層をウェットエッチングによって除去することが望ましい。
【００６３】
次いで、第2層間絶縁膜130Aをウェットエッチングにより除去してシリンダ構造の下部電極140Aを形成する。
【００６４】
図9は、下部電極140Aの表面に誘電体膜145を形成する工程を示している。
【００６５】
本実施の形態では誘電体膜145としてTa2O5膜を成長させる。この場合、ソースガスとしてタンタルエチレート(Ta(OC2H5)5)を用いるが、このタンタルエチレートは、常温では液体であるので、170℃〜190℃に保持する気化器で気体状態にしておく。そして、反応ガスとしてO2ガスを用い、その流量を約10sccm〜1000sccmに保持し、反応炉内の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持し、基板の温度を300℃〜400℃に保持する条件下で、Ta2O5膜を成長させる。
【００６６】
次いで、Ta2O5膜内での酸素の不足を補い、また膜内から炭素を除去するため、300℃〜500℃の処理温度でN2Oによるプラズマ熱処理を施す。別の実施の形態では、上記プラズマ熱処理に代えて、紫外線により活性化された紫外線−オゾン(UV−O3)ガスによる熱処理を施してもよい。
【００６７】
次いでN2ガスとO2ガスとを用いて、500℃〜650℃の処理温度、30秒〜60秒の処理時間の条件下で、RTO(Rapid Thermal Oxidation)処理工程を行う。これにより、Ta2O5膜は多結晶化される。
【００６８】
図10は、誘電体膜145の表面にキャパシタの上部電極150を形成する工程を示している。本実施の形態では、上部電極としてRu膜を成長させるが、TiN膜を用いることもできる。
【００６９】
なお、本実施の形態では、下部電極をシリンダ構造とし、下部電極をパターニングした後に誘電体膜を形成しているが、別の実施の形態では、下部電極を例えば、単純スタック構造とし、下部電極用導電層の表面に誘電体膜を成長させて、下部電極と誘電体膜とを連続的にパターニングすることもできる。
【００７０】
また、本実施の形態では、誘電体膜としてTa2O5膜を用いたが、別の実施の形態では、TaON膜を用いることができる。
【００７１】
【発明の効果】
本発明によれば、PECVD法により成長させたRu膜表面に、LPCVD法によりRu膜を成長させることによって、従来のMIM構造のキャパシタに比べて、Ru層の表面が粗くなるのを抑制することができる。
【００７２】
また、本発明によれば、PECVD法によりRu膜を成長させるとき、反応ガスとしてNH3またはH2を用い、さらにLPCVD法によりRu膜を成長させるとき、反応ガスとしてNH3ガスを用いて、膜内に酸素が取り込まれるのを防止することができる。これにより、後続する熱処理時に、バリヤメタルが酸化されるを防止し、キャパシタのリーク電流を低減することができるという優れた効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態において、半導体基板の上面に第1層間絶縁層を成長させた状態を示す断面図である。
【図２】 本発明の実施の形態において、コンタクトホールを有する第1層間絶縁膜を形成した状態を示す断面図である。
【図３】 本発明の実施の形態において、コンタクトホール内にポリシリコンプラグを形成した状態を示す断面図である。
【図４】 本発明の実施の形態において、窪んだポリシリコンプラグの上面にシリサイド膜とバリヤメタルとを順に形成した状態を示す断面図である。
【図５】 本発明の実施の形態において、コンタクトプラグ及び第1層間絶縁膜の上面に第2層間絶縁層を形成した状態を示す断面図である。
【図６】 本発明の実施の形態において、ストレージノードホールを有する第2層間絶縁膜を形成した状態を示す断面図である。
【図７】 本発明の実施の形態において、ストレージノードホールの内表面及び第2層間絶縁膜の上面に下部電極導電層を形成した状態を示す断面図である。
【図８】 本発明の実施の形態において、下部電極用導電層にストレージノード分離処理を施し、第2層間絶縁膜を除去して、下部電極を形成した状態を示す断面図である。
【図９】 本発明の実施の形態において、下部電極の表面に誘電体膜を形成した状態を示す断面図である。
【図１０】 本発明の実施の形態において、誘電体膜の表面に上部電極を形成した状態を示す断面図である。
【符号の説明】
100 半導体基板
105 第1絶縁層
105A 第1層間絶縁膜
110 コンタクトホール
115 ポリシリコンプラグ
120 シリサイド膜
125 バリヤメタル
130 第2絶縁層
130A 第2層間絶縁膜
135 ストレージノードホール
140 下部電極用導電層
140Ａ 下部電極
145 誘電体膜
150 上部電極
【発明の属する技術分野】
本発明は、半導体集積回路を構成するキャパシタ及びそれを有する半導体素子の製造方法に関する。
【０００２】
【従来の技術】
DRAM(Dynamic Random Access Memory)等の半導体素子の集積度が高まるにつれて、記憶情報の基本単位である1ビットを格納する単位メモリセルの面積が、次第に縮小されてきている。
【０００３】
しかし、メモリセルの縮小に応じて単純にキャパシタの面積を減少させることはできない。なぜなら、ソフトエラーを防止して、安定した動作を保持するためには、単位メモリセル当たり一定の静電容量が必要であるからである。そのため、限られたメモリセルの面積内で、必要なキャパシタの容量を確保するための研究がなされている。これらの研究は、大きく次の3種類の方法に分けられる。一つは誘電体膜の薄膜化であり、１つはキャパシタの有効面積の拡大であり、また１つは比誘電率の高い材料の適用である。
【０００４】
この中でも、比誘電率の高い材料を用いることは、キャパシタの容量を拡大する上で非常に有効となる。従来、キャパシタに用いられる誘電体膜としては、SiO2膜や、誘電率がSiO2膜の約2倍であるSi3N4膜とSiO2膜とを用いたNO(Nitride-Oxide)膜、あるいはONO(Oxide-Nitride-Oxide)膜が主なものであったが、このSiO2膜や、NO膜、ONO膜などでは、物質自体の誘電率が基本的に低かった。そのため、誘電体膜の薄膜化やキャパシタの表面積の拡大といった形状面での改良により、高い静電容量を確保するには限界があり、誘電体膜には比誘電率の高い新しい物質が用いられるようになった。
【０００５】
例えば、高集積DRAMでは、従来の誘電体膜に代わる新しい誘電体膜として、(Ba、Sr)TiO3膜(以下、BSTと記す)、(Pb、Zr)TiO3膜(以下、PZTと記す)、Ta2O5膜などが用いられるようになった。中でもTa2O5膜は、シリコン窒化膜に比べて、3倍以上の高い誘電率(約20〜25)を有し、BSTやPZTに比べてエッチングが容易であるという優れた特性を有する。さらに、このTa2O5膜は、CVD法により成長させる場合、ステップカバレッジにも優れた特性を示す。ただ、Ta2O5膜では、その不安定な組成比のために誘電率のバラツキが発生する傾向があり、最近ではこれを改善するため、TaONの開発が進められている。以下、このような特性を有する酸化タンタル（Ta2O5）を誘電体膜として用いるキャパシタについて説明する。
【０００６】
Ta2O5膜を用いたキャパシタでは、キャパシタの電極を構成する物質の選択が重要となる。これは、例えば、電極にTa2O5膜に対して反応性のあるポリシリコン膜等を用いると、Ta2O5膜から酸素が拡散することによりTa2O5膜の組成比が変化し、また拡散した酸素によって電極が酸化膨張してキャパシタ電極間の距離が変化するため、キャパシタの静電容量が大きく影響を受けてしまうからである。
【０００７】
このTa2O5膜を用いる場合、従来のNO膜を用いたキャパシタに適用されるMOS（Metal/Oxide/Semiconductor）構造における半導体素材の酸化膜が、酸化タンタルに代わるので、MIS(Metal/Insulator/Semiconductor)構造となる。ここで、Mはプレートノードとして用いられる金属電極を示し、Iは絶縁体である誘電体膜を示し、またSはストレージノードとして用いられるポリシリコン膜を示している。
【０００８】
Ta2O5膜を用いたキャパシタでは、通常、上部電極であるプレートノードには、ポリシリコン/TiNの積層構造、またはポリシリコン/WNの積層構造が用いられ、下部電極であるストレージノードには、RTN(Rapid Thermal Nitration)法により表面に熱処理を施されたポリシリコンが用いられる。
【０００９】
このMIS構造においても、半導体素子の集積化に応じて必要な静電容量を確保するためには、上述したように、誘電体膜であるTa2O5膜を薄膜化するとよいが、Ta2O5膜を薄膜化するためには、キャパシタ形成後の後続する熱処理が重要となる。これは、この熱処理がキャパシタに及ぼす弊害が無視できないためであり、この弊害を抑制することによって、より薄いTa2O5膜を形成することができるからである。なお、Ta2O5膜をどの程度まで薄くすることができるかについては、明らかでないが、その限界は約20Å〜30Å程の範囲内と考えられる。これは、それ以上に誘電体膜の薄膜化を進めると、リーク電流が増加するという問題が発生するからである。
【００１０】
上記弊害を抑制するため、下部電極に、ポリシリコンでなく、金属を用いるMIM(Metal/Insulator/Metal)構造のキャパシタが検討されてた。従来、MIS構造のキャパシタでは、下部電極にポリシリコン膜を用いていたため、Ta2O5への熱処理によりポリシリコン膜が酸化膨張して有効な酸化膜の厚さ(Tox)が厚くなってしまい、高集積半導体素子の動作に必要な静電容量を確保するのには限界があったためである。このMIM構造にしたがって、ポリシリコン膜のストレージノードに代えて、金属膜のストレージノードを用いると、自然酸化膜の形成を抑止して、Ta2O5膜等の酸化膜の有効な厚さを30Å程度にまで薄膜化することができた。
【００１１】
また、MIM構造にバリヤメタルを適用することによって、金属膜と、導電性プラグに用いられるポリシリコンまたはシリコン基板との反応を防止し、さらに誘電体膜の成長時にソースガスとして用いられる酸素の拡散を防止することができた。
【００１２】
【発明が解決しようとする課題】
しかし、上記のようなMIM構造において、金属膜の下部電極としてルテニウム(Ru)を用いた場合、一般的な低圧化学気相成長(Low Pressure Chemical Vapor Deposition: 以下、LPCVDと記す)法によりRu層を成長させると、Ru層の表面が粗くなり、Ru層内に酸素が取り込まれてしまい、これにより、リーク電流が増加するという問題があった。また、Ru層内に取り込まれた酸素により、一般的なバリヤメタルであるTiNが酸化されてしまい、Ru層が剥がれてしまうなどの問題があった。そのため、半導体素子に適用することができなかった。
【００１３】
上記のような問題点を解決するため、本発明は、下部電極としてRuを用いた場合、Ru層の表面が粗くなるのを抑制することができ、これにより、リーク電流を抑え、バリヤメタルの酸化を防止することのできるキャパシタ及びそれを有する半導体素子の製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
本発明に係るキャパシタの製造方法は、基板上に形成された導電性膜及び絶縁性膜の表面に、前記キャパシタの下部電極用導電層としてルテニウム(Ru)層を、プラズマ励起化学気相成長(Plasma Enhanced Chemical Vapor Deposition: 以下、PECVDと記す)法と低圧化学気相成長(Low Pressure Chemical Vapor Deposition: 以下、LPCVDと記す)法とを順に用いて成長させる工程と、該下部電極用導電層をパターニングして前記キャパシタの下部電極を形成する工程とを含むことを特徴としている。
上記したキャパシタの製造方法は、前記下部電極用導電層をパターニングして前記キャパシタの下部電極を形成する工程の後、前記下部電極の表面に誘電体膜を形成する工程と、前記誘電体膜の表面に前記キャパシタの上部電極を形成する工程とを行うことが望ましい。
【００１５】
ここで、前記誘電体膜としてTaON膜及びTa2O5膜のうち、いずれかの膜を用いることが望ましい。
【００１６】
また、前記PECVD法によりRu層を成長させる処理を、反応ソースとしてRu(CH3COCHCOCH2CH3CH2CH3)3(トリ(2,4-オクタネディオネイト)ルテニウム)を用い、基板の温度を200℃〜350℃に保持し、反応ガスとしてNH3またはH2を用い、該反応ガスの流量を50sccm〜1000sccmに保持し、反応炉の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持する条件下で行うことが望ましい。
【００１７】
また、前記PECVD法によりRu層を成長させる処理を、R.F.電力を30ワット〜400ワットに保持し、下部ヒータ(SUB HEATER)を接地し、シャワーヘッド(SHOWER HEAD)を電極とする条件下で行うことが望ましい。
【００１８】
また、前記LPCVD法によりRu層を成長させる処理を、反応ソースとしてRu(CH3COCHCOCH2CH3CH2CH3)3(トリ(2,4-オクタネディオネイト)ルテニウム)を用い、基板の温度を200℃〜350℃に保持し、反応ガスとしてO2を用い、該反応ガスの流量を50sccm〜1000sccmに保持し、反応炉の圧力を0.１Torr（13.3Pa）〜2Torr（267Pa）に保持する条件下で行うことが望ましい。
【００１９】
また、前記PECVD法を用いてRu層を成長させる処理と前記LPCVD法を用いてRu層を成長させる処理とを、同一チャンバにおいて順に行う処理を含むことが望ましい。
【００２０】
また、前記誘電体膜を形成する工程が、前記誘電体膜としてTa2O5膜を成長させる工程と、前記Ta2O5膜に、N2Oによるプラズマ熱処理または紫外線−オゾン(UV−O3)ガスによる熱処理を施す工程と、N2ガスとO2ガスとを用いたRTO(Rapid Thermal Oxidation)処理を施す工程とを含むことが望ましい。
【００２１】
ここで、前記Ta2O5膜を成長させる工程を、タンタルエチレート(Ta(OC2H5)5)をソースガスとして用い、反応ガスとしてO2ガスを用い、該反応ガスの流量を 10sccm〜1000sccmに保持し、反応炉内の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持し、基板の温度を300℃〜400℃に保持する条件下で行うことが望ましい。
【００２２】
また、前記プラズマ熱処理を、300℃〜500℃の処理温度で行うことが望ましい。
【００２３】
また、前記RTO処理工程を、500℃〜650℃の処理温度、30秒〜60秒の処理時間の条件下で行うことが望ましい。
【００２４】
また、前記上部電極としてRu膜及びTiN膜のうちいずれかの膜を用いることが望ましい。
【００２５】
一方、本発明に係るキャパシタを有する半導体素子の製造方法は、半導体基板の上面にコンタクトホールを有する第1層間絶縁膜を形成する工程と、前記コンタクトホール内にプラグ用導電膜を充填して、前記半導体基板に接続されたコンタクトプラグを形成する工程と、該コンタクトプラグ及び前記第1層間絶縁膜の上面に第2絶縁層を形成する工程と、該第2絶縁層をパターニングしてストレージノードホールを有する第2層間絶縁膜を形成する工程と、該ストレージノードホールの内表面及び前記第2層間絶縁膜の上面に下部電極用導電層としてルテニウム(Ru）層を、PECVD法とLPCVD法とを順に用いて成長させる工程と、前記下部電極用導電層をパターニングして、前記キャパシタの下部電極を形成する工程とを含むことを特徴としている。
上記した半導体素子の製造方法は、前記下部電極用導電層をパターニングして前記キャパシタの下部電極を形成する工程の後、前記下部電極の表面に誘電体膜を形成する工程と、前記誘電体膜の表面に前記キャパシタの上部電極を形成する工程とを行うことが望ましい。
【００２６】
ここで、前記コンタクトプラグを形成する工程が、前記コンタクトホール内及び前記第1層間絶縁膜の上面に、ポリシリコン膜を成長させた後、前記第1層間絶縁膜の表面が露出し、前記ポリシリコン膜の上面が前記第1層間絶縁膜の上面より低くなるまでエッチバックして、ポリシリコンプラグを形成する工程と、前記ポリシリコンプラグ上面にシリサイド膜とバリヤメタルとを順に形成し、ポリシリコンプラグ、シリサイド膜及びバリヤメタルからなるコンタクトプラグを形成する工程とを含むことが望ましい。
【００２７】
また、前記シリサイド膜を形成する処理を、前記ポリシリコンプラグより上方の前記コンタクトホール内及び前記第1層間絶縁膜の上面にチタニウム(Ti)層を成長させ、RTP法により熱処理を施して、前記ポリシリコンプラグ上面にチタニウムシリサイド(TiSix)層を形成した後、未反応のTi層をウェットエッチングにより除去して行うことが望ましい。
【００２８】
また、前記バリヤメタルを形成する処理を、TiN層、TaN層、TiSiN層、TaSiN層、TaAlN層及びこれらを組み合わせたもののうちいずれかを、PVD法またはCVD法により成長させて行うことが望ましい。
【００２９】
また、前記下部電極を形成する工程は、前記ストレージノードホールの内表面及び第2層間絶縁膜の上面に下部電極用導電層としてRu層を、PECVD法とLPCVD法とを順に用いて成長させる工程と、前記下部電極用導電層の表面に、前記ストレージノードホールを埋め込むのに十分厚さの犠牲層を成長させる工程と、前記第2層間絶縁膜の上面が露出するまで、前記下部電極用導電層の一部及び前記犠牲層の一部を平坦化処理によって除去して、前記下部電極用導電層から複数のキャパシタの下部電極を形成する工程と、前記下部電極の内側に残留した前記犠牲層を除去する工程と、前記第2層間絶縁膜をウェットエッチングにより除去する工程とを含むことが望ましい。
【００３０】
また、前記誘電体膜としてTaON膜及びTa2O5膜のうちいずれかの膜を用いることが望ましい。
【００３１】
また、前記上部電極としてRu膜及びTiN膜のうちいずれかの膜を用いることが望ましい。
【００３２】
【発明の実施の形態】
本発明に係る実施の形態では、誘電体膜としてTa2O5膜、またはTaON膜を用いる。TaON膜は、従来のSiO2膜、Si3N4膜、NO(Nitride-Oxide)膜、またはONO(Oxide-Nitride-Oxide)膜より高い誘電率を有し、Ta2O5膜の不安定な組成比を改善した誘電体膜である。
【００３３】
また、本発明に係る実施の形態では、キャパシタの下部電極にはルテニウム(Ru)層を用い、該Ru層を2段階の処理で成長させる。上記2段階の処理とは、まず、PECVD法により反応ガスとしてNH3またはH2を用い、Ru層を成長させ、成長させたRu層の上面に、LPCVD法により反応ガスとしてNH3を用いて、さらにRu層を成長させる処理をいう。
【００３４】
上記のように、PECVD法により成長させたRu層の上面に、LPCVD法によりRu層を成長させることによって、Ru層の表面が粗くなるのを抑制することができる。また、反応ガスとしてNH3を用いることによって、Ru層内に取り込まれた酸素を除去することができる。これにより、誘電体膜となるTaON膜、またはTa2O5膜の成長後に、熱工程を施しても、バリヤメタルとなるTiN膜の酸化を防止し、リーク電流を抑えることができる。
【００３５】
上記2段階の処理の有効性を示す実験データとして、下記に表１を示す。表1は、Ru層をPECVD法とLPCVD法とを順に用いて成長させた場合のAFM(原子間力顕微鏡：Atomic Force Microscope)のデータと、LPCVD法のみを用いて成長させた場合のAFMデータとを比較した表である。
【００３６】
【表１】
表１中のRms(Root mean square)は、Ru層の表面粗さを、面内各点での高さの平均値からの差の二乗平均で表した値であり、P-v(Peak to value)は、同じくRu層の表面粗さを、面内各点での高さの最大値と最小値との差で表した値である。
【００３８】
表1に示すように、Ru層をPECVD法とLPCVD法とを順に用いて成長させた場合の方が、単純にLPCVD法のみを用いて成長させた場合に比べて、表面粗さの度合いが低く、良好な条件であることがわかる。
【００３９】
一方、電荷保存電極となる下部電極の構造としては、単純スタック構造、シリンダ構造、多重ピン構造、凹型構造など様々な構造を適用することができる。本実施の形態では、上記のうち、シリンダ構造を適用しているが、他の構造に置き換えることが可能である。
【００４０】
また、本発明に係る実施の形態では、キャパシタの上部電極は、セルプレートになっており、RuやTiNなどで形成する。
【００４１】
以下、添付した図面を参照しながら、本発明に係る好ましい実施の形態を詳細に説明する。添付した図1〜10は、本発明に係る実施の形態において、半導体素子の各製造工程における素子の構造を示す断面図である。
【００４２】
まず、図1は、半導体基板100の上面に第1絶縁層105を成長させる工程を示している。
【００４３】
第1絶縁層105と半導体基板100との間には、図示していないが、通常の半導体素子が備える素子分離膜やゲート酸化膜、ゲート電極およびソース/ドレインからなるMOSFET等が形成されている。
【００４４】
図2は、第1絶縁層105をパターニングして、コンタクトホール110を有する第1層間絶縁膜105Aを形成する工程を示している。
【００４５】
コンタクトホール110は、半導体基板100の表層部に形成されたソース/ドレインのうち、後に形成するコンタクトプラグに接続される部分の上側に第1絶縁層105をエッチングして形成される。
【００４６】
図3は、コンタクトホール110内にポリシリコンプラグ115を形成する工程を示している。
【００４７】
ポリシリコンプラグ115は、コンタクトホール110内及び第1層間絶縁膜105Aの上面に、化学気相成長(CVD)法によりドープトポリシリコン膜を成長させた後、第1層間絶縁膜105Aの表面が露出し、ポリシリコン膜の上面が第1層間絶縁膜105Aの上面より低くなるまでエッチバックすることにより形成される。したがって、ポリシリコンプラグ115より上方のコンタクトホール内110には、充填されずに残った空間があり、ポリシリコンプラグ115は、第1層間絶縁膜105Aの上面に対して窪んでいる。
【００４８】
図4は、窪んだポリシリコンプラグ115の上面にシリサイド膜120とバリヤメタル125とを順に形成する工程を示している。
【００４９】
まず、上記エッチバック後に洗浄処理を施して、ポリシリコンプラグ115より上方のコンタクトホール内110及び第1層間絶縁膜105Aの上面に、チタニウム(Ti)層を成長させる。そして、RTP(Rapid Thermal Processing)法により熱処理を施して、ポリシリコンプラグ115上面にチタニウムシリサイド(TiSix)層を形成した後、未反応のTiをウェットエッチングにより除去する。このようにして、シリサイド膜120を形成する。なお、Tiの代わり、WN、Wを用いることができる。このシリサイド膜120は、バリヤメタル125を形成する前にポリシリコンプラグ115との間にオーミックコンタクトを形成して、コンタクト抵抗を低下させるためのものである。
【００５０】
次いで、シリサイド膜120より上方のコンタクトホール内110及び第1層間絶縁膜105Aの上面に、バリヤ導電層を成長させた後、化学機械的研磨(Chemical Mechanical Polishing、以下CMPと記す)により平坦化してバリヤメタル125を形成する。このバリヤメタル125は誘電体活性化のための酸素雰囲気下での高温熱処理時に、酸素が下部電極であるストレージノードを介してポリシリコンプラグ115に拡散し、ポリシリコンプラグ115が酸化されるのを防止する役割を果たす。なお、バリヤ導電層を成長させるには、TiN層、TaN層、TiSiN層、TaSiN層、TaAlN層及びこれらを組み合わせたもののうちいずれかを、PVD法またはCVD法により成長させるとよい。
【００５１】
このようにして、コンタクトホール110内に複数のプラグ用導電膜を充填して、半導体基板100に接続された、ポリシリコンプラグ115、シリサイド膜120及びバリヤメタル125からなるコンタクトプラグを形成する。
【００５２】
図5は、シリンダ型キャパシタを形成するために、コンタクトプラグ及び第1層間絶縁膜105Aの上面に第2絶縁層130を形成する工程を示している。
【００５３】
第2絶縁層130は、シリコン酸化膜やBPSG膜により形成される。図では単一の層として示されているが、後述するエッチングの停止層や、リソグラフィ工程での精度向上のための反射防止層を含む積層構造として形成することもできる。例えば、第2絶縁層130の下部に上記停止層を設けることにより、後述するストレージノードホール135（図６）を形成するとき、コンタクトプラグが露出する直前でエッチングを停止させ、その後、停止層をエッチングすることができる。これにより、エッチング処理を高い精度で制御することができる。したがって、停止層にはシリコン酸化膜やBPSG膜からなる第2絶縁層130をエッチングする際に、エッチング選択比を高くするのに適した、SiN膜、Al2O3膜、SiON膜、またはこれらを組合せた膜を用いるとよい。
【００５４】
図6は、第2絶縁層130をパターニングしてストレージノードホール135を有する第2層間絶縁膜130Aを形成する工程を示している。図示したように、ストレージノードホール135により、コンタクトプラグ及び第1層間絶縁膜105Aの上面が露出されており、このストレージノードホール135内に下部電極を形成する。
【００５５】
図7は、ストレージノードホール135の内表面及び第2層間絶縁膜130Aの上面に下部電極用導電層140を成長させる工程を示している。この場合、図示したように、ストレージノードホール135内に、下部電極用導電層140を充填するのではなく、その内表面を覆うようにする。
【００５６】
本実施の形態では、下部電極用導電層140としてRu膜を、PECVD法とLPCVD法とを順に用いて成長させている。
【００５７】
まず、PECVD法によりRu層を成長させる処理を、反応ソースとしてRu(CH3COCHCOCH2CH3CH2CH3)3(トリ(2,4-オクタネディオネイト)ルテニウム)のガスを用い、基板の温度を200℃〜350℃に保持し、反応ガスとしてNH3またはH2を用い、該反応ガスの流量を50sccm〜1000sccmに保持し、反応炉の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持する条件下で行う。また、R.F.電力を、30ワット〜400ワットに保持し、下部ヒータ(SUB HEATER)を接地し、ソースガス又は処理ガスが噴出されるシャワーヘッド(SHOWER HEAD)を電極とする条件下で行う。反応ガスとして用いるNH3またはH2ガスにより、Ru膜に酸素が取り込まれるのを防止する。
【００５８】
次いで、LPCVD法によりRuを成長させる処理を、反応ガスにO2ガスを用いるが、その他の条件はPECVD法での場合と同様でよい。本実施の形態では、反応ソースとしてRu(CH3COCHCOCH2CH3CH2CH3)3(トリ(2、4-オクタネディオネイト)ルテニウム)を用い、基板の温度を200℃〜350℃に保持し、反応ガスであるO2ガスの流量を50sccm〜1000sccmに保持し、反応炉の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持する条件下で行っている。なお、上記PECVD法を用いてRu層成長させる処理と上記LPCVD法を用いてRu層成長させる処理とを、同一チャンバにおいて順に行うことが望ましい。
【００５９】
図8は、下部電極用導電層140にストレージノード分離処理を施し、第2層間絶縁膜を除去して、下部電極140Aを形成する工程を示している。
【００６０】
ストレージノード分離処理では、まず、下部電極用導電層140の表面に、ストレージノードホール135を埋め込むのに十分な厚さの犠牲層（図示せず）を成長させる。犠牲層としては、フォトレジストやシリコン酸化膜などを用いることができる。
【００６１】
次いで、第2層間絶縁膜130Aの上面が露出するまで、下部電極用導電層140の一部及び犠牲層の一部を、エッチバックまたはCMP方法などの平坦化処理によって除去して、下部電極用導電層140をパターニングし、下部電極用導電層140から複数のキャパシタの下部電極140Aを形成する。なお、図では下部電極140Aが１つしか示されていないが、これは隣接するキャパシタの図示を省略しているためである。
【００６２】
このストレージノード分離処理だけでは、断面がコ字状の前記下部電極140Aの内側に犠牲層が残留している。そこで次に、この下部電極140Aの内側に残留した犠牲層をアッシングやウェットエッチング等によって除去する。犠牲層にフォトレジストを用いる場合には、残留した犠牲層をアッシュによって除去することが望ましく、犠牲層にシリコン酸化膜を用いる場合には、犠牲層をウェットエッチングによって除去することが望ましい。
【００６３】
次いで、第2層間絶縁膜130Aをウェットエッチングにより除去してシリンダ構造の下部電極140Aを形成する。
【００６４】
図9は、下部電極140Aの表面に誘電体膜145を形成する工程を示している。
【００６５】
本実施の形態では誘電体膜145としてTa2O5膜を成長させる。この場合、ソースガスとしてタンタルエチレート(Ta(OC2H5)5)を用いるが、このタンタルエチレートは、常温では液体であるので、170℃〜190℃に保持する気化器で気体状態にしておく。そして、反応ガスとしてO2ガスを用い、その流量を約10sccm〜1000sccmに保持し、反応炉内の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持し、基板の温度を300℃〜400℃に保持する条件下で、Ta2O5膜を成長させる。
【００６６】
次いで、Ta2O5膜内での酸素の不足を補い、また膜内から炭素を除去するため、300℃〜500℃の処理温度でN2Oによるプラズマ熱処理を施す。別の実施の形態では、上記プラズマ熱処理に代えて、紫外線により活性化された紫外線−オゾン(UV−O3)ガスによる熱処理を施してもよい。
【００６７】
次いでN2ガスとO2ガスとを用いて、500℃〜650℃の処理温度、30秒〜60秒の処理時間の条件下で、RTO(Rapid Thermal Oxidation)処理工程を行う。これにより、Ta2O5膜は多結晶化される。
【００６８】
図10は、誘電体膜145の表面にキャパシタの上部電極150を形成する工程を示している。本実施の形態では、上部電極としてRu膜を成長させるが、TiN膜を用いることもできる。
【００６９】
なお、本実施の形態では、下部電極をシリンダ構造とし、下部電極をパターニングした後に誘電体膜を形成しているが、別の実施の形態では、下部電極を例えば、単純スタック構造とし、下部電極用導電層の表面に誘電体膜を成長させて、下部電極と誘電体膜とを連続的にパターニングすることもできる。
【００７０】
また、本実施の形態では、誘電体膜としてTa2O5膜を用いたが、別の実施の形態では、TaON膜を用いることができる。
【００７１】
【発明の効果】
本発明によれば、PECVD法により成長させたRu膜表面に、LPCVD法によりRu膜を成長させることによって、従来のMIM構造のキャパシタに比べて、Ru層の表面が粗くなるのを抑制することができる。
【００７２】
また、本発明によれば、PECVD法によりRu膜を成長させるとき、反応ガスとしてNH3またはH2を用い、さらにLPCVD法によりRu膜を成長させるとき、反応ガスとしてNH3ガスを用いて、膜内に酸素が取り込まれるのを防止することができる。これにより、後続する熱処理時に、バリヤメタルが酸化されるを防止し、キャパシタのリーク電流を低減することができるという優れた効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態において、半導体基板の上面に第1層間絶縁層を成長させた状態を示す断面図である。
【図２】 本発明の実施の形態において、コンタクトホールを有する第1層間絶縁膜を形成した状態を示す断面図である。
【図３】 本発明の実施の形態において、コンタクトホール内にポリシリコンプラグを形成した状態を示す断面図である。
【図４】 本発明の実施の形態において、窪んだポリシリコンプラグの上面にシリサイド膜とバリヤメタルとを順に形成した状態を示す断面図である。
【図５】 本発明の実施の形態において、コンタクトプラグ及び第1層間絶縁膜の上面に第2層間絶縁層を形成した状態を示す断面図である。
【図６】 本発明の実施の形態において、ストレージノードホールを有する第2層間絶縁膜を形成した状態を示す断面図である。
【図７】 本発明の実施の形態において、ストレージノードホールの内表面及び第2層間絶縁膜の上面に下部電極導電層を形成した状態を示す断面図である。
【図８】 本発明の実施の形態において、下部電極用導電層にストレージノード分離処理を施し、第2層間絶縁膜を除去して、下部電極を形成した状態を示す断面図である。
【図９】 本発明の実施の形態において、下部電極の表面に誘電体膜を形成した状態を示す断面図である。
【図１０】 本発明の実施の形態において、誘電体膜の表面に上部電極を形成した状態を示す断面図である。
【符号の説明】
100 半導体基板
105 第1絶縁層
105A 第1層間絶縁膜
110 コンタクトホール
115 ポリシリコンプラグ
120 シリサイド膜
125 バリヤメタル
130 第2絶縁層
130A 第2層間絶縁膜
135 ストレージノードホール
140 下部電極用導電層
140Ａ 下部電極
145 誘電体膜
150 上部電極
Claims (20)
- キャパシタの製造方法において、
基板上に形成された導電性膜及び絶縁性膜の表面に、前記キャパシタの下部電極用導電層としてルテニウム(Ru)層を、プラズマ励起化学気相成長(Plasma Enhanced Chemical Vapor Deposition: 以下、PECVDと記す)法と低圧化学気相成長(Low Pressure Chemical Vapor Deposition: 以下、LPCVDと記す)法とを順に用いて成長させる工程と、
該下部電極用導電層をパターニングして前記キャパシタの下部電極を形成する工程とを含むことを特徴とするキャパシタの製造方法。 - 前記下部電極用導電層をパターニングして前記キャパシタの下部電極を形成する工程の後、
前記下部電極の表面に誘電体膜を形成する工程と、
前記誘電体膜の表面に前記キャパシタの上部電極を形成する工程と
を行うことを特徴とする請求項1記載のキャパシタの製造方法。 - 前記誘電体膜としてTaON膜及びTa2O5膜のうち、いずれかの膜を用いることを特徴とする請求項2記載のキャパシタの製造方法。
- 前記PECVD法によりRu層を成長させる処理を、反応ソースとしてRu(CH3COCHCOCH2CH3CH2CH3)3(トリ(2,4-オクタネディオネイト)ルテニウム)を用い、基板の温度を200℃〜350℃に保持し、反応ガスとしてNH3またはH2を用い、該反応ガスの流量を50sccm〜1000sccmに保持し、反応炉の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持する条件下で行うことを特徴とする請求項1記載のキャパシタの製造方法。
- 前記PECVD法によりRu層を成長させる処理を、R.F.電力を30ワット〜400ワットに保持し、下部ヒータ(SUB HEATER)を接地し、シャワーヘッド(SHOWER HEAD)を電極とする条件下で行うことを特徴とする請求項1または請求項4記載のキャパシタの製造方法。
- 前記LPCVD法によりRu層を成長させる処理を、反応ソースとしてRu(CH3COCHCOCH2CH3CH2CH3)3(トリ(2,4-オクタネディオネイト)ルテニウム)を用い、基板の温度を200℃〜350℃に保持し、反応ガスとしてO2を用い、該反応ガスの流量を50sccm〜1000sccmに保持し、反応炉の圧力を0.１Torr（13.3Pa）〜2Torr（267Pa）に保持する条件下で行うことを特徴とする請求項1記載のキャパシタの製造方法。
- 前記PECVD法を用いてRu層を成長させる処理と前記LPCVD法を用いてRu層を成長させる処理とを、同一チャンバにおいて順に行う処理を含むことを特徴とする請求項1記載のキャパシタの製造方法。
- 前記誘電体膜を形成する工程が、
前記誘電体膜としてTa2O5膜を成長させる工程と、
前記Ta2O5膜に、N2Oによるプラズマ熱処理または紫外線−オゾン(UV−O3)ガスによる熱処理を施す工程と、
N2ガスとO2ガスとを用いたRTO(Rapid Thermal Oxidation)処理を施す工程とを含むことを特徴とする請求項3記載のキャパシタの製造方法。 - 前記Ta2O5膜を成長させる工程を、
タンタルエチレート(Ta(OC2H5)5)をソースガスとして用い、反応ガスとしてO2ガスを用い、該反応ガスの流量を 10sccm〜1000sccmに保持し、反応炉内の圧力を0.1Torr（13.3Pa）〜2Torr（267Pa）に保持し、基板の温度を300℃〜400℃に保持する条件下で行うことを特徴とする請求項8記載のキャパシタの製造方法。 - 前記プラズマ熱処理を、300℃〜500℃の処理温度で行うことを特徴とする請求項8記載のキャパシタの製造方法。
- 前記RTO処理工程を、500℃〜650℃の処理温度、30秒〜60秒の処理時間の条件下で行うことを特徴とする請求項8記載のキャパシタの製造方法。
- 前記上部電極としてRu膜及びTiN膜のうちいずれかの膜を用いることを特徴とする請求項2記載のキャパシタの製造方法。
- キャパシタを有する半導体素子の製造方法において、
半導体基板の上面にコンタクトホールを有する第1層間絶縁膜を形成する工程と、
前記コンタクトホール内にプラグ用導電膜を充填して、前記半導体基板に接続されたコンタクトプラグを形成する工程と、
該コンタクトプラグ及び前記第1層間絶縁膜の上面に第2絶縁層を形成する工程と、
該第2絶縁層をパターニングしてストレージノードホールを有する第2層間絶縁膜を形成する工程と、
該ストレージノードホールの内表面及び前記第2層間絶縁膜の上面に下部電極用導電層としてルテニウム(Ru）層を、PECVD法とLPCVD法とを順に用いて成長させる工程と、
前記下部電極用導電層をパターニングして、前記キャパシタの下部電極を形成する工程とを含むことを特徴とするキャパシタを有する半導体素子の製造方法。 - 前記下部電極用導電層をパターニングして前記キャパシタの下部電極を形成する工程の後、
前記下部電極の表面に誘電体膜を形成する工程と、
前記誘電体膜の表面に前記キャパシタの上部電極を形成する工程と
を行うことを特徴とする請求項13に記載のキャパシタを有する半導体素子の製造方法。 - 前記コンタクトプラグを形成する工程が、
前記コンタクトホール内及び前記第1層間絶縁膜の上面に、ポリシリコン膜を成長させた後、前記第1層間絶縁膜の表面が露出し、前記ポリシリコン膜の上面が前記第1層間絶縁膜の上面より低くなるまでエッチバックして、ポリシリコンプラグを形成する工程と、
前記ポリシリコンプラグ上面にシリサイド膜とバリヤメタルとを順に形成し、ポリシリコンプラグ、シリサイド膜及びバリヤメタルからなるコンタクトプラグを形成する工程とを含むことを特徴とする請求項13記載のキャパシタを有する半導体素子の製造方法。 - 前記シリサイド膜を形成する処理を、前記ポリシリコンプラグより上方の前記コンタクトホール内及び前記第1層間絶縁膜の上面にチタニウム(Ti)層を成長させ、RTP法により熱処理を施して、前記ポリシリコンプラグ上面にチタニウムシリサイド(TiSix)層を形成した後、未反応のTi層をウェットエッチングにより除去して行うことを特徴とする請求項15記載のキャパシタを有する半導体素子の製造方法。
- 前記バリヤメタルを形成する処理を、TiN層、TaN層、TiSiN層、TaSiN層、TaAlN層及びこれらを組み合わせたもののうちいずれかを、PVD法またはCVD法により成長させて行うことを特徴とする請求項15記載のキャパシタを有する半導体素子の製造方法。
- 前記下部電極を形成する工程は、
前記ストレージノードホールの内表面及び第2層間絶縁膜の上面に下部電極用導電層としてRu層を、PECVD法とLPCVD法とを順に用いて成長させる工程と、
前記下部電極用導電層の表面に、前記ストレージノードホールを埋め込むのに十分厚さの犠牲層を成長させる工程と、
前記第2層間絶縁膜の上面が露出するまで、前記下部電極用導電層の一部及び前記犠牲層の一部を平坦化処理によって除去して、前記下部電極用導電層から複数のキャパシタの下部電極を形成する工程と、
前記下部電極の内側に残留した前記犠牲層を除去する工程と、
前記第2層間絶縁膜をウェットエッチングにより除去する工程とを含むことを特徴とする請求項13記載のキャパシタを有する半導体素子の製造方法。 - 前記誘電体膜としてTaON膜及びTa2O5膜のうちいずれかの膜を用いることを特徴とする請求項14記載のキャパシタを有する半導体素子の製造方法。
- 前記上部電極としてRu膜及びTiN膜のうちいずれかの膜を用いることを特徴とする請求項14記載のキャパシタを有する半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-032687 | 2001-06-12 | ||
| KR10-2001-0032687A KR100418580B1 (ko) | 2001-06-12 | 2001-06-12 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100909A JP2003100909A (ja) | 2003-04-04 |
| JP4088914B2 true JP4088914B2 (ja) | 2008-05-21 |
Family
ID=19710689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002171139A Expired - Lifetime JP4088914B2 (ja) | 2001-06-12 | 2002-06-12 | キャパシタ及びそれを有する半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6682974B2 (ja) |
| JP (1) | JP4088914B2 (ja) |
| KR (1) | KR100418580B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4053226B2 (ja) * | 2000-10-18 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| KR100464938B1 (ko) * | 2000-12-22 | 2005-01-05 | 주식회사 하이닉스반도체 | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 |
| KR100417859B1 (ko) * | 2001-09-13 | 2004-02-05 | 주식회사 하이닉스반도체 | 캐패시터 형성방법 |
| KR100417860B1 (ko) * | 2001-09-13 | 2004-02-05 | 주식회사 하이닉스반도체 | 캐패시터 형성방법 |
| KR101172312B1 (ko) * | 2002-12-26 | 2012-08-14 | 에스케이하이닉스 주식회사 | 하프늄산화물 캐패시터의 제조 방법 |
| KR100508094B1 (ko) | 2003-06-26 | 2005-08-17 | 삼성전자주식회사 | 커패시터를 구비하는 반도체 소자 및 그 형성 방법 |
| KR101006503B1 (ko) | 2003-07-08 | 2011-01-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| JP4828306B2 (ja) * | 2006-05-30 | 2011-11-30 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP5293930B2 (ja) * | 2007-03-22 | 2013-09-18 | Ｊｓｒ株式会社 | 化学気相成長材料及び化学気相成長方法 |
| KR100950470B1 (ko) * | 2007-06-22 | 2010-03-31 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 스토리지전극 형성방법 |
| US8551880B2 (en) * | 2007-11-01 | 2013-10-08 | Applied Materials, Inc. | Ammonia-based plasma treatment for metal fill in narrow features |
| KR100977716B1 (ko) | 2008-05-21 | 2010-08-24 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| CN102165097A (zh) | 2008-09-24 | 2011-08-24 | 东芝三菱电机产业系统株式会社 | 氧化锌膜(ZnO)或氧化镁锌膜(ZnMgO)的成膜方法及氧化锌膜或氧化镁锌膜的成膜装置 |
| KR101131891B1 (ko) * | 2010-07-30 | 2012-04-03 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체 장치 제조방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100227843B1 (ko) * | 1997-01-22 | 1999-11-01 | 윤종용 | 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법 |
| US5801401A (en) | 1997-01-29 | 1998-09-01 | Micron Technology, Inc. | Flash memory with microcrystalline silicon carbide film floating gate |
| JPH10247723A (ja) * | 1997-03-04 | 1998-09-14 | Oki Electric Ind Co Ltd | 半導体装置のキャパシタの製造方法 |
| GB2326279B (en) | 1997-06-11 | 2002-07-31 | Hyundai Electronics Ind | Method of forming a capacitor of a semiconductor device |
| US5886368A (en) | 1997-07-29 | 1999-03-23 | Micron Technology, Inc. | Transistor with silicon oxycarbide gate and methods of fabrication and use |
| US5926740A (en) | 1997-10-27 | 1999-07-20 | Micron Technology, Inc. | Graded anti-reflective coating for IC lithography |
| US6031263A (en) | 1997-07-29 | 2000-02-29 | Micron Technology, Inc. | DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate |
| JP3112073B2 (ja) * | 1997-11-13 | 2000-11-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6057628A (en) | 1997-12-01 | 2000-05-02 | Board Of Regents Of The University Of Nebraska | Piezoelectric sensors/actuators for use in refractory environments |
| US6015917A (en) | 1998-01-23 | 2000-01-18 | Advanced Technology Materials, Inc. | Tantalum amide precursors for deposition of tantalum nitride on a substrate |
| KR100671604B1 (ko) * | 1999-08-09 | 2007-01-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100587048B1 (ko) * | 2000-06-01 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
-
2001
- 2001-06-12 KR KR10-2001-0032687A patent/KR100418580B1/ko not_active IP Right Cessation
-
2002
- 2002-06-07 US US10/164,310 patent/US6682974B2/en not_active Expired - Fee Related
- 2002-06-12 JP JP2002171139A patent/JP4088914B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020094462A (ko) | 2002-12-18 |
| US20030008454A1 (en) | 2003-01-09 |
| KR100418580B1 (ko) | 2004-02-21 |
| US6682974B2 (en) | 2004-01-27 |
| JP2003100909A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6846711B2 (en) | Method of making a metal oxide capacitor, including a barrier film | |
| JP4255102B2 (ja) | 誘電膜を有するメモリ素子の製造方法 | |
| US7700454B2 (en) | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| US5918118A (en) | Dual deposition methods for forming contact metallizations, capacitors, and memory devices | |
| US6617248B1 (en) | Method for forming a ruthenium metal layer | |
| JP4088914B2 (ja) | キャパシタ及びそれを有する半導体素子の製造方法 | |
| JP2003017592A (ja) | 半導体素子のキャパシタ形成方法 | |
| JP3839281B2 (ja) | 半導体装置の製造方法 | |
| TWI232519B (en) | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture | |
| JP4053226B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4063570B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| US6689623B2 (en) | Method for forming a capacitor | |
| KR100546938B1 (ko) | 캐패시터의 하부전극 형성 방법 | |
| KR100811255B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| JP4357146B2 (ja) | 酸化物誘電体膜の成膜方法及び半導体装置の製造方法 | |
| JP4162879B2 (ja) | 半導体装置の製造方法 | |
| JP2000150826A (ja) | 半導体集積回路装置の製造方法 | |
| KR100646947B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100707799B1 (ko) | 캐패시터의 제조 방법 | |
| KR20020015421A (ko) | 고유전체 캐패시터의 제조 방법 | |
| JP2001274349A (ja) | 半導体装置およびその製造方法 | |
| KR20030002063A (ko) | 비에스티 박막의 형성 방법 및 그를 이용한 캐패시터의제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |