JPH1012755A - ＢｉＣＭＯＳ型ＳＲＡＭ素子及びその製造方法 - Google Patents

ＢｉＣＭＯＳ型ＳＲＡＭ素子及びその製造方法

Info

Publication number
JPH1012755A
JPH1012755A JP9066837A JP6683797A JPH1012755A JP H1012755 A JPH1012755 A JP H1012755A JP 9066837 A JP9066837 A JP 9066837A JP 6683797 A JP6683797 A JP 6683797A JP H1012755 A JPH1012755 A JP H1012755A
Authority
JP
Japan
Prior art keywords
region
conductivity type
forming
base
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9066837A
Other languages
English (en)
Inventor
Eigyoku Kin
金英玉
Shumitsu In
尹種密
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1012755A publication Critical patent/JPH1012755A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/20—Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel
    • H01J9/22—Applying luminescent coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 活性ベース領域の抵抗を減少させるのみなら
ず、ベース領域の面積を減少させたバイポーラトランジ
スタを有するＢｉＣＭＯＳ型ＳＲＡＭ素子及びその製造
方法を提供する。 【解決手段】 薄膜トランジスタを負荷素子として用い
る通常のＳＲＡＭ製造工程で、エミッタ領域１２９を取
り囲むように高濃度のベース領域１１９ｂを形成するこ
とにより、エミッタ領域１２９及びベース領域１１９ｂ
にそれぞれ連結される金属配線１３１ａ，１３１ｂ間の
間隔に係わらず、ベース領域の面積を減少させることが
できる。このため、ベース抵抗を減少させてバイポーラ
トランジスタの電流利得を増加させることができ、ベー
ス領域の面積を減少させてバイポーラトランジスタのス
イッチング速度及び周波数特性を大幅に改善させ得る。
したがって、超高速のＢｉＣＭＯＳ型ＳＲＡＭの実現が
可能になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＢｉＣＭＯＳ型ＳＲ
ＡＭ素子及びその製造方法に係り、特にＢｉＣＭＯＳ型
ＳＲＡＭ素子に用いられるバイポーラトランジスタ及び
その製造方法に関するものである。
【０００２】
【従来の技術】最近、半導体素子の高速化を実現するた
め、トランジスタの製造方法又はその構造に対する研究
が活発に行われている。特に、様々な半導体記憶素子の
うち、ＳＲＡＭは他の半導体記憶素子、例えば、ＤＲＡ
ＭやＲＯＭなどの素子よりその動作速度がはるかに速い
長所を有している。したがって、このようなＳＲＡＭ
は、コンピュータの情報処理速度を速めるためのキャッ
シュメモリ素子として多用されている。しかしながら、
近年は全ての半導体記憶素子において動作速度が速くな
ってきたので、更に高速のＳＲＡＭの実現が強く要求さ
れてきている。かかる要求を満たすために、最近では、
高集積特性及び低電力特性を有するＣＭＯＳトランジス
タを高速特性を有するバイポーラトランジスタと共に形
成するＢｉＣＭＯＳテクノロジーをＳＲＡＭに採用して
いる。
【０００３】上述した従来のＢｉＣＭＯＳテクノロジー
においては、バイポーラトランジスタを形成するため、
通常のＣＭＯＳ構造を形成する工程のみならず、高濃度
でドーピングされた埋め込み層及び低濃度のエピタキシ
ャル層を形成する工程がさらに必要である。これは、バ
イポーラトランジスタのコレクタ抵抗を低めて電流利得
を高めるためである。
【０００４】図１は、従来のＢｉＣＭＯＳ型ＳＲＡＭ製
造工程により形成されたバイポーラトランジスタの構造
を説明するための断面図である。図１を参照すれば、参
照番号１は、第１導電型、例えばＰ型の半導体基板、５
は、前記半導体基板１の所定の領域上に第２導電型、例
えばＮ型の不純物により高濃度でドーピングされた第２
導電型の埋め込み層、３は、前記第２導電型の埋め込み
層５を取り囲みながら、前記半導体基板１の上に第１導
電型の不純物により高濃度でドーピングされた第１導電
型の埋め込み層、７及び９は、前記第１導電型の埋め込
み層３及び第２導電型の埋め込み層５の上にあり、それ
ぞれエピタキシャル層からなる第１導電型のウェル領域
及び第２導電型のウェル領域を示す。ここで、前記第２
導電型のウェル領域９は、バイポーラトランジスタのコ
レクタ領域として作用し、その下方の第２導電型の埋め
込み層５は高濃度でドーピングされてコレクタ抵抗を減
少させる作用をする。
【０００５】また、参照番号１１は、前記第２導電型の
ウェル領域９の所定の領域に第２導電型の不純物により
第２導電型のウェル領域９の濃度より高い濃度でドーピ
ングされ、前記第２導電型の埋め込み層５に接触する高
濃度のコレクタ領域を示す。参照番号１３ａは、前記高
濃度のコレクタ領域１１から所定の間隔を保ちながら、
前記第２導電型のウェル領域９の所定領域の表面に第１
導電型の不純物によりドーピングされた活性ベース領域
を示し、参照番号１３ｂは、前記活性ベース領域１３ａ
に隣接しながら、その一側方に第１導電型の不純物によ
り活性ベース領域より高い濃度でドーピングされた高濃
度のベース領域を示す。参照番号１５は、前記活性ベー
ス領域１３ａの表面に第２導電型の不純物でドーピング
されたエミッタ領域を示し、参照番号１７は、前記エミ
ッタ領域１５に接触する第２導電型のエミッタ電極を示
す。参照番号１９ａ，１９ｂ及び１９ｃは、それぞれ前
記エミッタ電極１７、高濃度のベース領域１３ｂ及び高
濃度のコレクタ領域１１の上に形成された金属配線を示
す。この際、金属配線１９ａと金属配線１９ｂは互いに
所定の間隔、例えば、最小のデザインルール以上の間隔
を保つべきであり、エミッタ電極１７と金属配線１９ｂ
も互いに所定の間隔以上を保たなければならない。
【０００６】
【発明が解決しようとする課題】図１に示したように、
従来のＢｉＣＭＯＳ型ＳＲＡＭ製造工程により形成され
たバイポーラトランジスタにおいては、高濃度のベース
領域が活性ベース領域の一側方に形成されているので、
ベース電流はエミッタ領域の接合面の全体にかけて均一
に流れない。したがって、活性ベース領域の抵抗が増え
てバイポーラトランジスタの電流利得を減少させる。そ
の上、金属配線１９ａ，１９ｂ間の間隔及びエミッタ電
極１７と金属配線１９ｂとの間隔を所定の値以上とする
必要があるので、活性ベース領域１３ａ及び高濃度のベ
ース領域１３ｂの面積を所定の値以下に減らしにくい。
したがって、ベース領域１３ａ，１３ｂの面積を減らす
ことができなければ、コレクタ領域として作用をする第
２導電型のウェル領域９とベース領域１３ａ，１３ｂと
の寄生接合容量を減らせないため、バイポーラトランジ
スタの駆動速度の改善が困難である。
【０００７】したがって、本発明の目的は、高濃度のベ
ース領域が活性ベース領域の周囲を取り囲むように形成
することにより、活性ベース領域の抵抗を減少させるの
みならず、ベース電極とエミッタ電極とを相異なる導電
膜で形成することにより、ベース領域の面積を減少させ
たバイポーラトランジスタを有するＢｉＣＭＯＳ型ＳＲ
ＡＭ素子及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明のＢｉＣＭＯＳ型ＳＲＡＭ素子の製造方法
は、複数のセルが２次元的に配列されているセルアレー
領域と、前記複数のセルを駆動させるためにＭＯＳトラ
ンジスタとバイポーラトランジスタとで構成された周辺
回路領域とを備えるＢｉＣＭＯＳ型ＳＲＡＭ素子の製造
方法において、前記バイポーラトランジスタの製造工程
が、第１導電型の半導体基板の所定の領域上に、高濃度
でドーピングされた第２導電型の埋め込み層を形成する
工程と、前記第２導電型の埋め込み層上に、第２導電型
のウェル領域を形成する工程と、前記第２導電型のウェ
ル領域の表面の所定の領域に、素子分離のための複数の
フィールド酸化膜を形成することにより、複数の活性領
域と非活性領域を画定する工程と、前記複数の活性領域
のうちの１つの活性領域の表面に第１導電型の不純物を
イオン注入して、ベース領域を形成する工程と、前記ベ
ース領域に隣接する他の活性領域に第２導電型の不純物
をイオン注入して、前記第２導電型のウェル領域より高
い濃度でドーピングされ、前記第２導電型の埋め込み層
に接触する高濃度のコレクタ領域を形成する工程と、該
工程の結果物上に、前記ベース領域の全体縁部を露出さ
せる第１層間絶縁膜パターンを形成する工程と、前記露
出されたベース領域を覆いながら、第１導電型の不純物
でドーピングされたベース電極を形成する工程と、該工
程の結果物上に、前記ベース領域の中央部を露出させる
エミッタコンタクトホールを備える第２層間絶縁膜パタ
ーンを形成する工程と、前記エミッタコンタクトホール
を覆いながら、第２導電型の不純物でドーピングされた
第１エミッタ電極を形成する工程と、該工程の結果物上
に、第１エミッタ電極を露出させる第３層間絶縁膜パタ
ーンを形成する工程と、前記露出された第１エミッタ電
極を覆いながら、第２導電型の不純物でドーピングされ
た第２エミッタ電極を形成する工程と、該工程の結果物
をアニーリングして、前記ベース電極内の不純物及び前
記第１，第２電極内の不純物を拡散させることにより、
前記ベース領域の縁部及び前記ベース領域の中央部に、
それぞれ高濃度のベース領域及びエミッタ領域を形成す
る工程とを含むことを特徴とする。
【０００９】
【発明の実施の形態】以下、添付した図面に基づき、本
発明の実施の形態を詳しく説明する。図２乃至図７は、
本実施の形態によるＢｉＣＭＯＳプロセスによるＳＲＡ
Ｍ素子（本明細書では、ＢｉＣＭＯＳ型ＳＲＡＭ素子と
呼ぶ）の製造方法を説明するための断面図である。ここ
で、参照符号“ａ”はバイポーラトランジスタが形成さ
れる周辺回路領域を示し、参照符号“ｂ”はメモリセル
領域を示す。
【００１０】図２は、第１導電型の埋め込み層１０３及
び第２導電型の埋め込み層１０５を形成する工程を説明
するための断面図である。先ず、第１導電型、例えばＰ
型の半導体基板１０１の表面に第２導電型、例えばＮ型
の不純物でドーピングされた第２導電型の埋め込み層１
０５及び前記第２導電型の埋め込み層１０５を取り囲み
ながら、第１導電型の不純物でドーピングされた第１導
電型の埋め込み層１０３を形成する。ここで、前記第２
導電型埋め込み層１０５は数十Ωの面抵抗を有するよう
に高濃度でドーピングされる。このような高濃度の埋め
込み層１０５は、バーチカルバイポーラトランジスタに
おけるコレクタ抵抗を大幅に減少させ、コレクタ電流が
エミッタ領域の接合面の全体にかけて均一に流れるよう
にして、電流利得を増加させる作用をする。この際、前
記第２導電型の埋め込み層１０５は、図示したように、
周辺回路領域“ａ”の所定の領域に形成される。
【００１１】図３は、第１導電型のウェル領域１０７、
第２導電型のウェル領域１０９及びフィールド酸化膜１
１１を形成する工程を説明するための断面図である。さ
らに詳しくは、前記第１導電型の埋め込み層１０３及び
第２導電型の埋め込み層１０５が形成された基板の全面
に、エピタキシャル層を形成する。次に、前記第１導電
型の埋め込み層１０３及び第２導電型の埋め込み層１０
５上のエピタキシャル層に、それぞれ第１導電型の不純
物及び第２導電型の不純物を選択的にイオン注入して、
第１導電型のウェル領域１０７及び第２導電型のウェル
領域１０９を形成する。次いで、前記ウェル領域１０
７，１０９が形成された基板の表面の所定領域に、通常
の方法で素子分離のためのフィールド酸化膜１１１を形
成することにより、活性領域と非活性領域を画定する。
この際、前記第２導電型のウェル領域１０９内に複数の
活性領域が画定されるように複数のフィールド酸化膜１
１１を形成する。
【００１２】図４は、ベース領域１１９及び高濃度のコ
レクタ領域１２１を形成する工程を説明するための断面
図である。具体的には、前記活性領域にＭＯＳトランジ
スタのゲート酸化膜を形成する。その後、前記結果物の
全面に導電膜、例えばタングステンポリサイド膜を形成
した後、これをパターニングしてメモリセル領域“ｂ”
にセルを構成するパストランジスタのゲート電極１１３
ａ及び駆動トランジスタのゲート電極１１３ｂ，１１３
ｃを形成する。次いで、通常の方法でパストランジスタ
及び駆動トランジスタのゲート電極１１３ａ，１１３
ｂ，１１３ｃの側壁とこれらのゲート電極の両側の活性
領域に、それぞれスペーサ１１５とソース／ドレイン領
域１１７を形成する。この際、周辺回路領域“ａ”のＭ
ＯＳトランジスタ（図示せず）も同時に形成される。
【００１３】次に、前記第２導電型のウェル領域１０９
の複数の活性領域のうち、１つの活性領域の表面に第１
導電型の不純物、例えばホウ素（Ｂ）イオンを３０Ｋｅ
Ｖのエネルギーと 3.0E 13 ion atoms／cm2 のドーズで
イオン注入して、ベース領域１１９を形成する。ここ
で、前記ベース領域１１９は、上述した周辺回路領域
“ａ”のＭＯＳトランジスタのうち、ＰＭＯＳトランジ
スタのソース／ドレイン領域と同時に形成されることも
ある。
【００１４】引き続き、前記ベース領域１１９に隣接す
る他の１つの活性領域及び周辺回路領域“ａ”の入／出
力保護回路に形成されたＮＭＯＳトランジスタ（図示せ
ず）のドレイン領域が形成される活性領域に、第２導電
型の不純物、例えばリン（Ｐ）イオンを１８０ＫｅＶの
エネルギーと 5.0E 15 ion atoms／cm2 のドーズでイオ
ン注入して、それぞれ高濃度のコレクタ領域１２１及び
深いドレイン領域（図示せず）を形成する。ここで、高
濃度のコレクタ領域１２１は、第２導電型のウェル領域
１０９より高い濃度を有するように形成することが望ま
しく、第２導電型の埋め込み層１０５に接触するように
深く形成する。そして、前記深いドレイン領域は入／出
力保護回路のＥＳＤ（electro-static discharge；静電
放電）特性を改善させる役割をする。
【００１５】図５は、ベース電極１２３ａ，ワードライ
ン１２３ｂ及び接地ライン１２３ｃを形成する工程を説
明するための断面図である。まず、高濃度のコレクタ領
域１２１が形成された結果物の全面に第１層間絶縁膜を
形成した後、これをパターニングして前記ベース領域１
１９の縁部の全体、前記パストランジスタのゲート電極
１１３ａ及び前記駆動トランジスタのソース領域１１７
を露出させる第１層間絶縁膜パターン１２２を形成す
る。次に、前記第１層間絶縁膜パターン１２２が形成さ
れた基板の全面に、ドーピングしていないポリシリコン
膜を形成する。次いで、周辺回路領域“ａ”の所定領
域、例えばバイポーラトランジスタ領域のドーピングし
ていないポリシリコン膜に、第１導電型の不純物、例え
ばフッ化ホウ素（ＢＦ2 ）イオンを３０ＫｅＶのエネル
ギーと 5.0E 15 ion atoms／cm2 のドーズで選択的にイ
オン注入し、メモリセル領域“ｂ”のドーピングしてい
ないポリシリコン膜に、第２導電型の不純物を選択的に
イオン注入する。
【００１６】さらに、前記ドーピングされたポリシリコ
ン膜上に低い抵抗率のタングステンシリサイド膜を蒸着
した後、タングステンシリサイド膜及びその下方のドー
ピングされたポリシリコン膜を連続的にパターニングし
て、周辺回路領域“ａ”にベース領域１１９の縁部に連
結するベース電極１２３ａを形成すると共に、メモリセ
ル領域“ｂ”にパストランジスタのゲート電極１１３ａ
に連結されるワードライン１２３ｂ及び駆動トランジス
タのソース領域１１７に連結される接地ライン１２３ｃ
を形成する。
【００１７】図６は、第１エミッタ電極１２５ａ及び第
２エミッタ電極１２７ａを形成する工程を説明するため
の断面図である。さらに詳しくは、前記ベース電極１２
３ａが形成された基板の全面に第２層間絶縁膜を形成す
る。次に、第２層間絶縁膜及び第１層間絶縁膜パターン
１２２を連続的にパターニングして、前記ベース領域１
１９の中央部を露出させるエミッタコントクホール及び
第２層間絶縁膜パターン１２４を形成すると共に、第１
駆動トランジスタのゲート電極１１３ｂと第２駆動トラ
ンジスタのドレイン領域１１７とを共に露出させるノー
ドコンタクトホールを形成する。この際、図示していな
いが、第１駆動トランジスタのドレイン領域と第２駆動
トランジスタのゲート電極とを共に露出させる他のノー
ドコンタクトホールも同時に形成する。
【００１８】次いで、前記エミッタコンタクトホール及
びノードコンタクトホールが形成された基板の全面に第
２導電型の不純物でドーピングされた導電膜を形成し、
これをパターニングしてエミッタコンタクトホールを通
してベース領域１１９に連結されたエミッタ電極１２５
ａを形成すると共に、メモリセル領域“ｂ”にセルの負
荷素子として用いられる第１薄膜トランジスタのゲート
電極１２５ｂ及び第２薄膜トランジスタのゲート電極１
２５ｃを形成する。この際、前記第２薄膜トランジスタ
のゲート電極１２５ｃは、１つのノードコンタクトホー
ルを覆うように延びる部分を示す。
【００１９】引き続き、前記エミッタ電極１２５ａが形
成された結果物の全面に第３層間絶縁膜を形成した後、
これをパターニングして前記第１エミッタ電極１２５ａ
及び前記ノードコンタクトホールの上部の薄膜トランジ
スタのゲート電極１２５ｃを露出させる第３層間絶縁膜
パターン１２６を形成する。ここで、前記第３層間絶縁
膜は、メモリセル領域“ｂ”で薄膜トランジスタのゲー
ト絶縁膜として用いられ、約３００〜５００オングスト
ローム程度の厚さを有する酸化膜で形成される。
【００２０】次に、前記結果物の全面に約２００〜５０
０オングストローム程度の厚さを有するポリシリコン膜
を形成し、前記周辺回路領域“ａ”のポリシリコン膜に
第２導電型の不純物、例えばリン（Ｐ）イオンを３０Ｋ
ｅＶのエネルギーと 1.0E16ion atoms ／cm2 のドーズ
で選択的にイオン注入する。次いで、前記選択的にイオ
ン注入されたポリシリコン膜をパターニングして、周辺
回路領域“ａ”に第１エミッタ電極１２５ａに接触しな
がら、その上方に積層された第２エミッタ電極１２７ａ
を形成し、メモリセル領域“ｂ”に薄膜トランジスタの
チャンネル領域及びソース／ドレイン領域１２７ｂを、
通常の方法で形成する。
【００２１】上述したように、第１エミッタ電極１２５
ａ及び第２エミッタ電極１２７ａを形成して後続の熱工
程を施すと、ベース電極１２３ａ及び第１エミッタ電極
１２５ａから不純物が拡散して、図示したように、第１
エミッタ電極１２５ａと接触するベース領域１１９の表
面及びベース電極１２３ａと接触するベース領域１１９
の縁部に、それぞれ第２導電型のエミッタ領域１２９及
び第１導電型の高濃度のベース領域１１９ｂが形成され
る。そして、高濃度のベース領域１１９ｂにより取り囲
まれた活性ベース領域１１９ａが画定される。したがっ
て、エミッタ領域１２９の接合面の全体にかけて均一な
密度を有するベース電流を得ることができる。
【００２２】図７は、金属配線１３１ａ，１３１ｂ，１
３１ｃを形成する工程を説明するための断面図である。
具体的には、前記第２エミッタ電極１２７ａが形成され
た結果物の全面に高温でフローさせた平坦化絶縁膜１２
８、例えばＢＰＳＧ膜を形成し、前記第２エミッタ電極
１２７ａ、前記ベース電極１２３ａ及び前記高濃度のコ
レクタ領域１２１を露出させる金属コンタクトホールを
形成する。ここで、前記ベース電極１２３ａを露出させ
る金属コンタクトホールは、図示したように高濃度のベ
ース領域１１９ｂから所定の距離ほど離間する部分に形
成しうるので、第２エミッタ電極１２７ａを露出させる
金属コンタクトホールと十分な距離を隔てるように形成
することができる。次いで、前記金属コンタクトホール
を覆う金属配線１３１ａ，１３１ｂ，１３１ｃを通常の
方法で形成する。
【００２３】本発明は前記の実施の形態に限るものでな
く、多くの変形が本発明の技術的な思想内で当分野にお
ける通常の知識を持つ者により可能なのは明らかであ
る。
【００２４】
【発明の効果】上述した本発明によれば、高濃度のベー
ス領域が活性ベース領域の周囲を取り囲むように形成す
ることにより、活性ベース領域の抵抗を減少させるのみ
ならず、ベース電極とエミッタ電極とを相異なる導電膜
で形成することにより、ベース領域の面積を減少させた
バイポーラトランジスタを有するＢｉＣＭＯＳ型ＳＲＡ
Ｍ素子及びその製造方法を提供できる。
【００２５】詳細には、次のような高性能のバイポーラ
トランジスタを備えるＢｉＣＭＯＳ型ＳＲＡＭ素子を形
成することができる。第１に、バイポーラトランジスタ
の高濃度のベース領域がエミッタ領域を取り囲むように
形成しうるので、ベース電流がエミッタ領域の接合面の
全体に均一な密度で分布する。したがって、ベース領域
の抵抗を減少させるので、電流利得を大幅に増加させる
ことができる。
【００２６】第２に、高濃度のベース領域に直接に連結
されるベース電極をベース領域の周辺部まで延びるよう
に形成し、ベース電極の延びる部分上に金属配線を形成
することにより、第２エミッタ電極に連結される金属配
線及びベース電極に連結される金属配線が互いに十分な
間隔を維持することができる。したがって、金属配線の
間隔による制約を受けず、ベース領域の面積を減少させ
るので、ベース領域とコレクタ領域との寄生接合容量を
減少させて、バイポーラトランジスタのスイッチング速
度及び周波数の特性を改善させることができる。
【００２７】その結果、超高速のＢｉＣＭＯＳ型ＳＲＡ
Ｍに適する高性能のバイポーラトランジスタを形成する
ことができる。
【図面の簡単な説明】
【図１】従来のＢｉＣＭＯＳ型ＳＲＡＭ素子のバイポー
ラトランジスタの構造を説明するための断面図である。
【図２】本実施の形態によるバイポーラトランジスタを
有するＢｉＣＭＯＳ型ＳＲＡＭ素子の製造方法を説明す
るための断面図である。
【図３】本実施の形態によるバイポーラトランジスタを
有するＢｉＣＭＯＳ型ＳＲＡＭ素子の製造方法を説明す
るための断面図である。
【図４】本実施の形態によるバイポーラトランジスタを
有するＢｉＣＭＯＳ型ＳＲＡＭ素子の製造方法を説明す
るための断面図である。
【図５】本実施の形態によるバイポーラトランジスタを
有するＢｉＣＭＯＳ型ＳＲＡＭ素子の製造方法を説明す
るための断面図である。
【図６】本実施の形態によるバイポーラトランジスタを
有するＢｉＣＭＯＳ型ＳＲＡＭ素子の製造方法を説明す
るための断面図である。
【図７】本実施の形態によるバイポーラトランジスタを
有するＢｉＣＭＯＳ型ＳＲＡＭ素子の製造方法を説明す
るための断面図である。
【符号の説明】
１０１ 第１導電型の半導体基板 １０３ 第１導電型の埋め込み層 １０５ 第２導電型の埋め込み層 １０７ 第１導電型のウェル領域 １０９ 第２導電型のウェル領域 １１９ａ 活性ベース領域 １１９ｂ 高濃度のベース領域 １２１ 高濃度のコレクタ領域 １２３ａ ベース電極 １２５ａ 第１エミッタ電極 １２７ａ 第２エミッタ電極 １２８ 平坦化絶縁膜 １２９ 第２導電型のエミッタ領域 １３１ａ，１３１ｂ，１３１ｃ 金属配線

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 複数のセルが２次元的に配列されている
    セルアレー領域と、前記複数のセルを駆動させるために
    ＭＯＳトランジスタとバイポーラトランジスタとで構成
    された周辺回路領域とを備えるＢｉＣＭＯＳ型ＳＲＡＭ
    素子の製造方法において、 前記バイポーラトランジスタの製造工程が、 第１導電型の半導体基板の所定の領域上に、高濃度でド
    ーピングされた第２導電型の埋め込み層を形成する工程
    と、 前記第２導電型の埋め込み層上に、第２導電型のウェル
    領域を形成する工程と、 前記第２導電型のウェル領域の表面の所定の領域に、素
    子分離のための複数のフィールド酸化膜を形成すること
    により、複数の活性領域と非活性領域を画定する工程
    と、 前記複数の活性領域のうちの１つの活性領域の表面に第
    １導電型の不純物をイオン注入して、ベース領域を形成
    する工程と、 前記ベース領域に隣接する他の活性領域に第２導電型の
    不純物をイオン注入して、前記第２導電型のウェル領域
    より高い濃度でドーピングされ、前記第２導電型の埋め
    込み層に接触する高濃度のコレクタ領域を形成する工程
    と、 該工程の結果物上に、前記ベース領域の全体縁部を露出
    させる第１層間絶縁膜パターンを形成する工程と、 前記露出されたベース領域を覆いながら、第１導電型の
    不純物でドーピングされたベース電極を形成する工程
    と、 該工程の結果物上に、前記ベース領域の中央部を露出さ
    せるエミッタコンタクトホールを備える第２層間絶縁膜
    パターンを形成する工程と、 前記エミッタコンタクトホールを覆いながら、第２導電
    型の不純物でドーピングされた第１エミッタ電極を形成
    する工程と、 該工程の結果物上に、第１エミッタ電極を露出させる第
    ３層間絶縁膜パターンを形成する工程と、 前記露出された第１エミッタ電極を覆いながら、第２導
    電型の不純物でドーピングされた第２エミッタ電極を形
    成する工程と、 該工程の結果物をアニーリングして、前記ベース電極内
    の不純物及び前記第１，第２電極内の不純物を拡散させ
    ることにより、前記ベース領域の縁部及び前記ベース領
    域の中央部に、それぞれ高濃度のベース領域及びエミッ
    タ領域を形成する工程とを含むことを特徴とするＢｉＣ
    ＭＯＳ型ＳＲＡＭ素子の製造方法。
  2. 【請求項２】 前記第１導電型及び前記第２導電型はそ
    れぞれＰ型及びＮ型であることを特徴とする請求項１に
    記載のＢｉＣＭＯＳ型ＳＲＡＭ素子の製造方法。
  3. 【請求項３】 前記第２導電型のウェル領域は、前記第
    ２導電型の埋め込み層が形成されている基板の全面にエ
    ピタキシャル層を形成した後、前記第２導電型の埋め込
    み層上のエピタキシャル層に第２導電型の不純物を選択
    的にイオン注入して形成することを特徴とする請求項１
    に記載のＢｉＣＭＯＳ型ＳＲＡＭ素子の製造方法。
  4. 【請求項４】 前記ベース電極は、Ｐ型でドーピングさ
    れたポリシリコン膜とタングステンポリサイド膜が順次
    に形成されているタングステンポリサイド膜であること
    を特徴とする請求項１に記載のＢｉＣＭＯＳ型ＳＲＡＭ
    素子の製造方法。
  5. 【請求項５】 前記Ｐ型でドーピングされたポリシリコ
    ン膜は、約２０００オングストロームの厚さで形成され
    ることを特徴とする請求項４に記載のＢｉＣＭＯＳ型Ｓ
    ＲＡＭ素子の製造方法。
  6. 【請求項６】 前記第１エミッタ電極は、約１０００オ
    ングストロームのポリシリコン膜で形成されることを特
    徴とする請求項１に記載のＢｉＣＭＯＳ型ＳＲＡＭ素子
    の製造方法。
  7. 【請求項７】 複数のセルが２次元的に配列されている
    セルアレー領域と、前記複数のセルを駆動させるために
    ＭＯＳトランジスタとバイポーラトランジスタとで構成
    された周辺回路領域とを備えるＢｉＣＭＯＳ型ＳＲＡＭ
    素子の製造方法において、 前記バイポーラトランジスタの製造工程が、 ベース領域の全体縁部で該ベース領域に接続するベース
    電極を形成する工程と、 前記ベース領域の中央部で前記ベース領域に接続するエ
    ミッタ電極を形成する工程と、 アニーリングにより、前記ベース電極内の不純物及び前
    記エミッタ電極内の不純物を拡散させることにより、前
    記ベース領域の縁部及び前記ベース領域の中央部に、そ
    れぞれ高濃度のベース領域及びエミッタ領域を形成する
    工程とを含むことを特徴とするＢｉＣＭＯＳ型ＳＲＡＭ
    素子の製造方法。
  8. 【請求項８】 複数のセルが２次元的に配列されている
    セルアレー領域と、前記複数のセルを駆動させるために
    ＭＯＳトランジスタとバイポーラトランジスタとで構成
    された周辺回路領域とを備えるＢｉＣＭＯＳ型ＳＲＡＭ
    素子において、 前記バイポーラトランジスタが、 ベース領域の全体縁部で該ベース領域に接続するベース
    電極と、 前記ベース領域の中央部で前記ベース領域に接続するエ
    ミッタ電極と、 前記ベース領域の縁部及び前記ベース領域の中央部に、
    アニーリングにより前記ベース電極内の不純物及び前記
    エミッタ電極内の不純物を拡散させることで形成され
    た、それぞれ高濃度のベース領域及びエミッタ領域とを
    含むことを特徴とするＢｉＣＭＯＳ型ＳＲＡＭ素子。
JP9066837A 1996-03-19 1997-03-19 ＢｉＣＭＯＳ型ＳＲＡＭ素子及びその製造方法 Pending JPH1012755A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96-7375 1996-03-19
KR1019960007375A KR100190029B1 (ko) 1996-03-19 1996-03-19 바이씨모스 에스램 소자의 제조방법

Publications (1)

Publication Number Publication Date
JPH1012755A true JPH1012755A (ja) 1998-01-16

Family

ID=19453416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9066837A Pending JPH1012755A (ja) 1996-03-19 1997-03-19 ＢｉＣＭＯＳ型ＳＲＡＭ素子及びその製造方法

Country Status (3)

Country Link
US (1) US5814538A (ja)
JP (1) JPH1012755A (ja)
KR (1) KR100190029B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325750A (zh) * 2013-05-24 2013-09-25 苏州英能电子科技有限公司 一种大功率整晶圆平板压接式封装结构及其方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0948046A1 (en) * 1998-03-26 1999-10-06 Texas Instruments Incorporated Merged bipolar and CMOS circuit and method
KR100270965B1 (ko) 1998-11-07 2000-12-01 윤종용 고속 바이폴라 트랜지스터 및 그 제조방법
US6063672A (en) * 1999-02-05 2000-05-16 Lsi Logic Corporation NMOS electrostatic discharge protection device and method for CMOS integrated circuit
JP4003438B2 (ja) * 2001-11-07 2007-11-07 株式会社デンソー 半導体装置の製造方法および半導体装置
US20030162360A1 (en) * 2002-02-25 2003-08-28 Beasom James D. Reduced mask count buried layer process
US6624497B2 (en) 2002-02-25 2003-09-23 Intersil Americas, Inc Semiconductor device with a reduced mask count buried layer
US7773356B2 (en) * 2008-03-19 2010-08-10 Fairchild Korea Semiconductor Ltd Stacked SCR with high holding voltage
KR101938909B1 (ko) * 2014-02-21 2019-01-16 매그나칩 반도체 유한회사 수직형 바이폴라 정션 트랜지스터 소자 및 제조 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51135385A (en) * 1975-03-06 1976-11-24 Texas Instruments Inc Method of producing semiconductor device
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
JPS5539677A (en) * 1978-09-14 1980-03-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device and its manufacturing
JPS5643754A (en) * 1979-09-17 1981-04-22 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS6028146B2 (ja) * 1979-12-12 1985-07-03 株式会社日立製作所 半導体装置の製造方法
US4583106A (en) * 1983-08-04 1986-04-15 International Business Machines Corporation Fabrication methods for high performance lateral bipolar transistors
US4641416A (en) * 1985-03-04 1987-02-10 Advanced Micro Devices, Inc. Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter
FR2581248B1 (fr) * 1985-04-26 1987-05-29 Efcis Procede de fabrication de transistors a effet de champ et transistors bipolaires lateraux sur un meme substrat
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
JPS63193562A (ja) * 1987-02-06 1988-08-10 Toshiba Corp バイポ−ラトランジスタの製造方法
JPS63215068A (ja) * 1987-03-04 1988-09-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPS63239856A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体集積回路装置及びその製造方法
US4851362A (en) * 1987-08-25 1989-07-25 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
US4829016A (en) * 1987-10-19 1989-05-09 Purdue Research Foundation Bipolar transistor by selective and lateral epitaxial overgrowth
JPH01230270A (ja) * 1988-03-10 1989-09-13 Oki Electric Ind Co Ltd バイポーラ型トランジスタ及びその製造方法
JPH021934A (ja) * 1988-06-10 1990-01-08 Fujitsu Ltd バイポーラ半導体装置の製造方法
US4927774A (en) * 1988-06-10 1990-05-22 British Telecommunications Plc Self aligned bipolar fabrication process
JPH021936A (ja) * 1988-06-10 1990-01-08 Fujitsu Ltd バイポーラ半導体装置の製造方法
JPH0258335A (ja) * 1988-08-24 1990-02-27 Fujitsu Ltd 半導体装置の製造方法
JPH02151037A (ja) * 1988-12-02 1990-06-11 Fujitsu Ltd 半導体装置の製造方法
US4900689A (en) * 1988-12-08 1990-02-13 Harris Corporation Method of fabrication of isolated islands for complementary bipolar devices
JPH0362568A (ja) * 1989-07-31 1991-03-18 Hitachi Ltd 半導体装置の製造方法
US5177582A (en) * 1989-09-22 1993-01-05 Siemens Aktiengesellschaft CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same
US5017990A (en) * 1989-12-01 1991-05-21 International Business Machines Corporation Raised base bipolar transistor structure and its method of fabrication
US4988632A (en) * 1990-01-02 1991-01-29 Motorola, Inc. Bipolar process using selective silicon deposition
US4997775A (en) * 1990-02-26 1991-03-05 Cook Robert K Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
US5175607A (en) * 1990-04-26 1992-12-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5118634A (en) * 1990-09-26 1992-06-02 Purdue Research Foundation Self-aligned integrated circuit bipolar transistor having monocrystalline contacts
JP3798808B2 (ja) * 1991-09-27 2006-07-19 ハリス・コーポレーション 高いアーリー電壓，高周波性能及び高降伏電壓特性を具備した相補型バイポーラトランジスター及びその製造方法
US5286996A (en) * 1991-12-31 1994-02-15 Purdue Research Foundation Triple self-aligned bipolar junction transistor
WO1993016494A1 (en) * 1992-01-31 1993-08-19 Analog Devices, Inc. Complementary bipolar polysilicon emitter devices
US5288652A (en) * 1992-12-18 1994-02-22 Vlsi Technology, Inc. BICMOS-compatible method for creating a bipolar transistor with laterally graded emitter structure
JP2503878B2 (ja) * 1993-06-14 1996-06-05 日本電気株式会社 半導体集積回路装置及びその製造方法
US5541137A (en) * 1994-03-24 1996-07-30 Micron Semiconductor Inc. Method of forming improved contacts from polysilicon to silicon or other polysilicon layers
DE19523536A1 (de) * 1994-07-12 1996-01-18 Siemens Ag Verfahren zur Herstellung von MOS-Transistoren und Bipolartransistoren auf einer Halbleiterscheibe
JP3444002B2 (ja) * 1995-02-14 2003-09-08 ソニー株式会社 半導体装置およびその製造方法
US5614422A (en) * 1995-03-17 1997-03-25 Harris Corporation Process for doping two levels of a double poly bipolar transistor after formation of second poly layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325750A (zh) * 2013-05-24 2013-09-25 苏州英能电子科技有限公司 一种大功率整晶圆平板压接式封装结构及其方法

Also Published As

Publication number Publication date
US5814538A (en) 1998-09-29
KR100190029B1 (ko) 1999-06-01
KR970067457A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
JP2940880B2 (ja) 半導体装置およびその製造方法
EP0186889B1 (en) A semiconductor memory array having a plurality of associated drive transistors
JP2591927B2 (ja) Ｄｒａｍセルの製造方法
JPH065712B2 (ja) 垂直方向に集積した半導体装置を形成する方法
US5731617A (en) Semiconductor device having bipolar transistor and field effect transistor
JP3902831B2 (ja) 半導体メモリ装置及びその製造方法
US5946575A (en) Method for manufacturing low breakdown voltage MOS and high breakdown voltage MOS
JPH0348457A (ja) 半導体装置およびその製造方法
KR100221060B1 (ko) 반도체장치 및 그 제조방법
JP2600621B2 (ja) 半導体装置の製造方法
JPH1012755A (ja) ＢｉＣＭＯＳ型ＳＲＡＭ素子及びその製造方法
KR0151011B1 (ko) 바이폴라 트랜지스터 및 그 제조방법
US6281060B1 (en) Method of manufacturing a semiconductor device containing a BiCMOS circuit
US5763920A (en) Semiconductor integrated circuit having bipolar and MOS transistors formed on a single semiconductor substrate
JP3404123B2 (ja) 半導体集積回路装置
JPH10335344A (ja) 自己整合型ダブルポリシリコンバイポーラトランジスタ及びその製造方法
US5145798A (en) Method of fabricating an insulated gate field effect transistor having lightly-doped source and drain extensions using an oxide sidewall spacer method
JP2900889B2 (ja) 半導体記憶装置およびその製造方法
JPH0661482A (ja) Ｍｏｓ型トランジスタおよびその製造方法
KR100224757B1 (ko) 반도체 장치 및 그 제조방법
JPH08167655A (ja) 半導体集積回路装置およびその製造方法
KR960003863B1 (ko) 불순물이 도프된 매입영역을 가진 반도체장치 및 그 제조방법
JPH10242460A (ja) 半導体集積回路装置およびその製造方法
JPH1174377A (ja) 半導体集積回路装置及びその製造方法
JPH0799761B2 (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071109