JPH10107082A - 半導体装置の実装方法およびその実装構造 - Google Patents
半導体装置の実装方法およびその実装構造Info
- Publication number
- JPH10107082A JPH10107082A JP8262139A JP26213996A JPH10107082A JP H10107082 A JPH10107082 A JP H10107082A JP 8262139 A JP8262139 A JP 8262139A JP 26213996 A JP26213996 A JP 26213996A JP H10107082 A JPH10107082 A JP H10107082A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing resin
- resin
- filler
- base resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims description 41
- 229920005989 resin Polymers 0.000 claims abstract description 140
- 239000011347 resin Substances 0.000 claims abstract description 140
- 238000007789 sealing Methods 0.000 claims abstract description 72
- 239000000945 filler Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 22
- 230000008646 thermal stress Effects 0.000 abstract description 2
- 239000010931 gold Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
止樹脂と半導体チップとの密着力を強化する。 【解決手段】 半導体チップ1上のチップ電極2にはA
uバンプ3が形成されており、一方、配線基板4上の基
板電極5にははんだバンプが形成されている。Auバン
プ3とはんだバンプ6は互いに接合されている。半導体
チップ1と配線基板4との間隙には、封止樹脂7が充填
されている。半導体チップ1と配線基板4との間隙に封
止樹脂7が充填され硬化された状態において、半導体チ
ップ1側には封止樹脂7のベース樹脂のみからなるベー
ス樹脂層9を形成し、一方、配線基板4側にはベース樹
脂とフィラーとの混在層10を形成する。
Description
基板に実装する実装方法およびその実装構造に関し、特
に、フリップチップ方式による半導体装置を基板に実装
する実装方法およびその実装構造に関する。
い、半導体素子を基板に高密度で実装するための構造が
簡略化されてきている。このような簡略化された構造を
有する半導体素子の高密度実装構造としてフリップチッ
プ方式が提案されている。
体装置の実装構造が、Mate’96「リードレスベア
チップ実装技術とMCM−Lへの適用」(p193〜1
96)や日経マイクロデバイス1996年3月号「実装
・一般電子部品」(p146〜147)に開示されてい
る。
0に示されるように、半導体チップ1が配線基板4上に
フリップチップ実装されており、チップ電極2上のAu
バンプ3と基板電極5上のはんだバンプ6が互いに接続
されている。さらに、半導体チップ1と配線基板4との
間隙には絶縁性樹脂15が充填されており、この絶縁性
樹脂中には球状シリカ(SiO2)等のフィラーが均一
に分散されて含まれている。
の実装構造において、配線基板としてガラスエポキシを
基材とするプリント基板を適用する場合、半導体チップ
およびプリント基板の熱膨張係数は、それぞれ約3×1
0-6/℃、約14×10-6/℃と大きく異なり、両者の
接続部に応力が加わる。そこで、接続部に加わる応力を
緩和するために、硬化後の絶縁性樹脂の熱膨張係数を低
くする必要がある。
には、熱膨張係数の低い材料である球状シリカ等のフィ
ラーの樹脂への混入比率を高くする必要がある。
すると以下のごとき問題点が生じる。
を高くすると樹脂全体の粘度が高くなる。一般的に、半
導体チップと配線基板との間隙に樹脂を充填する際は毛
細血管現象を利用しているため、樹脂の粘度が高くなる
と樹脂を充填するために費やされる時間が長くなり、生
産性が悪化する。さらには、パッドピッチが120μm
以下の微細ピッチの構造では、樹脂の粘度が高い場合、
樹脂の充填が不可能となることもある。
高くすると、フィラーが半導体チップとの回路面に数多
く存在することになり、絶縁性樹脂のベース樹脂が半導
体チップの回路面に接着する面積が小さくなる。したが
って、半導体チップへの密着力が、本来のベース樹脂の
密着力よりも弱くなってしまい、接続部不良やチップパ
ッドのアルミ腐食が発生し易くなるという問題点もあ
る。
めに、本発明の半導体装置の実装構造は、半導体装置を
配線基板上にフリップチップ接続し、前記半導体装置と
前記配線基板との間隙に封止樹脂を充填した半導体装置
の実装構造であって、前記封止樹脂が、該封止樹脂を構
成するベース樹脂のみが存在する第1の部分と、該ベー
ス樹脂とフィラーが混在する第2の部分とを含むもので
ある。
半導体装置を配線基板上にフリップチップ接続し、前記
半導体装置と前記配線基板との間隙に封止樹脂を充填し
た半導体装置の実装方法であって、前記封止樹脂を、該
封止樹脂を構成するベース樹脂のみが存在する第1の部
分と、該ベース樹脂とフィラーが混在する第2の部分と
に分離する工程を含むものである。
構造の第1の実施形態について図面を参照して詳細に説
明する。
導体チップと配線基板との間隙に封止樹脂が充填された
実装構造において、封止樹脂が、半導体チップと配線基
板との間隙に封止樹脂のベース樹脂とフィラーが混在す
る部分と、フィラーが存在せずベース樹脂のみが存在す
る部分とを含むものであり、特に、これらの部分が互い
に重なる層を形成するものである。
造を示す断面図であり、図2は、パッド配列部分を拡大
した断面図である。
ップ電極2には金(Au)バンプ3が形成されており、
一方、ガラスエポキシを基材とする配線基板4上の基板
電極5にははんだバンプが形成されている。Auバンプ
3とはんだバンプ6は互いに接合されている。
は、封止樹脂7が充填されている。封止樹脂7には、球
形シリカのフィラー8が混入されている。半導体チップ
1と配線基板4との間隙に封止樹脂7が充填され硬化さ
れた状態において、半導体チップ1側には封止樹脂7の
ベース樹脂からなるベース樹脂層9が形成され、一方、
配線基板4側にはベース樹脂とフィラーとの混在層10
が形成されている。このように、充填され硬化された封
止樹脂7は、ベース樹脂層9と混在層10の2層に分離
されている。
さの比率は、封止樹脂7へのフィラー8の混入比率によ
り調整可能であるが、1:1〜1:10の範囲が好まし
い。例えば、フィラー8の混入比率が46〜47vol
%の場合、各層の厚さ比率は1:2〜1:3となる。
樹脂層9を形成することによって、封止樹脂7へのフィ
ラー8の混入比率を低くすることができる。したがっ
て、封止樹脂7全体の粘度を適度に下げることができる
ために、封止樹脂7を充填する時間を短縮し、生産性の
向上を図ることができる。電極ピッチ120μmの場
合、Auバンプ3の径は80〜95μmであり、その間
隔は25〜40μmである。さらに、電極ピッチ60μ
mの場合、Auバンプ3の径は45〜55μmでその間
隔が5〜15μmである。このような微細ピッチの場合
であっても、封止樹脂7の粘度が適度に下げられている
ため、短時間で良好な封止樹脂の充填が可能である。
止樹脂7のベース樹脂層9が密着しており、その密着面
にフィラーが存在しないためベース樹脂本来の密着強度
を得ることができる。したがって、封止樹脂7と半導体
チップ1の回路面との密着力の劣化により発生するチッ
プ電極2のアルミ腐食を抑えることができる。
造と従来の実装構造とのそれぞれに対するPCT(プレ
ッシャー・クッカー・テスト)の結果を図3に示す。従
来の実装構造では、PCT経過時間が200Hを越える
と不良が多発しているが、本実施形態の実装構造では、
300Hまで不良は発生しておらず、信頼性が向上して
いることがわかる。なお、PCTにおける不良モードは
全てオープン不良でチップ電極2のアルミパッド腐食で
ある。
板4にはベース樹脂とフィラー8の混在層10が密着し
ているが、この混在層10はフィラー8が集まっている
ために熱膨張係数が低くなっている。例えば、フィラー
8の混入比率が46〜47%の場合、封止樹脂7を通常
硬化させると熱膨張係数は25〜26×10-6/℃であ
るが、混在層10の熱膨張係数は20〜22×10-6/
℃まで低くなり、はんだバンプ6の主成分として主に用
いられるSnの熱膨張係数である22×10-6/℃に近
づく。
熱収縮によって発生するチップ電極2と基板電極5との
接続部のはんだバンプ6に加わる応力は緩和され、熱サ
イクルによる接続部の破壊も防止される。
2の実施形態について図4および図5を参照して説明す
る。
ップ中央部分近傍の構成を示す断面図であり、図5は本
実施形態の実装構造を示す平面図である。
1上のチップ電極2にはAuバンプ3が形成されてお
り、一方、ガラスエポキシを基材とする配線基板4上の
基板電極5にははんだバンプが形成されている。Auバ
ンプ3とはんだバンプ6は互いに接合されている。
は、封止樹脂7が充填されている。封止樹脂7には、球
形シリカのフィラー8が混入されている。半導体チップ
1と配線基板4との間隙に封止樹脂7が充填され硬化さ
れた状態において、半導体チップ1の中心近傍にはベー
ス樹脂のみが存在するベース樹脂部11が形成され、一
方、ベース樹脂とフィラー8が混在した混在部12がA
uバンプ3とはんだバンプ6の接続部近傍に形成されて
いる。
とはんだバンプ6との接続部周辺は混在部12により保
持されているが、混在部12はフィラー8が凝集してい
るため熱膨張係数が低くなっている。したがって、Au
バンプ3とはんだバンプ6とに加わる熱応力が緩和さ
れ、熱サイクルによる接続部の破壊が防止される。
接続部が存在しない領域(本実施形態では、半導体チッ
プ1の中心近傍)では、フィラー8が混入されていない
ベース樹脂部11が半導体チップ1の回路面と密着して
いるため、十分な密着力を維持することができる。
率を低くすることができるため、前述の第1の実施形態
で説明したのと同様の効果も得られる。
は、Auバンプ3とはんだバンプ6によるフリップチッ
プ接続について説明したが、本発明はフリップチップ接
続を行った後に封止樹脂を充填硬化する手順を行う全て
の形態のフリップチップ接続に適用することができる。
続した実装構造や、Sn/Pbはんだ、Sn系はんだ、
In系はんだ、Pb系はんだにより接続した実装構造、
Auバンプと基板配線上のAuメッキとを接続した実装
構造にも適用することができる。
材とするプリント基板に限られるものではなく、アルミ
ナ基板、ガラスセラミック基板、フレキシブル基板、ガ
ラス基板等も使用可能でありる。また、封止樹脂のベー
ス樹脂にはエポキシ樹脂を使用し、球形シリカフィラー
は平均粒径1〜5μm、最大粒径は電極ピッチ120μ
mの場合で20μm以下、電極ピッチ80μmの場合で
5μm以下であることが好ましい。
実施形態について図1および図6を説明する。
施形態で説明した半導体装置の実装構造を形成するため
の実装方法である。
リップチップ形態にてマウント(接続)する(S10
1)。この接続方法は、本発明を実施するうえで特に弊
害がない範囲内で、前述の全てのフリップチップ接続に
おける公知技術が適用可能である。
した後、半導体チップ1と配線基板4との間隙に封止樹
脂7を充填する(S102)。すなわち、半導体チップ
1の近傍に封止樹脂を滴下し、毛細血管現象により封止
樹脂7が充填される。
と、ベース樹脂とフィラー8の混在層10に分離する
(S103)。
4、封止樹脂7全体を配線基板4が下側になるように保
持し、70℃で30分間加熱する。加熱することによっ
て、封止樹脂7の粘度は、図7に示されるように、70
℃では2Pa・sまで低くなるため、封止樹脂7中のフ
ィラー8は重力により配線基板4側に移動し、封止樹脂
7は、ベース樹脂層9と、ベース樹脂とフィラー8の混
在層10とに分離される。なお、70℃で加熱する場合
は約30分間でフィラー8の移動は完了する。
て、ベース樹脂層9と、混在層10の厚さの比率を変化
させることができる。例えば、加熱温度を高くし、加熱
時間を長くすることによって、ベース樹脂層9が増し、
混在層10の厚さが薄くなる。加熱温度は、封止樹脂7
の粘度が5Pa・s以下になる40℃以上、封止樹脂7
の硬化温度の100℃よりも低く80℃以下が好まし
い。
工程が終了した後、封止樹脂7を加熱硬化する(S10
4)。封止樹脂7を硬化させるための加熱温度および加
熱時間は、樹脂の種類や実装構造等に応じて最適な値に
設定される。
の実施形態について図8を参照して説明する。
施形態で説明した半導体装置の実装構造を形成するため
の実装方法であり、図6に示された実装方法の手順のう
ちS103のベース樹脂層と混在層との分離工程以外
は、前述の実施形態による実装方法と同様である。そこ
で、重複部分の説明は省略し、特に、分離工程について
説明する。
法を説明するための原理図であり、半導体チップ1を配
線基板4上にマウントした後、封止樹脂7が半導体チッ
プ1と配線基板4との間隙に充填された状態で、半導体
チップ1の裏面方向にある回転軸13を中心として矢印
A方向に回転を加える。この回転による遠心力により、
封止樹脂7中のフィラー8は配線基板4側に集まり、半
導体チップ1側にベース樹脂層9、配線基板4側に混在
層10が形成されるように、封止樹脂7が分離される。
ここで、半導体チップ1および配線基板4全体を40〜
80℃に加熱することにより、封止樹脂7の粘度が下が
り、より効果的にフィラー8を配線基板4側に移動させ
ることができる。
脂7を加熱硬化させる工程は、実装構造体の回転を停止
させた後に行っても、回転させながら行ってもかまわな
い。
らに他の実施形態について図9を参照して説明する。
を参照して説明された第3の実施形態による半導体装置
の実装構造を形成するための方法であり、図6に示され
た実装方法の手順のうちS103のベース樹脂層と混在
層との分離工程以外は、他の実施形態による実装方法と
同様である。そこで、重複部分の説明は省略し、特に、
分離工程について説明する。
法を説明するための原理図であり、半導体チップ1を配
線基板4上にマウントした後、封止樹脂7が半導体チッ
プ1と配線基板4との間隙に充填された状態で、半導体
チップ1の中心を通り半導体チップ1と直交する回転軸
14を中心として矢印B方向に回転を加える。この回転
による遠心力により、封止樹脂7中のフィラー8は半導
体チップ1の周辺にあるAuバンプ3とはんだバンプ6
の接続部近傍に集まる。したがって、封止樹脂7は、半
導体チップ1の中心近傍に形成されるベース樹脂部11
と、Auバンプ3とはんだバンプ6の接続部近傍に形成
される混在部12とに分離される。ここで、半導体チッ
プ1および配線基板4全体を40〜80℃に加熱するこ
とにより、封止樹脂7の粘度が下がり、より効果的にフ
ィラー8を移動させることができる。
置の実装構造によれば、封止樹脂の充填前の球状フィラ
ーの混入比率を低くでき、封止樹脂全体の粘度を下げる
ことができるため、封止樹脂を充填する時間を短縮する
ことができるとともに、微細ピッチ構造であっても良好
な封止樹脂の充填が可能である。
の密着力を強くすることができるため、密着力の劣化に
より発生するチップパッドのアルミ腐食を抑えることが
できる。
ー混在層が密着しており、この混在層はフィラーが集ま
っているために熱膨張係数が低くなっている。したがっ
て、配線基板の大きな熱膨張、熱収縮によるチップ電極
と基板電極との接続部のはんだバンプに加わる応力を緩
和し、熱サイクルによる接続部の破壊を防ぐことができ
る。
造を示す断面図である。
である。
PCTによる比較の結果を示す図である。
造におけるチップ中央部分近傍の構成を示す断面図であ
る。
造を示す平面図である。
手順を示すフローチャートである。
る。
を説明するための原理図である。
施形態を説明するための原理図である。
ある。
Claims (11)
- 【請求項1】 半導体装置を配線基板上にフリップチッ
プ接続し、前記半導体装置と前記配線基板との間隙に封
止樹脂を充填した半導体装置の実装構造であって、 前記封止樹脂が、該封止樹脂を構成するベース樹脂のみ
が存在する第1の部分と、該ベース樹脂とフィラーが混
在する第2の部分とを含むことを特徴とする半導体装置
の実装構造。 - 【請求項2】 前記第1の部分と前記第2の部分は、前
記半導体装置と前記配線基板との間隙において、互いに
重なる層をなしていることを特徴とする前記請求項1に
記載の半導体装置の実装構造。 - 【請求項3】 前記ベース樹脂により形成される層が、
前記半導体チップ側に配置され、前記ベース樹脂と前記
フィラーとが混在した層が前記配線基板側に配置される
ことを特徴とする前記請求項2に記載の半導体装置の実
装構造。 - 【請求項4】 前記ベース樹脂により形成される層と前
記ベース樹脂と前記フィラーとが混在した層の厚さの比
が、1:1〜1:10の範囲内にあることを特徴とする
前記請求項2または3に記載の半導体装置の実装構造。 - 【請求項5】 前記第1の部分が前記半導体装置の中心
近傍に配置され、前記第2の部分が前記半導体装置と前
記配線基板とのフリップチップ接続部近傍に配置される
ことを特徴とする前記請求項1に記載の半導体装置の実
装構造。 - 【請求項6】 半導体装置と配線基板とが、前記半導体
装置上に形成された第1のバンプと前記配線基板上に形
成された第2のバンプとを接合し、前記半導体装置と前
記配線基板との間隙に封止樹脂を充填した半導体装置の
実装構造において、 前記封止樹脂は、前記半導体装置の回路面に密着した第
1の層と、該第1の層を形成する材料よりも熱膨張係数
が低い材料により形成され前記配線基板上に配置される
第2の層とを含むことを特徴とする半導体装置の実装構
造。 - 【請求項7】 前記第1の層には、前記封止樹脂を構成
するベース樹脂のみが存在し、前記第2の層には、前記
ベース樹脂と熱膨張係数が該ベース樹脂よりも低いフィ
ラーとが混在していることを特徴とする半導体装置の実
装構造。 - 【請求項8】 半導体装置を配線基板上にフリップチッ
プ接続し、前記半導体装置と前記配線基板との間隙に封
止樹脂を充填した半導体装置の実装方法であって、 前記封止樹脂を、該封止樹脂を構成するベース樹脂のみ
が存在する第1の部分と、該ベース樹脂とフィラーが混
在する第2の部分とに分離する工程を含むことを特徴と
する半導体装置の実装方法。 - 【請求項9】 前記分離する工程は、 前記半導体装置および前記配線基板を加熱して前記封止
樹脂の粘度を低下させ、該封止樹脂中に含まれる前記フ
ィラーを移動させるものであることを特徴とする前記請
求項8に記載の半導体装置の実装方法。 - 【請求項10】 前記半導体装置および前記配線基板
を、前記封止樹脂の粘度が5Pa・s以下になる温度に
加熱することを特徴とする前記請求項9に記載の半導体
装置の実装方法。 - 【請求項11】 前記分離工程は、 前記封止樹脂を充填した後、前記半導体装置および前記
配線基板に回転を加え、 該回転により生じる遠心力の作用により前記封止樹脂中
に含まれる前記フィラーを移動させるものであることを
特徴とする前記請求項8に記載の半導体装置の実装方
法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8262139A JP2848357B2 (ja) | 1996-10-02 | 1996-10-02 | 半導体装置の実装方法およびその実装構造 |
US08/943,010 US5981313A (en) | 1996-10-02 | 1997-10-02 | Structure and method for packaging a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8262139A JP2848357B2 (ja) | 1996-10-02 | 1996-10-02 | 半導体装置の実装方法およびその実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10107082A true JPH10107082A (ja) | 1998-04-24 |
JP2848357B2 JP2848357B2 (ja) | 1999-01-20 |
Family
ID=17371604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8262139A Expired - Lifetime JP2848357B2 (ja) | 1996-10-02 | 1996-10-02 | 半導体装置の実装方法およびその実装構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5981313A (ja) |
JP (1) | JP2848357B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000052751A1 (en) * | 1999-03-03 | 2000-09-08 | Intel Corporation | A process line for underfilling a controlled collapse chip connection (c4) integrated circuit package |
US6674178B1 (en) | 1999-09-20 | 2004-01-06 | Nec Electronics Corporation | Semiconductor device having dispersed filler between electrodes |
US7141448B2 (en) | 1999-03-03 | 2006-11-28 | Intel Corporation | Controlled collapse chip connection (C4) integrated circuit package which has two dissimilar underfill materials |
JP2011077167A (ja) * | 2009-09-29 | 2011-04-14 | Toshiba Corp | 電子部品の実装方法 |
JP2011091461A (ja) * | 2011-02-10 | 2011-05-06 | Toshiba Corp | 装置および磁力印加装置 |
WO2014010220A1 (ja) * | 2012-07-13 | 2014-01-16 | 先端フォトニクス株式会社 | サブマウントおよび封止済み半導体素子ならびにこれらの作製方法 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100386018B1 (ko) * | 1996-06-24 | 2003-08-25 | 인터내셔널 비지네스 머신즈 코포레이션 | 스택형반도체디바이스패키지 |
US6228688B1 (en) * | 1997-02-03 | 2001-05-08 | Kabushiki Kaisha Toshiba | Flip-chip resin-encapsulated semiconductor device |
JP3346320B2 (ja) * | 1999-02-03 | 2002-11-18 | カシオ計算機株式会社 | 半導体装置及びその製造方法 |
US6331446B1 (en) | 1999-03-03 | 2001-12-18 | Intel Corporation | Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state |
JP3372511B2 (ja) * | 1999-08-09 | 2003-02-04 | ソニーケミカル株式会社 | 半導体素子の実装方法及び実装装置 |
US6373142B1 (en) * | 1999-11-15 | 2002-04-16 | Lsi Logic Corporation | Method of adding filler into a non-filled underfill system by using a highly filled fillet |
US6700209B1 (en) | 1999-12-29 | 2004-03-02 | Intel Corporation | Partial underfill for flip-chip electronic packages |
JP2002118199A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置 |
US7192997B2 (en) | 2001-02-07 | 2007-03-20 | International Business Machines Corporation | Encapsulant composition and electronic package utilizing same |
US6737295B2 (en) * | 2001-02-27 | 2004-05-18 | Chippac, Inc. | Chip scale package with flip chip interconnect |
US6674172B2 (en) | 2001-05-08 | 2004-01-06 | International Business Machines Corporation | Flip-chip package with underfill having low density filler |
US7067916B2 (en) * | 2001-06-20 | 2006-06-27 | International Business Machines Corporation | Extension of fatigue life for C4 solder ball to chip connection |
JP2005064362A (ja) * | 2003-08-19 | 2005-03-10 | Nec Electronics Corp | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 |
JP4592333B2 (ja) * | 2004-05-31 | 2010-12-01 | 三洋電機株式会社 | 回路装置およびその製造方法 |
DE102005020059B3 (de) * | 2005-04-29 | 2006-10-05 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Verbesserung thermischer und mechanischer Eigenschaften eines Unterfütterungsmaterials einer Substrat/Chipanordnung |
JP2008311458A (ja) * | 2007-06-15 | 2008-12-25 | Panasonic Corp | 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法 |
US7993984B2 (en) * | 2007-07-13 | 2011-08-09 | Panasonic Corporation | Electronic device and manufacturing method |
US7745264B2 (en) * | 2007-09-04 | 2010-06-29 | Advanced Micro Devices, Inc. | Semiconductor chip with stratified underfill |
JP2010103336A (ja) * | 2008-10-24 | 2010-05-06 | Fujitsu Ltd | 基板ユニット、情報処理装置及び基板ユニットの製造方法 |
JP5214554B2 (ja) * | 2009-07-30 | 2013-06-19 | ラピスセミコンダクタ株式会社 | 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法 |
US20120081872A1 (en) | 2010-09-30 | 2012-04-05 | Alcatel-Lucent Canada Inc. | Thermal warp compensation ic package |
US20120168956A1 (en) * | 2011-01-04 | 2012-07-05 | International Business Machines Corporation | Controlling density of particles within underfill surrounding solder bump contacts |
JP5802400B2 (ja) * | 2011-02-14 | 2015-10-28 | 日東電工株式会社 | 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法 |
KR101939240B1 (ko) | 2011-11-25 | 2019-01-17 | 삼성전자 주식회사 | 반도체 패키지 |
JP5835123B2 (ja) * | 2012-06-21 | 2015-12-24 | Jsr株式会社 | パターン形成用自己組織化組成物及びパターン形成方法 |
CN104465606B (zh) * | 2014-12-04 | 2017-12-01 | 江苏长电科技股份有限公司 | 可拆卸、可组装的半导体封装体堆叠结构及其制备方法 |
JP6575220B2 (ja) * | 2015-08-18 | 2019-09-18 | 富士電機株式会社 | 半導体装置 |
JP6693441B2 (ja) * | 2017-02-27 | 2020-05-13 | オムロン株式会社 | 電子装置およびその製造方法 |
EP4099807A1 (en) * | 2021-06-01 | 2022-12-07 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier interconnection and manufacturing method |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5014111A (en) * | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
US5001542A (en) * | 1988-12-05 | 1991-03-19 | Hitachi Chemical Company | Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips |
JPH03209831A (ja) * | 1990-01-12 | 1991-09-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2698462B2 (ja) * | 1990-01-12 | 1998-01-19 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US5656862A (en) * | 1990-03-14 | 1997-08-12 | International Business Machines Corporation | Solder interconnection structure |
JPH0491446A (ja) * | 1990-08-02 | 1992-03-24 | Oki Electric Ind Co Ltd | 半導体素子のフリップチップ実装方法 |
JP3227777B2 (ja) * | 1992-02-17 | 2001-11-12 | 三菱電機株式会社 | 回路基板の接続方法 |
US5578527A (en) * | 1995-06-23 | 1996-11-26 | Industrial Technology Research Institute | Connection construction and method of manufacturing the same |
DE19527661C2 (de) * | 1995-07-28 | 1998-02-19 | Optrex Europ Gmbh | Elektrische Leiter aufweisender Träger mit einem elektronischen Bauteil und Verfahen zum Kontaktieren von Leitern eines Substrates mit Kontaktwarzen eines elektronischen Bauteils |
JP3343317B2 (ja) * | 1995-12-04 | 2002-11-11 | 松下電器産業株式会社 | 半導体ユニット及びその半導体素子の実装方法 |
-
1996
- 1996-10-02 JP JP8262139A patent/JP2848357B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-02 US US08/943,010 patent/US5981313A/en not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000052751A1 (en) * | 1999-03-03 | 2000-09-08 | Intel Corporation | A process line for underfilling a controlled collapse chip connection (c4) integrated circuit package |
US6528345B1 (en) | 1999-03-03 | 2003-03-04 | Intel Corporation | Process line for underfilling a controlled collapse |
US7141448B2 (en) | 1999-03-03 | 2006-11-28 | Intel Corporation | Controlled collapse chip connection (C4) integrated circuit package which has two dissimilar underfill materials |
US6674178B1 (en) | 1999-09-20 | 2004-01-06 | Nec Electronics Corporation | Semiconductor device having dispersed filler between electrodes |
JP2011077167A (ja) * | 2009-09-29 | 2011-04-14 | Toshiba Corp | 電子部品の実装方法 |
JP2011091461A (ja) * | 2011-02-10 | 2011-05-06 | Toshiba Corp | 装置および磁力印加装置 |
WO2014010220A1 (ja) * | 2012-07-13 | 2014-01-16 | 先端フォトニクス株式会社 | サブマウントおよび封止済み半導体素子ならびにこれらの作製方法 |
US9263411B2 (en) | 2012-07-13 | 2016-02-16 | Advanced Photonics, Inc. | Submount, encapsulated semiconductor element, and methods of manufacturing the same |
JP5893736B2 (ja) * | 2012-07-13 | 2016-03-23 | 先端フォトニクス株式会社 | サブマウントおよび封止済み半導体素子ならびにこれらの作製方法 |
Also Published As
Publication number | Publication date |
---|---|
US5981313A (en) | 1999-11-09 |
JP2848357B2 (ja) | 1999-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2848357B2 (ja) | 半導体装置の実装方法およびその実装構造 | |
US5844320A (en) | Semiconductor unit with semiconductor device mounted with conductive adhesive | |
KR100443399B1 (ko) | 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지 | |
JP2000269371A (ja) | 半導体装置および半導体実装構造体 | |
JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
JP2758115B2 (ja) | 半導体装置 | |
JPH1187424A (ja) | 半導体装置およびその製造方法 | |
JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
US20050151270A1 (en) | Materials for electronic devices | |
JPH09246319A (ja) | フリップチップ実装方法 | |
JPH11168116A (ja) | 半導体チップ用電極バンプ | |
JP5245270B2 (ja) | 半導体装置及びその製造方法 | |
JP2001307555A (ja) | 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板 | |
JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
JP2000058597A (ja) | 電子部品実装方法 | |
JPH11340352A (ja) | 実装構造体 | |
JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
JP2000133680A (ja) | 面実装用接合部材 | |
JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
JP2637684B2 (ja) | 半導体装置の封止方法 | |
JP2000124262A (ja) | 半導体装置 | |
JPH09260431A (ja) | フリップチップ実装の接続構造 | |
JPH11265910A (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
JPH08195417A (ja) | フィルム基板及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981006 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 15 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |