JPH09258243A - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JPH09258243A JPH09258243A JP6325996A JP6325996A JPH09258243A JP H09258243 A JPH09258243 A JP H09258243A JP 6325996 A JP6325996 A JP 6325996A JP 6325996 A JP6325996 A JP 6325996A JP H09258243 A JPH09258243 A JP H09258243A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- power supply
- crystal display
- wiring
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 額縁領域を増大させることなく駆動回路に印
加する電源配線の低抵抗化をはかることができ、狭額縁
化と共に信頼性の向上をはかる。 【解決手段】 ２次元配置された画素電極にそれぞれ接
続された薄膜トランジスタ１１及びこれらを駆動する駆
動回路２，３が同一基板上に形成されたアレイ基板１
と、このアレイ基板１に対向配置された対向基板と、ア
レイ基板１と対向基板との間に挿入された液晶層１２と
を備えた液晶表示パネルにおいて、駆動回路２，３の電
源供給配線の一部を、表示領域内の各画素に設けられた
蓄積容量１４の基準電位配線（Ｃｓ線）２０で形成し
た。
加する電源配線の低抵抗化をはかることができ、狭額縁
化と共に信頼性の向上をはかる。 【解決手段】 ２次元配置された画素電極にそれぞれ接
続された薄膜トランジスタ１１及びこれらを駆動する駆
動回路２，３が同一基板上に形成されたアレイ基板１
と、このアレイ基板１に対向配置された対向基板と、ア
レイ基板１と対向基板との間に挿入された液晶層１２と
を備えた液晶表示パネルにおいて、駆動回路２，３の電
源供給配線の一部を、表示領域内の各画素に設けられた
蓄積容量１４の基準電位配線（Ｃｓ線）２０で形成し
た。
Description
【０００１】
【発明の属する技術分野】本発明は、駆動回路内蔵型の
液晶表示パネルに係わり、特に電源供給配線の改良をは
かった液晶表示パネルに関する。
液晶表示パネルに係わり、特に電源供給配線の改良をは
かった液晶表示パネルに関する。
【０００２】
【従来の技術】液晶表示装置は、薄型・軽量であり、低
電圧駆動が可能で更にカラー化も容易である等の特徴を
有し、近年、パーソナルコンピュータやワープロ等の表
示装置として広く利用されている。なかでも各画素毎
に、スイッチング素子としての薄膜トランジスタ（ＴＦ
Ｔ）を設けたアクティブマトリックス型液晶表示装置
は、多画素にしてもコントラスト、レスポンスの劣化が
なく、しかも中間調表示も可能であることから、フルカ
ラーテレビやＯＡ用の表示装置として最適な方式であ
る。
電圧駆動が可能で更にカラー化も容易である等の特徴を
有し、近年、パーソナルコンピュータやワープロ等の表
示装置として広く利用されている。なかでも各画素毎
に、スイッチング素子としての薄膜トランジスタ（ＴＦ
Ｔ）を設けたアクティブマトリックス型液晶表示装置
は、多画素にしてもコントラスト、レスポンスの劣化が
なく、しかも中間調表示も可能であることから、フルカ
ラーテレビやＯＡ用の表示装置として最適な方式であ
る。
【０００３】このアクティブマトリックス型液晶表示装
置は、２枚の平面ガラス基板（アレイ基板、対向基板）
と、これらの基板間に挟まれた液晶層からなる構成をと
っている。一方のガラス基板、即ち対向基板上には、各
画素に対応したカラーフィルタの配列と透明電極（対向
電極）が形成されており、アレイ基板には、マトリック
ス状に配列された透明電極からなる画素電極と、各画素
電極にそのソース電極が接続されたＴＦＴが設けられて
いる。ＴＦＴのゲート電極は、Ｘ方向に設けられたアド
レス線に接続され、ドレイン電極はアドレス線と直角方
向に設けられたデータ線に接続されている。
置は、２枚の平面ガラス基板（アレイ基板、対向基板）
と、これらの基板間に挟まれた液晶層からなる構成をと
っている。一方のガラス基板、即ち対向基板上には、各
画素に対応したカラーフィルタの配列と透明電極（対向
電極）が形成されており、アレイ基板には、マトリック
ス状に配列された透明電極からなる画素電極と、各画素
電極にそのソース電極が接続されたＴＦＴが設けられて
いる。ＴＦＴのゲート電極は、Ｘ方向に設けられたアド
レス線に接続され、ドレイン電極はアドレス線と直角方
向に設けられたデータ線に接続されている。
【０００４】このように構成された液晶表示装置では、
所定のタイミングでアドレス線、データ線にそれぞれア
ドレス信号、データ信号を印加することにより、各画素
電極に表示情報に対応した電圧を選択的に印加すること
ができる。液晶層の光透過率は、対向電極と画素電極と
の電位差で制御でき、これにより任意の表示が可能とな
る。詳細はＴ．Ｐ．Ｂｒｏｄｙらの文献（IEEE Trans.
on Electron. Devices,V0l.ED-20,Nov.,1973,pp.995-10
01）に述べられている。
所定のタイミングでアドレス線、データ線にそれぞれア
ドレス信号、データ信号を印加することにより、各画素
電極に表示情報に対応した電圧を選択的に印加すること
ができる。液晶層の光透過率は、対向電極と画素電極と
の電位差で制御でき、これにより任意の表示が可能とな
る。詳細はＴ．Ｐ．Ｂｒｏｄｙらの文献（IEEE Trans.
on Electron. Devices,V0l.ED-20,Nov.,1973,pp.995-10
01）に述べられている。
【０００５】ところで、ＴＦＴ用の半導体材料として
は、非晶質Ｓｉや多結晶Ｓｉなどが用いられているが、
特に多結晶Ｓｉを用いたアクティブマトリックス型の液
晶表示装置では、ゲート線及びデータ線に駆動信号を印
加する駆動回路を同一基板内に構成できるため、表示パ
ネルの小型化や配線の接続の高い信頼性が得られるなど
の利点がある。
は、非晶質Ｓｉや多結晶Ｓｉなどが用いられているが、
特に多結晶Ｓｉを用いたアクティブマトリックス型の液
晶表示装置では、ゲート線及びデータ線に駆動信号を印
加する駆動回路を同一基板内に構成できるため、表示パ
ネルの小型化や配線の接続の高い信頼性が得られるなど
の利点がある。
【０００６】図４は、従来の駆動回路内蔵型多結晶Ｓｉ
ＴＦＴによる液晶表示パネルの構成を示す図である。Ｔ
ＦＴ１１のアレイ，データ線駆動回路２，及びゲート線
駆動回路３等が形成されたアレイ基板１と、対向電極１
３が形成された対向基板６とが対向配置され、これらの
基板１，６間に液晶層１２が封入されて構成される。こ
こで、各駆動回路２，３は各々の信号入力端子９，１０
から所定の信号を入力し、それぞれデータ線４ａ，４
ｂ，〜及びゲート線５ａ，５ｂ，〜に駆動信号を印加
し、各画素のＴＦＴ１１を駆動する。
ＴＦＴによる液晶表示パネルの構成を示す図である。Ｔ
ＦＴ１１のアレイ，データ線駆動回路２，及びゲート線
駆動回路３等が形成されたアレイ基板１と、対向電極１
３が形成された対向基板６とが対向配置され、これらの
基板１，６間に液晶層１２が封入されて構成される。こ
こで、各駆動回路２，３は各々の信号入力端子９，１０
から所定の信号を入力し、それぞれデータ線４ａ，４
ｂ，〜及びゲート線５ａ，５ｂ，〜に駆動信号を印加
し、各画素のＴＦＴ１１を駆動する。
【０００７】このような駆動回路内蔵型の液晶表示パネ
ルの問題点は、各駆動回路２，３に印加する電源配線
７，８のインピーダンスをいかに低くするかであった。
通常、Ａｌなどの低抵抗配線で電源配線を形成するが、
より低抵抗にするためには配線幅を大きく取ったり、外
部からの電源供給端子７ａ，８ａをパネルの複数箇所に
設けるなどの工夫が必要であった。
ルの問題点は、各駆動回路２，３に印加する電源配線
７，８のインピーダンスをいかに低くするかであった。
通常、Ａｌなどの低抵抗配線で電源配線を形成するが、
より低抵抗にするためには配線幅を大きく取ったり、外
部からの電源供給端子７ａ，８ａをパネルの複数箇所に
設けるなどの工夫が必要であった。
【０００８】しかし、電源配線幅の増大は、液晶表示パ
ネルの非表示領域、即ち額縁領域の増大となり、パネル
の大型化を招く。また、電源供給端子を複数箇所に設け
る構成は、外部配線との接続部が増大し、パネルの小型
化や信頼性上あまり好ましいものではない。そのため、
駆動回路内蔵型の液晶表示パネルは、投射型の液晶表示
装置など、対角１〜３インチ程度の小型液晶表示パネル
に限られているのが現状であった。
ネルの非表示領域、即ち額縁領域の増大となり、パネル
の大型化を招く。また、電源供給端子を複数箇所に設け
る構成は、外部配線との接続部が増大し、パネルの小型
化や信頼性上あまり好ましいものではない。そのため、
駆動回路内蔵型の液晶表示パネルは、投射型の液晶表示
装置など、対角１〜３インチ程度の小型液晶表示パネル
に限られているのが現状であった。
【０００９】
【発明が解決しようとする課題】上述の如く、従来の駆
動回路内蔵型液晶表示パネルにおいては、駆動回路に印
加する電源供給配線の低抵抗化が実用上困難であり、こ
れが液晶表示パネルの小型化や大画面液晶表示パネルの
実現を妨げる要因となっていた。
動回路内蔵型液晶表示パネルにおいては、駆動回路に印
加する電源供給配線の低抵抗化が実用上困難であり、こ
れが液晶表示パネルの小型化や大画面液晶表示パネルの
実現を妨げる要因となっていた。
【００１０】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、額縁領域を増大させ
ることなく駆動回路に印加する電源供給配線の低抵抗化
をはかることができ、狭額縁化と共に信頼性の向上をは
かり得る駆動回路内蔵型の液晶表示パネルを提供するこ
とにある。
もので、その目的とするところは、額縁領域を増大させ
ることなく駆動回路に印加する電源供給配線の低抵抗化
をはかることができ、狭額縁化と共に信頼性の向上をは
かり得る駆動回路内蔵型の液晶表示パネルを提供するこ
とにある。
【００１１】
（構成）上記課題を解決するために本発明は、次のよう
な構成を採用している。即ち本発明は、非表示領域内に
形成される電源供給配線を備えたアクティブマトリック
ス型の液晶表示パネルにおいて、前記表示領域内に形成
された一定電位の配線を、電源供給配線の一部として用
いたことを特徴とする。
な構成を採用している。即ち本発明は、非表示領域内に
形成される電源供給配線を備えたアクティブマトリック
ス型の液晶表示パネルにおいて、前記表示領域内に形成
された一定電位の配線を、電源供給配線の一部として用
いたことを特徴とする。
【００１２】また本発明は、非表示領域内に形成される
電源供給配線と、表示領域内に形成され２次元配置され
た画素電極にそれぞれ接続された薄膜トランジスタ及び
これらを駆動する駆動回路が同一基板上に形成されたア
レイ基板と、このアレイ基板に対向配置された対向基板
と、アレイ基板と対向基板との間に挿入された液晶層と
を備えた液晶表示パネルにおいて、前記駆動回路の前記
電源供給配線の一部が、前記表示領域内に形成された一
定電位の配線で構成されていることを特徴とする。
電源供給配線と、表示領域内に形成され２次元配置され
た画素電極にそれぞれ接続された薄膜トランジスタ及び
これらを駆動する駆動回路が同一基板上に形成されたア
レイ基板と、このアレイ基板に対向配置された対向基板
と、アレイ基板と対向基板との間に挿入された液晶層と
を備えた液晶表示パネルにおいて、前記駆動回路の前記
電源供給配線の一部が、前記表示領域内に形成された一
定電位の配線で構成されていることを特徴とする。
【００１３】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 表示領域内の各画素に設けられた蓄積容量の基準電
位配線、即ちＣｓ配線を電源供給配線の一部として用い
ること。 (2) 表示領域内に形成された金属薄膜からなる各画素の
ブラックマトリックスを、電源供給配線の一部として用
いること。 (3) 表示領域内の各画素に設けられたＣｓ配線と各画素
のブラックマトリックスを、電源供給の配線の一部とし
て用いること。 (4) 複数本のＣｓ配線を複数組にグループ分けし、各グ
ループに異なる電源電位を供給すること。 （作用）本発明によれば、駆動回路の電源供給配線の一
部に表示領域内に形成された配線（Ｃｓ線、ブラックマ
トリックス）を用いるため、額縁領域を増大させること
なく低抵抗な駆動回路用の電源供給配線を実現すること
ができる。そしてこの場合、基本的にこれら配線は表示
領域内に２次元的に配置されるため、液晶表示パネルの
大画面・高精細化においても配線抵抗の増大は実質的に
殆どない。
は、次のものがあげられる。 (1) 表示領域内の各画素に設けられた蓄積容量の基準電
位配線、即ちＣｓ配線を電源供給配線の一部として用い
ること。 (2) 表示領域内に形成された金属薄膜からなる各画素の
ブラックマトリックスを、電源供給配線の一部として用
いること。 (3) 表示領域内の各画素に設けられたＣｓ配線と各画素
のブラックマトリックスを、電源供給の配線の一部とし
て用いること。 (4) 複数本のＣｓ配線を複数組にグループ分けし、各グ
ループに異なる電源電位を供給すること。 （作用）本発明によれば、駆動回路の電源供給配線の一
部に表示領域内に形成された配線（Ｃｓ線、ブラックマ
トリックス）を用いるため、額縁領域を増大させること
なく低抵抗な駆動回路用の電源供給配線を実現すること
ができる。そしてこの場合、基本的にこれら配線は表示
領域内に２次元的に配置されるため、液晶表示パネルの
大画面・高精細化においても配線抵抗の増大は実質的に
殆どない。
【００１４】また、大画面・高精細化においては、画素
数も増大するため、表示領域内に形成されるＣｓ線やブ
ラックマトリックスの配線数も増大することになり、配
線抵抗の増大が避けられる。これは、従来の配線が表示
領域外に１次元的に設けられているため、大画面化では
配線抵抗の増大が避けられなかった問題を解決するもの
である。さらに、これら配線は、ＴＦＴ型の液晶ディス
プレイの表示品位を高めるために設けられており、特別
な製造工程を追加することなく実現できる特徴がある。
数も増大するため、表示領域内に形成されるＣｓ線やブ
ラックマトリックスの配線数も増大することになり、配
線抵抗の増大が避けられる。これは、従来の配線が表示
領域外に１次元的に設けられているため、大画面化では
配線抵抗の増大が避けられなかった問題を解決するもの
である。さらに、これら配線は、ＴＦＴ型の液晶ディス
プレイの表示品位を高めるために設けられており、特別
な製造工程を追加することなく実現できる特徴がある。
【００１５】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係わる液晶表示パネルの構成を模式的に示す図である。
形態によって説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係わる液晶表示パネルの構成を模式的に示す図である。
【００１６】ガラス基板１上の表示領域に、図示しない
画素電極がマトリックス配置され、各々の画素電極に接
続してＴＦＴ１１と蓄積容量１４が設けられている。こ
こで、表示領域とは、画素電極がマトリックス配置さ
れ、また画素につながる各種信号配線を含む領域であ
る。ＴＦＴ１１のドレインはデータ線４ａ，４ｂ，〜に
接続され、ゲート電極はゲート駆動線５ａ，５ｂ，〜に
接続されている。蓄積容量１４の他端はＣｓ線２０ａ，
２０ｂ，２０ｃ，〜に接続されている。ここではＴＦＴ
を用いたが、アクティブマトリックス型として他に、Ｔ
ＦＤを用いることもできる。
画素電極がマトリックス配置され、各々の画素電極に接
続してＴＦＴ１１と蓄積容量１４が設けられている。こ
こで、表示領域とは、画素電極がマトリックス配置さ
れ、また画素につながる各種信号配線を含む領域であ
る。ＴＦＴ１１のドレインはデータ線４ａ，４ｂ，〜に
接続され、ゲート電極はゲート駆動線５ａ，５ｂ，〜に
接続されている。蓄積容量１４の他端はＣｓ線２０ａ，
２０ｂ，２０ｃ，〜に接続されている。ここではＴＦＴ
を用いたが、アクティブマトリックス型として他に、Ｔ
ＦＤを用いることもできる。
【００１７】ガラス基板１上の非表示領域（額縁領域）
には、データ線駆動回路２とゲート線駆動回路３が設け
られ、さらに電源供給配線７０ａ，７０ｂが設けられて
いる。ゲート線駆動回路３は左右に分割（３ａ，３ｂ）
して設けられている。そして、電源供給配線７０は、端
子２１ａ，２１ｂから所定の電源電位を供給される。こ
れにより、駆動回路２，３の電源電圧は、端子２１ａ，
２１ｂから各々の電源配線７２，７３，７４を介して、
それぞれの電位に応じて印加されるものとなっている。
には、データ線駆動回路２とゲート線駆動回路３が設け
られ、さらに電源供給配線７０ａ，７０ｂが設けられて
いる。ゲート線駆動回路３は左右に分割（３ａ，３ｂ）
して設けられている。そして、電源供給配線７０は、端
子２１ａ，２１ｂから所定の電源電位を供給される。こ
れにより、駆動回路２，３の電源電圧は、端子２１ａ，
２１ｂから各々の電源配線７２，７３，７４を介して、
それぞれの電位に応じて印加されるものとなっている。
【００１８】また、図には示さないが、上記構成のアレ
イ基板に、透明な共通電極（対向電極）を形成した対向
基板が対向配置され、各々の基板間に液晶層１２が封入
されるものとなっている。
イ基板に、透明な共通電極（対向電極）を形成した対向
基板が対向配置され、各々の基板間に液晶層１２が封入
されるものとなっている。
【００１９】本実施形態の大きな特徴はこれに加えて、
Ｃｓ線２０（２０ａ，２０ｂ，２０ｃ，〜）が共通に接
続されるのではなく、３つにグループ分けされ、各々に
配線７２，７３，７４が接続されている。即ち、Ｃｓ線
２０ａは左側で７４ａに右側で７４ｂに接続され、Ｃｓ
線２０ｂは左側で７３ａに右側で７３ｂに接続され、Ｃ
ｓ線２０ｃは左側で７２ａに右側で７２ｂに接続されて
いる。
Ｃｓ線２０（２０ａ，２０ｂ，２０ｃ，〜）が共通に接
続されるのではなく、３つにグループ分けされ、各々に
配線７２，７３，７４が接続されている。即ち、Ｃｓ線
２０ａは左側で７４ａに右側で７４ｂに接続され、Ｃｓ
線２０ｂは左側で７３ａに右側で７３ｂに接続され、Ｃ
ｓ線２０ｃは左側で７２ａに右側で７２ｂに接続されて
いる。
【００２０】このように本実施形態では、蓄積容量１４
の基準電位線として各画素に配線されているＣｓ線２０
ａ，２０ｂ，２０ｃ，〜に、それぞれ配線７４，７３，
７２を接続し、電源配線抵抗の低下を実現している。こ
こで、配線７４，７３，７２はそれぞれＧＮＤ電位、論
理回路用電源（例えばプラス電源電位或いはマイナス電
源電位）、アナログ回路とゲート電圧用電位（例えば±
電源電位の中間電位）である。
の基準電位線として各画素に配線されているＣｓ線２０
ａ，２０ｂ，２０ｃ，〜に、それぞれ配線７４，７３，
７２を接続し、電源配線抵抗の低下を実現している。こ
こで、配線７４，７３，７２はそれぞれＧＮＤ電位、論
理回路用電源（例えばプラス電源電位或いはマイナス電
源電位）、アナログ回路とゲート電圧用電位（例えば±
電源電位の中間電位）である。
【００２１】本実施形態の液晶表示パネルは、対角９．
５”のカラ−ＶＧＡ（画素数４８０×６４０×３）であ
り、Ｃｓ線数はゲート線と同じ４８０本形成されてい
る。Ｃｓ線は図１に示す如く、電源配線７４，７３，７
２に順次接続されており、それぞれ１６０本のＣｓ線が
各電源配線につながっている。Ｃｓ線は厚さ３５０ｎｍ
のＡｌ合金薄膜で形成されており、シート抵抗は０．１
Ω／口である。各Ｃｓ線は長さ２００ｍｍ、幅２０μｍ
であり、抵抗値はｌｋΩであるが、１６０本を並列に接
続しているため、等価的に長さ２００ｍｍ、幅３．２ｍ
ｍの配線に対応し、抵抗値は６．３Ωとなっている。
５”のカラ−ＶＧＡ（画素数４８０×６４０×３）であ
り、Ｃｓ線数はゲート線と同じ４８０本形成されてい
る。Ｃｓ線は図１に示す如く、電源配線７４，７３，７
２に順次接続されており、それぞれ１６０本のＣｓ線が
各電源配線につながっている。Ｃｓ線は厚さ３５０ｎｍ
のＡｌ合金薄膜で形成されており、シート抵抗は０．１
Ω／口である。各Ｃｓ線は長さ２００ｍｍ、幅２０μｍ
であり、抵抗値はｌｋΩであるが、１６０本を並列に接
続しているため、等価的に長さ２００ｍｍ、幅３．２ｍ
ｍの配線に対応し、抵抗値は６．３Ωとなっている。
【００２２】本実施形態では、表示部の外側にも別の主
となる電源配線７０ａ，７０ｂを配置しさらに低抵抗化
しているが、７０ａ，７０ｂに形成する配線領域は、Ｃ
ｓ配線を電源配線に用いることにより、合計で３．２×
３＝９．６ｍｍの領域を節約できた。
となる電源配線７０ａ，７０ｂを配置しさらに低抵抗化
しているが、７０ａ，７０ｂに形成する配線領域は、Ｃ
ｓ配線を電源配線に用いることにより、合計で３．２×
３＝９．６ｍｍの領域を節約できた。
【００２３】このように、本実施形態によれば、液晶表
示パネルの額縁領域を節約でき、小型化液晶表示パネル
の実現に適している。さらに、各Ｃｓ線はデータ線、液
晶層と容量結合しており、Ｃｓ線１本当たりの容量は約
８００ｐＦある。このため、１６０本では０．１３μＦ
の容量が形成されているため、電源ラインの電位変動を
安定化する効果も合わせ持つ。 （第２の実施形態）図２は、本発明の第２の実施形態に
係わる液晶表示パネルの構成を示す図である。なお、図
１と同一部分には同一符号を付して、その詳しい説明は
省略する。また、ガラス基板及びＴＦＴ，蓄積容量等は
省略して示している。
示パネルの額縁領域を節約でき、小型化液晶表示パネル
の実現に適している。さらに、各Ｃｓ線はデータ線、液
晶層と容量結合しており、Ｃｓ線１本当たりの容量は約
８００ｐＦある。このため、１６０本では０．１３μＦ
の容量が形成されているため、電源ラインの電位変動を
安定化する効果も合わせ持つ。 （第２の実施形態）図２は、本発明の第２の実施形態に
係わる液晶表示パネルの構成を示す図である。なお、図
１と同一部分には同一符号を付して、その詳しい説明は
省略する。また、ガラス基板及びＴＦＴ，蓄積容量等は
省略して示している。
【００２４】基本的な構成は図１と同様であるが、本実
施形態では、Ｃｓ線２０だけではなく、ブラックマトリ
ックス２５を電源配線の一部として用いている。また、
データ線駆動回路２は上下に分割（２ａ，２ｂ）して設
けられている。
施形態では、Ｃｓ線２０だけではなく、ブラックマトリ
ックス２５を電源配線の一部として用いている。また、
データ線駆動回路２は上下に分割（２ａ，２ｂ）して設
けられている。
【００２５】電源配線２６ａは接地線を成すものであ
り、Ｃｓ線２０ａ，２０ｂ，〜はこの電源配線２６ａに
接続されている。電源配線２６ｂ，２６ｃはそれぞれ論
理回路電源とアナログ・ゲート電圧用電源ラインであ
り、画面の上下領域をブラックマトリックスを兼ねた配
線２５ａ，２５ｃ，〜及び２５ｂ，２５ｄ，〜はこれら
の電源配線２６ｃ，２６ｂに選択的に接続されている。
り、Ｃｓ線２０ａ，２０ｂ，〜はこの電源配線２６ａに
接続されている。電源配線２６ｂ，２６ｃはそれぞれ論
理回路電源とアナログ・ゲート電圧用電源ラインであ
り、画面の上下領域をブラックマトリックスを兼ねた配
線２５ａ，２５ｃ，〜及び２５ｂ，２５ｄ，〜はこれら
の電源配線２６ｃ，２６ｂに選択的に接続されている。
【００２６】本実施形態の液晶表示パネルは、対角１
２．１”のカラーＸＧＡ用（画素数７６８×１０２４×
３）であり、外部接続端子２１ａ，２１ｂから電源電位
が供給される。ここで、電源配線２６ａは、接地線で７
６８本のＣｓ２０ａ，２０ｂ，〜に接続されている。Ｃ
ｓ線はシート抵抗０．１Ω／口のＡｌ薄膜から構成され
ており、長さ２５０ｍｍ，幅２０μｍで、１本当たりの
抵抗は１．２５ｋΩである。但し、７６８本が並列に接
続されているため、全体の抵抗は１．６Ωで画面の左右
領域が接続されている。なお、トータルの配線幅は１
５．４ｍｍに対応する。
２．１”のカラーＸＧＡ用（画素数７６８×１０２４×
３）であり、外部接続端子２１ａ，２１ｂから電源電位
が供給される。ここで、電源配線２６ａは、接地線で７
６８本のＣｓ２０ａ，２０ｂ，〜に接続されている。Ｃ
ｓ線はシート抵抗０．１Ω／口のＡｌ薄膜から構成され
ており、長さ２５０ｍｍ，幅２０μｍで、１本当たりの
抵抗は１．２５ｋΩである。但し、７６８本が並列に接
続されているため、全体の抵抗は１．６Ωで画面の左右
領域が接続されている。なお、トータルの配線幅は１
５．４ｍｍに対応する。
【００２７】電源配線２６ｃ，２６ｂはそれぞれ論理回
路電源とアナログ・ゲート電圧用電源ラインであり、画
面の上下領域をブラックマトリックスを兼ねた配線２５
ａ，２５ｃ，〜及び２５ｂ，２５ｄ，〜に接続されてい
る。それぞれ、並列されている配線数は１５３６本ずつ
であり、シート抵抗０．１Ω／口のＡｌ薄膜の配線であ
る。長さは１９０ｍｍ、幅３０μｍで１本当たりの抵抗
は、６３０Ωであるが、並列された抵抗は０．４Ωであ
る。なお、等価的な配線幅は、それぞれ４６ｍｍずつと
なる。
路電源とアナログ・ゲート電圧用電源ラインであり、画
面の上下領域をブラックマトリックスを兼ねた配線２５
ａ，２５ｃ，〜及び２５ｂ，２５ｄ，〜に接続されてい
る。それぞれ、並列されている配線数は１５３６本ずつ
であり、シート抵抗０．１Ω／口のＡｌ薄膜の配線であ
る。長さは１９０ｍｍ、幅３０μｍで１本当たりの抵抗
は、６３０Ωであるが、並列された抵抗は０．４Ωであ
る。なお、等価的な配線幅は、それぞれ４６ｍｍずつと
なる。
【００２８】図３は本実施形態の１画素の平面図を示す
ものであり、電源配線２６ａを接続するＣｓ線が２０
ａ、電源配線２６ｃを接続するブラックマトリックス配
線は、データ線の下に設置された配線２５ａに対応す
る。また、電源配線２６ｂを接続するブラックマトリッ
クス配線は、データ線の下に設置された配線２５ｂに対
応する。
ものであり、電源配線２６ａを接続するＣｓ線が２０
ａ、電源配線２６ｃを接続するブラックマトリックス配
線は、データ線の下に設置された配線２５ａに対応す
る。また、電源配線２６ｂを接続するブラックマトリッ
クス配線は、データ線の下に設置された配線２５ｂに対
応する。
【００２９】これら、Ｃｓ線２０ａ及びブラックマトリ
ックス配線２５ａ，２５ｂはいずれも電源配線の低イン
ピーダンス化に用いられているが、本来の蓄積容量の基
準電位線、ブラックマトリックスとしての機能も兼ね備
えており、高い表示品位を実現できる構成となつてい
る。
ックス配線２５ａ，２５ｂはいずれも電源配線の低イン
ピーダンス化に用いられているが、本来の蓄積容量の基
準電位線、ブラックマトリックスとしての機能も兼ね備
えており、高い表示品位を実現できる構成となつてい
る。
【００３０】本実施形態では、表示領域の周辺部に設け
る電源配線幅を、全部で１５．４＋２×４６＝１０７．
２ｍｍ節約することが可能となつた。また、それぞれの
配線は配線間や液晶層との間に寄生容量を有しており、
トータルの容量値は０．２〜０．４μＦと大きく、電源
電位の安定化に必要なハイパスフィルターの機能も兼ね
備えており、駆動回路電源配線として好ましい構成とな
つている。
る電源配線幅を、全部で１５．４＋２×４６＝１０７．
２ｍｍ節約することが可能となつた。また、それぞれの
配線は配線間や液晶層との間に寄生容量を有しており、
トータルの容量値は０．２〜０．４μＦと大きく、電源
電位の安定化に必要なハイパスフィルターの機能も兼ね
備えており、駆動回路電源配線として好ましい構成とな
つている。
【００３１】なお、本発明は上述した各実施形態に限定
されるものではない。例えば、液晶表示パネルの表示領
域に構成された一定電位の配線として、実施形態で説明
したもの以外に、対向基板側に設けられた金属薄膜から
なるブラックマトリックスも電源供給配線の一部として
利用することが可能である。この場合は、対向基板側の
ブラックマトリックスとＴＦＴアレイ基板間を導電性ペ
ーストなどで接続してやれば良い。その他、本発明の要
旨を逸脱しない範囲で、種々変形して実施できる。
されるものではない。例えば、液晶表示パネルの表示領
域に構成された一定電位の配線として、実施形態で説明
したもの以外に、対向基板側に設けられた金属薄膜から
なるブラックマトリックスも電源供給配線の一部として
利用することが可能である。この場合は、対向基板側の
ブラックマトリックスとＴＦＴアレイ基板間を導電性ペ
ーストなどで接続してやれば良い。その他、本発明の要
旨を逸脱しない範囲で、種々変形して実施できる。
【００３２】
【発明の効果】以上詳述したように本発明によれば、駆
動回路を内蔵した液晶表示パネルの駆動回路用電源供給
配線の一部として、表示領域に設けられた一定電位の例
えばＣｓ配線やブラックマトリックス配線を用いること
により、より狭額縁の小型な液晶表示パネルを実現する
ことができる。また、大画面・高精細パネルでも狭額縁
が実現できるという特徴を有しており、さらに表示領域
内での配線寄生容量が電源電位の安定化をはかるハイパ
スフィルタとして機能するため、安定な電源供給配線を
実現することができる。
動回路を内蔵した液晶表示パネルの駆動回路用電源供給
配線の一部として、表示領域に設けられた一定電位の例
えばＣｓ配線やブラックマトリックス配線を用いること
により、より狭額縁の小型な液晶表示パネルを実現する
ことができる。また、大画面・高精細パネルでも狭額縁
が実現できるという特徴を有しており、さらに表示領域
内での配線寄生容量が電源電位の安定化をはかるハイパ
スフィルタとして機能するため、安定な電源供給配線を
実現することができる。
【図１】第１の実施形態に係わる液晶表示パネルの構成
を示す図。
を示す図。
【図２】第２の実施形態に係わる液晶表示パネルの構成
を示す図。
を示す図。
【図３】第２の実施形態における１画素の構成を示す平
面図。
面図。
【図４】従来構成の駆動回路内蔵型液晶表示パネルの構
成を示す図。
成を示す図。
１…液晶表示パネル ２（２ａ，２ｂ）…データ線駆動回路 ３（３ａ，３ｂ）…ゲート線駆動回路 ４（４ａ，４ｂ，〜）…データ線 ５（５ａ，５ｂ，〜）…ゲート線 ６…対向基板 ７，８…電源配線 ７ａ，８ａ…外部接続端子 ９…信号入力端子 １１…ＴＦＴ １２…液晶層 １４…蓄積容量 ２０（２０ａ，２０ｂ，〜）…Ｃｓ線 ２１ａ，２１ｂ…外部接続端子 ２５（２５ａ，２５ｂ，〜）…ブラックマトリックス配
線 ２６ａ，２６ｂ，２６ｃ…電源配線 ７０ａ，７０ｂ，７２ａ，７３ａ，７４ａ…電源配線
線 ２６ａ，２６ｂ，２６ｃ…電源配線 ７０ａ，７０ｂ，７２ａ，７３ａ，７４ａ…電源配線
Claims (4)
- 【請求項１】非表示領域内に形成される電源供給配線を
備えたアクティブマトリックス型の液晶表示パネルであ
って、表示領域内に形成された一定電位の配線を、前記
電源供給配線の一部として用いたことを特徴とする液晶
表示パネル。 - 【請求項２】非表示領域内に形成される電源供給配線
と、表示領域内に形成され２次元配置された画素電極に
それぞれ接続された薄膜トランジスタ及びこれらを駆動
する駆動回路が同一基板上に形成されたアレイ基板と、
このアレイ基板に対向配置された対向基板と、アレイ基
板と対向基板との間に挿入された液晶層とを備えた液晶
表示パネルであって、 前記駆動回路の前記電源供給配線の一部が、表示領域内
に形成された一定電位の配線で構成されていることを特
徴とする液晶表示パネル。 - 【請求項３】前記表示領域内に形成された各画素の蓄積
容量の基準電位となるＣｓ線を、電源供給配線の一部と
して用いたことを特徴とする請求項１又は２記載の液晶
表示パネル。 - 【請求項４】前記表示領域内に形成された金属薄膜から
なる各画素のブラックマトリックスを、電源供給配線の
一部として用いたことを特徴とする請求項１又は２記載
の液晶表示パネル。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6325996A JP3338281B2 (ja) | 1996-03-19 | 1996-03-19 | 液晶表示パネル |
| KR1019970009242A KR100268615B1 (ko) | 1996-03-19 | 1997-03-14 | 액티브매트릭스표시장치 |
| US08/819,191 US6037923A (en) | 1996-03-19 | 1997-03-17 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6325996A JP3338281B2 (ja) | 1996-03-19 | 1996-03-19 | 液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09258243A true JPH09258243A (ja) | 1997-10-03 |
| JP3338281B2 JP3338281B2 (ja) | 2002-10-28 |
Family
ID=13224105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6325996A Expired - Fee Related JP3338281B2 (ja) | 1996-03-19 | 1996-03-19 | 液晶表示パネル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6037923A (ja) |
| JP (1) | JP3338281B2 (ja) |
| KR (1) | KR100268615B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002142467A (ja) * | 2000-10-31 | 2002-05-17 | Seiko Epson Corp | 静電アクチュエータおよび静電駆動式インクジェットヘッド |
| US6414739B2 (en) | 1997-11-13 | 2002-07-02 | Nec Corporation | Method of manufacturing a liquid crystal display device |
| JP2007108767A (ja) * | 1997-10-31 | 2007-04-26 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2008276160A (ja) * | 2007-04-27 | 2008-11-13 | Samsung Sdi Co Ltd | 液晶表示装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9722766D0 (en) | 1997-10-28 | 1997-12-24 | British Telecomm | Portable computers |
| US6531996B1 (en) * | 1998-01-09 | 2003-03-11 | Seiko Epson Corporation | Electro-optical apparatus and electronic apparatus |
| JPH11214700A (ja) | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JPH11338439A (ja) * | 1998-03-27 | 1999-12-10 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の駆動回路および半導体表示装置 |
| JP3844613B2 (ja) | 1998-04-28 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ回路およびそれを用いた表示装置 |
| JP2001007290A (ja) * | 1999-06-24 | 2001-01-12 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法、および、通信方法 |
| US6885366B1 (en) * | 1999-09-30 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN1191561C (zh) * | 2000-03-30 | 2005-03-02 | 精工爱普生株式会社 | 显示装置 |
| JP3873139B2 (ja) * | 2000-06-09 | 2007-01-24 | 株式会社日立製作所 | 表示装置 |
| JP2002073424A (ja) * | 2000-08-31 | 2002-03-12 | Mitsubishi Electric Corp | 半導体装置、端末装置および通信方法 |
| US6831299B2 (en) * | 2000-11-09 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7825885B2 (en) * | 2005-08-05 | 2010-11-02 | Sony Corporation | Display device |
| JP5151172B2 (ja) * | 2007-02-14 | 2013-02-27 | ソニー株式会社 | 画素回路および表示装置 |
| JP4775408B2 (ja) * | 2008-06-03 | 2011-09-21 | ソニー株式会社 | 表示装置、表示装置における配線のレイアウト方法および電子機器 |
| CN110060621B (zh) * | 2019-05-31 | 2022-06-07 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN110599955B (zh) * | 2019-09-19 | 2021-02-09 | 昆山工研院新型平板显示技术中心有限公司 | 一种显示面板和显示装置 |
| KR102281529B1 (ko) * | 2019-12-23 | 2021-07-23 | 조민교 | 가요성 평판 led 디스플레이에 대한 전극배선구조 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119390A (ja) * | 1982-12-25 | 1984-07-10 | 株式会社東芝 | 薄膜トランジスタ回路 |
| KR900004989B1 (en) * | 1986-09-11 | 1990-07-16 | Fujitsu Ltd | Active matrix type display and driving method |
| JPS649424A (en) * | 1987-07-02 | 1989-01-12 | Optrex Kk | Liquid crystal display element |
| JPS6437585A (en) * | 1987-08-04 | 1989-02-08 | Nippon Telegraph & Telephone | Active matrix type display device |
| JPH01217325A (ja) * | 1988-02-25 | 1989-08-30 | Sharp Corp | 液晶表示装置 |
| JPH0343786A (ja) * | 1989-07-11 | 1991-02-25 | Mitsubishi Electric Corp | アクティブマトリックス液晶パネル用信号処理回路 |
| JP3150365B2 (ja) * | 1991-07-22 | 2001-03-26 | 株式会社東芝 | 液晶表示装置 |
| JP3105606B2 (ja) * | 1991-12-25 | 2000-11-06 | 富士通株式会社 | 液晶装置の製造方法 |
| JPH05210089A (ja) * | 1992-01-31 | 1993-08-20 | Sharp Corp | アクティブマトリクス表示装置及びその駆動方法 |
| JPH05281515A (ja) * | 1992-03-31 | 1993-10-29 | Sharp Corp | アクティブマトリクス基板 |
| JP3119935B2 (ja) * | 1992-04-28 | 2000-12-25 | 株式会社半導体エネルギー研究所 | 表示装置の駆動方法 |
| JP2671772B2 (ja) * | 1993-09-06 | 1997-10-29 | 日本電気株式会社 | 液晶ディスプレイとその駆動方法 |
| US5483366A (en) * | 1994-07-20 | 1996-01-09 | David Sarnoff Research Center Inc | LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges |
| JPH09102999A (ja) * | 1995-10-03 | 1997-04-15 | Sharp Corp | 電磁結合型スピーカー |
-
1996
- 1996-03-19 JP JP6325996A patent/JP3338281B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-14 KR KR1019970009242A patent/KR100268615B1/ko active IP Right Grant
- 1997-03-17 US US08/819,191 patent/US6037923A/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007108767A (ja) * | 1997-10-31 | 2007-04-26 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP4544239B2 (ja) * | 1997-10-31 | 2010-09-15 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US6414739B2 (en) | 1997-11-13 | 2002-07-02 | Nec Corporation | Method of manufacturing a liquid crystal display device |
| US6509948B2 (en) | 1997-11-13 | 2003-01-21 | Nec Corporation | Liquid crystal display device and method of manufacturing the same |
| JP2002142467A (ja) * | 2000-10-31 | 2002-05-17 | Seiko Epson Corp | 静電アクチュエータおよび静電駆動式インクジェットヘッド |
| JP4529275B2 (ja) * | 2000-10-31 | 2010-08-25 | セイコーエプソン株式会社 | 静電アクチュエータの製造方法、静電アクチュエータおよび静電駆動式インクジェットヘッド |
| JP2008276160A (ja) * | 2007-04-27 | 2008-11-13 | Samsung Sdi Co Ltd | 液晶表示装置 |
| US8994627B2 (en) | 2007-04-27 | 2015-03-31 | Samsung Display Co., Ltd. | Liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| US6037923A (en) | 2000-03-14 |
| KR100268615B1 (ko) | 2000-10-16 |
| KR970067080A (ko) | 1997-10-13 |
| JP3338281B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3338281B2 (ja) | 液晶表示パネル | |
| JP3069930B2 (ja) | 液晶表示装置 | |
| JP3579051B2 (ja) | グレイ・レベルの均一な液晶中間調表示装置 | |
| JPS6265017A (ja) | 冗長な導体構造を持つ薄膜ｆｅｔ駆動形液晶表示装置 | |
| JP3948883B2 (ja) | 液晶表示装置 | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| US10847109B2 (en) | Active matrix substrate and display panel | |
| JPH04174822A (ja) | アクティブマトリクス型液晶表示パネル | |
| JP4024604B2 (ja) | 液晶表示装置 | |
| JPH0566386A (ja) | 液晶表示装置の駆動方法 | |
| JP3071648B2 (ja) | 液晶表示素子 | |
| JPH0364735A (ja) | アクティブマトリクス表示装置 | |
| JPH1078761A (ja) | 液晶表示装置 | |
| WO2022083000A1 (zh) | 阵列基板以及显示面板 | |
| JPH04319919A (ja) | 液晶表示装置 | |
| JPH01277217A (ja) | アクティブマトリックス型液晶表示素子アレイ | |
| JPS60192370A (ja) | 薄膜トランジスタアレイ | |
| JPH02230126A (ja) | 反射型液晶表示デバイス | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JP2001033814A (ja) | 液晶パネル | |
| JP3150621B2 (ja) | 液晶表示パネル | |
| JPH0359531A (ja) | 液晶表示装置 | |
| JP2002196311A (ja) | 液晶表示装置 | |
| KR20010058192A (ko) | 박막 트랜지스터 액정표시장치 | |
| KR100849097B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |