JPH09232422A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09232422A JPH09232422A JP8031655A JP3165596A JPH09232422A JP H09232422 A JPH09232422 A JP H09232422A JP 8031655 A JP8031655 A JP 8031655A JP 3165596 A JP3165596 A JP 3165596A JP H09232422 A JPH09232422 A JP H09232422A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- contact hole
- silicon
- titanium silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 132
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 99
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 99
- 239000010703 silicon Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 104
- 239000010936 titanium Substances 0.000 claims description 104
- 229910052719 titanium Inorganic materials 0.000 claims description 104
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 30
- 229910021332 silicide Inorganic materials 0.000 claims description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 7
- 238000009429 electrical wiring Methods 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000000926 separation method Methods 0.000 abstract description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 55
- 230000015572 biosynthetic process Effects 0.000 description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 15
- 229910052721 tungsten Inorganic materials 0.000 description 15
- 239000010937 tungsten Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008602 contraction Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】コンタクトホール内部の、シリコンとチタンシ
リサイド膜との接続界面に断線が生じることなく、低抵
抗のコンタクトを有する半導体装置およびその製造方法
を提供する。 【解決手段】電気配線用金属１３と半導体素子が形成さ
れた単結晶シリコン基板１あるいは多結晶シリコン１０
が絶縁膜中に形成されたコンタクトホール５の内部ある
いは底部においてチタンシリサイド膜６を介して接続さ
れている半導体装置において、チタンシリサイド膜厚を
２０ｎｍ以上７５ｎｍ以下とする。
リサイド膜との接続界面に断線が生じることなく、低抵
抗のコンタクトを有する半導体装置およびその製造方法
を提供する。 【解決手段】電気配線用金属１３と半導体素子が形成さ
れた単結晶シリコン基板１あるいは多結晶シリコン１０
が絶縁膜中に形成されたコンタクトホール５の内部ある
いは底部においてチタンシリサイド膜６を介して接続さ
れている半導体装置において、チタンシリサイド膜厚を
２０ｎｍ以上７５ｎｍ以下とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、とくに半導体基板上に堆積された絶
縁膜に形成されたコンタクトホール内部におけるシリサ
イドコンタクト構造に関する。
の製造方法に関し、とくに半導体基板上に堆積された絶
縁膜に形成されたコンタクトホール内部におけるシリサ
イドコンタクト構造に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化、微細化に
ともなって、高速動作のために金属配線と半導体接続部
分のコンタクト抵抗の低減が望まれている。
ともなって、高速動作のために金属配線と半導体接続部
分のコンタクト抵抗の低減が望まれている。
【０００３】シリコン基板表面と金属配線とを電気的に
接続するコンタクト部の抵抗を低減させる従来技術とし
ては、例えば、特開平０７−７８８２１号公報（以下、
公知例という）に、シリコン基板上と積層金属配線との
間にチタンシリサイド膜を形成したものが記載されてい
る。
接続するコンタクト部の抵抗を低減させる従来技術とし
ては、例えば、特開平０７−７８８２１号公報（以下、
公知例という）に、シリコン基板上と積層金属配線との
間にチタンシリサイド膜を形成したものが記載されてい
る。
【０００４】
【発明が解決しようとする課題】しかし、チタンシリサ
イド膜は膜厚が厚いほど、また、コンタクトホールの穴
径が小さいほど剥離しやすく、半導体装置の高集積化、
微細化の支障になっている。
イド膜は膜厚が厚いほど、また、コンタクトホールの穴
径が小さいほど剥離しやすく、半導体装置の高集積化、
微細化の支障になっている。
【０００５】シリコンと金属との界面にシリサイド膜を
形成することによって低いコンタクト抵抗を得るために
は、形成されるチタンシリサイド（特にＴｉＳｉ２：ダ
イシリサイド）の膜厚がある程度必要である。しかし、
チタンシリサイドは、チタン膜を堆積させたシリコンを
熱処理することによって形成されるため、膜の体積変化
によって膜内部に応力が発生する。
形成することによって低いコンタクト抵抗を得るために
は、形成されるチタンシリサイド（特にＴｉＳｉ２：ダ
イシリサイド）の膜厚がある程度必要である。しかし、
チタンシリサイドは、チタン膜を堆積させたシリコンを
熱処理することによって形成されるため、膜の体積変化
によって膜内部に応力が発生する。
【０００６】そして、この膜内部の応力によりチタンシ
リサイド膜とシリコンとの界面近傍の界面に発生する応
力が高くなる。この界面に発生する平均応力は、コンタ
クトホールの穴径が小さいほど、また、チタンシリサイ
ド層の膜厚が厚い程高くなり、チタンシリサイド膜の剥
離の原因になっていることを実験及び解析により解明し
た。
リサイド膜とシリコンとの界面近傍の界面に発生する応
力が高くなる。この界面に発生する平均応力は、コンタ
クトホールの穴径が小さいほど、また、チタンシリサイ
ド層の膜厚が厚い程高くなり、チタンシリサイド膜の剥
離の原因になっていることを実験及び解析により解明し
た。
【０００７】本発明の目的は、コンタクトホールにおけ
るシリコンとチタンシリサイド膜との接続界面におい
て、チタンシリサイド膜が剥離しない半導体装置を提供
することにある。
るシリコンとチタンシリサイド膜との接続界面におい
て、チタンシリサイド膜が剥離しない半導体装置を提供
することにある。
【０００８】本発明の他の目的は、コンタクトホールに
おけるシリコンとチタンシリサイド膜との接続界面にお
いて、チタンシリサイド膜が剥離しない半導体装置の製
造方法を提供することである。
おけるシリコンとチタンシリサイド膜との接続界面にお
いて、チタンシリサイド膜が剥離しない半導体装置の製
造方法を提供することである。
【０００９】
【課題を解決するための手段】上記の目的は、絶縁膜に
設けたコンタクトホールの内部でシリコンと電気配線用
金属とがチタンシリサイド膜を介して接続されている半
導体装置において、前記チタンシリサイド膜の膜厚を２
０〜７５ｎｍとすることにより達成される。
設けたコンタクトホールの内部でシリコンと電気配線用
金属とがチタンシリサイド膜を介して接続されている半
導体装置において、前記チタンシリサイド膜の膜厚を２
０〜７５ｎｍとすることにより達成される。
【００１０】また、上記の他の目的は、シリコン基板上
に絶縁膜を設け、この絶縁膜にコンタクトホールを開
き、このコンタクトホールの内部で前記シリコン基板に
接するようにチタン膜を堆積させた後、前記チタン膜と
前記シリコンとを熱処理して、前記チタン膜の膜厚８〜
３０ｎｍをシリサイド反応させることにより達成され
る。
に絶縁膜を設け、この絶縁膜にコンタクトホールを開
き、このコンタクトホールの内部で前記シリコン基板に
接するようにチタン膜を堆積させた後、前記チタン膜と
前記シリコンとを熱処理して、前記チタン膜の膜厚８〜
３０ｎｍをシリサイド反応させることにより達成され
る。
【００１１】本発明によれば、コンタクトホールにおけ
るシリコンとチタンシリサイド膜との接続界面におい
て、チタンシリサイド膜が剥離しない半導体装置が提供
される。また、コンタクトホールにおけるシリコンとチ
タンシリサイド膜との接続界面において、チタンシリサ
イド膜が剥離しない半導体装置の製造方法が提供され
る。
るシリコンとチタンシリサイド膜との接続界面におい
て、チタンシリサイド膜が剥離しない半導体装置が提供
される。また、コンタクトホールにおけるシリコンとチ
タンシリサイド膜との接続界面において、チタンシリサ
イド膜が剥離しない半導体装置の製造方法が提供され
る。
【００１２】ここで、チタン膜とは、チタン以外の成分
を含有した金属膜も含んでいる。
を含有した金属膜も含んでいる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。
て図を参照して説明する。
【００１４】まず、本発明における第１の実施形態であ
る半導体装置のコンタクト構造断面図及びその製造方法
をそれぞれ図１、７に示す。
る半導体装置のコンタクト構造断面図及びその製造方法
をそれぞれ図１、７に示す。
【００１５】本実施形態の半導体装置のコンタクト構造
は、図１に示すように、シリコン基板１と、このシリコ
ン基板１表面に形成された絶縁膜４とを備え、絶縁膜に
設けたコンタクトホールの内部でシリコン基板１に設け
た素子形成領域３と電気配線用金属１３とがチタンシリ
サイド膜６を介して接続されたものである。
は、図１に示すように、シリコン基板１と、このシリコ
ン基板１表面に形成された絶縁膜４とを備え、絶縁膜に
設けたコンタクトホールの内部でシリコン基板１に設け
た素子形成領域３と電気配線用金属１３とがチタンシリ
サイド膜６を介して接続されたものである。
【００１６】この半導体装置のコンタクト構造断面は、
図７に示す製造方法により製造される。すなわち、 （１）シリコン基板１上に素子分離領域２、および素子
形成領域３を形成する。
図７に示す製造方法により製造される。すなわち、 （１）シリコン基板１上に素子分離領域２、および素子
形成領域３を形成する。
【００１７】（２）素子形成領域３に素子を形成した後
に、シリコン基板１上面に絶縁膜４を形成する。そし
て、絶縁膜４にコンタクトホール５を設ける。
に、シリコン基板１上面に絶縁膜４を形成する。そし
て、絶縁膜４にコンタクトホール５を設ける。
【００１８】（３）絶縁膜４上面、コンタクトホール５
内部の絶縁膜４側壁、およびコンタクトホール５底面の
素子形成領域３上面に接するように、チタン膜７を８ｎ
ｍ以上堆積する。
内部の絶縁膜４側壁、およびコンタクトホール５底面の
素子形成領域３上面に接するように、チタン膜７を８ｎ
ｍ以上堆積する。
【００１９】（４）チタン膜７を８ｎｍ以上堆積したシ
リコン基板１を熱処理することにより、チタン膜７と素
子形成領域３のシリコンとをシリサイド反応させ、界面
にチタンシリサイド膜６を形成する。
リコン基板１を熱処理することにより、チタン膜７と素
子形成領域３のシリコンとをシリサイド反応させ、界面
にチタンシリサイド膜６を形成する。
【００２０】このとき、チタン膜７の膜厚８〜３０ｎｍ
がシリサイド反応するように熱処理条件を設定する。
がシリサイド反応するように熱処理条件を設定する。
【００２１】なお、理由は後で述べるが、シリサイド反
応をさせるためには、熱処理温度は少なくとも６５０℃
以上でることが必要であり、さらに８００℃以上である
ことが好ましい。また、この温度は、シリコンに導入さ
れている不純物の拡散を防止させるために１０００℃以
下であることが好ましい。
応をさせるためには、熱処理温度は少なくとも６５０℃
以上でることが必要であり、さらに８００℃以上である
ことが好ましい。また、この温度は、シリコンに導入さ
れている不純物の拡散を防止させるために１０００℃以
下であることが好ましい。
【００２２】チタン膜７の膜厚の８〜３０ｎｍをシリサ
イド反応させることによりチタンシリサイド膜６の膜厚
は２０〜７５ｎｍとなる。これは、理論的に、チタン膜
厚１に対して、厚さ約２．３のシリコンが消費され、膜
厚約２．５のチタンシリサイドが形成されるからであ
る。
イド反応させることによりチタンシリサイド膜６の膜厚
は２０〜７５ｎｍとなる。これは、理論的に、チタン膜
厚１に対して、厚さ約２．３のシリコンが消費され、膜
厚約２．５のチタンシリサイドが形成されるからであ
る。
【００２３】次に図１４乃至図１７を参照して、本実施
形態の半導体装置のコンタクト構造の作用効果を説明す
る。
形態の半導体装置のコンタクト構造の作用効果を説明す
る。
【００２４】図１４シリサイド反応によるシリコン界面
変化のメカニズムを示す模式図である。図１４に示すよ
うに、シリコン２１上にチタン膜２２を堆積させ、熱処
理により、前記シリコン２１とチタン膜２２とを反応さ
せ、チタンシリサイド膜６を形成した場合、理論的に、
チタン膜厚１に対して、厚さ約２．３のシリコンが消費
され、膜厚約２．５のチタンシリサイドが形成される。
したがって、シリコン２１とチタン２２とのシリサイド
反応による体積変化（体積収縮）及び密度変化により、
形成されるチタンシリサイド膜とシリコン基板との界面
２４の位置は、絶縁膜とシリコン基板との界面２３の位
置に比べ２．３（反応に消費したチタンとの膜厚比）だ
けシリコン側に低くなる。
変化のメカニズムを示す模式図である。図１４に示すよ
うに、シリコン２１上にチタン膜２２を堆積させ、熱処
理により、前記シリコン２１とチタン膜２２とを反応さ
せ、チタンシリサイド膜６を形成した場合、理論的に、
チタン膜厚１に対して、厚さ約２．３のシリコンが消費
され、膜厚約２．５のチタンシリサイドが形成される。
したがって、シリコン２１とチタン２２とのシリサイド
反応による体積変化（体積収縮）及び密度変化により、
形成されるチタンシリサイド膜とシリコン基板との界面
２４の位置は、絶縁膜とシリコン基板との界面２３の位
置に比べ２．３（反応に消費したチタンとの膜厚比）だ
けシリコン側に低くなる。
【００２５】また、このシリサイド反応による体積変化
（体積収縮）及び密度変化により、チタンシリサイド膜
の内部には応力が発生する。
（体積収縮）及び密度変化により、チタンシリサイド膜
の内部には応力が発生する。
【００２６】図１５はシリサイド反応にともなう膜内部
の応力を示すグラフである。なお、応力値は実験におけ
る測定値である。
の応力を示すグラフである。なお、応力値は実験におけ
る測定値である。
【００２７】図１５から解るように熱処理温度が５５０
℃以上で膜の内部応力が急激に増加する。これは、５５
０℃以上でシリサイド反応によるものであり、膜内部に
は最大で１０００ＭＰａの引張り応力が発生することが
実験的に明らかである。
℃以上で膜の内部応力が急激に増加する。これは、５５
０℃以上でシリサイド反応によるものであり、膜内部に
は最大で１０００ＭＰａの引張り応力が発生することが
実験的に明らかである。
【００２８】また、図１６は、図１５より求められた発
生応力の最大値１０００ＭＰａと、コンタクト構造を考
慮し、有限要素法によって、チタンシリサイドとシリコ
ンとの界面に発生する平均応力（せん断応力）を解析し
た結果である。図１６から解るように、穴径が一定の場
合、チタンシリサイド膜の膜厚増加に伴い界面に発生す
る平均応力は増加し、また、チタンシリサイド膜の膜厚
が一定の場合には、コンタクトホールの小径化に伴い界
面に発生する平均応力は増加する。
生応力の最大値１０００ＭＰａと、コンタクト構造を考
慮し、有限要素法によって、チタンシリサイドとシリコ
ンとの界面に発生する平均応力（せん断応力）を解析し
た結果である。図１６から解るように、穴径が一定の場
合、チタンシリサイド膜の膜厚増加に伴い界面に発生す
る平均応力は増加し、また、チタンシリサイド膜の膜厚
が一定の場合には、コンタクトホールの小径化に伴い界
面に発生する平均応力は増加する。
【００２９】ここで得られた解析結果と不良発生の実験
データとの対比から、断線が発生する臨界応力は２８０
ＭＰａと決定される。チタンシリサイド膜の剥離を生じ
させないためには、界面に発生する平均応力を断線臨界
応力値以下になるように設計することが不可欠である。
すなわち、チタンシリサイドの膜厚を７５ｎｍ以下にす
れば、コンタクトホールの穴径に関わらず界面に発生す
る平均応力を断線臨界応力値以下にすることができる。
なお、コンタクトホールの孔径が０．４μｍより大きい
場合は、チタンシリサイドの膜厚を７５ｎｍ以下にしな
くても界面に発生する平均応力を断線臨界応力値以下す
ることができるが、コンタクトホールの穴径が０．４μ
ｍ以下の場合、チタンシリサイドの膜厚が７５ｎｍより
厚くなると、チタンシリサイド膜が剥離する可能性があ
る。したがって、穴径が０．４μｍ以下のコンタクトホ
ールにおいては、チタンシリサイド膜の剥離を防止する
ため、チタンシリサイド膜の膜厚を７５ｎｍ以下にする
必要がある。
データとの対比から、断線が発生する臨界応力は２８０
ＭＰａと決定される。チタンシリサイド膜の剥離を生じ
させないためには、界面に発生する平均応力を断線臨界
応力値以下になるように設計することが不可欠である。
すなわち、チタンシリサイドの膜厚を７５ｎｍ以下にす
れば、コンタクトホールの穴径に関わらず界面に発生す
る平均応力を断線臨界応力値以下にすることができる。
なお、コンタクトホールの孔径が０．４μｍより大きい
場合は、チタンシリサイドの膜厚を７５ｎｍ以下にしな
くても界面に発生する平均応力を断線臨界応力値以下す
ることができるが、コンタクトホールの穴径が０．４μ
ｍ以下の場合、チタンシリサイドの膜厚が７５ｎｍより
厚くなると、チタンシリサイド膜が剥離する可能性があ
る。したがって、穴径が０．４μｍ以下のコンタクトホ
ールにおいては、チタンシリサイド膜の剥離を防止する
ため、チタンシリサイド膜の膜厚を７５ｎｍ以下にする
必要がある。
【００３０】図１７は、以上の結果を検証するため、穴
径０．４μｍのコンタクトを試作し、断線不良率（チタ
ンシリサイド膜の剥離）とチタンシリサイド膜の膜厚と
の関係を検討した結果を示している。チタンシリサイド
膜厚が７５ｎｍまでは、不良が発生しないが、チタンシ
リサイド膜厚が７５ｎｍを超えると不良は急激に増加す
ることが明らかである。このことからも、コンタクト内
部において、チタン膜７とシリコンとのシリサイド反応
によりチタンシリサイド膜６を形成する場合、シリコン
とチタンシリサイド膜との界面における、チタンシリサ
イド膜の断線不良を防止するためには、チタンシリサイ
ド膜厚を７５ｎｍ以下にしなければならないことが解
る。
径０．４μｍのコンタクトを試作し、断線不良率（チタ
ンシリサイド膜の剥離）とチタンシリサイド膜の膜厚と
の関係を検討した結果を示している。チタンシリサイド
膜厚が７５ｎｍまでは、不良が発生しないが、チタンシ
リサイド膜厚が７５ｎｍを超えると不良は急激に増加す
ることが明らかである。このことからも、コンタクト内
部において、チタン膜７とシリコンとのシリサイド反応
によりチタンシリサイド膜６を形成する場合、シリコン
とチタンシリサイド膜との界面における、チタンシリサ
イド膜の断線不良を防止するためには、チタンシリサイ
ド膜厚を７５ｎｍ以下にしなければならないことが解
る。
【００３１】さて、チタンシリサイド膜のコンタクト抵
抗は実験によりチタンシリサイド膜の膜厚が２０ｎｍ以
下で上昇することが確認されているため、チタンシリサ
イド膜の膜厚は２０ｎｍ以上とする必要がある。
抗は実験によりチタンシリサイド膜の膜厚が２０ｎｍ以
下で上昇することが確認されているため、チタンシリサ
イド膜の膜厚は２０ｎｍ以上とする必要がある。
【００３２】つまり、低コンタクト抵抗、かつ、剥離が
生じることの無い、安定なコンタクトを形成するために
は、チタンシリサイド膜厚が２０〜７５ｎｍでなければ
ならない。
生じることの無い、安定なコンタクトを形成するために
は、チタンシリサイド膜厚が２０〜７５ｎｍでなければ
ならない。
【００３３】本実施形態では、図１に示すように、シリ
サイド反応に使用されなかったチタン膜７が窒化チタン
膜とチタンシリサイド膜との間に存在している。
サイド反応に使用されなかったチタン膜７が窒化チタン
膜とチタンシリサイド膜との間に存在している。
【００３４】このように、窒化チタン膜とチタンシリサ
イド膜との間にチタン膜７を存在させると、窒化チタン
膜とチタンシリサイド膜とを直接積層するよりも、窒化
チタン膜の膜内応力が低減され、窒化チタン膜の剥離強
度を高めることができる。
イド膜との間にチタン膜７を存在させると、窒化チタン
膜とチタンシリサイド膜とを直接積層するよりも、窒化
チタン膜の膜内応力が低減され、窒化チタン膜の剥離強
度を高めることができる。
【００３５】なお、窒化チタン膜とチタンシリサイド膜
との間にチタン層７を存在させるためには、チタン層７
の膜厚をシリサイド反応させる膜厚以上とし、熱処理時
に熱処理温度及び熱処理時間を制御してチタンシリサイ
ド膜の膜厚が２０〜７５ｎｍとなるように制御する必要
がある。
との間にチタン層７を存在させるためには、チタン層７
の膜厚をシリサイド反応させる膜厚以上とし、熱処理時
に熱処理温度及び熱処理時間を制御してチタンシリサイ
ド膜の膜厚が２０〜７５ｎｍとなるように制御する必要
がある。
【００３６】図１に示した本実施形態の半導体装置のコ
ンタクト構造断面図では、コンタクトホール５内部にお
いて、コンタクトホール底面の素子形成領域３と電気配
線用金属膜１３との境界に、チタンシリサイド膜６が形
成されている。チタンシリサイド膜６の上面には、電気
配線用金属膜１３として、チタン膜７、窒化チタン膜
８、タングステン膜９が積層されている。また、絶縁膜
４上面にはチタン膜７、窒化チタン膜８、タングステン
膜９が積層されている。
ンタクト構造断面図では、コンタクトホール５内部にお
いて、コンタクトホール底面の素子形成領域３と電気配
線用金属膜１３との境界に、チタンシリサイド膜６が形
成されている。チタンシリサイド膜６の上面には、電気
配線用金属膜１３として、チタン膜７、窒化チタン膜
８、タングステン膜９が積層されている。また、絶縁膜
４上面にはチタン膜７、窒化チタン膜８、タングステン
膜９が積層されている。
【００３７】しかし、チタン膜７は必ずしも存在する必
要はなく、直接窒化チタン膜８が接していても構わな
い。また、窒化チタン膜８および、タングステン膜９は
これに限定されるものではなく、電気配線用金属膜１３
としては、たとえば、金属チタン、窒化チタン、タング
ステンのほかにアルミニウム合金、モリブデンシリサイ
ド、タングステンシリサイド、あるいはこれら複数の材
料からなる積層構造からなるものがある。さらに他の導
電性膜、絶縁膜であってもよい。また、異種材料の積層
構造でなくともよい。
要はなく、直接窒化チタン膜８が接していても構わな
い。また、窒化チタン膜８および、タングステン膜９は
これに限定されるものではなく、電気配線用金属膜１３
としては、たとえば、金属チタン、窒化チタン、タング
ステンのほかにアルミニウム合金、モリブデンシリサイ
ド、タングステンシリサイド、あるいはこれら複数の材
料からなる積層構造からなるものがある。さらに他の導
電性膜、絶縁膜であってもよい。また、異種材料の積層
構造でなくともよい。
【００３８】次に、本発明における第２の実施形態であ
る半導体装置のコンタクト構造断面図及びその製造方法
をそれぞれ図２、８に示す。
る半導体装置のコンタクト構造断面図及びその製造方法
をそれぞれ図２、８に示す。
【００３９】図２は本実施形態である半導体装置のコン
タクト構造断面図、図８はその半導体装置の製造工程の
一部を示す横断面図である。
タクト構造断面図、図８はその半導体装置の製造工程の
一部を示す横断面図である。
【００４０】この半導体装置のコンタクト構造断面は図
８に示す製造方法により製造される。すなわち、 （１）シリコン基板１上に素子分離領域２、および素子
形成領域３を形成する。
８に示す製造方法により製造される。すなわち、 （１）シリコン基板１上に素子分離領域２、および素子
形成領域３を形成する。
【００４１】（２）素子形成領域３に素子を形成した後
に、その上面に絶縁膜４を形成する。そして、絶縁膜４
にコンタクトホール５を形成する。
に、その上面に絶縁膜４を形成する。そして、絶縁膜４
にコンタクトホール５を形成する。
【００４２】（３）絶縁膜４上面、コンタクトホール５
内部の絶縁膜側壁、およびコンタクトホール５底面の素
子形成領域３上面に接するように、チタン膜７を８〜３
０ｎｍ堆積する。
内部の絶縁膜側壁、およびコンタクトホール５底面の素
子形成領域３上面に接するように、チタン膜７を８〜３
０ｎｍ堆積する。
【００４３】（４）チタン膜７を８〜３０ｎｍ堆積した
シリコン基板１を熱処理することにより、チタン膜７と
素子形成領域３のシリコンとをシリサイド反応させ、界
面にチタンシリサイド膜６を形成する。
シリコン基板１を熱処理することにより、チタン膜７と
素子形成領域３のシリコンとをシリサイド反応させ、界
面にチタンシリサイド膜６を形成する。
【００４４】なお、シリサイド反応をさせるためには、
熱処理温度は少なくとも６５０℃以上でることが必要で
あり、さらに８００℃以上であることが好ましい。ま
た、この温度は、シリコンに導入されている不純物の拡
散を防止させるために１０００℃以下であることが好ま
しい。
熱処理温度は少なくとも６５０℃以上でることが必要で
あり、さらに８００℃以上であることが好ましい。ま
た、この温度は、シリコンに導入されている不純物の拡
散を防止させるために１０００℃以下であることが好ま
しい。
【００４５】本実施形態では、図８に示すように、チタ
ン膜７の全てがチタンシリサイド膜となっている。
ン膜７の全てがチタンシリサイド膜となっている。
【００４６】このように、チタン膜７の全てをシリサイ
ド反応させる場合は、チタンシリサイド膜の膜厚は、チ
タン膜７の膜厚により決定されるため、チタンシリサイ
ド膜の膜厚制御を容易に行うことができる。
ド反応させる場合は、チタンシリサイド膜の膜厚は、チ
タン膜７の膜厚により決定されるため、チタンシリサイ
ド膜の膜厚制御を容易に行うことができる。
【００４７】なお、この場合、窒化チタン膜とチタンシ
リサイド膜とが直接積層されるため、窒化チタン膜とチ
タンシリサイド膜との間にチタン膜７が存在する場合に
較べて窒化チタン膜の膜内応力が高まる。
リサイド膜とが直接積層されるため、窒化チタン膜とチ
タンシリサイド膜との間にチタン膜７が存在する場合に
較べて窒化チタン膜の膜内応力が高まる。
【００４８】本発明における第３の実施形態である半導
体装置のコンタクト構造断面図及びその製造方法をそれ
ぞれ図３、９に示す。
体装置のコンタクト構造断面図及びその製造方法をそれ
ぞれ図３、９に示す。
【００４９】本実施形態の半導体装置のコンタクト構造
断面は図９に示す製造方法により製造される。すなわ
ち、 （１）シリコン基板１上に素子分離領域２、および素子
形成領域３を形成する。前記素子形成領域３に素子を形
成した後に、その上面に絶縁膜４が形成されている。こ
の絶縁膜は例えば酸化シリコンからなる。絶縁膜には、
素子形成領域との導通を得るため、穴径が０．４μｍ以
下のコンタクトホール５が形成される。
断面は図９に示す製造方法により製造される。すなわ
ち、 （１）シリコン基板１上に素子分離領域２、および素子
形成領域３を形成する。前記素子形成領域３に素子を形
成した後に、その上面に絶縁膜４が形成されている。こ
の絶縁膜は例えば酸化シリコンからなる。絶縁膜には、
素子形成領域との導通を得るため、穴径が０．４μｍ以
下のコンタクトホール５が形成される。
【００５０】（２）絶縁膜４上面、コンタクトホール５
内部の絶縁膜側壁およびコンタクトホール底面の素子形
成領域３上面に接するように、例えばＣＶＤ（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気
相成長法）により多結晶シリコン膜１０が堆積され、コ
ンタクトホール５内部は前記多結晶シリコン１０によっ
て埋められる。その後、絶縁膜４上面に堆積した多結晶
シリコン膜はエッチングなどによって除去される。
内部の絶縁膜側壁およびコンタクトホール底面の素子形
成領域３上面に接するように、例えばＣＶＤ（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気
相成長法）により多結晶シリコン膜１０が堆積され、コ
ンタクトホール５内部は前記多結晶シリコン１０によっ
て埋められる。その後、絶縁膜４上面に堆積した多結晶
シリコン膜はエッチングなどによって除去される。
【００５１】（３）絶縁膜４上面、コンタクトホール５
内部の絶縁膜側壁およびコンタクトホール底面の多結晶
シリコン膜１０上面に接するように、チタン膜７を８ｎ
ｍ以上堆積する。
内部の絶縁膜側壁およびコンタクトホール底面の多結晶
シリコン膜１０上面に接するように、チタン膜７を８ｎ
ｍ以上堆積する。
【００５２】（４）その後、熱処理によってチタン膜７
と多結晶シリコン膜１０とのシリサイド反応により、界
面にチタンシリサイド膜６が形成される。このとき反応
させるチタン膜７の膜厚は８〜３０ｎｍである。これに
よって、熱処理により形成されるチタンシリサイド膜６
の膜厚は、２０〜７５ｎｍとなる。なお、シリサイドを
形成するための熱処理温度は、少なくとも６５０℃以上
であり、８００℃以上であることが好ましい。また、こ
の温度は、シリコンに導入されている不純物の拡散を防
止させるために１０００℃以下であることが好ましい。
と多結晶シリコン膜１０とのシリサイド反応により、界
面にチタンシリサイド膜６が形成される。このとき反応
させるチタン膜７の膜厚は８〜３０ｎｍである。これに
よって、熱処理により形成されるチタンシリサイド膜６
の膜厚は、２０〜７５ｎｍとなる。なお、シリサイドを
形成するための熱処理温度は、少なくとも６５０℃以上
であり、８００℃以上であることが好ましい。また、こ
の温度は、シリコンに導入されている不純物の拡散を防
止させるために１０００℃以下であることが好ましい。
【００５３】本実施形態では、上記（２）の示したよう
に、絶縁膜４上面およびコンタクトホール５内部の絶縁
膜側壁、コンタクトホール底面の素子形成領域３上面に
接するように、多結晶シリコン膜１０を堆積させるとい
う工程が必要になるが、コンタクトホール５内部が多結
晶シリコン１０によって埋められることにより、コンタ
クトホール５の深さが浅くなり、次工程である、チタン
膜７の堆積が容易になる。
に、絶縁膜４上面およびコンタクトホール５内部の絶縁
膜側壁、コンタクトホール底面の素子形成領域３上面に
接するように、多結晶シリコン膜１０を堆積させるとい
う工程が必要になるが、コンタクトホール５内部が多結
晶シリコン１０によって埋められることにより、コンタ
クトホール５の深さが浅くなり、次工程である、チタン
膜７の堆積が容易になる。
【００５４】コンタクトホールの小径化に伴いコンタク
トホールのアスペクト比（深さ／直径）は増加する傾向
にあり、従来から用いられてきたスパッタリング法で
は、コンタクトホールの側面と底面に十分な厚さの配線
用金属を被覆させることが困難になる。
トホールのアスペクト比（深さ／直径）は増加する傾向
にあり、従来から用いられてきたスパッタリング法で
は、コンタクトホールの側面と底面に十分な厚さの配線
用金属を被覆させることが困難になる。
【００５５】しかし、段差被覆性に優れたＣＶＤ技術に
よってコンタクトホール内に多結晶シリコンを埋め込
み、コンタクトホールの深さを浅くすることにより、容
易にチタン膜をコンタクトホールの側面と底面に８ｎｍ
以上堆積させることができる。
よってコンタクトホール内に多結晶シリコンを埋め込
み、コンタクトホールの深さを浅くすることにより、容
易にチタン膜をコンタクトホールの側面と底面に８ｎｍ
以上堆積させることができる。
【００５６】また、本実施形態では、図３に示すよう
に、シリサイド反応に使用されなかったチタン膜７が窒
化チタン膜とチタンシリサイド膜との間に存在してい
る。
に、シリサイド反応に使用されなかったチタン膜７が窒
化チタン膜とチタンシリサイド膜との間に存在してい
る。
【００５７】このように、窒化チタン膜とチタンシリサ
イド膜との間にチタン膜７が存在させる、窒化チタン膜
とチタンシリサイド膜とを直接積層するよりも、窒化チ
タン膜の膜内応力が低減され、窒化チタン膜の剥離強度
を高めることができる。
イド膜との間にチタン膜７が存在させる、窒化チタン膜
とチタンシリサイド膜とを直接積層するよりも、窒化チ
タン膜の膜内応力が低減され、窒化チタン膜の剥離強度
を高めることができる。
【００５８】なお、窒化チタン膜とチタンシリサイド膜
との間にチタン層７を存在させるためには、チタン層７
の膜厚をシリサイド反応させる膜厚以上とし、熱処理時
に熱処理温度及び熱処理時間を制御してチタンシリサイ
ド膜の膜厚が２０〜７５ｎｍとなるように制御する必要
がある。
との間にチタン層７を存在させるためには、チタン層７
の膜厚をシリサイド反応させる膜厚以上とし、熱処理時
に熱処理温度及び熱処理時間を制御してチタンシリサイ
ド膜の膜厚が２０〜７５ｎｍとなるように制御する必要
がある。
【００５９】本実施形態の半導体装置は、コンタクトホ
ール内部において、シリコン基板１に直接堆積した多結
晶シリコン１０と電気配線用金属膜１３との界面にチタ
ンシリサイド膜６が形成されている。チタンシリサイド
膜の上面には、電気配線用金属膜１３として、チタン膜
７、窒化チタン膜８、タングステン膜９が積層されてい
る。また、前記絶縁膜４上面にはチタン膜７、窒化チタ
ン膜８、タングステン膜９が積層されている。チタン膜
７は必ずしも残留している必要はなく、絶縁膜４上に直
接窒化チタン膜８が接していても構わない。また、前記
窒化チタン膜８および、前記タングステン膜９はこれに
限定されるものではなく、第一の実施例に示したように
他の導電性膜、絶縁膜であってもよい。また、異種材料
の積層構造でなくともよい。
ール内部において、シリコン基板１に直接堆積した多結
晶シリコン１０と電気配線用金属膜１３との界面にチタ
ンシリサイド膜６が形成されている。チタンシリサイド
膜の上面には、電気配線用金属膜１３として、チタン膜
７、窒化チタン膜８、タングステン膜９が積層されてい
る。また、前記絶縁膜４上面にはチタン膜７、窒化チタ
ン膜８、タングステン膜９が積層されている。チタン膜
７は必ずしも残留している必要はなく、絶縁膜４上に直
接窒化チタン膜８が接していても構わない。また、前記
窒化チタン膜８および、前記タングステン膜９はこれに
限定されるものではなく、第一の実施例に示したように
他の導電性膜、絶縁膜であってもよい。また、異種材料
の積層構造でなくともよい。
【００６０】本発明における第４の実施形態である半導
体装置のコンタクト構造断面図及びその製造方法をそれ
ぞれ図４、１０に示す。
体装置のコンタクト構造断面図及びその製造方法をそれ
ぞれ図４、１０に示す。
【００６１】本実施形態の半導体装置のコンタクト構造
は、図１０に示す製造方法により製造される。すなわ
ち、 （１）シリコン基板１上に素子分離領域２、および素子
形成領域３を形成する。前記素子形成領域３に素子を形
成した後に、その上面に絶縁膜４が形成されている。こ
の絶縁膜は例えば酸化シリコンからなる。絶縁膜には、
素子形成領域との導通を得るため、コンタクトホール５
が形成される。
は、図１０に示す製造方法により製造される。すなわ
ち、 （１）シリコン基板１上に素子分離領域２、および素子
形成領域３を形成する。前記素子形成領域３に素子を形
成した後に、その上面に絶縁膜４が形成されている。こ
の絶縁膜は例えば酸化シリコンからなる。絶縁膜には、
素子形成領域との導通を得るため、コンタクトホール５
が形成される。
【００６２】（２）絶縁膜４上面およびコンタクトホー
ル５内部の絶縁膜側壁、コンタクトホール底面の素子形
成領域３上面に接するように、例えばＣＶＤ（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気
相成長法）により多結晶シリコン膜１０が堆積され、コ
ンタクトホール５内部は前記多結晶シリコン１０によっ
て埋められる。その後、絶縁膜４上面に堆積した多結晶
シリコン膜はエッチングなどによって除去される。
ル５内部の絶縁膜側壁、コンタクトホール底面の素子形
成領域３上面に接するように、例えばＣＶＤ（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気
相成長法）により多結晶シリコン膜１０が堆積され、コ
ンタクトホール５内部は前記多結晶シリコン１０によっ
て埋められる。その後、絶縁膜４上面に堆積した多結晶
シリコン膜はエッチングなどによって除去される。
【００６３】（３）絶縁膜４上面、コンタクトホール５
内部の絶縁膜側壁、およびコンタクトホール５底面の素
子形成領域３上面に接するように、チタン膜７を８〜３
０ｎｍ堆積する。
内部の絶縁膜側壁、およびコンタクトホール５底面の素
子形成領域３上面に接するように、チタン膜７を８〜３
０ｎｍ堆積する。
【００６４】（４）チタン膜７を８〜３０ｎｍ堆積した
シリコン基板１を熱処理することにより、チタン膜７と
素子形成領域３のシリコンとをシリサイド反応させ、界
面にチタンシリサイド膜６を形成する。
シリコン基板１を熱処理することにより、チタン膜７と
素子形成領域３のシリコンとをシリサイド反応させ、界
面にチタンシリサイド膜６を形成する。
【００６５】なお、シリサイドを形成するための熱処理
温度は、少なくとも６５０℃以上であり、８００℃以上
であることが好ましい。また、この温度は、シリコンに
導入されている不純物の拡散を防止させるために１００
０℃以下であることが好ましい。
温度は、少なくとも６５０℃以上であり、８００℃以上
であることが好ましい。また、この温度は、シリコンに
導入されている不純物の拡散を防止させるために１００
０℃以下であることが好ましい。
【００６６】本実施形態では、上記（２）の示したよう
に、絶縁膜４上面およびコンタクトホール５内部の絶縁
膜側壁、コンタクトホール底面の素子形成領域３上面に
接するように、多結晶シリコン膜１０を堆積させるとい
う工程が必要になるが、コンタクトホール５内部が多結
晶シリコン１０によって埋められることにより、コンタ
クトホール５の深さが浅くなり、次工程である、チタン
膜７の堆積が容易になる。
に、絶縁膜４上面およびコンタクトホール５内部の絶縁
膜側壁、コンタクトホール底面の素子形成領域３上面に
接するように、多結晶シリコン膜１０を堆積させるとい
う工程が必要になるが、コンタクトホール５内部が多結
晶シリコン１０によって埋められることにより、コンタ
クトホール５の深さが浅くなり、次工程である、チタン
膜７の堆積が容易になる。
【００６７】コンタクトホールの小径化に伴いコンタク
トホールのアスペクト比（深さ／直径）は増加する傾向
にあり、従来から用いられてきたスパッタリング法で
は、コンタクトホールの側面と底面に十分な厚さの配線
用金属を被覆させることが困難になる。
トホールのアスペクト比（深さ／直径）は増加する傾向
にあり、従来から用いられてきたスパッタリング法で
は、コンタクトホールの側面と底面に十分な厚さの配線
用金属を被覆させることが困難になる。
【００６８】しかし、段差被覆性に優れたＣＶＤ技術に
よってコンタクトホール内に多結晶シリコンを埋め込
み、コンタクトホールの深さを浅くすることにより、容
易にチタン膜をコンタクトホールの側面と底面に８ｎｍ
以上堆積させることができる。
よってコンタクトホール内に多結晶シリコンを埋め込
み、コンタクトホールの深さを浅くすることにより、容
易にチタン膜をコンタクトホールの側面と底面に８ｎｍ
以上堆積させることができる。
【００６９】また、本実施形態では、図４に示すよう
に、チタン膜７の全てがチタンシリサイド膜となってい
る。
に、チタン膜７の全てがチタンシリサイド膜となってい
る。
【００７０】このように、チタン膜７の全てをシリサイ
ド反応させる場合は、チタンシリサイド膜の膜厚は、チ
タン膜７の膜厚により決定されるため、チタンシリサイ
ド膜の膜厚制御を容易に行うことができる。
ド反応させる場合は、チタンシリサイド膜の膜厚は、チ
タン膜７の膜厚により決定されるため、チタンシリサイ
ド膜の膜厚制御を容易に行うことができる。
【００７１】なお、この場合、窒化チタン膜とチタンシ
リサイド膜とが直接積層されるため、窒化チタン膜とチ
タンシリサイド膜との間にチタン膜７が存在する場合に
較べて窒化チタン膜の膜内応力が高まる。
リサイド膜とが直接積層されるため、窒化チタン膜とチ
タンシリサイド膜との間にチタン膜７が存在する場合に
較べて窒化チタン膜の膜内応力が高まる。
【００７２】本実施形態の半導体装置のコンタクト部
は、コンタクトホール５内部において、シリコン基板１
に直接堆積した多結晶シリコン１０と電気配線用金属膜
１３との界面にチタンシリサイド膜６が形成されてい
る。前記チタンシリサイド膜の上面には、電気配線用金
属膜１３として、窒化チタン膜８、タングステン膜９が
積層されている。また、前記絶縁膜４上面にはチタン膜
７、窒化チタン膜８、タングステン膜９が積層されてい
る。チタン膜７は必ずしも残留している必要はなく、絶
縁膜４上に直接窒化チタン膜８が接していても構わな
い。また、前記窒化チタン膜８および、前記タングステ
ン膜９はこれに限定されるものではなく、他の導電性
膜、絶縁膜であってもよい。また、異種材料の積層構造
でなくともよい。
は、コンタクトホール５内部において、シリコン基板１
に直接堆積した多結晶シリコン１０と電気配線用金属膜
１３との界面にチタンシリサイド膜６が形成されてい
る。前記チタンシリサイド膜の上面には、電気配線用金
属膜１３として、窒化チタン膜８、タングステン膜９が
積層されている。また、前記絶縁膜４上面にはチタン膜
７、窒化チタン膜８、タングステン膜９が積層されてい
る。チタン膜７は必ずしも残留している必要はなく、絶
縁膜４上に直接窒化チタン膜８が接していても構わな
い。また、前記窒化チタン膜８および、前記タングステ
ン膜９はこれに限定されるものではなく、他の導電性
膜、絶縁膜であってもよい。また、異種材料の積層構造
でなくともよい。
【００７３】本発明における第５の実施形態であるＭＯ
Ｓ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）トランジスタのゲート電極コンダクト構造断面図
及びその製造方法をそれぞれ図５、１２に示す。
Ｓ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）トランジスタのゲート電極コンダクト構造断面図
及びその製造方法をそれぞれ図５、１２に示す。
【００７４】本実施形態の半導体装置のコンタクト構造
は図１２に示す製造方法により製造される。すなわち、 （１）シリコン基板１上の素子形成領域３に約１５ｎｍ
の厚さのシリコン酸化膜１１を形成する。前記シリコン
酸化膜１１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長法）により多結
晶シリコン膜を形成し、フォトリソグラフィー法でレジ
ストパターンを形成し、それをマスクにしてドライエッ
チング法により多結晶シリコン膜とシリコン酸化膜をパ
ターン化して多結晶シリコンゲート電極１２を形成す
る。
は図１２に示す製造方法により製造される。すなわち、 （１）シリコン基板１上の素子形成領域３に約１５ｎｍ
の厚さのシリコン酸化膜１１を形成する。前記シリコン
酸化膜１１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長法）により多結
晶シリコン膜を形成し、フォトリソグラフィー法でレジ
ストパターンを形成し、それをマスクにしてドライエッ
チング法により多結晶シリコン膜とシリコン酸化膜をパ
ターン化して多結晶シリコンゲート電極１２を形成す
る。
【００７５】（２）シリコン基板１上面およびゲート電
極１２上面一面に絶縁膜４を堆積し、ゲート電極１２と
の導通をとるためにゲート電極に達するようにコンタク
トホール５が開孔される。
極１２上面一面に絶縁膜４を堆積し、ゲート電極１２と
の導通をとるためにゲート電極に達するようにコンタク
トホール５が開孔される。
【００７６】（３）前記絶縁膜４上面、および、前記コ
ンタクトホール５内部においてゲート電極１２と接する
ようにチタン膜７が堆積される。
ンタクトホール５内部においてゲート電極１２と接する
ようにチタン膜７が堆積される。
【００７７】（４）その後、熱処理によってチタン膜７
とゲート電極１２のシリコンとのシリサイド反応によ
り、界面にチタンシリサイド膜６が形成される。このと
き反応させるチタン膜７の膜厚は８〜３０ｎｍである。
なお、シリサイドを形成するための熱処理温度は、少な
くとも６５０℃以上であり、８００℃以上であることが
好ましい。また、この温度は、シリコンに導入されてい
る不純物の拡散を防止させるために１０００℃以下であ
ることが好ましい。
とゲート電極１２のシリコンとのシリサイド反応によ
り、界面にチタンシリサイド膜６が形成される。このと
き反応させるチタン膜７の膜厚は８〜３０ｎｍである。
なお、シリサイドを形成するための熱処理温度は、少な
くとも６５０℃以上であり、８００℃以上であることが
好ましい。また、この温度は、シリコンに導入されてい
る不純物の拡散を防止させるために１０００℃以下であ
ることが好ましい。
【００７８】本実施形態では、図５に示すように、シリ
サイド反応に使用されなかったチタン膜７が窒化チタン
膜とチタンシリサイド膜との間に存在している。
サイド反応に使用されなかったチタン膜７が窒化チタン
膜とチタンシリサイド膜との間に存在している。
【００７９】このように、窒化チタン膜とチタンシリサ
イド膜との間にチタン膜７を存在させると、窒化チタン
膜とチタンシリサイド膜とを直接積層するよりも、窒化
チタン膜の膜内応力が低減され、窒化チタン膜の剥離強
度を高めることができる。
イド膜との間にチタン膜７を存在させると、窒化チタン
膜とチタンシリサイド膜とを直接積層するよりも、窒化
チタン膜の膜内応力が低減され、窒化チタン膜の剥離強
度を高めることができる。
【００８０】なお、窒化チタン膜とチタンシリサイド膜
との間にチタン層７を存在させるためには、チタン層７
の膜厚をシリサイド反応させる膜厚以上とし、熱処理時
に熱処理温度及び熱処理時間を制御してチタンシリサイ
ド膜の膜厚が２０〜７５ｎｍとなるように制御する必要
がある。
との間にチタン層７を存在させるためには、チタン層７
の膜厚をシリサイド反応させる膜厚以上とし、熱処理時
に熱処理温度及び熱処理時間を制御してチタンシリサイ
ド膜の膜厚が２０〜７５ｎｍとなるように制御する必要
がある。
【００８１】本実施形態の半導体装置のコンタクト部
は、コンタクトホール５内部において、電気配線用金属
膜１３と多結晶シリコンからなるゲート電極１２との界
面にチタンシリサイド膜６が形成されている。図５およ
び図１２では、チタンシリサイド膜６の上面に電気配線
用金属膜１３として未反応のチタン膜７、窒化チタン８
が積層されている場合を示した。しかし、ゲート電極１
２上面に８〜３０ｎｍのチタン膜７を堆積し、前記チタ
ン膜すべてを消費するようにチタンシリサイド膜６を形
成し、チタンシリサイド膜６上面にチタン膜７が残留し
ていなくてもよい。また、絶縁膜４上に直接窒化チタン
膜８が接していても構わない。前記窒化チタン膜８はこ
れに限定されるものではなく、他の導電性膜、絶縁膜で
あってもよい。また、異種材料の積層構造でなくともよ
い。
は、コンタクトホール５内部において、電気配線用金属
膜１３と多結晶シリコンからなるゲート電極１２との界
面にチタンシリサイド膜６が形成されている。図５およ
び図１２では、チタンシリサイド膜６の上面に電気配線
用金属膜１３として未反応のチタン膜７、窒化チタン８
が積層されている場合を示した。しかし、ゲート電極１
２上面に８〜３０ｎｍのチタン膜７を堆積し、前記チタ
ン膜すべてを消費するようにチタンシリサイド膜６を形
成し、チタンシリサイド膜６上面にチタン膜７が残留し
ていなくてもよい。また、絶縁膜４上に直接窒化チタン
膜８が接していても構わない。前記窒化チタン膜８はこ
れに限定されるものではなく、他の導電性膜、絶縁膜で
あってもよい。また、異種材料の積層構造でなくともよ
い。
【００８２】本発明における第６の実施形態であるＭＯ
Ｓトランジスタのゲート電極コンタクト構造断面図及び
その製造方法をそれぞれ図６、１３に示す。
Ｓトランジスタのゲート電極コンタクト構造断面図及び
その製造方法をそれぞれ図６、１３に示す。
【００８３】本実施形態の半導体装置のコンタクト構造
は、図１３に示す製造方法により製造される。すなわ
ち、 （１）シリコン基板１上の素子形成領域３に約１５ｎｍ
の厚さのシリコン酸化膜１１を形成する。前記シリコン
酸化膜１１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長法）により多結
晶シリコン膜を形成し、フォトリソグラフィー法でレジ
ストパターンを形成し、それをマスクにしてドライエッ
チング法により多結晶シリコン膜とシリコン酸化膜をパ
ターン化して多結晶シリコンゲート電極１２を形成す
る。
は、図１３に示す製造方法により製造される。すなわ
ち、 （１）シリコン基板１上の素子形成領域３に約１５ｎｍ
の厚さのシリコン酸化膜１１を形成する。前記シリコン
酸化膜１１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長法）により多結
晶シリコン膜を形成し、フォトリソグラフィー法でレジ
ストパターンを形成し、それをマスクにしてドライエッ
チング法により多結晶シリコン膜とシリコン酸化膜をパ
ターン化して多結晶シリコンゲート電極１２を形成す
る。
【００８４】（２）シリコン基板１上面およびゲート電
極１２上面一面に絶縁膜４を堆積し、ゲート電極１２と
の導通をとるためにゲート電極に達するようにコンタク
トホール５が開孔される。絶縁膜４上面およびコンタク
トホール５内部の絶縁膜側壁、コンタクトホール底面の
ゲート電極１２上面に接するように、例えばＣＶＤによ
り多結晶シリコン膜１０が堆積され、コンタクトホール
５内部は前記多結晶シリコン１０によって埋められる。
その後、絶縁膜４上面に堆積した多結晶シリコン膜はエ
ッチングなどによって除去される。
極１２上面一面に絶縁膜４を堆積し、ゲート電極１２と
の導通をとるためにゲート電極に達するようにコンタク
トホール５が開孔される。絶縁膜４上面およびコンタク
トホール５内部の絶縁膜側壁、コンタクトホール底面の
ゲート電極１２上面に接するように、例えばＣＶＤによ
り多結晶シリコン膜１０が堆積され、コンタクトホール
５内部は前記多結晶シリコン１０によって埋められる。
その後、絶縁膜４上面に堆積した多結晶シリコン膜はエ
ッチングなどによって除去される。
【００８５】（３）前記絶縁膜４上面、および、多結晶
シリコン膜１０上面一面にチタン膜７が堆積される。
シリコン膜１０上面一面にチタン膜７が堆積される。
【００８６】（４）その後、熱処理によってチタン膜７
と多結晶シリコン１０とのシリサイド反応により、界面
にチタンシリサイド膜６が形成される。このとき反応さ
せるチタン膜７の膜厚は８〜３０ｎｍである。なお、シ
リサイドを形成するための熱処理温度は、少なくとも６
５０℃以上であり、８００℃以上であることが好まし
い。また、この温度は、シリコンに導入されている不純
物の拡散を防止させるために１０００℃以下であること
が好ましい。
と多結晶シリコン１０とのシリサイド反応により、界面
にチタンシリサイド膜６が形成される。このとき反応さ
せるチタン膜７の膜厚は８〜３０ｎｍである。なお、シ
リサイドを形成するための熱処理温度は、少なくとも６
５０℃以上であり、８００℃以上であることが好まし
い。また、この温度は、シリコンに導入されている不純
物の拡散を防止させるために１０００℃以下であること
が好ましい。
【００８７】本実施形態では、上記（２）の示したよう
に、絶縁膜４上面およびコンタクトホール５内部の絶縁
膜側壁、コンタクトホール底面の素子形成領域３上面に
接するように、多結晶シリコン膜１０を堆積させるとい
う工程が必要になるが、コンタクトホール５内部が多結
晶シリコン１０によって埋められることにより、コンタ
クトホール５の深さが浅くなり、次工程である、チタン
膜７の堆積が容易になる。
に、絶縁膜４上面およびコンタクトホール５内部の絶縁
膜側壁、コンタクトホール底面の素子形成領域３上面に
接するように、多結晶シリコン膜１０を堆積させるとい
う工程が必要になるが、コンタクトホール５内部が多結
晶シリコン１０によって埋められることにより、コンタ
クトホール５の深さが浅くなり、次工程である、チタン
膜７の堆積が容易になる。
【００８８】コンタクトホールの小径化に伴いコンタク
トホールのアスペクト比（深さ／直径）は増加する傾向
にあり、従来から用いられてきたスパッタリング法で
は、コンタクトホールの側面と底面に十分な厚さの配線
用金属を被覆させることが困難になる。
トホールのアスペクト比（深さ／直径）は増加する傾向
にあり、従来から用いられてきたスパッタリング法で
は、コンタクトホールの側面と底面に十分な厚さの配線
用金属を被覆させることが困難になる。
【００８９】しかし、段差被覆性に優れたＣＶＤ技術に
よってコンタクトホール内に多結晶シリコンを埋め込
み、コンタクトホールの深さを浅くすることにより、容
易にチタン膜をコンタクトホールの側面と底面に８ｎｍ
以上堆積させることができる。
よってコンタクトホール内に多結晶シリコンを埋め込
み、コンタクトホールの深さを浅くすることにより、容
易にチタン膜をコンタクトホールの側面と底面に８ｎｍ
以上堆積させることができる。
【００９０】また、本実施形態では、図３に示すよう
に、シリサイド反応に使用されなかったチタン膜７が窒
化チタン膜とチタンシリサイド膜との間に存在してい
る。
に、シリサイド反応に使用されなかったチタン膜７が窒
化チタン膜とチタンシリサイド膜との間に存在してい
る。
【００９１】このように、窒化チタン膜とチタンシリサ
イド膜との間にチタン膜７が存在する場合、窒化チタン
膜とチタンシリサイド膜とを直接積層するよりも、窒化
チタン膜の膜内応力が低減され、窒化チタン膜の剥離強
度を高めることができる。
イド膜との間にチタン膜７が存在する場合、窒化チタン
膜とチタンシリサイド膜とを直接積層するよりも、窒化
チタン膜の膜内応力が低減され、窒化チタン膜の剥離強
度を高めることができる。
【００９２】なお、窒化チタン膜とチタンシリサイド膜
との間にチタン層７を存在させるためには、チタン層７
の膜厚をシリサイド反応させる膜厚以上とし、熱処理時
に熱処理温度及び熱処理時間を制御してチタンシリサイ
ド膜の膜厚が２０〜７５ｎｍとなるように制御する必要
がある。
との間にチタン層７を存在させるためには、チタン層７
の膜厚をシリサイド反応させる膜厚以上とし、熱処理時
に熱処理温度及び熱処理時間を制御してチタンシリサイ
ド膜の膜厚が２０〜７５ｎｍとなるように制御する必要
がある。
【００９３】本実施形態の半導体装置のコンタクト部
は、コンタクトホール５内部において、ゲート電極１２
に接するように埋め込まれた多結晶シリコン１０と電気
配線用金属膜１３との界面にチタンシリサイド膜６が形
成されている。図６および図１３では、チタンシリサイ
ド膜６の上面に電気配線用金属膜１３として、未反応の
チタン膜７、窒化チタン膜８が積層している場合を示し
た。しかし、ゲート電極１２上面に８〜３０ｎｍのチタ
ン膜７を堆積し、前記チタン膜すべてを消費するように
チタンシリサイド膜６を形成し、チタンシリサイド膜６
上面にチタン膜７が残留していなくてもよい。また、絶
縁膜４上に直接窒化チタン膜８が接していても構わな
い。前記窒化チタン膜８はこれに限定されるものではな
く、第一の実施例に示したように、他の導電性膜、絶縁
膜であってもよい。また、異種材料の積層構造でなくと
もよい。前記チタンシリサイド膜６の膜厚は、２０〜７
５ｎｍである。
は、コンタクトホール５内部において、ゲート電極１２
に接するように埋め込まれた多結晶シリコン１０と電気
配線用金属膜１３との界面にチタンシリサイド膜６が形
成されている。図６および図１３では、チタンシリサイ
ド膜６の上面に電気配線用金属膜１３として、未反応の
チタン膜７、窒化チタン膜８が積層している場合を示し
た。しかし、ゲート電極１２上面に８〜３０ｎｍのチタ
ン膜７を堆積し、前記チタン膜すべてを消費するように
チタンシリサイド膜６を形成し、チタンシリサイド膜６
上面にチタン膜７が残留していなくてもよい。また、絶
縁膜４上に直接窒化チタン膜８が接していても構わな
い。前記窒化チタン膜８はこれに限定されるものではな
く、第一の実施例に示したように、他の導電性膜、絶縁
膜であってもよい。また、異種材料の積層構造でなくと
もよい。前記チタンシリサイド膜６の膜厚は、２０〜７
５ｎｍである。
【００９４】以上の全ての実施形態における製造工程に
おいて、チタンシリサイド膜の形成は、単結晶シリコン
基板１あるいは多結晶シリコン１０に接するようにチタ
ン膜７を堆積する工程の後、熱処理によりチタンシリサ
イド膜６を形成する工程がある場合について説明した。
しかし、各実施形態において説明した製造工程はこれに
限定されるものではなく、図１１に示すような製造工程
であってもよい。すなわち、 （１）シリコン基板１上に素子分離領域２、および素子
形成領域３を形成する。
おいて、チタンシリサイド膜の形成は、単結晶シリコン
基板１あるいは多結晶シリコン１０に接するようにチタ
ン膜７を堆積する工程の後、熱処理によりチタンシリサ
イド膜６を形成する工程がある場合について説明した。
しかし、各実施形態において説明した製造工程はこれに
限定されるものではなく、図１１に示すような製造工程
であってもよい。すなわち、 （１）シリコン基板１上に素子分離領域２、および素子
形成領域３を形成する。
【００９５】（２）前記素子形成領域３に素子を形成し
た後に、その上面に絶縁膜４が形成されている。この絶
縁膜は例えば酸化シリコンからなる。絶縁膜には、素子
形成領域との導通を得るため、コンタクトホール５が形
成される。
た後に、その上面に絶縁膜４が形成されている。この絶
縁膜は例えば酸化シリコンからなる。絶縁膜には、素子
形成領域との導通を得るため、コンタクトホール５が形
成される。
【００９６】（３）絶縁膜４上面およびコンタクトホー
ル５内部の絶縁膜側壁、コンタクトホール底面の素子形
成領域３上面に接するように、チタン膜７が堆積され
る。さらに前記チタン膜７の上面に窒化チタン膜８、タ
ングステン膜９を積層させる。前記窒化チタン膜８およ
び、前記タングステン膜９はこれに限定されるものでは
なく、他の導電性膜、絶縁膜であってもよい。
ル５内部の絶縁膜側壁、コンタクトホール底面の素子形
成領域３上面に接するように、チタン膜７が堆積され
る。さらに前記チタン膜７の上面に窒化チタン膜８、タ
ングステン膜９を積層させる。前記窒化チタン膜８およ
び、前記タングステン膜９はこれに限定されるものでは
なく、他の導電性膜、絶縁膜であってもよい。
【００９７】（４）その後、熱処理によってチタン膜７
と素子形成領域３のシリコンとのシリサイド反応によ
り、界面にチタンシリサイド膜６が形成される。このと
き反応させるチタン膜７の膜厚は８〜３０ｎｍである。
これによって、熱処理により形成されるチタンシリサイ
ド膜６の膜厚は、２０〜７５ｎｍとなる。なお、シリサ
イドを形成するための熱処理温度は、少なくとも６５０
℃以上であり、８００℃以上であることが好ましい。ま
た、この温度は、シリコンに導入されている不純物の拡
散を防止させるために１０００℃以下であることが好ま
しい。
と素子形成領域３のシリコンとのシリサイド反応によ
り、界面にチタンシリサイド膜６が形成される。このと
き反応させるチタン膜７の膜厚は８〜３０ｎｍである。
これによって、熱処理により形成されるチタンシリサイ
ド膜６の膜厚は、２０〜７５ｎｍとなる。なお、シリサ
イドを形成するための熱処理温度は、少なくとも６５０
℃以上であり、８００℃以上であることが好ましい。ま
た、この温度は、シリコンに導入されている不純物の拡
散を防止させるために１０００℃以下であることが好ま
しい。
【００９８】形成するチタンシリサイド膜６の膜厚を２
０〜７５ｎｍとすることにより、シリコンとチタンとの
接触抵抗値が低減でき、かつ、シリコンとチタンシリサ
イド膜との界面に発生する界面に発生する平均応力を断
線発生臨界応力値以下にすることができ、チタンシリサ
イド膜の剥離が生じない良好なコンタクトとなる。
０〜７５ｎｍとすることにより、シリコンとチタンとの
接触抵抗値が低減でき、かつ、シリコンとチタンシリサ
イド膜との界面に発生する界面に発生する平均応力を断
線発生臨界応力値以下にすることができ、チタンシリサ
イド膜の剥離が生じない良好なコンタクトとなる。
【００９９】図１１では、チタンシリサイド膜６の上面
に電気配線用金属膜１３として、未反応のチタン膜７、
窒化チタン膜８、タングステン膜９が積層している場合
を示した。しかし、シリコン基板１上の素子形成領域３
に接するように８〜３０ｎｍのチタン膜７を堆積し、前
記チタン膜すべてを消費するようにチタンシリサイド膜
６を形成し、チタンシリサイド膜６上面にチタン膜７が
残留していなくてもよい。また、絶縁膜４上に直接窒化
チタン膜８が接していても構わない。前記窒化チタン膜
８、タングステン膜９はこれに限定されるものではな
く、他の導電性膜、絶縁膜であってもよい。また、異種
材料の積層構造でなくともよい。前記チタンシリサイド
膜６の膜厚は、２０〜７５ｎｍである。
に電気配線用金属膜１３として、未反応のチタン膜７、
窒化チタン膜８、タングステン膜９が積層している場合
を示した。しかし、シリコン基板１上の素子形成領域３
に接するように８〜３０ｎｍのチタン膜７を堆積し、前
記チタン膜すべてを消費するようにチタンシリサイド膜
６を形成し、チタンシリサイド膜６上面にチタン膜７が
残留していなくてもよい。また、絶縁膜４上に直接窒化
チタン膜８が接していても構わない。前記窒化チタン膜
８、タングステン膜９はこれに限定されるものではな
く、他の導電性膜、絶縁膜であってもよい。また、異種
材料の積層構造でなくともよい。前記チタンシリサイド
膜６の膜厚は、２０〜７５ｎｍである。
【０１００】
【発明の効果】本発明によれば、絶縁膜に設けたコンタ
クトホールの内部でシリコンと電気配線用金属とがチタ
ンシリサイド膜を介して接続されている半導体装置にお
いて、前記チタンシリサイド膜の膜厚が２０ｎｍ以上７
５ｎｍ以下とすることにより、シリコンと金属配線との
接触抵抗を低減でき、シリコンとチタンシリサイドとの
界面において断線の生じる心配のない、良好なコンタク
トを形成することができる。
クトホールの内部でシリコンと電気配線用金属とがチタ
ンシリサイド膜を介して接続されている半導体装置にお
いて、前記チタンシリサイド膜の膜厚が２０ｎｍ以上７
５ｎｍ以下とすることにより、シリコンと金属配線との
接触抵抗を低減でき、シリコンとチタンシリサイドとの
界面において断線の生じる心配のない、良好なコンタク
トを形成することができる。
【図１】本発明における第１の実施形態である半導体装
置のコンタクト構造を示す断面図である。
置のコンタクト構造を示す断面図である。
【図２】本発明における第２の実施形態である半導体装
置のコンタクト構造を示す断面図である。
置のコンタクト構造を示す断面図である。
【図３】本発明における第３の実施形態である半導体装
置のコンタクト構造を示す断面図である。
置のコンタクト構造を示す断面図である。
【図４】本発明における第４の実施形態である半導体装
置のコンタクト構造を示す断面図である。
置のコンタクト構造を示す断面図である。
【図５】本発明における第５の実施形態であるＭＯＳト
ランジスタのゲート電極コンタクト構造を示す断面図で
ある。
ランジスタのゲート電極コンタクト構造を示す断面図で
ある。
【図６】本発明における第６の実施例であるＭＯＳトラ
ンジスタのゲート電極コンタクト構造を示す断面図であ
る。
ンジスタのゲート電極コンタクト構造を示す断面図であ
る。
【図７】本発明における第１の実施形態である半導体装
置の製造工程の一部を示す断面図である。
置の製造工程の一部を示す断面図である。
【図８】本発明における第２の実施形態である半導体装
置の製造工程の一部を示す断面図である。
置の製造工程の一部を示す断面図である。
【図９】本発明における第３の実施形態である半導体装
置の製造工程の一部を示す断面図である。
置の製造工程の一部を示す断面図である。
【図１０】本発明における第４の実施形態である半導体
装置の製造工程の一部を示す断面図である。
装置の製造工程の一部を示す断面図である。
【図１１】本発明における第５の実施形態である半導体
装置の製造工程の一部を示す断面図である。
装置の製造工程の一部を示す断面図である。
【図１２】本発明における第６の実施形態であるＭＯＳ
トランジスタの製造工程の一部を示す断面図である。
トランジスタの製造工程の一部を示す断面図である。
【図１３】本発明における第７の実施形態であるＭＯＳ
トランジスタの製造工程の一部を示す断面図である。
トランジスタの製造工程の一部を示す断面図である。
【図１４】シリサイド反応によるシリコン界面変化のメ
カニズムを示す模式図である。
カニズムを示す模式図である。
【図１５】シリサイド反応にともなう膜内部の応力を示
すグラフである。
すグラフである。
【図１６】シリコン膜とチタンシリサイド膜の界面に発
生する平均応力とチタン膜厚およびコンタクトホール穴
径との関係を示すグラフである。
生する平均応力とチタン膜厚およびコンタクトホール穴
径との関係を示すグラフである。
【図１７】コンタクトホール穴径０．４μｍの場合にお
ける、断線不良率（チタンシリサイド膜剥離）とチタン
シリサイド膜厚の関係を示すグラフである。
ける、断線不良率（チタンシリサイド膜剥離）とチタン
シリサイド膜厚の関係を示すグラフである。
１…シリコン基板、２…素子分離領域、３…素子形成領
域、４…絶縁膜、５…コンタクトホール、６…チタンシ
リサイド膜、７…チタン膜、８…窒化チタン膜、９…タ
ングステン膜、１０…多結晶シリコン、１１…シリコン
酸化膜、１２…ゲート電極、１３…電気配線用金属膜、
２１…シリコン、２２…チタン膜、２３…初期のシリコ
ン／チタン界面、２４…チタンシリサイド／シリコン界
面
域、４…絶縁膜、５…コンタクトホール、６…チタンシ
リサイド膜、７…チタン膜、８…窒化チタン膜、９…タ
ングステン膜、１０…多結晶シリコン、１１…シリコン
酸化膜、１２…ゲート電極、１３…電気配線用金属膜、
２１…シリコン、２２…チタン膜、２３…初期のシリコ
ン／チタン界面、２４…チタンシリサイド／シリコン界
面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西原 晋治 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 池田 修二 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (12)
- 【請求項１】絶縁膜に設けたコンタクトホールの内部で
シリコンと電気配線用金属とがチタンシリサイド膜を介
して接続されている半導体装置において、前記チタンシ
リサイド膜の膜厚が２０ｎｍ以上７５ｎｍ以下であるこ
とを特徴とする半導体装置。 - 【請求項２】シリコン基板上の絶縁膜に設けたコンタク
トホールの内部で前記シリコン基板と電気配線用金属と
がチタンシリサイド膜を介して接続されている半導体装
置において、前記チタンシリサイド膜の膜厚が２０ｎｍ
以上７５ｎｍ以下であることを特徴とする半導体装置。 - 【請求項３】シリコン基板上の絶縁膜に設けたコンタク
トホールの内部で前記シリコン基板と電気配線用金属と
がチタンシリサイド膜を介して接続されている半導体装
置において、前記シリコン基板と前記絶縁膜の界面と、
前記シリコン基板とチタンシリサイドの界面との面間距
離が、１８ｎｍ以上６９ｎｍ以下であることを特徴とす
る半導体装置。 - 【請求項４】シリコン基板上の絶縁膜に設けたコンタク
トホールの内部で前記シリコン基板の上に堆積させた多
結晶シリコンと電気配線用金属とがチタンシリサイド膜
を介して接続されている半導体装置において、前記チタ
ンシリサイド膜の膜厚が２０ｎｍ以上７５ｎｍ以下であ
ることを特徴とする半導体装置。 - 【請求項５】単結晶シリコン基板と、この単結晶シリコ
ン基板に形成されたゲート電極が多結晶シリコンである
ＭＯＳトランジスタと、前記単結晶シリコン基板の前記
ＭＯＳトランジスタが形成された面に形成された絶縁膜
とを備え、前記絶縁膜に設けたコンタクトホールの内部
で前記ゲート電極と電気配線用金属とがチタンシリサイ
ド膜を介して接続されている半導体装置において、前記
チタンシリサイド膜の膜厚が２０ｎｍ以上７５ｎｍ以下
であることを特徴とする半導体装置。 - 【請求項６】前記電気配線用金属の前記チタンシリサイ
ド膜と接する面がチタンであることを特徴とする請求項
１乃至５のいずれか記載の半導体装置。 - 【請求項７】前記コンタクトホールの穴径が０．４μｍ
以下であることを特徴とする請求項１乃至６のいずれか
記載の半導体装置。 - 【請求項８】シリコン基板上に絶縁膜を設け、この絶縁
膜にコンタクトホールを開き、このコンタクトホールの
内部で前記シリコン基板に接するようにチタン膜を堆積
させた後、前記チタン膜と前記シリコンとを熱処理し
て、前記チタン膜の膜厚８ｎｍ以上３０ｎｍ以下をシリ
サイド反応させることを特徴とする半導体装置の製造方
法。 - 【請求項９】シリコン基板上に絶縁膜を設け、この絶縁
膜にコンタクトホールを開き、このコンタクトホール内
部に多結晶シリコンを埋め込み、このコンタクトホール
の内部で前記多結晶シリコンに接するようにチタン膜を
堆積させた後、前記チタン膜と前記シリコンとを熱処理
して、前記チタン膜の膜厚８ｎｍ以上３０ｎｍ以下をシ
リサイド反応させることを特徴とする半導体装置の製造
方法。 - 【請求項１０】シリコン基板上に絶縁膜を設け、この絶
縁膜にコンタクトホールを開き、このコンタクトホール
の内部で前記シリコン基板に接するようにチタン膜を膜
厚８ｎｍ以上３０ｎｍ以下堆積させた後、前記チタン膜
と前記シリコンとを熱処理して、前記チタン膜の全てを
シリサイド反応させることを特徴とする半導体装置の製
造方法。 - 【請求項１１】前記コンタクトホールの穴径が０．４μ
ｍ以下であることを特徴とする請求項７乃至９のいずれ
か記載の半導体装置の製造方法。 - 【請求項１２】チタンシリサイド膜を形成する熱処理温
度が、６５０℃以上であることを特徴とする請求項７乃
至１０のいずれか記載の半導体装置の製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29522095A JP3443219B2 (ja) | 1995-11-14 | 1995-11-14 | 半導体集積回路装置およびその製造方法 |
| JP03165596A JP3498089B2 (ja) | 1995-11-14 | 1996-02-20 | 半導体装置 |
| KR1019960053355A KR100216092B1 (ko) | 1995-11-14 | 1996-11-12 | 티탄실리사이드층을 거쳐서 반도체영역과 전기배선용 금속을 접 속하는 반도체집적회로장치 및 그 제조방법 |
| US08/747,392 US6031288A (en) | 1995-11-14 | 1996-11-12 | Semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer and method of fabrication thereof |
| SG1996011097A SG47193A1 (en) | 1995-11-14 | 1996-11-13 | Semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer and method of fabrication thereof |
| CNB961234431A CN1139129C (zh) | 1995-11-14 | 1996-11-14 | 半导体集成电路器件及其制造方法 |
| MYPI96004725A MY115056A (en) | 1995-11-14 | 1996-11-14 | Semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer and method of fabrication thereof |
| US08/964,457 US6969671B2 (en) | 1995-11-14 | 1997-11-04 | Semiconductor integrated device and method of fabrication thereof |
| US09/500,242 US6268658B1 (en) | 1995-11-14 | 2000-02-08 | Semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer and method of fabrication thereof |
| US09/766,645 US6503803B2 (en) | 1995-11-14 | 2001-01-23 | Method of fabricating a semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29522095A JP3443219B2 (ja) | 1995-11-14 | 1995-11-14 | 半導体集積回路装置およびその製造方法 |
| JP03165596A JP3498089B2 (ja) | 1995-11-14 | 1996-02-20 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001007146A Division JP3992439B2 (ja) | 2001-01-16 | 2001-01-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232422A true JPH09232422A (ja) | 1997-09-05 |
| JP3498089B2 JP3498089B2 (ja) | 2004-02-16 |
Family
ID=26370161
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29522095A Expired - Fee Related JP3443219B2 (ja) | 1995-11-14 | 1995-11-14 | 半導体集積回路装置およびその製造方法 |
| JP03165596A Expired - Lifetime JP3498089B2 (ja) | 1995-11-14 | 1996-02-20 | 半導体装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29522095A Expired - Fee Related JP3443219B2 (ja) | 1995-11-14 | 1995-11-14 | 半導体集積回路装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US6031288A (ja) |
| JP (2) | JP3443219B2 (ja) |
| KR (1) | KR100216092B1 (ja) |
| CN (1) | CN1139129C (ja) |
| MY (1) | MY115056A (ja) |
| SG (1) | SG47193A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325302B1 (ko) * | 1999-06-16 | 2002-02-21 | 김영환 | 반도체 소자의 제조방법 |
| JP2006310717A (ja) * | 2005-04-25 | 2006-11-09 | Hynix Semiconductor Inc | 固相エピタキシー方式を用いた半導体素子及びその製造方法 |
| JP2010129686A (ja) * | 2008-11-26 | 2010-06-10 | Renesas Electronics Corp | 半導体装置とその製造方法 |
| JP2020013828A (ja) * | 2018-07-13 | 2020-01-23 | 富士電機株式会社 | 半導体装置および製造方法 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815762B2 (en) * | 1997-05-30 | 2004-11-09 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines |
| US6838320B2 (en) * | 2000-08-02 | 2005-01-04 | Renesas Technology Corp. | Method for manufacturing a semiconductor integrated circuit device |
| US5976976A (en) | 1997-08-21 | 1999-11-02 | Micron Technology, Inc. | Method of forming titanium silicide and titanium by chemical vapor deposition |
| JP3919921B2 (ja) | 1997-09-26 | 2007-05-30 | 三菱電機株式会社 | 半導体装置 |
| US6329681B1 (en) * | 1997-12-18 | 2001-12-11 | Yoshitaka Nakamura | Semiconductor integrated circuit device and method of manufacturing the same |
| KR100470944B1 (ko) * | 1997-12-31 | 2005-07-18 | 주식회사 하이닉스반도체 | 반도체소자의비트라인형성방법 |
| JP4931267B2 (ja) * | 1998-01-29 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6284316B1 (en) * | 1998-02-25 | 2001-09-04 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
| KR100292943B1 (ko) * | 1998-03-25 | 2001-09-17 | 윤종용 | 디램장치의제조방법 |
| KR100441258B1 (ko) * | 1998-09-22 | 2004-07-21 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 및 그 제조방법 |
| US6448631B2 (en) * | 1998-09-23 | 2002-09-10 | Artisan Components, Inc. | Cell architecture with local interconnect and method for making same |
| JP2000188292A (ja) | 1998-12-21 | 2000-07-04 | Mitsubishi Electric Corp | 半導体装置および製造方法 |
| JP3943294B2 (ja) * | 1999-08-18 | 2007-07-11 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6440850B1 (en) * | 1999-08-27 | 2002-08-27 | Micron Technology, Inc. | Structure for an electrical contact to a thin film in a semiconductor structure and method for making the same |
| JP4117101B2 (ja) * | 2000-08-30 | 2008-07-16 | 株式会社ルネサステクノロジ | 半導体装置とその製造方法 |
| KR100393971B1 (ko) * | 2000-12-29 | 2003-08-06 | 주식회사 하이닉스반도체 | 임베디드 디램 로직의 비트라인 및 그 형성방법 |
| JP2003100769A (ja) * | 2001-09-20 | 2003-04-04 | Nec Corp | 半導体装置およびその製造方法 |
| JP2003093370A (ja) * | 2001-09-26 | 2003-04-02 | Sony Corp | 指紋検出装置 |
| US7725732B1 (en) * | 2003-12-16 | 2010-05-25 | Ballard Claudio R | Object authentication system |
| US7923362B2 (en) * | 2005-06-08 | 2011-04-12 | Telefunken Semiconductors Gmbh & Co. Kg | Method for manufacturing a metal-semiconductor contact in semiconductor components |
| DE102005026301B3 (de) * | 2005-06-08 | 2007-01-11 | Atmel Germany Gmbh | Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen |
| KR100799119B1 (ko) * | 2005-08-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체메모리소자 제조 방법 |
| KR100750943B1 (ko) * | 2006-07-03 | 2007-08-22 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 그 형성 방법 |
| DE102007004884A1 (de) * | 2007-01-31 | 2008-08-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht |
| US20080240936A1 (en) * | 2007-04-02 | 2008-10-02 | Douglas Kent Ritterling | Portable air compressor |
| US8183145B2 (en) | 2007-10-11 | 2012-05-22 | International Business Machines Corporation | Structure and methods of forming contact structures |
| WO2010042597A1 (en) * | 2008-10-07 | 2010-04-15 | Techtronic Power Tools Technology Limited | Portable air compressor |
| EP2320085A3 (en) * | 2009-11-05 | 2012-01-25 | Techtronic Power Tools Technology Limited | Portable air compressor |
| TWI423410B (zh) * | 2010-12-31 | 2014-01-11 | Au Optronics Corp | 金屬導電結構及其製作方法 |
| US8772159B2 (en) * | 2012-02-01 | 2014-07-08 | United Microelectronics Corp. | Method of fabricating electrical contact |
| KR101934426B1 (ko) * | 2012-11-26 | 2019-01-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| JP6648544B2 (ja) * | 2016-02-08 | 2020-02-14 | 三菱電機株式会社 | 半導体装置 |
| JP2018152514A (ja) * | 2017-03-14 | 2018-09-27 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3314879A1 (de) * | 1983-04-25 | 1984-10-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen |
| US4920071A (en) * | 1985-03-15 | 1990-04-24 | Fairchild Camera And Instrument Corporation | High temperature interconnect system for an integrated circuit |
| US4914500A (en) | 1987-12-04 | 1990-04-03 | At&T Bell Laboratories | Method for fabricating semiconductor devices which include sources and drains having metal-containing material regions, and the resulting devices |
| US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| US4829024A (en) * | 1988-09-02 | 1989-05-09 | Motorola, Inc. | Method of forming layered polysilicon filled contact by doping sensitive endpoint etching |
| US5166771A (en) * | 1990-01-12 | 1992-11-24 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
| JPH0541378A (ja) * | 1991-03-15 | 1993-02-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR970009274B1 (ko) * | 1991-11-11 | 1997-06-09 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 도전층접속구조 및 그 제조방법 |
| US5397912A (en) * | 1991-12-02 | 1995-03-14 | Motorola, Inc. | Lateral bipolar transistor |
| US5444302A (en) | 1992-12-25 | 1995-08-22 | Hitachi, Ltd. | Semiconductor device including multi-layer conductive thin film of polycrystalline material |
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| US5382533A (en) * | 1993-06-18 | 1995-01-17 | Micron Semiconductor, Inc. | Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection |
| JP2596331B2 (ja) | 1993-09-08 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3666893B2 (ja) | 1993-11-19 | 2005-06-29 | 株式会社日立製作所 | 半導体メモリ装置 |
| JPH07263576A (ja) | 1994-03-25 | 1995-10-13 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH08107087A (ja) | 1994-10-06 | 1996-04-23 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH08191054A (ja) * | 1995-01-10 | 1996-07-23 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| US5614422A (en) | 1995-03-17 | 1997-03-25 | Harris Corporation | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer |
| US5484747A (en) * | 1995-05-25 | 1996-01-16 | United Microelectronics Corporation | Selective metal wiring and plug process |
| US5686761A (en) * | 1995-06-06 | 1997-11-11 | Advanced Micro Devices, Inc. | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology |
| SG46751A1 (en) * | 1996-01-11 | 1998-02-20 | Taiwan Semiconductor Mfg | A modified tungsten-plug contact process |
| US5918120A (en) * | 1998-07-24 | 1999-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines |
| US5893734A (en) * | 1998-09-14 | 1999-04-13 | Vanguard International Semiconductor Corporation | Method for fabricating capacitor-under-bit line (CUB) dynamic random access memory (DRAM) using tungsten landing plug contacts |
-
1995
- 1995-11-14 JP JP29522095A patent/JP3443219B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-20 JP JP03165596A patent/JP3498089B2/ja not_active Expired - Lifetime
- 1996-11-12 US US08/747,392 patent/US6031288A/en not_active Expired - Lifetime
- 1996-11-12 KR KR1019960053355A patent/KR100216092B1/ko not_active IP Right Cessation
- 1996-11-13 SG SG1996011097A patent/SG47193A1/en unknown
- 1996-11-14 CN CNB961234431A patent/CN1139129C/zh not_active Expired - Lifetime
- 1996-11-14 MY MYPI96004725A patent/MY115056A/en unknown
-
2000
- 2000-02-08 US US09/500,242 patent/US6268658B1/en not_active Expired - Lifetime
-
2001
- 2001-01-23 US US09/766,645 patent/US6503803B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325302B1 (ko) * | 1999-06-16 | 2002-02-21 | 김영환 | 반도체 소자의 제조방법 |
| JP2006310717A (ja) * | 2005-04-25 | 2006-11-09 | Hynix Semiconductor Inc | 固相エピタキシー方式を用いた半導体素子及びその製造方法 |
| JP2010129686A (ja) * | 2008-11-26 | 2010-06-10 | Renesas Electronics Corp | 半導体装置とその製造方法 |
| JP2020013828A (ja) * | 2018-07-13 | 2020-01-23 | 富士電機株式会社 | 半導体装置および製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1161573A (zh) | 1997-10-08 |
| CN1139129C (zh) | 2004-02-18 |
| JP3443219B2 (ja) | 2003-09-02 |
| JPH09139475A (ja) | 1997-05-27 |
| MY115056A (en) | 2003-03-31 |
| US6268658B1 (en) | 2001-07-31 |
| US20010023958A1 (en) | 2001-09-27 |
| JP3498089B2 (ja) | 2004-02-16 |
| US6031288A (en) | 2000-02-29 |
| US6503803B2 (en) | 2003-01-07 |
| KR970030370A (ko) | 1997-06-26 |
| KR100216092B1 (ko) | 1999-08-16 |
| SG47193A1 (en) | 1998-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3498089B2 (ja) | 半導体装置 | |
| JP3330598B2 (ja) | アンチヒューズを備えたプラグコンタクトおよびその製造方法 | |
| EP0391562B1 (en) | Semiconductor devices incorporating a tungsten contact and fabrication thereof | |
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
| US6344388B1 (en) | Method of manufacturing semiconductor device | |
| US6404058B1 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPH10308360A (ja) | 半導体装置の製造方法 | |
| JP3992439B2 (ja) | 半導体装置の製造方法 | |
| JPH07254574A (ja) | 電極形成方法 | |
| JPH10270380A (ja) | 半導体装置 | |
| KR19980070785A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4437298B2 (ja) | 半導体装置の製造方法 | |
| US6323126B1 (en) | Tungsten formation process | |
| KR101051987B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| US20060043496A1 (en) | Semiconductor device and method for fabricating the same | |
| JPH09283464A (ja) | 半導体装置の製造方法 | |
| JPH11214650A (ja) | 半導体装置及びその製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP2000182989A (ja) | 半導体装置 | |
| JPH01106468A (ja) | 半導体装置およびその製造方法 | |
| KR970005729B1 (ko) | 반도체 장치의 제조방법 | |
| JPH02222139A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |