JPH08172087A - 半導体素子の分離膜の構造及びその形成方法 - Google Patents
半導体素子の分離膜の構造及びその形成方法Info
- Publication number
- JPH08172087A JPH08172087A JP7163099A JP16309995A JPH08172087A JP H08172087 A JPH08172087 A JP H08172087A JP 7163099 A JP7163099 A JP 7163099A JP 16309995 A JP16309995 A JP 16309995A JP H08172087 A JPH08172087 A JP H08172087A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- field
- trench
- active regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】 分離領域の下部にシリコンが満たされた溝を
形成して、物理的なアクチブ領域のチャネル長さを拡張
し、狭いアクチブ領域でのローディング効果と広いアク
チブ領域での充填の均一性及び平坦化を成り得る半導体
素子の分離膜の構造を提供すること。 【構成】 本発明は、フィールド酸化をして、アクチブ
領域の間にアクチブ領域間の間隔によって互いに異なる
厚さを有する多数個のフィールド酸化膜を形成し、フィ
ールド酸化膜のうち相対的に間隔が狭いアクチブ領域間
のフィールド酸化膜は除去してシリコン基板を露出さ
せ、相対的に間隔が広いアクチブ領域間の基板上にはフ
ィールド酸化膜を残存させ、残存するフィールド酸化膜
の基板を一部分露出させ、露出された基板をエッチング
して間隔が狭いアクチブ領域の間には多数個のトレンチ
を形成し、間隔が広いアクチブ領域の間のフィールド領
域の両側に多数個の溝を形成する。
形成して、物理的なアクチブ領域のチャネル長さを拡張
し、狭いアクチブ領域でのローディング効果と広いアク
チブ領域での充填の均一性及び平坦化を成り得る半導体
素子の分離膜の構造を提供すること。 【構成】 本発明は、フィールド酸化をして、アクチブ
領域の間にアクチブ領域間の間隔によって互いに異なる
厚さを有する多数個のフィールド酸化膜を形成し、フィ
ールド酸化膜のうち相対的に間隔が狭いアクチブ領域間
のフィールド酸化膜は除去してシリコン基板を露出さ
せ、相対的に間隔が広いアクチブ領域間の基板上にはフ
ィールド酸化膜を残存させ、残存するフィールド酸化膜
の基板を一部分露出させ、露出された基板をエッチング
して間隔が狭いアクチブ領域の間には多数個のトレンチ
を形成し、間隔が広いアクチブ領域の間のフィールド領
域の両側に多数個の溝を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、高集積化に適した半導
体素子に係り、特にアクチブ領域間の間隔に無関係に再
現性を有し、工程が単純化されたトレンチ型のＢＯＸ分
離技術とＬＯＣＯＳの分離技術を併用した半導体素子の
分離膜の構造とその形成方法に関するものである。
体素子に係り、特にアクチブ領域間の間隔に無関係に再
現性を有し、工程が単純化されたトレンチ型のＢＯＸ分
離技術とＬＯＣＯＳの分離技術を併用した半導体素子の
分離膜の構造とその形成方法に関するものである。
【０００２】
【従来の技術】一般的な半導体ＭＯＳ素子において、高
集積化を可能にする様々な技術のうち単位素子と単位素
子を分離する非活性領域（ｆｉｌｄ領域）を最小化する
素子間分離技術が集積度を向上させるのに一番重要な技
術である。
集積化を可能にする様々な技術のうち単位素子と単位素
子を分離する非活性領域（ｆｉｌｄ領域）を最小化する
素子間分離技術が集積度を向上させるのに一番重要な技
術である。
【０００３】バイポーラデバイスで使用されているｐ−
ｎ接合分離技術以来、１９７０年にＥ．Ｋｏｏｌ＆ｊ．
Ａ．Ａｐｐｅｌｅｓが紹介した選択酸化法（ＬＯＣＯ
Ｓ）による分離技術の導入によりＭＯＳ素子及びバイポ
ーラ素子分野における集積度を大きく向上させることが
できた。
ｎ接合分離技術以来、１９７０年にＥ．Ｋｏｏｌ＆ｊ．
Ａ．Ａｐｐｅｌｅｓが紹介した選択酸化法（ＬＯＣＯ
Ｓ）による分離技術の導入によりＭＯＳ素子及びバイポ
ーラ素子分野における集積度を大きく向上させることが
できた。
【０００４】一方、ＤＲＡＭの発展推移、すなわち高集
積化の趨勢は、積極的に集積度の向上に必要な技術開発
を求めており、特にチップの非活性領域の面積を減らす
ことができる技術開発の成否が集積度の向上の鍵となっ
ている。ＬＯＣＯＳ分離技術は、ＭＯＳ素子のＬＳＩと
ＶＬＳＩの集積時、アクチブ領域とアクチブ領域とを分
離させる方法として使用されてきた。
積化の趨勢は、積極的に集積度の向上に必要な技術開発
を求めており、特にチップの非活性領域の面積を減らす
ことができる技術開発の成否が集積度の向上の鍵となっ
ている。ＬＯＣＯＳ分離技術は、ＭＯＳ素子のＬＳＩと
ＶＬＳＩの集積時、アクチブ領域とアクチブ領域とを分
離させる方法として使用されてきた。
【０００５】図１は、一般にＬＯＣＯＳ技術による素子
の分離膜の形成方法を示すものである。ＬＯＣＯＳ技術
は、図１ａに示されるように、酸化マスクである窒化膜
１２とシリコン基板１０間の熱的特性が異なるため発生
するストレスを解消するために、窒化膜１２とシリコン
基板１０間に薄膜のパッド酸化膜１４を挿入していた。
の分離膜の形成方法を示すものである。ＬＯＣＯＳ技術
は、図１ａに示されるように、酸化マスクである窒化膜
１２とシリコン基板１０間の熱的特性が異なるため発生
するストレスを解消するために、窒化膜１２とシリコン
基板１０間に薄膜のパッド酸化膜１４を挿入していた。
【０００６】しかし、図１ｂに示されるように、ＬＯＣ
ＯＳ技術による素子分離膜の形成時にフィールド酸化膜
１８が垂直に成長するばかりではなく、ストレス緩和用
のパッド酸化膜を通じて窒化膜のエッの下部においても
横長に成長し、さらに、フィールド酸化膜１８の下部に
注入されたフィールドイオンがアクチブ領域へ拡散して
実際のアクチブ領域の面積を縮小させるという問題があ
る。
ＯＳ技術による素子分離膜の形成時にフィールド酸化膜
１８が垂直に成長するばかりではなく、ストレス緩和用
のパッド酸化膜を通じて窒化膜のエッの下部においても
横長に成長し、さらに、フィールド酸化膜１８の下部に
注入されたフィールドイオンがアクチブ領域へ拡散して
実際のアクチブ領域の面積を縮小させるという問題があ
る。
【０００７】このようにフィールド酸化膜１８は、アク
チブ領域にしみ込む現象をバーズビーク１６といい、バ
ーズビーク１６の長さはフィールド酸化膜の厚さの１／
２ともなる。アクチブ領域を損傷させるバーズビークの
長さを短くしようとすればフィールド酸化膜の厚さを減
らさなければならない。しかし、フィールド酸化膜の厚
さを減らすとチップ上の配線と基板間の電気容量が増加
して、ＩＣの特性が低下する。すなわち、信号伝達時の
速度が低下する。さらに、寄生フィールドトランジスタ
のしきい値ＶT が減少する。
チブ領域にしみ込む現象をバーズビーク１６といい、バ
ーズビーク１６の長さはフィールド酸化膜の厚さの１／
２ともなる。アクチブ領域を損傷させるバーズビークの
長さを短くしようとすればフィールド酸化膜の厚さを減
らさなければならない。しかし、フィールド酸化膜の厚
さを減らすとチップ上の配線と基板間の電気容量が増加
して、ＩＣの特性が低下する。すなわち、信号伝達時の
速度が低下する。さらに、寄生フィールドトランジスタ
のしきい値ＶT が減少する。
【０００８】従って、フィールド酸化膜の下でリーク電
流が増加して、隣接するアクチブ領域間の絶縁特性が低
下する問題がある。つまり、フィールド酸化膜の厚さを
減らして、バーズビークの長さを減少させる方法は、実
際の絶縁方法としては不適切である。それで、ＬＯＣＯ
Ｓ技術は、フィールド酸化膜の厚さを減少させなくて
も、バーズビークの成長を抑制してバーズビークの長さ
を減少させる方向へ研究が展開された。フィールド酸化
膜の厚さを減らせずバーズビークの成長を抑制するため
の一つの方法として、酸化マスクである窒化膜をパッド
酸化膜の上部に形成するばかりではなく、パッド酸化膜
の側面にも側壁形態を形成することにより、窒化膜でパ
ッド酸化膜をシーリングしてフィールド酸化をする方法
として提案された。
流が増加して、隣接するアクチブ領域間の絶縁特性が低
下する問題がある。つまり、フィールド酸化膜の厚さを
減らして、バーズビークの長さを減少させる方法は、実
際の絶縁方法としては不適切である。それで、ＬＯＣＯ
Ｓ技術は、フィールド酸化膜の厚さを減少させなくて
も、バーズビークの成長を抑制してバーズビークの長さ
を減少させる方向へ研究が展開された。フィールド酸化
膜の厚さを減らせずバーズビークの成長を抑制するため
の一つの方法として、酸化マスクである窒化膜をパッド
酸化膜の上部に形成するばかりではなく、パッド酸化膜
の側面にも側壁形態を形成することにより、窒化膜でパ
ッド酸化膜をシーリングしてフィールド酸化をする方法
として提案された。
【０００９】他の方法としては、図２に示されるよう
に、窒化膜２１の内側でパッド酸化膜２４の側面酸化に
起因したバーズビークの成長を抑制するために、酸化マ
スクである窒化膜２１とＳｉＯ2 膜２４の間にポリシリ
コンバッファ層２３を使用したポリシリコンバッファド
（Ｐｏｌｅ−ｓｉ ｂｕｆｆｅｒｅｄ）ＬＯＣＯＳ方法
（１９８８，ＩＥＤＭ，Ｐ１００）が提案されたところ
がある。
に、窒化膜２１の内側でパッド酸化膜２４の側面酸化に
起因したバーズビークの成長を抑制するために、酸化マ
スクである窒化膜２１とＳｉＯ2 膜２４の間にポリシリ
コンバッファ層２３を使用したポリシリコンバッファド
（Ｐｏｌｅ−ｓｉ ｂｕｆｆｅｒｅｄ）ＬＯＣＯＳ方法
（１９８８，ＩＥＤＭ，Ｐ１００）が提案されたところ
がある。
【００１０】ポリシリコンバッファドＬＯＣＯＳの場合
においては、フィールド酸化膜２８のバーズビーク２６
は、図１に比べてある程度減少させることができるが、
フィールド酸化膜２８の上部がシリコン基板２０の表面
から著しく突出し、基板２０とフィールド酸化膜２８間
の段差が非常に大きくなる。
においては、フィールド酸化膜２８のバーズビーク２６
は、図１に比べてある程度減少させることができるが、
フィールド酸化膜２８の上部がシリコン基板２０の表面
から著しく突出し、基板２０とフィールド酸化膜２８間
の段差が非常に大きくなる。
【００１１】従って、ＬＯＣＯＳ工程の後、ゲートライ
ンの形成、配線層の形成等の工程を進める時、ホトレジ
スト上に一定の解像度を有するパターンの形成が難し
い。またフィールド酸化膜２８が基板内に深く形成され
ないために、寄生フィールドトランジスタのチャネルの
長さが短くなってパンチスルーの特性が低下し、分離度
が悪くなる問題点をもっている。この他にも、ＳＩＬＤ
（ｓｅａｌｅｄ Ｉｎｔｅｒｆａｃｅ Ｌｏｃａｌ Ｏ
ｘｉｄａｔｉｏｎ）方法（１９８８，ＩＥＥＥＴｒａｎ
ｓａｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓｍ
Ｐ９６）およびＳＷＡＭＩ（Ｓｉｄｅ Ｗａｌｌ Ｍ
ａｓｋｅｄ Ｉｓｏｌａｔｉｏｎ）などの技術が提案さ
れている。
ンの形成、配線層の形成等の工程を進める時、ホトレジ
スト上に一定の解像度を有するパターンの形成が難し
い。またフィールド酸化膜２８が基板内に深く形成され
ないために、寄生フィールドトランジスタのチャネルの
長さが短くなってパンチスルーの特性が低下し、分離度
が悪くなる問題点をもっている。この他にも、ＳＩＬＤ
（ｓｅａｌｅｄ Ｉｎｔｅｒｆａｃｅ Ｌｏｃａｌ Ｏ
ｘｉｄａｔｉｏｎ）方法（１９８８，ＩＥＥＥＴｒａｎ
ｓａｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓｍ
Ｐ９６）およびＳＷＡＭＩ（Ｓｉｄｅ Ｗａｌｌ Ｍ
ａｓｋｅｄ Ｉｓｏｌａｔｉｏｎ）などの技術が提案さ
れている。
【００１２】しかし、このような改良されたＬＯＣＯＳ
系列の分離方法にも各々の方法ごとに解決するべきの課
題がある。ＳＷＡＭＩ分離方法は、フィールド酸化膜が
アクチブ領域にしみ込むバーズビークの問題は発生しな
いが、工程自体の実行に難しさが多い。即ち、シリコン
基板を傾斜するようにエッチングしなければならないの
で、ウェットエッチングまたはドライエッチングの両方
とも難しさがある。
系列の分離方法にも各々の方法ごとに解決するべきの課
題がある。ＳＷＡＭＩ分離方法は、フィールド酸化膜が
アクチブ領域にしみ込むバーズビークの問題は発生しな
いが、工程自体の実行に難しさが多い。即ち、シリコン
基板を傾斜するようにエッチングしなければならないの
で、ウェットエッチングまたはドライエッチングの両方
とも難しさがある。
【００１３】すなわち、ウェットエッチング方式の場合
は、ＫＯＨ，ＮａＯＨのアルカリ水溶液でエッチングす
るが、この時、基板の結晶性によって一定の角度にのみ
可能であるので、傾斜制御性がない。例えば、１００ウ
ェーハの場合、１１０方向に４５°の角度にエッチング
され、またｋ＋，Ｎａ＋がイオンシリコン基板を汚染さ
せる問題がある。一方ドライエッチング方式の場合に
は、傾斜に対して均一な制御と再現性に問題がある。
は、ＫＯＨ，ＮａＯＨのアルカリ水溶液でエッチングす
るが、この時、基板の結晶性によって一定の角度にのみ
可能であるので、傾斜制御性がない。例えば、１００ウ
ェーハの場合、１１０方向に４５°の角度にエッチング
され、またｋ＋，Ｎａ＋がイオンシリコン基板を汚染さ
せる問題がある。一方ドライエッチング方式の場合に
は、傾斜に対して均一な制御と再現性に問題がある。
【００１４】この他にも従来のＬＯＣＯＳ方式における
大きな問題点は、高集積素子に適するようにするために
は、アクチブ領域の幅と長さを減らすことになるが、フ
ィールド酸化膜の厚さは減らさないので既存と同一の熱
サイクルを有する。さらに短チャネルの分離領域でパン
チスルー電圧の安定的な維持のための高濃度のチャネル
ストップイオン注入を実施しなければならないことであ
る。フィールド領域に注入された高濃度チャネルストッ
プ用の不純物が既存のものと同一の長さでアクチブ領域
へ側面拡散するので、実質的なアクチブ領域の幅が同様
に減少する。
大きな問題点は、高集積素子に適するようにするために
は、アクチブ領域の幅と長さを減らすことになるが、フ
ィールド酸化膜の厚さは減らさないので既存と同一の熱
サイクルを有する。さらに短チャネルの分離領域でパン
チスルー電圧の安定的な維持のための高濃度のチャネル
ストップイオン注入を実施しなければならないことであ
る。フィールド領域に注入された高濃度チャネルストッ
プ用の不純物が既存のものと同一の長さでアクチブ領域
へ側面拡散するので、実質的なアクチブ領域の幅が同様
に減少する。
【００１５】従って、集積度の増加にしたがってデザイ
ン上のアクチブの幅もデザインルールに基づいて大きく
減少し（例えば、６４Ｍ ＤＲＡＭ級素子のアクチブ領
域の幅は０．４μｍである）、アクチブ領域の幅に対す
るアクチブ領域へのチャネルストップ不純物の側面拡散
量ΔＷは既存のものにくらべて相当なアクチブ領域幅の
損失をもたらす。
ン上のアクチブの幅もデザインルールに基づいて大きく
減少し（例えば、６４Ｍ ＤＲＡＭ級素子のアクチブ領
域の幅は０．４μｍである）、アクチブ領域の幅に対す
るアクチブ領域へのチャネルストップ不純物の側面拡散
量ΔＷは既存のものにくらべて相当なアクチブ領域幅の
損失をもたらす。
【００１６】例えば、図３に示されるように、０．４μ
ｍとデザインされたアクチブ領域の幅Ｗと長さＬを有す
る場合に、ΔＷ量が０．１μｍとしてもチャネルストッ
プの不純物がアクチブ領域の両側で拡散してアクチブ領
域に入り込むので、実際のアクチブ領域の幅は、０．４
−２ΔＷ＝０．２μｍとなる。実際、既存のＬＯＣＯＳ
の場合、５０００Åの厚のフィールド酸化膜を形成する
と、ΔＷの値が０．１５ないし０．２μｍと評価されて
いる。
ｍとデザインされたアクチブ領域の幅Ｗと長さＬを有す
る場合に、ΔＷ量が０．１μｍとしてもチャネルストッ
プの不純物がアクチブ領域の両側で拡散してアクチブ領
域に入り込むので、実際のアクチブ領域の幅は、０．４
−２ΔＷ＝０．２μｍとなる。実際、既存のＬＯＣＯＳ
の場合、５０００Åの厚のフィールド酸化膜を形成する
と、ΔＷの値が０．１５ないし０．２μｍと評価されて
いる。
【００１７】従って、アクチブ領域の幅が減少すると、
トランジスタのソースとドレーン間を流れる電流の量が
制限を受け、電流駆動能力の低下及びトランジスタのし
きい値の上昇効果によりトランジスタの全体的な性能の
低下をもたらす。
トランジスタのソースとドレーン間を流れる電流の量が
制限を受け、電流駆動能力の低下及びトランジスタのし
きい値の上昇効果によりトランジスタの全体的な性能の
低下をもたらす。
【００１８】従って、ＬＯＣＯＳの技術は、最小線幅
１．０μｍ（１Ｍ ＤＲＡＭ水準）の半導体の製造技術
としては特別の困難なしに使用されたが、０．８μｍの
最小線幅（４Ｍ ＤＲＡＭ水準）の素子の開発ではＬＯ
ＣＯＳ方法に限界が生じてきた。これを克服するための
労力が１９８５年以来現在まで活発に進行されている。
その例としては、ＬＯＣＯＳを改良する技術開発と、シ
リコン基板をエッチングしてトレンチを作り絶縁体を満
たすトレンチ分離技術の開発である。
１．０μｍ（１Ｍ ＤＲＡＭ水準）の半導体の製造技術
としては特別の困難なしに使用されたが、０．８μｍの
最小線幅（４Ｍ ＤＲＡＭ水準）の素子の開発ではＬＯ
ＣＯＳ方法に限界が生じてきた。これを克服するための
労力が１９８５年以来現在まで活発に進行されている。
その例としては、ＬＯＣＯＳを改良する技術開発と、シ
リコン基板をエッチングしてトレンチを作り絶縁体を満
たすトレンチ分離技術の開発である。
【００１９】トレンチ分離技術は、技術的な難しさのた
めに、現在まで実際的な量産への適用は微々たるもの
で、ＬＯＣＯＳ技術を改良した技術が６４Ｍ ＤＲＡＭ
級（０．４μｍの最小線幅）まで開発の主流となり、量
産にまで連結される可能性が高い。アクチビ領域へのし
み込みなしに平らな表面を得ることができ、１回のホト
リソグラフィー工程により平坦な表面が得られ、アクチ
ブ領域間のスペースが広い場合（幅の広いトレンチ）に
は、ＬＯＣＯＳ分離技術を使用してアクチブ領域間を分
離させ、アクチブ領域間のスペースが狭い場合（幅の狭
いトレンチ）には、ＢＯＸ技術を使用してアクチブ領域
だけを分離させる分離技術を併用した分離技術が提案さ
れた。ＬＯＣＯＳ分離技術とＢＯＸ分離技術を併用した
分離技術は、米国特許番号４，８９２，６１４によく示
されている。
めに、現在まで実際的な量産への適用は微々たるもの
で、ＬＯＣＯＳ技術を改良した技術が６４Ｍ ＤＲＡＭ
級（０．４μｍの最小線幅）まで開発の主流となり、量
産にまで連結される可能性が高い。アクチビ領域へのし
み込みなしに平らな表面を得ることができ、１回のホト
リソグラフィー工程により平坦な表面が得られ、アクチ
ブ領域間のスペースが広い場合（幅の広いトレンチ）に
は、ＬＯＣＯＳ分離技術を使用してアクチブ領域間を分
離させ、アクチブ領域間のスペースが狭い場合（幅の狭
いトレンチ）には、ＢＯＸ技術を使用してアクチブ領域
だけを分離させる分離技術を併用した分離技術が提案さ
れた。ＬＯＣＯＳ分離技術とＢＯＸ分離技術を併用した
分離技術は、米国特許番号４，８９２，６１４によく示
されている。
【００２０】図４，５は、従来のＬＯＣＯＳ分離方法と
ＢＯＸ分離方法を併用して半導体素子のアクチブ領域間
を分離させるための分離領域の形成工程図である。この
図を参照して、従来の半導体素子の分離領域の形成方法
を詳細に説明すると次のようである。
ＢＯＸ分離方法を併用して半導体素子のアクチブ領域間
を分離させるための分離領域の形成工程図である。この
図を参照して、従来の半導体素子の分離領域の形成方法
を詳細に説明すると次のようである。
【００２１】図４ａを参照する。シリコン基板１０上に
熱酸化膜１２を成長させ、熱酸化膜１２上にＬＰＣＶＤ
法により窒化膜１４を蒸着する。窒化膜１４上にホトレ
ジスト膜１６を塗布しパターニングして、アクチブ領域
１６を決める。ホトレジスト膜１６をマスクとして窒化
膜１４と酸化膜１２をエッチングし、続けてシリコン基
板１０をエッチングしてトレンチ２０を形成する。トレ
ンチ２０は、シリコン基板１０上に多数個形成される
が、トレンチ２０ａ，２０ｂは相対的に狭い。即ち、ア
クチブ領域１８間の分離間隔が狭い。そして、トレンチ
２０ｃ，２０ｄは相対的に広い。即ち、アクチブ領域間
の分離間隔が広い。参照番号２１は、各トレンチのコー
ナーを示す。
熱酸化膜１２を成長させ、熱酸化膜１２上にＬＰＣＶＤ
法により窒化膜１４を蒸着する。窒化膜１４上にホトレ
ジスト膜１６を塗布しパターニングして、アクチブ領域
１６を決める。ホトレジスト膜１６をマスクとして窒化
膜１４と酸化膜１２をエッチングし、続けてシリコン基
板１０をエッチングしてトレンチ２０を形成する。トレ
ンチ２０は、シリコン基板１０上に多数個形成される
が、トレンチ２０ａ，２０ｂは相対的に狭い。即ち、ア
クチブ領域１８間の分離間隔が狭い。そして、トレンチ
２０ｃ，２０ｄは相対的に広い。即ち、アクチブ領域間
の分離間隔が広い。参照番号２１は、各トレンチのコー
ナーを示す。
【００２２】次に図４ｂのように、アクチブ領域１８上
に残っているホトレジスト膜１６を全部除去する。トレ
ンチ２０の形成によって露出されたシリコン基板１０上
に熱酸化膜２２をさらに成長させる。この時、第２熱酸
化膜２２は図４Ａに対比してみれば、トレンチ２０の各
コーナー２１でストレスを緩和させるように各コーナー
２１をやや円くする役割を果たす。
に残っているホトレジスト膜１６を全部除去する。トレ
ンチ２０の形成によって露出されたシリコン基板１０上
に熱酸化膜２２をさらに成長させる。この時、第２熱酸
化膜２２は図４Ａに対比してみれば、トレンチ２０の各
コーナー２１でストレスを緩和させるように各コーナー
２１をやや円くする役割を果たす。
【００２３】図４ｃを参照すると、基板全面に第３窒化
膜２４をさらに蒸着し、その上にＣＶＤ法で酸化膜２６
を厚く蒸着する。酸化膜２６は狭いトレンチ２０ａ，２
０ｂ内には十分に満たされ、広いと連値２０ｃ，２０ｄ
内では完全に満たされない程度に厚く蒸着する。従っ
て、狭いトレンチ２０ａ，２０ｂには酸化膜２６の表面
に小さい窪み２７ａが形成され、広いトレンチ２０ｃ，
２０ｄでは酸化膜２６の表面に深い窪み２７ｂが形成さ
れる。
膜２４をさらに蒸着し、その上にＣＶＤ法で酸化膜２６
を厚く蒸着する。酸化膜２６は狭いトレンチ２０ａ，２
０ｂ内には十分に満たされ、広いと連値２０ｃ，２０ｄ
内では完全に満たされない程度に厚く蒸着する。従っ
て、狭いトレンチ２０ａ，２０ｂには酸化膜２６の表面
に小さい窪み２７ａが形成され、広いトレンチ２０ｃ，
２０ｄでは酸化膜２６の表面に深い窪み２７ｂが形成さ
れる。
【００２４】図４ｄを参照すると、トレンチ２０内に側
壁を形成するための異方性エッチング工程を行う。広い
トレンチ２０ｃ，２０ｄでは、深い窪み２７ｂのＣＶＤ
酸化膜２６、窒化膜２４及び熱酸化膜２２がすべてエッ
チングされてトレンチ２０ｃ，２０ｄ内のシリコン基板
１０が露出され、側面に側壁酸化膜２８が形成される。
一方、狭いトレンチ２０ａ，２０ｂでは、側壁酸化膜２
８がトレンチ内に完全に満たされた形態で存在し、これ
により窒化膜２４はエッチングされない。
壁を形成するための異方性エッチング工程を行う。広い
トレンチ２０ｃ，２０ｄでは、深い窪み２７ｂのＣＶＤ
酸化膜２６、窒化膜２４及び熱酸化膜２２がすべてエッ
チングされてトレンチ２０ｃ，２０ｄ内のシリコン基板
１０が露出され、側面に側壁酸化膜２８が形成される。
一方、狭いトレンチ２０ａ，２０ｂでは、側壁酸化膜２
８がトレンチ内に完全に満たされた形態で存在し、これ
により窒化膜２４はエッチングされない。
【００２５】図５ｅは、フィールド酸化工程を行ってフ
ィールド酸化膜を形成する工程である。すなわち、トレ
ンチ２０の側壁酸化膜２８を全部除去し、ＬＯＣＯＳ工
程を行ってフィールド酸化膜３０を形成する。狭いトレ
ンチ２０ａ，２０ｂでは、窒化膜２４によって基板１０
がすべて覆われているので、フィールド酸化膜が形成さ
れない。広いトレンチ２０ｃ，２０ｄでは、シリコン基
板１０が露出されているのでフィールド酸化膜３０が成
長する。広いトレンチ２０ｃ，２０ｄでのフィールド酸
化膜３０は、窒化膜２４のエッジ部分へも成長し、バー
ズビーク３１が生じる。しかし、バーズビーク３１がア
クチブ領域１８の上部エッジにまでは成長しないので、
アクチブ領域１８は減少しない。
ィールド酸化膜を形成する工程である。すなわち、トレ
ンチ２０の側壁酸化膜２８を全部除去し、ＬＯＣＯＳ工
程を行ってフィールド酸化膜３０を形成する。狭いトレ
ンチ２０ａ，２０ｂでは、窒化膜２４によって基板１０
がすべて覆われているので、フィールド酸化膜が形成さ
れない。広いトレンチ２０ｃ，２０ｄでは、シリコン基
板１０が露出されているのでフィールド酸化膜３０が成
長する。広いトレンチ２０ｃ，２０ｄでのフィールド酸
化膜３０は、窒化膜２４のエッジ部分へも成長し、バー
ズビーク３１が生じる。しかし、バーズビーク３１がア
クチブ領域１８の上部エッジにまでは成長しないので、
アクチブ領域１８は減少しない。
【００２６】図５ｆを参照すると、窒化膜１４，２４を
熱いリン酸溶液に浸漬して全部除去する。そして、酸化
膜３２をその表面が十分に平坦化されるまで厚く塗布し
て、全てのトレンチ２０を満たす。
熱いリン酸溶液に浸漬して全部除去する。そして、酸化
膜３２をその表面が十分に平坦化されるまで厚く塗布し
て、全てのトレンチ２０を満たす。
【００２７】図５ｇのように、ＣＶＤ酸化膜３２をエッ
チバックして表面を平坦化し、図５ｈのように、基板の
全面にゲート酸化膜として第３熱酸化膜３４を形成し
て、アクチブ領域間の分離のための分離領域を形成す
る。分離領域は、狭いトレンチ２０ａ，２０ｂではその
内部にＣＶＤ酸化膜３２だけが満たされてＢＯＸ構造と
成り、広いトレンチ２０ｃ，２０ｄではその内部にフィ
ールド酸化膜３０が形成され、フィールド酸化膜３０の
エッジ部分がＣＶＤ酸化膜３２により満たされるＬＯＣ
ＯＳ構造と成る。すなわち、狭いトレンチ２０ａ，２０
ｂではＢＯＸ分離によってアクチブ領域１８間を分離さ
せ、広いトレンチ２０ｃ，２０ｄではＢＯＸ分離とＬＯ
ＣＯＳ分離を併用して、アクチブ領域１８間を分離させ
る。
チバックして表面を平坦化し、図５ｈのように、基板の
全面にゲート酸化膜として第３熱酸化膜３４を形成し
て、アクチブ領域間の分離のための分離領域を形成す
る。分離領域は、狭いトレンチ２０ａ，２０ｂではその
内部にＣＶＤ酸化膜３２だけが満たされてＢＯＸ構造と
成り、広いトレンチ２０ｃ，２０ｄではその内部にフィ
ールド酸化膜３０が形成され、フィールド酸化膜３０の
エッジ部分がＣＶＤ酸化膜３２により満たされるＬＯＣ
ＯＳ構造と成る。すなわち、狭いトレンチ２０ａ，２０
ｂではＢＯＸ分離によってアクチブ領域１８間を分離さ
せ、広いトレンチ２０ｃ，２０ｄではＢＯＸ分離とＬＯ
ＣＯＳ分離を併用して、アクチブ領域１８間を分離させ
る。
【００２８】従って、ＬＯＣＯＳ分離方法とＢＯＸ分離
方法を併用して半導体素子の分離領域を形成する方法
は、半導体素子の高集積化に要求される諸般の事項、す
なわち、平坦な表面、バーズビーク０等を満足させるだ
けではなく、トレンチの形成のための１回のホトリソグ
ラフィー工程のみが行われるので、平坦化工程が一層簡
単な分離技術である。
方法を併用して半導体素子の分離領域を形成する方法
は、半導体素子の高集積化に要求される諸般の事項、す
なわち、平坦な表面、バーズビーク０等を満足させるだ
けではなく、トレンチの形成のための１回のホトリソグ
ラフィー工程のみが行われるので、平坦化工程が一層簡
単な分離技術である。
【００２９】
【発明が解決しようとする課題】しかし、上記の分離領
域形成方法は、シリコン基板１０にトレンチ２０を形成
した後、ＣＶＤ酸化膜３２でトレンチを満たす時、複雑
な段階を行わなければならないという問題点がある。
域形成方法は、シリコン基板１０にトレンチ２０を形成
した後、ＣＶＤ酸化膜３２でトレンチを満たす時、複雑
な段階を行わなければならないという問題点がある。
【００３０】即ち、基板を酸化させてトレンチ内に熱酸
化膜を形成する工程と、ＣＶＤ酸化膜をトレンチ内に蒸
着しエッチバックして、トレンチ内に側壁を形成する工
程と、フィールド酸化工程を行って広いトレンチ内にフ
ィールド酸化膜を形成する工程と、さらにＣＶＤ酸化膜
を蒸着しエッチバックして、狭いトレンチはＣＶＤ酸化
膜で全部満たし、広いトレンチはＣＶＤ酸化膜とフィー
ルド酸化膜で満たす工程とを含む。従って、均一な構造
の分離領域を得ることができないし、多くの工程が行わ
れるので製品の価格上昇をもたらす問題点がある。
化膜を形成する工程と、ＣＶＤ酸化膜をトレンチ内に蒸
着しエッチバックして、トレンチ内に側壁を形成する工
程と、フィールド酸化工程を行って広いトレンチ内にフ
ィールド酸化膜を形成する工程と、さらにＣＶＤ酸化膜
を蒸着しエッチバックして、狭いトレンチはＣＶＤ酸化
膜で全部満たし、広いトレンチはＣＶＤ酸化膜とフィー
ルド酸化膜で満たす工程とを含む。従って、均一な構造
の分離領域を得ることができないし、多くの工程が行わ
れるので製品の価格上昇をもたらす問題点がある。
【００３１】ＬＯＣＯＳ分離技術の適用時に発生するバ
ーズビーク及びチャネルストップ不純物によるアクチブ
領域の侵食、そして寄生フィールドトランジスタの短チ
ャネルによる低いスループット電圧などの問題点と、ト
レンチにＣＶＤ酸化膜を満たすＢＯＸ分離技術の適用時
に発生するアクチブ領域の変化によるＣＶＤの不均一な
エッチバック及び不均一な満たしなどの問題点を解決す
るのが本発明の目的である。すなわち、分離領域の下部
にシリコンが満たされた溝を形成して、物理的なアクチ
ブ領域のチャネル長さを拡張し、狭いアクチブ領域での
ローディング効果を得、かつ広いアクチブ領域での充填
の均一性及び平坦化を図り得る半導体素子の分離膜の構
造を提供することである。
ーズビーク及びチャネルストップ不純物によるアクチブ
領域の侵食、そして寄生フィールドトランジスタの短チ
ャネルによる低いスループット電圧などの問題点と、ト
レンチにＣＶＤ酸化膜を満たすＢＯＸ分離技術の適用時
に発生するアクチブ領域の変化によるＣＶＤの不均一な
エッチバック及び不均一な満たしなどの問題点を解決す
るのが本発明の目的である。すなわち、分離領域の下部
にシリコンが満たされた溝を形成して、物理的なアクチ
ブ領域のチャネル長さを拡張し、狭いアクチブ領域での
ローディング効果を得、かつ広いアクチブ領域での充填
の均一性及び平坦化を図り得る半導体素子の分離膜の構
造を提供することである。
【００３２】本発明の他の目的は、アクチブ領域間の間
隔によってフィールド酸化膜の厚さが異なるように形成
される特性を利用して工程を単純化し、高集積化に適し
た半導体素子の分離膜の形成方法を提供することにあ
る。
隔によってフィールド酸化膜の厚さが異なるように形成
される特性を利用して工程を単純化し、高集積化に適し
た半導体素子の分離膜の形成方法を提供することにあ
る。
【００３３】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、シリコン基板上に熱酸化膜と窒化膜を順
次形成する工程と、ホトエッチング工程を行って基板を
互いに異なる間隔を置いて離れているアクチブ領域を区
画するとともに隣接するアクチブ領域の間にフィールド
領域を区画する工程と、アクチブ領域の間の窒化膜を除
去する工程と、１度目のフィールド酸化を施して、アク
チブ領域の間にアクチブ領域間の間隔によって互いに異
なる厚さを有するフィールド酸化膜を形成する工程と、
フィールド酸化膜のうち相対的に間隔が狭いアクチブ領
域間のフィールド酸化膜を除去してシリコン基板を露出
させ、相対的に間隔が広いアクチブ領域間の基板上には
フィールド酸化膜を残存させ、その残存するフィールド
酸化膜から基板を一部分露出させる工程と、露出された
基板をエッチングして間隔が狭いアクチブ領域の間には
トレンチを形成し、間隔が広いアクチブ領域の間のフィ
ールド領域の両側に溝を形成する工程と、各トレンチと
溝に絶縁体を満たす工程と、２度目のフィールド酸化を
施して各トレンチの上面に第１フィールド酸化膜を形成
し、各溝の上面と溝の間の基板上面にかけてフィールド
酸化膜を形成する工程と、アクチブ領域上に残っている
窒化膜を除去する工程とを含む。
に、本発明は、シリコン基板上に熱酸化膜と窒化膜を順
次形成する工程と、ホトエッチング工程を行って基板を
互いに異なる間隔を置いて離れているアクチブ領域を区
画するとともに隣接するアクチブ領域の間にフィールド
領域を区画する工程と、アクチブ領域の間の窒化膜を除
去する工程と、１度目のフィールド酸化を施して、アク
チブ領域の間にアクチブ領域間の間隔によって互いに異
なる厚さを有するフィールド酸化膜を形成する工程と、
フィールド酸化膜のうち相対的に間隔が狭いアクチブ領
域間のフィールド酸化膜を除去してシリコン基板を露出
させ、相対的に間隔が広いアクチブ領域間の基板上には
フィールド酸化膜を残存させ、その残存するフィールド
酸化膜から基板を一部分露出させる工程と、露出された
基板をエッチングして間隔が狭いアクチブ領域の間には
トレンチを形成し、間隔が広いアクチブ領域の間のフィ
ールド領域の両側に溝を形成する工程と、各トレンチと
溝に絶縁体を満たす工程と、２度目のフィールド酸化を
施して各トレンチの上面に第１フィールド酸化膜を形成
し、各溝の上面と溝の間の基板上面にかけてフィールド
酸化膜を形成する工程と、アクチブ領域上に残っている
窒化膜を除去する工程とを含む。
【００３４】また、本発明は、互いに離れているアクチ
ブ領域と、隣接するアクチブ領域の間にフィールド領域
とが区画されたシリコン基板を具備した半導体素子にお
いて、アクチブ領域上に形成された熱酸化膜と、相対的
に間隔が狭いアクチブ領域の間の基板に形成されたトレ
ンチと、相対的に間隔が広いアクチブ領域の間のフィー
ルド領域の両側の基板に形成された溝と、各トレンチ及
び溝の底面及び側面に形成された熱酸化膜と、各トレン
チの底面及び側面の熱酸化膜上に形成され、各溝の内部
に満たされた絶縁体と、各トレンチの内部に満たされた
絶縁体と、各トレンチの上面に形成された後膜の絶縁膜
と、各溝の上面及び溝の間の基板上面にかけて形成され
た後膜の絶縁膜と、を含む。
ブ領域と、隣接するアクチブ領域の間にフィールド領域
とが区画されたシリコン基板を具備した半導体素子にお
いて、アクチブ領域上に形成された熱酸化膜と、相対的
に間隔が狭いアクチブ領域の間の基板に形成されたトレ
ンチと、相対的に間隔が広いアクチブ領域の間のフィー
ルド領域の両側の基板に形成された溝と、各トレンチ及
び溝の底面及び側面に形成された熱酸化膜と、各トレン
チの底面及び側面の熱酸化膜上に形成され、各溝の内部
に満たされた絶縁体と、各トレンチの内部に満たされた
絶縁体と、各トレンチの上面に形成された後膜の絶縁膜
と、各溝の上面及び溝の間の基板上面にかけて形成され
た後膜の絶縁膜と、を含む。
【００３５】
【実施例】以下、添付図面に基づいて本発明の実施例を
詳細に説明する。図５は本発明の第１実施例による分離
膜が形成された半導体素子の断面構造図である。第１実
施例による半導体素子は、基板４１上に互いに異なる間
隔を置いて多数のアクチブ領域ＡＲと多数のフィールド
領域ＦＲが区画され、相対的に小さい間隔のアクチブ領
域ＡＲの間に区画されたフィールド領域ＦＲ1 にはトレ
ンチ４５が形成され、相対的に大きい間隔のアクチブ領
域ＡＲの間に区画されたフィールド領域ＦＲ2 の両側に
は溝４６が形成される。
詳細に説明する。図５は本発明の第１実施例による分離
膜が形成された半導体素子の断面構造図である。第１実
施例による半導体素子は、基板４１上に互いに異なる間
隔を置いて多数のアクチブ領域ＡＲと多数のフィールド
領域ＦＲが区画され、相対的に小さい間隔のアクチブ領
域ＡＲの間に区画されたフィールド領域ＦＲ1 にはトレ
ンチ４５が形成され、相対的に大きい間隔のアクチブ領
域ＡＲの間に区画されたフィールド領域ＦＲ2 の両側に
は溝４６が形成される。
【００３６】前記トレンチ４５は絶縁体で満たされる
が、側面と底面にはポリシリコン膜４８がコーティング
されており、トレンチ４５の中心部はＣＶＤ酸化膜また
はＣＶＤ窒化膜のような絶縁膜４９により満たされ、ト
レンチ４５の両側の上面にはフィールド膜酸化膜５０−
１が覆われる。溝４６の下部にはポリシリコン膜４８が
満たされ、その上部及び溝の間の基板は厚膜のフィール
ド酸化膜５０−２で覆われている。
が、側面と底面にはポリシリコン膜４８がコーティング
されており、トレンチ４５の中心部はＣＶＤ酸化膜また
はＣＶＤ窒化膜のような絶縁膜４９により満たされ、ト
レンチ４５の両側の上面にはフィールド膜酸化膜５０−
１が覆われる。溝４６の下部にはポリシリコン膜４８が
満たされ、その上部及び溝の間の基板は厚膜のフィール
ド酸化膜５０−２で覆われている。
【００３７】図７〜９は、本発明の第１実施例による半
導体素子の分離膜の形成工程図である。図７ａを参照す
ると、シリコン基板４１の表面上に熱酸化膜４２を８５
０℃、Ｈ2／Ｏ2の雰囲気で１３０Åの厚に成長させる。
熱酸化膜４２上に低圧化学蒸着法ＬＰＣＶＤにより窒化
膜４３を７８０℃で１４００℃の厚にコーティングす
る。
導体素子の分離膜の形成工程図である。図７ａを参照す
ると、シリコン基板４１の表面上に熱酸化膜４２を８５
０℃、Ｈ2／Ｏ2の雰囲気で１３０Åの厚に成長させる。
熱酸化膜４２上に低圧化学蒸着法ＬＰＣＶＤにより窒化
膜４３を７８０℃で１４００℃の厚にコーティングす
る。
【００３８】図７ｂを参照すると、ホトエッチング工程
を行って素子のアクチブ領域ＡＲとフィールド領域ＦＲ
を区分し、次に、ＣＦ4／ＣＨＦ3のエッチング材でＲＩ
Ｅエッチングして、フィールド領域の窒化膜４３を除去
する。
を行って素子のアクチブ領域ＡＲとフィールド領域ＦＲ
を区分し、次に、ＣＦ4／ＣＨＦ3のエッチング材でＲＩ
Ｅエッチングして、フィールド領域の窒化膜４３を除去
する。
【００３９】図７ｃを参照すると、炉で１０００℃、Ｈ
2／Ｏ2の雰囲気下でフィールド酸化膜４４を成長させ
る。この時、アクチブ領域ＡＲ間の間隔が狭い場合、す
なわち幅が０．５μｍ以下の狭いフィールド領域ＦＲ1
では、相対的に薄い厚さをもつフィールド酸化膜４４−
１が形成される。そして、アクチブ領域ＡＲ間の間隔が
広い場合、すなわち、幅が１．０μｍ以上の広いフィー
ルド領域ＦＲ2 では、相対的に厚い厚さをもつフィール
ド酸化膜４４−２が形成される。大略的に、幅が０．５
μｍ以下のフィールド領域ではフィールド酸化膜４４−
１が１８００Åの厚に成長し、幅が１．０μｍ以上のフ
ィールド領域ではフィールド酸化膜４４−２が２５００
Åの厚に成長する。
2／Ｏ2の雰囲気下でフィールド酸化膜４４を成長させ
る。この時、アクチブ領域ＡＲ間の間隔が狭い場合、す
なわち幅が０．５μｍ以下の狭いフィールド領域ＦＲ1
では、相対的に薄い厚さをもつフィールド酸化膜４４−
１が形成される。そして、アクチブ領域ＡＲ間の間隔が
広い場合、すなわち、幅が１．０μｍ以上の広いフィー
ルド領域ＦＲ2 では、相対的に厚い厚さをもつフィール
ド酸化膜４４−２が形成される。大略的に、幅が０．５
μｍ以下のフィールド領域ではフィールド酸化膜４４−
１が１８００Åの厚に成長し、幅が１．０μｍ以上のフ
ィールド領域ではフィールド酸化膜４４−２が２５００
Åの厚に成長する。
【００４０】前記のように、アクチブ領域ＡＲ間の間隔
が広いフィールド領域ではフィールド酸化の時の体積の
膨張によって生じるストレスがよく除去されるが、アク
チブ領域ＡＲ間の間隔が狭いフィールド領域では、スト
レスがうまく除去されないので、酸化膜が薄く形成され
る。このように、アクチブ領域ＡＲ間の間隔が狭くなる
につれてフィールド酸化膜が薄く形成されることをＯｘ
ｉｄｅ ｔｈｉｎｎｉｇ現象と言う。
が広いフィールド領域ではフィールド酸化の時の体積の
膨張によって生じるストレスがよく除去されるが、アク
チブ領域ＡＲ間の間隔が狭いフィールド領域では、スト
レスがうまく除去されないので、酸化膜が薄く形成され
る。このように、アクチブ領域ＡＲ間の間隔が狭くなる
につれてフィールド酸化膜が薄く形成されることをＯｘ
ｉｄｅ ｔｈｉｎｎｉｇ現象と言う。
【００４１】図２１，２２は、アクチブ領域ＡＲ間の間
隔によるフィールド酸化膜の厚さを走査電子顕微鏡（Ｓ
ＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）で撮影した写真で、フィールド酸化を１
０００℃で行った場合のフィールド酸化膜の厚さを撮影
したものである。図２１は、相対的にアクチブ領域間の
間隔が狭い場合に形成されたフィールド酸化膜を撮影し
たものであり、図２２は相対的にアクチブ領域間の間隔
が広い場合に形成されたフィールド酸化膜を撮影したも
のである。図２１，２２を参照すると、アクチブ領域間
の間隔が狭ければ狭いほど、フィールド酸化膜が薄く形
成されることが分かる。
隔によるフィールド酸化膜の厚さを走査電子顕微鏡（Ｓ
ＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）で撮影した写真で、フィールド酸化を１
０００℃で行った場合のフィールド酸化膜の厚さを撮影
したものである。図２１は、相対的にアクチブ領域間の
間隔が狭い場合に形成されたフィールド酸化膜を撮影し
たものであり、図２２は相対的にアクチブ領域間の間隔
が広い場合に形成されたフィールド酸化膜を撮影したも
のである。図２１，２２を参照すると、アクチブ領域間
の間隔が狭ければ狭いほど、フィールド酸化膜が薄く形
成されることが分かる。
【００４２】図２３はアクチブ領域間の間隔が測定した
フィールド酸化膜の厚さとの関係を示すグラフである。
グラフのように、アクチブ間の間隔が１．２μｍである
場合、フィールド酸化膜は５０００Åの厚に形成され、
アクチブ領域間の間隔が０．４５μｍである場合、フィ
ールド酸化膜は３５００Åに形成される。従って、アク
チブ領域間の間隔の狭さによってフィールド酸化膜の厚
さが相対的に薄く形成されることを測定値から分かる。
フィールド酸化膜の厚さとの関係を示すグラフである。
グラフのように、アクチブ間の間隔が１．２μｍである
場合、フィールド酸化膜は５０００Åの厚に形成され、
アクチブ領域間の間隔が０．４５μｍである場合、フィ
ールド酸化膜は３５００Åに形成される。従って、アク
チブ領域間の間隔の狭さによってフィールド酸化膜の厚
さが相対的に薄く形成されることを測定値から分かる。
【００４３】図７ｄを参照すると、ＢＯＥ（Ｂｕｆｆｅ
ｒ Ｏｘｉｄｅ ｅｔｃｈａｎｔ）に浸漬してフィール
ド酸化膜４４を２０００Å程度の厚さだけ除去する。従
って、アクチブ領域ＡＲ間の間隔が狭いフィールド領域
ＦＲ1 に形成された相対的に薄い厚さのフィールド酸化
膜４４−１は全部除去されてシリコン基板４１が露出さ
れ、アクチブ領域ＡＲ間の間隔が広いフィールド領域Ｆ
Ｒ2 に形成された相対的に厚い厚さのフィールド酸化膜
４４−２はシリコン基板４１蒸に残るが、その両脇の薄
い部分は除去されてそこにシリコン基板４１の一部が露
出する。これによって、基板がエッチングされ、トレン
チと溝が形成される部分とエッチングされない部分が区
分され、アクチブ領域ＡＲ間の間隔が狭いフィールド領
域ＦＲ1及び広いフィールド領域ＦＲ2 が自動的にアラ
インされる。
ｒ Ｏｘｉｄｅ ｅｔｃｈａｎｔ）に浸漬してフィール
ド酸化膜４４を２０００Å程度の厚さだけ除去する。従
って、アクチブ領域ＡＲ間の間隔が狭いフィールド領域
ＦＲ1 に形成された相対的に薄い厚さのフィールド酸化
膜４４−１は全部除去されてシリコン基板４１が露出さ
れ、アクチブ領域ＡＲ間の間隔が広いフィールド領域Ｆ
Ｒ2 に形成された相対的に厚い厚さのフィールド酸化膜
４４−２はシリコン基板４１蒸に残るが、その両脇の薄
い部分は除去されてそこにシリコン基板４１の一部が露
出する。これによって、基板がエッチングされ、トレン
チと溝が形成される部分とエッチングされない部分が区
分され、アクチブ領域ＡＲ間の間隔が狭いフィールド領
域ＦＲ1及び広いフィールド領域ＦＲ2 が自動的にアラ
インされる。
【００４４】図８ｅを参照すると、窒化膜４３をマスク
として露出されたシリコン基板４１をＨＢｒ／Ｃｌ2 の
エッチング材でＲＩＥエッチングする。アクチブ領域Ａ
Ｒ間の間隔が狭いフィールド領域４４−１では、基板の
露出された部分４１−１がエッチングされてトレンチ４
５が形成され、アクチブ領域ＡＲ間の間隔が広いフィー
ルド領域ＦＲ2 では、残存するフィールド酸化膜４４−
２の両側に露出された部分４１−２がエッチングされて
溝４６が形成される。この時、トレンチ４５と溝４６の
エッチングの深さは、素子の集積度によって絶縁特性の
規格に適するように決められるが、本発明では４０００
Åである。フィールド酸化膜４４−１のエッチングによ
りトレンチのコーナーがラウンド形となり、トレンチの
傾斜形成に有利である。
として露出されたシリコン基板４１をＨＢｒ／Ｃｌ2 の
エッチング材でＲＩＥエッチングする。アクチブ領域Ａ
Ｒ間の間隔が狭いフィールド領域４４−１では、基板の
露出された部分４１−１がエッチングされてトレンチ４
５が形成され、アクチブ領域ＡＲ間の間隔が広いフィー
ルド領域ＦＲ2 では、残存するフィールド酸化膜４４−
２の両側に露出された部分４１−２がエッチングされて
溝４６が形成される。この時、トレンチ４５と溝４６の
エッチングの深さは、素子の集積度によって絶縁特性の
規格に適するように決められるが、本発明では４０００
Åである。フィールド酸化膜４４−１のエッチングによ
りトレンチのコーナーがラウンド形となり、トレンチの
傾斜形成に有利である。
【００４５】図８ｆを参照すると、トレンチ４５と溝４
６の形成により露出された基板を８５０℃，Ｈ2／Ｏ2の
雰囲気で熱酸化させ、１３０Åの厚の酸化膜４７を形成
する。次に、寄生フィールドトランジスタ（Ｐａｒａｓ
ｉｔｉｃ ｆｉｅｌｄ ｔｒａｎｓｉｓｔｏｒ）のスル
ープットの特性を改善するために、チャネルストップ用
の不純物をイオン注入する。ｎ型ＭＯＳＦＥＴ領域であ
る場合、ボロン（Ｂ）イオンを、ｐ型ＭＯＳＦＥＴ領域
である場合には、イン（ｐ）イオンをイオン注入する。
６の形成により露出された基板を８５０℃，Ｈ2／Ｏ2の
雰囲気で熱酸化させ、１３０Åの厚の酸化膜４７を形成
する。次に、寄生フィールドトランジスタ（Ｐａｒａｓ
ｉｔｉｃ ｆｉｅｌｄ ｔｒａｎｓｉｓｔｏｒ）のスル
ープットの特性を改善するために、チャネルストップ用
の不純物をイオン注入する。ｎ型ＭＯＳＦＥＴ領域であ
る場合、ボロン（Ｂ）イオンを、ｐ型ＭＯＳＦＥＴ領域
である場合には、イン（ｐ）イオンをイオン注入する。
【００４６】図８ｇを参照すると、基板の全面にわたっ
てＬＰＣＶＤ法によりドープされないポリシリコン膜４
８を１５００Åの厚に蒸着し、その上に高温酸化膜（Ｈ
ｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ，ＨＴ
Ｏ）４９をＣＶＤ法で２０００Åの厚に均一に蒸着す
る。酸化膜４９の代わりに窒化膜を使用してもよい。狭
いフィールド領域ＦＲ1 に形成されたトレンチ４６は、
高温酸化膜４９によって完全に満たされてその平面が平
坦化され、広いフィールド領域ＦＲ2 ではその表面が平
坦化せず窪みが形成される。
てＬＰＣＶＤ法によりドープされないポリシリコン膜４
８を１５００Åの厚に蒸着し、その上に高温酸化膜（Ｈ
ｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ，ＨＴ
Ｏ）４９をＣＶＤ法で２０００Åの厚に均一に蒸着す
る。酸化膜４９の代わりに窒化膜を使用してもよい。狭
いフィールド領域ＦＲ1 に形成されたトレンチ４６は、
高温酸化膜４９によって完全に満たされてその平面が平
坦化され、広いフィールド領域ＦＲ2 ではその表面が平
坦化せず窪みが形成される。
【００４７】図８ｈを参照すると、高温酸化膜４９をプ
ラズマ異方性エッチングして、トレンチ４５の内部にの
み高温酸化膜４９を残す。これにより、トレンチ４５の
内部を除いたポリシリコン膜４８が露出される。
ラズマ異方性エッチングして、トレンチ４５の内部にの
み高温酸化膜４９を残す。これにより、トレンチ４５の
内部を除いたポリシリコン膜４８が露出される。
【００４８】図９ｉを参照すると、露出されたポリシリ
コン膜４８を窒化膜４３が露出されるまで、異方性プラ
ズマエッチングする。トレンチ４５の内側と溝４６内に
ポリシリコン膜４８が残る。
コン膜４８を窒化膜４３が露出されるまで、異方性プラ
ズマエッチングする。トレンチ４５の内側と溝４６内に
ポリシリコン膜４８が残る。
【００４９】図９ｊを参照すると、１０００℃，Ｈ2／
Ｏ2の雰囲気下でさらにフィールド酸化を実施して２５
００Åの厚のフィールド酸化膜５０を形成する。この
時、トレンチ４５の内部に埋め込まれた高温酸化膜４９
はこのフィールド酸化の時ストレスバッファ層として作
用する。最終的に、図９ｋのようにホットリン酸溶液
（Ｈｏｔ Ｈ3ＰＯ4）に浸漬して、酸化マスク用の窒下
膜４３を除去する。アクチブ領域ＡＲ間の間隔が狭いフ
ィールド領域ＦＲ1 ではトレンチ４６にドープされない
ポリシリコン膜４８と高温酸化膜４９が満たされ、上面
にフィールド酸化膜５０−１に覆われた分離膜が形成さ
れ、アクチブ領域ＡＲ間の間隔が広いフィールド領域Ｆ
Ｒ2 では溝４６にポリシリコン膜４８が満たされ、上面
にフィールド酸化膜５０−２に覆われた分離膜が形成さ
れる。
Ｏ2の雰囲気下でさらにフィールド酸化を実施して２５
００Åの厚のフィールド酸化膜５０を形成する。この
時、トレンチ４５の内部に埋め込まれた高温酸化膜４９
はこのフィールド酸化の時ストレスバッファ層として作
用する。最終的に、図９ｋのようにホットリン酸溶液
（Ｈｏｔ Ｈ3ＰＯ4）に浸漬して、酸化マスク用の窒下
膜４３を除去する。アクチブ領域ＡＲ間の間隔が狭いフ
ィールド領域ＦＲ1 ではトレンチ４６にドープされない
ポリシリコン膜４８と高温酸化膜４９が満たされ、上面
にフィールド酸化膜５０−１に覆われた分離膜が形成さ
れ、アクチブ領域ＡＲ間の間隔が広いフィールド領域Ｆ
Ｒ2 では溝４６にポリシリコン膜４８が満たされ、上面
にフィールド酸化膜５０−２に覆われた分離膜が形成さ
れる。
【００５０】図１０〜１２は、本発明の前記第１実施例
による半導体素子の分離膜を形成する別の工程図であ
る。この図に示される分離膜の形成工程においては、酸
化膜と窒化膜の間にストレスバッファ層としてドープさ
れないポリシリコン膜を使用することだけが、前に示さ
れた分離膜の形成工程と異なる。
による半導体素子の分離膜を形成する別の工程図であ
る。この図に示される分離膜の形成工程においては、酸
化膜と窒化膜の間にストレスバッファ層としてドープさ
れないポリシリコン膜を使用することだけが、前に示さ
れた分離膜の形成工程と異なる。
【００５１】図１０ａを参照すると、シリコン基板４１
上に８５０，Ｈ2／Ｏ2の雰囲気で１３０Åの厚の酸化膜
４２を成長させ、その上にＬＰＣＶＤ法により５００Å
の厚のドープされないポリシリコン膜５１と１４００Å
の厚の窒化膜４３を順次蒸着する。この時、ポリシリコ
ン膜５１はストレスバッファ層として作用する。
上に８５０，Ｈ2／Ｏ2の雰囲気で１３０Åの厚の酸化膜
４２を成長させ、その上にＬＰＣＶＤ法により５００Å
の厚のドープされないポリシリコン膜５１と１４００Å
の厚の窒化膜４３を順次蒸着する。この時、ポリシリコ
ン膜５１はストレスバッファ層として作用する。
【００５２】図１０ｂを参照すると、ホトエッチング工
程を行ってアクチブ領域ＡＲとフィールド領域ＦＲを区
画し、ＣＦ4／ＣＦ3でＲＩＥエッチングしてフィールド
領域ＦＲの窒化膜４３を除去する。これによりフィール
ド領域のポリシリコン膜５１が露出される。多数個のア
クチブ領域ＡＲが基板４１上に区画される。アクチブ領
域ＡＲは互いに異なる間隔を置いて独立的に設けられ
る。
程を行ってアクチブ領域ＡＲとフィールド領域ＦＲを区
画し、ＣＦ4／ＣＦ3でＲＩＥエッチングしてフィールド
領域ＦＲの窒化膜４３を除去する。これによりフィール
ド領域のポリシリコン膜５１が露出される。多数個のア
クチブ領域ＡＲが基板４１上に区画される。アクチブ領
域ＡＲは互いに異なる間隔を置いて独立的に設けられ
る。
【００５３】図１０ｃを参照すると、１０００℃，Ｈ2
／Ｏ2の雰囲気下で最初のフィールド酸化を行ってフィ
ールド酸化膜４４を形成する。この時、アクチブ領域Ａ
Ｒとアクチブ領域ＡＲ間の間隔が狭い場合、すなわち幅
が０．５μｍ以下の狭いフィールド領域ＦＲ1 では、相
対的に薄い厚さをもつフィールド酸化膜４４−１が形成
される。そして、アクチブ領域ＡＲ間の間隔が広い場
合、すなわち幅が１．０μｍ以上の広いフィールド領域
ＦＲ2 では、相対的に厚い厚さをもつフィールド酸化膜
４４−２が形成される。大略的に、幅が０．５μｍ以下
のフィールド領域では、フィールド酸化膜６５−１が１
８００Åの厚と成長し、幅が１．０μｍ以上のフィール
ド領域ではフィールド酸化膜６５−２が２５００Åの厚
と成長する。
／Ｏ2の雰囲気下で最初のフィールド酸化を行ってフィ
ールド酸化膜４４を形成する。この時、アクチブ領域Ａ
Ｒとアクチブ領域ＡＲ間の間隔が狭い場合、すなわち幅
が０．５μｍ以下の狭いフィールド領域ＦＲ1 では、相
対的に薄い厚さをもつフィールド酸化膜４４−１が形成
される。そして、アクチブ領域ＡＲ間の間隔が広い場
合、すなわち幅が１．０μｍ以上の広いフィールド領域
ＦＲ2 では、相対的に厚い厚さをもつフィールド酸化膜
４４−２が形成される。大略的に、幅が０．５μｍ以下
のフィールド領域では、フィールド酸化膜６５−１が１
８００Åの厚と成長し、幅が１．０μｍ以上のフィール
ド領域ではフィールド酸化膜６５−２が２５００Åの厚
と成長する。
【００５４】図１０ｄを参照すると、ＢＯＥに浸漬して
フィールド酸化膜４４を２０００Å程度の厚さだけ部分
的にエッチングする。アクチブ領域ＡＲ間の間隔が狭い
フィールド領域ＦＲ1 では、相対的に薄い厚さのフイー
ルド酸化膜４４−１が全部除去されて基板４１が全部露
出され、アクチブ領域ＡＲ間の間隔が広いフィールド領
域ＦＲ2 では、フィールド酸化膜４４′−２が残存し、
基板４１の一部分だけが露出される。
フィールド酸化膜４４を２０００Å程度の厚さだけ部分
的にエッチングする。アクチブ領域ＡＲ間の間隔が狭い
フィールド領域ＦＲ1 では、相対的に薄い厚さのフイー
ルド酸化膜４４−１が全部除去されて基板４１が全部露
出され、アクチブ領域ＡＲ間の間隔が広いフィールド領
域ＦＲ2 では、フィールド酸化膜４４′−２が残存し、
基板４１の一部分だけが露出される。
【００５５】図１１ｅを参照すると、露出された基板４
１−１を窒化膜４３をマスクにしてエッチングして、ア
クチブ領域ＡＲ間の間隔が狭いフィールド領域ＦＲ1 に
トレンチ４５を形成し、また残存するフィールド酸化膜
４４′−２の両側の露出された基板４１−２を窒化膜４
３と残存するフィールド酸化膜４４′−２をマスクにし
てエッチングして、アクチブ領域ＡＲ間の間隔が広いフ
ィールド領域ＦＲ2 に溝４６を形成する。露出された基
板のエッチングの時ＨＢｒ／Ｃｌ2 でＲＩＥエッチング
し、エッチング深さは４０００Åである。
１−１を窒化膜４３をマスクにしてエッチングして、ア
クチブ領域ＡＲ間の間隔が狭いフィールド領域ＦＲ1 に
トレンチ４５を形成し、また残存するフィールド酸化膜
４４′−２の両側の露出された基板４１−２を窒化膜４
３と残存するフィールド酸化膜４４′−２をマスクにし
てエッチングして、アクチブ領域ＡＲ間の間隔が広いフ
ィールド領域ＦＲ2 に溝４６を形成する。露出された基
板のエッチングの時ＨＢｒ／Ｃｌ2 でＲＩＥエッチング
し、エッチング深さは４０００Åである。
【００５６】図１１ｆを参照すると、トレンチ４５及び
溝４６の内面に８５０℃，Ｈ2／Ｏ2の雰囲気下で１３０
Åの厚の熱酸化膜４７を形成する。基板の全面にわたっ
てチャネルストップ用の不純物をイオン注入する。
溝４６の内面に８５０℃，Ｈ2／Ｏ2の雰囲気下で１３０
Åの厚の熱酸化膜４７を形成する。基板の全面にわたっ
てチャネルストップ用の不純物をイオン注入する。
【００５７】図１１ｇでは、基板の全面にわたってＬＰ
ＣＶＤ法でドープされないポリシリコン４８を１５００
Åの厚に蒸着し、その上に絶縁体４９を均一に２０００
Åの厚に蒸着する。
ＣＶＤ法でドープされないポリシリコン４８を１５００
Åの厚に蒸着し、その上に絶縁体４９を均一に２０００
Åの厚に蒸着する。
【００５８】図１１ｈでは、異方性プラズマエッチング
してトレンチ４５の内部を絶縁体４９で完全に満たす。
絶縁体４９として高温酸化膜または窒化膜が使用され
る。
してトレンチ４５の内部を絶縁体４９で完全に満たす。
絶縁体４９として高温酸化膜または窒化膜が使用され
る。
【００５９】図１２ｉでは、ドープされないポリシリコ
ン膜４８を窒化膜４３が露出される時まで異方性プラズ
マエッチングする。
ン膜４８を窒化膜４３が露出される時まで異方性プラズ
マエッチングする。
【００６０】図１２ｊを参照すると、Ｈ2／Ｏ2の雰囲気
下において２度目のフィールド酸化を行って２５００Å
の厚をもつフィールド酸化膜５０を形成する。
下において２度目のフィールド酸化を行って２５００Å
の厚をもつフィールド酸化膜５０を形成する。
【００６１】図１２ｋのように、酸化マスク用の窒化膜
４３とストレスバッファ層であるポリシリコン膜５１を
除去して分離膜を形成する。
４３とストレスバッファ層であるポリシリコン膜５１を
除去して分離膜を形成する。
【００６２】図１０ｃのフィールド酸化工程の時窒化膜
４３と酸化膜４２の間に形成されたドープされないポリ
シリコン５１が酸化し、後続のフィールド酸化膜の一部
分除去の工程時に窒化膜４３と基板１の間の熱酸化膜４
２を通じた側面エッチング量を最小にすることができ
る。
４３と酸化膜４２の間に形成されたドープされないポリ
シリコン５１が酸化し、後続のフィールド酸化膜の一部
分除去の工程時に窒化膜４３と基板１の間の熱酸化膜４
２を通じた側面エッチング量を最小にすることができ
る。
【００６３】図１３は、本発明の第２実施例による半導
体素子の分離膜の断面構造図である。この実施例による
半導体素子の分離膜の構造は、アクチブ領域ＡＲ間の間
隔が狭いフィールド領域ＦＲ1 に該当する基板６１には
トレンチ６５が形成され、このトレンチ６５の内面に
は、熱酸化膜６７が形成され、さらにその内部はドープ
されないポリシリコン膜６８で満たされ、ポリシリコン
膜６８で満たされたトレンチ６５の上面にはフィールド
酸化膜６９−１が覆われている。アクチブ領域ＡＲ間の
間隔が広いフィールド領域ＦＲ2 では第１実施例と同様
に溝６６が形成され、溝６６の内面には熱酸化膜６７が
形成され、その内部はドープされないポリシリコン膜６
８で満たされ、溝６６の上面及び溝６６の間の基板６１
上面にはフィールド酸化膜６９−２が覆われている。
体素子の分離膜の断面構造図である。この実施例による
半導体素子の分離膜の構造は、アクチブ領域ＡＲ間の間
隔が狭いフィールド領域ＦＲ1 に該当する基板６１には
トレンチ６５が形成され、このトレンチ６５の内面に
は、熱酸化膜６７が形成され、さらにその内部はドープ
されないポリシリコン膜６８で満たされ、ポリシリコン
膜６８で満たされたトレンチ６５の上面にはフィールド
酸化膜６９−１が覆われている。アクチブ領域ＡＲ間の
間隔が広いフィールド領域ＦＲ2 では第１実施例と同様
に溝６６が形成され、溝６６の内面には熱酸化膜６７が
形成され、その内部はドープされないポリシリコン膜６
８で満たされ、溝６６の上面及び溝６６の間の基板６１
上面にはフィールド酸化膜６９−２が覆われている。
【００６４】図１４〜１６は、本発明の第２実施例によ
る半導体素子の分離膜の形成工程図である。この実施例
による図１４ａ〜図１５ｆの半導体素子の分離膜の形成
工程は、第１の実施例による図７ａ〜図８ｆの工程と同
一に進行する。
る半導体素子の分離膜の形成工程図である。この実施例
による図１４ａ〜図１５ｆの半導体素子の分離膜の形成
工程は、第１の実施例による図７ａ〜図８ｆの工程と同
一に進行する。
【００６５】図１５ｇを参照すると、図１５ｆのように
トレンチ６５と溝６６の内面に熱酸化膜６７を成長さ
せ、チャネルストップ用の不純物をイオン注入した後、
基板の全面にわたってＬＰＣＶＤ法によりドープされな
いポリシリコン膜６８を３０００Åの厚に蒸着する。こ
の実施例においては、ドープされないポリシリコン膜６
８をトレンチ６５に全部満たされるように十分に厚く蒸
着してトレンチを平坦化させる。
トレンチ６５と溝６６の内面に熱酸化膜６７を成長さ
せ、チャネルストップ用の不純物をイオン注入した後、
基板の全面にわたってＬＰＣＶＤ法によりドープされな
いポリシリコン膜６８を３０００Åの厚に蒸着する。こ
の実施例においては、ドープされないポリシリコン膜６
８をトレンチ６５に全部満たされるように十分に厚く蒸
着してトレンチを平坦化させる。
【００６６】図１６ｈを参照すると、前記ドープされな
いポリシリコン膜６８をＨＢｒ／Ｃｌ2 でＲＩＥ法によ
りエッチバックして、トレンチ６５と溝６６の内面にポ
リシリコン膜６８を満たす。
いポリシリコン膜６８をＨＢｒ／Ｃｌ2 でＲＩＥ法によ
りエッチバックして、トレンチ６５と溝６６の内面にポ
リシリコン膜６８を満たす。
【００６７】図１６ｉを参照すると、Ｈ2／Ｏ2の雰囲気
下で２度目のフィールド酸化を行って２５００Åの厚の
フィールド酸化膜６９を形成する。フィールド酸化膜６
９は、狭いフィールド領域ＦＲ1 のトレンチ６５の上面
を覆い、広いフィールド領域ＦＲ2 の溝４６及び溝の間
の基板上面を覆っている。アクチブ領域ＡＲ間の間隔が
狭いフィールド領域ＦＲ1 ではトレンチ６５の側面と底
面に形成された熱酸化膜６７と、トレンチ６５の内部に
満たされたドープされないポリシリコン膜６８と、及び
トレンチ６５の上面を覆っているフィールド酸化膜６９
−１とからなる分離膜の構造をもつ。アクチブ領域ＡＲ
間の間隔が広いフィールド領域ＦＲ2 では、溝６６の側
面及び底面に形成された熱酸化膜６７と、溝６６の内部
に満たされたドープされないポリシリコン膜６８と、及
び溝６６の上面と溝６６の間の基板６１の上面にかけて
覆われているフィールド酸化膜６９−２とからなる分離
膜の構造をもつ。
下で２度目のフィールド酸化を行って２５００Åの厚の
フィールド酸化膜６９を形成する。フィールド酸化膜６
９は、狭いフィールド領域ＦＲ1 のトレンチ６５の上面
を覆い、広いフィールド領域ＦＲ2 の溝４６及び溝の間
の基板上面を覆っている。アクチブ領域ＡＲ間の間隔が
狭いフィールド領域ＦＲ1 ではトレンチ６５の側面と底
面に形成された熱酸化膜６７と、トレンチ６５の内部に
満たされたドープされないポリシリコン膜６８と、及び
トレンチ６５の上面を覆っているフィールド酸化膜６９
−１とからなる分離膜の構造をもつ。アクチブ領域ＡＲ
間の間隔が広いフィールド領域ＦＲ2 では、溝６６の側
面及び底面に形成された熱酸化膜６７と、溝６６の内部
に満たされたドープされないポリシリコン膜６８と、及
び溝６６の上面と溝６６の間の基板６１の上面にかけて
覆われているフィールド酸化膜６９−２とからなる分離
膜の構造をもつ。
【００６８】図１７は本発明の第３実施例による半導体
素子の分離膜の断面構造図である。第３実施例による半
導体素子の分離膜の構造は、アクチブ領域ＡＲ間の間隔
が狭いフィールド領域ＦＲ1 に該当する基板８１に形成
されたトレンチ８５が単一のフィールド酸化膜８９−１
により満たされた。アクチブ領域ＡＲ間の間隔が広いフ
ィールド領域ＦＲ2 では、第１及び第２実施例と同一の
構造の分離膜が形成される。
素子の分離膜の断面構造図である。第３実施例による半
導体素子の分離膜の構造は、アクチブ領域ＡＲ間の間隔
が狭いフィールド領域ＦＲ1 に該当する基板８１に形成
されたトレンチ８５が単一のフィールド酸化膜８９−１
により満たされた。アクチブ領域ＡＲ間の間隔が広いフ
ィールド領域ＦＲ2 では、第１及び第２実施例と同一の
構造の分離膜が形成される。
【００６９】図１８〜２０は、本発明のさらに他の実施
例による半導体素子の分離膜の形成工程図である。第３
実施例による図１８ａ−図１９ｉの工程は、第１実施例
による図７ａ−図８ｆの工程と同一である。
例による半導体素子の分離膜の形成工程図である。第３
実施例による図１８ａ−図１９ｉの工程は、第１実施例
による図７ａ−図８ｆの工程と同一である。
【００７０】図１９ｇを参照すると、トレンチ８５と溝
８６の内面に熱酸化膜８７を形成し、スループット特性
を向上させるためのチャネルストップ用の不純物をイオ
ン注入した後、基板の全面にわたってドープされないポ
リシリコン膜８８をＬＰＣＶＤ法により２０００Åの厚
に蒸着する。アクチブ領域ＡＲ間の間隔が狭いフィール
ド領域ＦＲ1 では、トレンチ８５の側面と底面にのみド
ープされないポリシリコン膜８８が形成され、トレンチ
８５がポリシリコン膜８８により完全に満たされない。
アクチブ領域ＡＲ間の間隔が広いフィールド領域ＦＲ2
では、溝４６の内部にドープされないポリシリコン膜８
８が完全に満たされる。
８６の内面に熱酸化膜８７を形成し、スループット特性
を向上させるためのチャネルストップ用の不純物をイオ
ン注入した後、基板の全面にわたってドープされないポ
リシリコン膜８８をＬＰＣＶＤ法により２０００Åの厚
に蒸着する。アクチブ領域ＡＲ間の間隔が狭いフィール
ド領域ＦＲ1 では、トレンチ８５の側面と底面にのみド
ープされないポリシリコン膜８８が形成され、トレンチ
８５がポリシリコン膜８８により完全に満たされない。
アクチブ領域ＡＲ間の間隔が広いフィールド領域ＦＲ2
では、溝４６の内部にドープされないポリシリコン膜８
８が完全に満たされる。
【００７１】図２０ｈを参照すると、ドープされないポ
リシリコン膜８８をＲＩＥ法でエッチバックして、アク
チブ領域ＡＲ間の間隔が狭いフィールド領域ＦＲ1 では
トレンチ８５の両側の壁にポリシリコンの側壁８８′を
形成し、アクチブ領域ＡＲ間の間隔が広いフィールド領
域ＦＲ2 では溝８６の内部にドープされないポリシリコ
ン膜８８が満たされる。
リシリコン膜８８をＲＩＥ法でエッチバックして、アク
チブ領域ＡＲ間の間隔が狭いフィールド領域ＦＲ1 では
トレンチ８５の両側の壁にポリシリコンの側壁８８′を
形成し、アクチブ領域ＡＲ間の間隔が広いフィールド領
域ＦＲ2 では溝８６の内部にドープされないポリシリコ
ン膜８８が満たされる。
【００７２】図２０ｉを参照すると、２度目のフィール
ド酸化工程を行って各フィールド領域ＦＲにフィールド
酸化膜６９を形成する。アクチブ領域ＡＲ間の間隔が狭
いフィールド領域ＦＲ1 ではトレンチ８５内のポリシリ
コンの側壁８８を熱酸化させ、トレンチ８５が単一のフ
ィールド酸化膜６９−１で満たされる。
ド酸化工程を行って各フィールド領域ＦＲにフィールド
酸化膜６９を形成する。アクチブ領域ＡＲ間の間隔が狭
いフィールド領域ＦＲ1 ではトレンチ８５内のポリシリ
コンの側壁８８を熱酸化させ、トレンチ８５が単一のフ
ィールド酸化膜６９−１で満たされる。
【００７３】
【発明の効果】上記本発明によると、次のような効果が
得られる。 一、アクチブ領域間の間隔差によって互いに異なる厚さ
のフィールド酸化膜を形成して、一定の厚さだけを除去
し、シリコン基板を露出させ、シリコン基板の露出され
た部分を自己整合的にエッチングすることにより、間隔
が狭いところではトレンチを形成して絶縁体を満たし、
間隔が広いところではガードリング（Ｇｕａｒｄ ｒｉ
ｎｇ）形の狭い溝を形成して絶縁体を満たし、溝の間の
基板上に絶縁膜を形成して分離膜を形成した。従って、
アクチブ領域間の間隔差に影響を受けない分離膜を形成
し得るので、従来のトレンチ工法の問題点であるローデ
ィング効果、すなわち、アクチブ領域間の間隔差による
充填の均一性及び平坦化の問題を解決することができ
る。
得られる。 一、アクチブ領域間の間隔差によって互いに異なる厚さ
のフィールド酸化膜を形成して、一定の厚さだけを除去
し、シリコン基板を露出させ、シリコン基板の露出され
た部分を自己整合的にエッチングすることにより、間隔
が狭いところではトレンチを形成して絶縁体を満たし、
間隔が広いところではガードリング（Ｇｕａｒｄ ｒｉ
ｎｇ）形の狭い溝を形成して絶縁体を満たし、溝の間の
基板上に絶縁膜を形成して分離膜を形成した。従って、
アクチブ領域間の間隔差に影響を受けない分離膜を形成
し得るので、従来のトレンチ工法の問題点であるローデ
ィング効果、すなわち、アクチブ領域間の間隔差による
充填の均一性及び平坦化の問題を解決することができ
る。
【００７４】二、自己整合的に基板をエッチングするこ
とにより、トレンチと溝を形成するための異方性ウェッ
トエッチング方式を排除することができるので、従来の
トレンチとＬＯＣＯＳを併用した分離膜の形成工程より
単純化し、工程の完成度を高めることができる。
とにより、トレンチと溝を形成するための異方性ウェッ
トエッチング方式を排除することができるので、従来の
トレンチとＬＯＣＯＳを併用した分離膜の形成工程より
単純化し、工程の完成度を高めることができる。
【００７５】三、トレンチの底面とコーナーの丸みをト
レンチ形成のためのエッチング時、エッチング条件によ
って制御せず、フィールド酸化の時生成されたバーズビ
ーク及び基板のラウンドをそのままトレンチに転写して
制御することにより、再現性のあるトレンチの丸みを制
御することができ、これによりトレンチの絶縁特性を向
上させることができる。
レンチ形成のためのエッチング時、エッチング条件によ
って制御せず、フィールド酸化の時生成されたバーズビ
ーク及び基板のラウンドをそのままトレンチに転写して
制御することにより、再現性のあるトレンチの丸みを制
御することができ、これによりトレンチの絶縁特性を向
上させることができる。
【００７６】四、フィールド酸化膜の厚さを減少させて
バーズビークの長さを減少させ、これによりアクチブ領
域へのしみ込みの程度を減少させ、アクチブ領域間の間
隔が広いフィールド領域に溝を形成してドープされない
ポリシリコン膜を満たすことにより、寄生フィールドト
ランジスタの物理的なチャネルの長さを拡張させること
で、スループットの特性を向上させることができる。従
って、６４Ｍ以上の集積度をもつＤＲＡＭ素子を製造す
ることができる。
バーズビークの長さを減少させ、これによりアクチブ領
域へのしみ込みの程度を減少させ、アクチブ領域間の間
隔が広いフィールド領域に溝を形成してドープされない
ポリシリコン膜を満たすことにより、寄生フィールドト
ランジスタの物理的なチャネルの長さを拡張させること
で、スループットの特性を向上させることができる。従
って、６４Ｍ以上の集積度をもつＤＲＡＭ素子を製造す
ることができる。
【図１】 ＬＯＣＯＳ工程による分離膜の構造図であ
る。
る。
【図２】 ストレスバッファ層としてポリシリコン膜を
使用したＬＯＣＯＳ工程による分離膜の構造。
使用したＬＯＣＯＳ工程による分離膜の構造。
【図３】 アクチブ領域に対するチャネルストップ用の
不純物の側面拡散量との関係を示す図面である。
不純物の側面拡散量との関係を示す図面である。
【図４】 従来のＬＯＣＯＳとＢＯＸの分離技術を併用
した分離膜の形成構造図である。
した分離膜の形成構造図である。
【図５】 従来のＬＯＣＯＳとＢＯＸの分離技術を併用
した分離膜の形成構造図である。
した分離膜の形成構造図である。
【図６】 本発明の第１実施例によるＬＯＣＯＳとＢＯ
Ｘの分離技術を併用した分離膜の構造図である。
Ｘの分離技術を併用した分離膜の構造図である。
【図７】 図６に示した分離膜を形成するための一工程
図である。
図である。
【図８】 図６に示した分離膜を形成するための一工程
図である。
図である。
【図９】 図６に示した分離膜を形成するための一工程
図である。
図である。
【図１０】 図６に示した分離膜を形成するための別の
工程図である。
工程図である。
【図１１】 図６に示した分離膜を形成するための別の
工程図である。
工程図である。
【図１２】 図６に示した分離膜を形成するための別の
工程図である。
工程図である。
【図１３】 本発明の第２実施例によるＬＯＣＯＳとＢ
ＯＸの分離技術を併用した分離膜の構造図である。
ＯＸの分離技術を併用した分離膜の構造図である。
【図１４】 図１３に示した分離膜を形成するための工
程図である。
程図である。
【図１５】 図１３に示した分離膜を形成するための工
程図である。
程図である。
【図１６】 図１３に示した分離膜を形成するための工
程図である。
程図である。
【図１７】 本発明の第３実施例によるＬＯＣＯＳとＢ
ＯＸの分離技術を併用した分離膜の構造図である。
ＯＸの分離技術を併用した分離膜の構造図である。
【図１８】 図１０に示された分離膜を形成するための
工程図である。
工程図である。
【図１９】 図１０に示された分離膜を形成するための
工程図である。
工程図である。
【図２０】 図１０に示された分離膜を形成するための
工程図である。
工程図である。
【図２１】 アクチブ領域間の間隔によるフィールド酸
化膜の厚さを走査電子顕微鏡で測定した写真である。
化膜の厚さを走査電子顕微鏡で測定した写真である。
【図２２】 アクチブ領域間の間隔によるフィールド酸
化膜の厚さを走査電子顕微鏡で測定した写真である。
化膜の厚さを走査電子顕微鏡で測定した写真である。
【図２３】 アクチブ領域間の間隔によってフィールド
酸化膜の厚さとの関係を示すグラフである。
酸化膜の厚さとの関係を示すグラフである。
４１，６１，８１…基板、４２，６２，８２…熱酸化
膜、４３，６３，８３…窒化膜、４４，５０，６４，６
９，８４，８９…フィールド酸化膜、４５，６５，８５
…トレンチ、４６，６６，８６…溝、４７，６７，８７
…熱酸化膜、４８，５１，６８…ドープされないポリシ
リコン膜、４９…高温酸化膜。
膜、４３，６３，８３…窒化膜、４４，５０，６４，６
９，８４，８９…フィールド酸化膜、４５，６５，８５
…トレンチ、４６，６６，８６…溝、４７，６７，８７
…熱酸化膜、４８，５１，６８…ドープされないポリシ
リコン膜、４９…高温酸化膜。
Claims (7)
- 【請求項１】 シリコン基板上に熱酸化膜と窒化膜を順
次形成する工程と、 ホトエッチング工程を行って、基板に互いに異なる間隔
をおいて離れているアクチブ領域を区画し、同時に隣接
するアクチブ領域の間にフィールド領域を区画する工程
と、 アクチブ領域の間の窒化膜を除去する工程と、 １度目のフィールド酸化をして、アクチブ領域の間にア
クチブ領域間の間隔によって互いに異なる厚さを有する
フィールド酸化膜を形成する工程と、 フィールド酸化膜のうち相対的に間隔が狭いアクチブ領
域間のフィールド酸化膜を除去してシリコン基板を露出
させ、相対的に間隔が広いアクチブ領域間の基板上には
フィールド酸化膜を残存させ、その残存するフィールド
酸化膜の間の基板を一部分露出させる工程と、 露出された基板をエッチングして、間隔の狭いアクチブ
領域の間のフィールド領域にはトレンチを形成し、間隔
の広いアクチブ領域の間のフィールド領域の両側に溝を
形成する工程と、 各トレンチと溝に絶縁体を満たす工程と、 ２度目のフィールド酸化をして、各トレンチの上面にフ
ィールド酸化膜を形成するとともに、各溝の上面と溝の
間の基板上面に第２フィールド酸化膜を形成する工程
と、 アクチブ領域上に残っている窒化膜を除去する工程と、
を含むことを特徴とする半導体素子の分離膜の形成方
法。 - 【請求項２】 互いに異なる間隔を置いて離れているア
クチブ領域と、隣接するアクチブ領域の間にフィールド
領域が区画されたシリコン基板を具備した半導体素子に
おいて、 アクチブ領域上に形成された熱酸化膜と、 相対的に間隔が狭いアクチブ領域の間の基板に形成され
たトレンチと、 相対的に間隔が広いアクチブ領域の間のフィールド領域
の両側の基板に形成された溝と、 各トレンチ及び溝の内部の底面及び側面に形成された熱
酸化膜と、 各トレンチ及び溝の内部に詰められた絶縁体と、 各トレンチの上面に形成された後膜の第１絶縁膜と、 各溝の上面及び溝の間の基板の上面にかけて形成された
後膜の第２絶縁膜と、を含むことを特徴とする半導体素
子の分離膜の構造。 - 【請求項３】 シリコン基板上に熱酸化膜と窒化膜を順
次形成する工程と、 ホトエッチング工程を行って、基板を互いに異なる間隔
を置いて離れている多数個のアクチブ領域を区画し、同
時に隣接するアクチブ領域の間にフィールド領域を区画
する工程と、 アクチブ領域の間の窒化膜を除去する工程と、 １度目のフィールド酸化をして、アクチブ領域の間にア
クチブ領域間の間隔によって互いに異なる厚さをもつフ
ィールド酸化膜を形成する工程と、 フィールド酸化膜のうち相対的に間隔が狭いアクチブ領
域間にはフィールド酸化膜を除去してシリコン基板を露
出させ、相対的に間隔が狭いアクチブ領域間の基板上に
はフィールド酸化膜を残存させ、その残存するフィール
ド酸化膜の間の基板を一部分露出させる工程と、 露出された基板をエッチングして、間隔が狭いアクチブ
領域の間のフィールド領域にはトレンチを形成し、間隔
が広いアクチブ領域の間に溝を形成する工程と、 基板の全面にわたって第１絶縁体と第２絶縁体を蒸着す
る工程と、 第１絶縁体と第２絶縁体をエッチングして、各トレンチ
と溝を絶縁体で満たす工程と、 ２度目のフィールド酸化をして、各トレンチの上面に第
１フィールド酸化膜を形成し、かつ各溝の上面と溝の間
の基板の上面とに第２フィールド酸化膜を形成する工程
と、 アクチブ領域上に残っている窒化膜を除去する工程と、
を含むことを特徴とする半導体素子の分離膜の形成方
法。 - 【請求項４】 互いに異なる間隔を置いて離れているア
クチブ領域と、隣接するアクチブ領域の間にフィールド
領域が区画されたシリコン基板を具備した半導体素子に
おいて、アクチブ領域上に形成された熱酸化膜と、 相対的に間隔が狭いアクチブ領域の間の基板に形成され
たトレンチと、 相対的に間隔が広いアクチブ領域の間に該当するフィー
ルド領域の両側の基板に形成された溝と、 各トレンチ及び溝の底面及び側面に形成された熱酸化膜
と、 各トレンチの底面及び側面の熱酸化膜上に形成され、各
溝の内部に詰められた第１絶縁体と、 各トレンチの内部に満たされた第２絶縁体と、 各トレンチの上面に形成された後膜の第１絶縁膜と、 各溝の上面及び溝の間の基板上面にかけて形成された後
膜の絶縁膜と、を含むことを特徴とする半導体素子の分
離膜の構造。 - 【請求項５】 シリコン基板上に熱酸化膜と窒化膜を順
次形成する工程と、 ホトエッチング工程を行って基板を互いに異なる間隔を
置いて離れているアクチブ領域を区画し、同時に隣接す
るアクチブ領域の間にフィールド領域を区画する工程
と、 アクチブ領域の間の窒化膜を除去する工程と、 １度目のフィールド酸化をして、アクチブ領域の間にア
クチブ領域間の間隔によって互いに異なる厚さをもつフ
ィールド酸化膜を形成する工程と、 フィールド酸化膜のうち相対的に間隔が狭いアクチブ領
域間のフィールド酸化膜はすべて除去してシリコン基板
を露出させ、相対的に間隔が広いアクチブ領域間の基板
上にはフィールド酸化膜を残存させ、その残存するフィ
ールド酸化膜の間の基板を一部分を露出させる工程と、 露出された基板をエッチングして、間隔が狭いアクチブ
領域の間にトレンチを形成し、間隔が広いアクチブ領域
の間のフィールド領域の両側に溝を形成する工程と、 基板の全面にわたって各トレンチと溝を完全に満たし得
るように絶縁体を厚く蒸着する工程と、 絶縁体を異方性エッチングして、各トレンチと溝を絶縁
体で満たす工程と、 ２度目のフィールド酸化をして、各トレンチの上面に第
１フィールド酸化膜を形成し、各溝の上面と溝の間の基
板上面とに第２フィールド酸化膜を形成する工程と、 アクチブ領域上に残っている窒化膜を除去する工程と、
を含むことを特徴とする半導体素子の分離膜の形成方
法。 - 【請求項６】 シリコン基板上に熱酸化膜と窒化膜を順
次形成する工程と、 ホトエッチング工程を行って、基板を互いに異なる間隔
を置いて離れているアクチブ領域を区画すると同時に、
隣接するアクチブ領域の間にフィールド領域を区画する
工程と、 アクチブ領域の間の窒化膜を除去する工程と、 １度目のフィールド酸化をして、アクチブ領域の間にア
クチブ領域間の間隔によって互いに異なる間隔をもつフ
ィールド酸化膜を形成する工程と、 フィールド酸化膜のうち相対的に間隔が狭いアクチブ領
域間のフィールド酸化膜はすべて除去してシリコン基板
を露出させ、相対的に間隔が広いアクチブ領域間の基板
上にはフィールド酸化膜を残存させ、その残存するフィ
ールド酸化膜の間の基板を一部分露出させる工程と、 露出された基板をエッチングして、間隔が狭いアクチブ
領域の間にトレンチを形成し、間隔が広いアクチブ領域
の間のフィールド領域の両側に溝を形成する工程と、 基板の全面にわたって各溝を完全に満たし得るように絶
縁体を厚く蒸着する工程と、 絶縁体を異方性エッチングして、各トレンチの側面に側
壁を形成し、溝を絶縁体で詰める工程と、 ２度目のフィールド酸化をして、各トレンチの上面に第
１フィールド酸化膜を形成し、各溝の上面と溝の間の基
板上面に第２フィールド酸化膜を形成する工程と、 アクチブ領域上に残っている窒化膜を除去する工程と、
をさらに含むことを特徴とする半導体素子の分離膜の形
成方法。 - 【請求項７】 互いに異なる間隔を置いて離れているア
クチブ領域と、隣接するアクチブ領域の間にフィールド
領域が区画されたシリコン基板を備えた半導体素子にお
いて、アクチブ領域上に形成された熱酸化膜と、 相対的に間隔が狭いアクチブ領域の間の基板に形成され
たトレンチと、 相対的に間隔が広いアクチブ領域の間に該当するフィー
ルド領域の両側の基板に形成された溝と、 溝の底面及び側面に形成された熱酸化膜と、 各溝の内部に詰められた絶縁体と、 各トレンチ内に満たされ、上面を覆っている後膜の第１
絶縁膜と、 各溝の上面及び溝の間の基板上面に形成された後膜の第
２絶縁膜を含むことを特徴とする半導体素子の分離膜の
形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR13625/1994 | 1994-06-16 | ||
| KR1019940013625A KR0156115B1 (ko) | 1994-06-16 | 1994-06-16 | 반도체 소자의 격리막 구조 및 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08172087A true JPH08172087A (ja) | 1996-07-02 |
| JP3000337B2 JP3000337B2 (ja) | 2000-01-17 |
Family
ID=19385438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7163099A Expired - Fee Related JP3000337B2 (ja) | 1994-06-16 | 1995-06-07 | 半導体素子の分離膜の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5646052A (ja) |
| JP (1) | JP3000337B2 (ja) |
| KR (1) | KR0156115B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998008252A1 (en) * | 1996-08-22 | 1998-02-26 | Advanced Micro Devices, Inc. | Method for differential fieldox growth |
| US6440819B1 (en) | 1998-03-03 | 2002-08-27 | Advanced Micro Devices, Inc. | Method for differential trenching in conjunction with differential fieldox growth |
| JP2011199047A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298195A (ja) * | 1996-05-08 | 1997-11-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100230745B1 (ko) * | 1996-11-27 | 1999-11-15 | 김영환 | 반도체 디바이스의 소자 분리막 형성 방법(Method for isolating semiconductor device) |
| US5910018A (en) * | 1997-02-24 | 1999-06-08 | Winbond Electronics Corporation | Trench edge rounding method and structure for trench isolation |
| JPH10303291A (ja) * | 1997-04-25 | 1998-11-13 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| US6175147B1 (en) * | 1998-05-14 | 2001-01-16 | Micron Technology Inc. | Device isolation for semiconductor devices |
| US6097069A (en) * | 1998-06-22 | 2000-08-01 | International Business Machines Corporation | Method and structure for increasing the threshold voltage of a corner device |
| US5998848A (en) * | 1998-09-18 | 1999-12-07 | International Business Machines Corporation | Depleted poly-silicon edged MOSFET structure and method |
| DE19918671B4 (de) | 1999-04-23 | 2006-03-02 | Giesecke & Devrient Gmbh | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung |
| US6221736B1 (en) * | 1999-12-09 | 2001-04-24 | United Semiconductor Corp. | Fabrication method for a shallow trench isolation structure |
| KR100381850B1 (ko) * | 2000-08-29 | 2003-04-26 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 그 형성방법 |
| US6521518B1 (en) * | 2001-09-04 | 2003-02-18 | Macronix International Co., Ltd. | Method of eliminating weakness caused by high density plasma dielectric layer |
| KR20020000740A (ko) * | 2001-09-24 | 2002-01-05 | 서종원 | 생약제와 곡물을 이용한 식욕항진성 생약제 조성물의제조방법 및 그 조성물 |
| US6534834B1 (en) * | 2001-12-19 | 2003-03-18 | Agere Systems, Inc. | Polysilicon bounded snapback device |
| KR100873355B1 (ko) * | 2002-07-04 | 2008-12-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자분리막 형성방법 |
| JP2006066726A (ja) | 2004-08-27 | 2006-03-09 | Toshiba Corp | 半導体装置の製造方法及び半導体基板 |
| US7687370B2 (en) * | 2006-01-27 | 2010-03-30 | Freescale Semiconductor, Inc. | Method of forming a semiconductor isolation trench |
| US8461661B2 (en) * | 2009-04-06 | 2013-06-11 | Polar Semiconductor, Inc. | Locos nitride capping of deep trench polysilicon fill |
| CN102142377B (zh) * | 2011-01-30 | 2013-04-17 | 福建福顺微电子有限公司 | 一种功率mos器件硅沟槽制作方法 |
| CN109326595B (zh) * | 2017-07-31 | 2021-03-09 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060735A (ja) * | 1983-09-14 | 1985-04-08 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS60241231A (ja) * | 1984-05-15 | 1985-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置の製法 |
| JPS6167932A (ja) * | 1984-09-12 | 1986-04-08 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS62217629A (ja) * | 1986-03-19 | 1987-09-25 | Fujitsu Ltd | 半導体装置 |
| JPS6358851A (ja) * | 1986-08-29 | 1988-03-14 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPH01295438A (ja) * | 1988-05-24 | 1989-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935445A (ja) * | 1982-08-24 | 1984-02-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS6054453A (ja) * | 1983-09-05 | 1985-03-28 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| FR2566179B1 (fr) * | 1984-06-14 | 1986-08-22 | Commissariat Energie Atomique | Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement |
| US4561172A (en) * | 1984-06-15 | 1985-12-31 | Texas Instruments Incorporated | Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions |
| IT1200725B (it) * | 1985-08-28 | 1989-01-27 | Sgs Microelettronica Spa | Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa |
| US4892614A (en) * | 1986-07-07 | 1990-01-09 | Texas Instruments Incorporated | Integrated circuit isolation process |
-
1994
- 1994-06-16 KR KR1019940013625A patent/KR0156115B1/ko not_active IP Right Cessation
-
1995
- 1995-06-07 JP JP7163099A patent/JP3000337B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-16 US US08/633,002 patent/US5646052A/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060735A (ja) * | 1983-09-14 | 1985-04-08 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS60241231A (ja) * | 1984-05-15 | 1985-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置の製法 |
| JPS6167932A (ja) * | 1984-09-12 | 1986-04-08 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS62217629A (ja) * | 1986-03-19 | 1987-09-25 | Fujitsu Ltd | 半導体装置 |
| JPS6358851A (ja) * | 1986-08-29 | 1988-03-14 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPH01295438A (ja) * | 1988-05-24 | 1989-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998008252A1 (en) * | 1996-08-22 | 1998-02-26 | Advanced Micro Devices, Inc. | Method for differential fieldox growth |
| US6440819B1 (en) | 1998-03-03 | 2002-08-27 | Advanced Micro Devices, Inc. | Method for differential trenching in conjunction with differential fieldox growth |
| JP2011199047A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002737A (ko) | 1996-01-26 |
| JP3000337B2 (ja) | 2000-01-17 |
| US5646052A (en) | 1997-07-08 |
| KR0156115B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3000337B2 (ja) | 半導体素子の分離膜の形成方法 | |
| US6461934B2 (en) | Method of manufacturing semiconductor device having trench type element isolation regions | |
| KR100213196B1 (ko) | 트렌치 소자분리 | |
| US6069058A (en) | Shallow trench isolation for semiconductor devices | |
| US20040021197A1 (en) | Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween | |
| US20010041421A1 (en) | Trench isolatoin regions having trench liners with recessed ends | |
| JPS6340337A (ja) | 集積回路分離法 | |
| KR100270464B1 (ko) | 함몰형 산화절연을 형성하는 방법 | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| US5563091A (en) | Method for isolating semiconductor elements | |
| US6544861B2 (en) | Method for forming isolation trench | |
| JPH11176924A (ja) | 半導体装置のトレンチ素子分離方法 | |
| KR960014452B1 (ko) | 반도체 소자분리 방법 | |
| US6211021B1 (en) | Method for forming a borderless contact | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| KR0151040B1 (ko) | 반도체장치의 소자분리방법 | |
| US5541136A (en) | Method of forming a field oxide film in a semiconductor device | |
| KR19990003879A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR0123730B1 (ko) | 트렌치와 필드절연막으로 소자분리된 반도체 장치 및 그 제조방법 | |
| KR970011138B1 (ko) | 모스 트랜지스터의 제조방법 | |
| KR100343132B1 (ko) | 반도체장치의소자분리방법 | |
| KR100245087B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR940006685B1 (ko) | Soi 구조를 갖는 반도체 장치 제조방법 | |
| KR100226478B1 (ko) | 반도체장치의 소자격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |