JPH07507914A - 直角位相発振器 - Google Patents

直角位相発振器

Info

Publication number
JPH07507914A
JPH07507914A JP6524024A JP52402494A JPH07507914A JP H07507914 A JPH07507914 A JP H07507914A JP 6524024 A JP6524024 A JP 6524024A JP 52402494 A JP52402494 A JP 52402494A JP H07507914 A JPH07507914 A JP H07507914A
Authority
JP
Japan
Prior art keywords
gate
stage
node
oscillator
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6524024A
Other languages
English (en)
Other versions
JP2980685B2 (ja
Inventor
モンク,トレボー ケネス
ホール,アンドリュー メンドリコット
Original Assignee
エスジーエス―トムソン、マイクロエレクトロニクス、リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスジーエス―トムソン、マイクロエレクトロニクス、リミテッド filed Critical エスジーエス―トムソン、マイクロエレクトロニクス、リミテッド
Publication of JPH07507914A publication Critical patent/JPH07507914A/ja
Application granted granted Critical
Publication of JP2980685B2 publication Critical patent/JP2980685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • H03K3/0322Ring oscillators with differential cells
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006Changing the frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015Layout of the delay element
    • H03K2005/00195Layout of the delay element using FET's
    • H03K2005/00202Layout of the delay element using FET's using current mirrors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00Oscillators
    • Y10S331/03Logic gate active element oscillator

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Amplitude Modulation (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 直角位相発振器 発明の分野 本発明は、直角位相発振器に関する。
発明の要約 本発明によれば、第1のNORゲー・ト及び第2のN。
Rゲートを有する第1及び第2の段を有する直角位相発振器であって、第1の段 の第1のNORゲートの出力端は第1及び第2の段の各々の第2のNORゲート への入力端として接続されており、第1の段の第2のNORゲートの出力端は、 第1及び第2の段の各々の第1のN。
Rゲートへの入力端として接続されており、第2の段の第1のNORゲートの出 力端は、第1の段の第1のN。
Rゲート及び第2の段の第2のNORゲートへの入力端として接続されており、 第2の段の第2のNORゲートの出力端は第1の段の第2のNORゲート及び第 2の段の第1のNORゲートへの入力として接続されている直角位相発振器が提 供される。
この発振器は、本来不安定であり、NORゲートの構造によって決定される速度 で4つの状態を介して循環する非リニヤ回路である。好ましくは、各NORゲー トは、各々が入力信号を受ける制御ノードと、出力ノードと基準電圧との間に制 御可能な通路と、出力ノードと基準電圧との間に接続されたダイオード接続トラ ンジスタと、出力ノードに接続された電流ソースとを有する第1と第2の人力ト ランジスタを有する。
4つの状態を通って順に回路を通る速度は、電源によって発生する電流によって 決定される。この目的のために電源は電源によって発生した電流を変えるために 制御信号を受ける制御ノードを有することができる。
本発明をさらによく理解し、本発明をどのように実施するかを示すために一例と して添付図面を参照する。
図面の簡単な説明 第1図は、直角発振器の概略図である。
第1a図は、NORゲートのトランジスタの概略図である。
第2図は第1図の回路図のトランジスタの水準の回路図である。
第3図は発振器の動作中に発生した信号の波形図である。
第4図は、バッファ回路の回路図である。
第5図は、バッファ回路の作動を示す波形図である。
好ましい実施例の説明 第1図に示すように、直角発振器はNORゲートG1乃至G4を有する。それら はここで次のように定義づけられる。
G1−第1段の第1のNORゲート G2−第1段の第2のNORゲート G3−第2段の第1のNORゲート G4−第2段の第2のNORゲート NORゲートG1の出力端はNORゲートG4及びNORゲートG2への入力端 として接続される。NORゲートG2の出力端は、NORゲートGlへの入力端 及びNORゲートG3への入力端として接続されている。NORゲートG3(7 )出力端1;i N ORゲートG4及びNORゲートG1への入力端として接 続されている。NORゲート−トG4の出力端は、入力端としてNORゲートG 3及びNORゲートG2に接続されている。各NORゲートは、第1a図に示す ように実施される。すなわち、各NORゲートはnチャンネルMOSトランジス タとして示した第1及び第2の人力トランジスタT1.T2を有する。人力信号 1nl、In2は、これらのトランジスタのゲートに供給される。トランジスタ TI、T2のドレイン/ソース通路は出力ノードNout及び(第1a図で接地 されている)基準電圧Vrefの間に接続されている。また、ダイオードが接続 されたトランジスタT3は、基準電圧Vrefと出力ノードNoutとの間に接 続されている。最後に電源C5は供給電圧Vsと出力ノードNoutとの間に接 続されている。電源は図示しない制御信号の影響の下に電流夏を発生する。電源 は適当な形態で実施することができ、特に制御電圧によってゲート制御されるp チャンネルトランジスタの形態をとることができる。
第2図は第1a図に図示するタイプのNORゲートを使用して実施される第1図 の回路を示す。電源はC51乃至C54として示される。NORゲートG1の第 1と第2の人力トランジスタは参照符号10及び12で指示され、ダイオードコ ネクトトランジスタは参照符号11で指示する。NORゲートG2の第1と第2 の入力トランジスタは参照符号13及び15で指示され、ダイオードコネクトト ランジスタは参照符号14で指示する。NORゲートG3の第1と第2の人力ト ランジスタは参照符号19及び21て指示され、ダイオードコネクトトランジス タは参照符号20で指示する。NORゲートG4の第1と第2の人力トランジス タは参照符号16及び18て指示され、ダイオードコネクトトランジスタは参照 符号17で指示する。rmJはダイオードコネクトトランジスタに対する各NO Rゲートにおける人力トランジスタの大きさの間の比を示す。mはNORゲート の各々において同しである。共通の長さのトランジスタの場合、この比はトラン ジスタの幅の比である。
NORゲー1−Gl、NORゲートG2、NORゲートG3及びNORゲートG 4の出力ノードは、参照符号N1乃至N4である。第3図はこれらのノードにお いて生じる波形を示す。
発振器の作動はほぼゼロボルトの「0」水準と、スレッショルド電圧Vtnの直 ぐ上で導通する各NORゲートのダイオード接続トランジスタに対応する「1」 水準とをとる。
1)ノード1が「0」、ノード2が「0」、ノード3が「1」と仮定する。トラ ンジスタ16及び18は、オフてあり、ノード4はそれが「1」に達するまで電 源C84によって引かれる。トランジスタ15は排出ノード3に始まり、トラン ジスタ12をオフにする。これはノード1を解放して上昇を開始する。
ノード1 ノード2 ノード3 ノード4上昇 「0」 下降 「1」 2)ノード1が「1」に到達するとき、トランジスタ13はオンし、ノード3を 「0」にする。またトランジスタ16はオンし、ノード4は放出を開始してトラ ンジスタ19はオフする。これはノード2を解放して上昇を開始する。
ノード1 ノード2 ノード3 ノード4「1」 上昇 rOJ 下降 3)ノード2が「1」に到達するとき、トランジスタ18はオンし、ノード4を 「0」にする。またトランジスタ10はオンし、ノード1は放出を開始してトラ ンジスタ13はオフする。 これはノード3を解放して上昇を開始する。
ノード1 ノード2 ノード3 ノード4下降 「1」 上昇 「0」 4)ノード3が「1」に到達するとき、トランジスタ12はオンし、ノード1を 「0」にする。またトランジスタ21はオンし、ノード2は放出を開始してトラ ンジスタ18はオフする。 これはノード4を解放して上昇を開始する。
ノード1 ノード2 ノード3 ノード4「0」 下降 「1」 上昇 5)ノード4が「1」に到達するとき、トランジスタ19はオンし、ノード2を 「0」にする。またトランジスタ15はオンし、ノード3は放出を開始してトラ ンジスタ12はオフする。 これはノード1を解放して上昇を開始する。
ノード1 ノード2 ノード3 ノード4上昇 「0」 下降 ゛ 「1」 これは、上述した2)の開始時で同じ状態であり、発振が継続される。
振動ノードの上昇スルー速度は全体のノード容量及び電源を通る電流によって決 定される。落下スルー速度は全体のノード容量電源及びパラメータrmJによっ て決定される。もし「m」が2ならば、落下速度は上昇速度と同しであり、波形 は第3図に示すものと同様に見える。
このように、各々のノードにおいて振動信号が生じる。
ノードの1つの信号によって駆動されるnチャンネルのトランジスタは、サイク ルの25%において導通するのみである。いくつかの適用において、サイクルの 50%において電流を提供することが好ましい。
この要求は、振動信号を緩衝するために低電圧反転ゲインを使用することによっ て合致することができ、ノ(・ソファ段の速度が振動段の速度と同じ速度になる ことを保証する。速度を合致させる簡素な方法は発振器として同一の状況下で一 部の発振器段を使用すること、換言すれば、発振器段と同じトランジスタサイズ 及び電流を使用することである。それはスルー速度が同一であることを保証する ために全体の濃度容量と合致させる必要があるたけである。
第4図は、ゲートで発振器段のノードからの信号を受ける人力トランジスタT5 を受け、そのドレン/゛ノース通路は人力ノードNoutと(第4図で接地され た)基準電圧Vrefとの間に接続されている。またバッファ回路は出力ノード と基準電圧Vrefとの間に接続されたダイオード接続トランジスタT6と、供 給電圧v6と出力ノードとの間の電流■を発生する電源C8とを有する。出力ノ ードは、我々の出願で開示したようなCMOSコンバータを駆動するために使用 することができ、その内容は、言及によってここに組み込まれている。
第4図において、トランジスタT5とトランジスタT6との間の比を示す。もし m−2ならば、回路の波形は第5図に示すようなものになる。人力波形は、期間 の25%にわたって高い(従ってnチャンネルトランジスタをオンにすることが できる)だけである。しかしながら、出力波形は、はぼ50%にわたって高くな り、バッファ回路によって駆動されるnチャンネルのトランジスタはサイクルの 50%にわたって導通する。
また、このようなバッファ段を使用することによってCMO5電源上のノイズに よる乱れから発振器を有効に隔離する。従って周波数の安定性は非常に改良され る。
lnl ln2 Cつ Uつ ■ 補正書の翻訳文提出書(特許法第184条の7第11JD平成 6 年 12月  27胛

Claims (6)

    【特許請求の範囲】
  1. 1.第1のNORゲート及び第2のNORゲートを有する第1及び第2の段を有 する直角位相発振器であって、 前記第1の段の前記第1のNORゲートの出力端は前記第1及び第2の段の各々 の前記第2のNORゲートヘの人力端として接続されており、 前記第1の段の第2のNORゲートの出力端は、前記第1及び第2の段の各々の 第1のNORゲートヘの人力端として接続されており、 前記第2の段の第1のNORゲートの出力端は、第1の段の第1のNORゲート 及び第2の段の第2のNORゲートヘの人力端として接続されており、前記第2 の段の第2のNORゲートの出力端は第1の段の第2のNORゲート及び第2の 段の第1のNORゲートヘの人力として接続されている直角位相発振器。
  2. 2.前記各NORゲートは、各々が人力信号を受ける制御ノードと、出力ノード と基準電圧との間に制御可能な通路と、出力ノードと基準電圧との間に接続され たダイオード接続トランジスタと、出力ノードに接続された電流ソースとを有す る第1と第2の人力トランジスタを有する請求項1に記載の直角位相発振器。
  3. 3.電源は発振器によって発生された信号の上昇及び落下スレイ速度を調整する ように制御可能である請求項2に記載の直角位相発振器。
  4. 4.前記第1と第2の入力トランジスタとダイオード接続トランジスタとの間の 大きさの比は発振器によって発生する信号の落下スルー速度を調整するように選 択することができる請求項2または3に記載の直角位相発振器。
  5. 5.1サイクルの25%以上高い、発振器によって発生された信号を受け、1サ イクルの50%以上高いバッファ信号を供給するように接続されたバッファ回路 を有する請求項1乃至4のいずれか1項に記載の直角位相発振器。
  6. 6.バッファ回路は前記発振器の段と同じ状態で作動する部分的発振器段を有し 、それによって前記バッファの遅延を前記発振器段の遅延に合致させる請求項5 に記載の直角位相発振器。
JP6524024A 1993-04-30 1994-04-27 直角位相発振器 Expired - Fee Related JP2980685B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9308944.9 1993-04-30
GB939308944A GB9308944D0 (en) 1993-04-30 1993-04-30 Ring oscillator
PCT/GB1994/000892 WO1994026027A1 (en) 1993-04-30 1994-04-27 Quadrature oscillator

Publications (2)

Publication Number Publication Date
JPH07507914A true JPH07507914A (ja) 1995-08-31
JP2980685B2 JP2980685B2 (ja) 1999-11-22

Family

ID=10734730

Family Applications (4)

Application Number Title Priority Date Filing Date
JP6524023A Pending JPH07507435A (ja) 1993-04-30 1994-04-27 リング発振器
JP6524024A Expired - Fee Related JP2980685B2 (ja) 1993-04-30 1994-04-27 直角位相発振器
JP6524022A Pending JPH07507434A (ja) 1993-04-30 1994-04-27 リング発振器
JP6524025A Pending JPH07507436A (ja) 1993-04-30 1994-04-27 周波数倍増器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP6524023A Pending JPH07507435A (ja) 1993-04-30 1994-04-27 リング発振器

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP6524022A Pending JPH07507434A (ja) 1993-04-30 1994-04-27 リング発振器
JP6524025A Pending JPH07507436A (ja) 1993-04-30 1994-04-27 周波数倍増器

Country Status (6)

Country Link
US (5) US5635877A (ja)
EP (5) EP0749207B1 (ja)
JP (4) JPH07507435A (ja)
DE (4) DE69426498T2 (ja)
GB (1) GB9308944D0 (ja)
WO (4) WO1994026025A1 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9308944D0 (en) * 1993-04-30 1993-06-16 Inmos Ltd Ring oscillator
DE4322701C1 (de) * 1993-07-07 1994-08-18 Siemens Ag Schaltungsanordnung für einen Ringoszillator
JP3519143B2 (ja) * 1994-11-17 2004-04-12 三菱電機株式会社 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びpll回路
US5673008A (en) * 1995-05-18 1997-09-30 Matsushita Electric Industrial Co., Ltd. Voltage-controlled oscillator and PLL circuit exhibiting high-frequency band operation, linear frequency characteristics, and power-source variation immunity
US5568099A (en) * 1995-09-27 1996-10-22 Cirrus Logic, Inc. High frequency differential VCO with common biased clipper
US5877907A (en) * 1995-11-22 1999-03-02 Fujitsu Limited Apparatus and method for demodulating data signals read from a recording medium
FR2750268B1 (fr) 1996-06-19 1998-07-31 Bull Sa Procede pour obtenir un signal a frequence variable et cellule a retard variable adaptee a la mise en oeuvre de ce procede
KR0177586B1 (ko) * 1996-06-29 1999-04-01 김주용 오실레이터 출력 발생장치
DE19812191C2 (de) * 1997-03-19 2001-08-16 Korea Inst Sci & Tech Fluorenyl-substituierte Organosilane und Verfahren zu deren Herstellung
US5990721A (en) * 1997-08-18 1999-11-23 Ncr Corporation High-speed synchronous clock generated by standing wave
DE19736857C1 (de) * 1997-08-23 1999-01-07 Philips Patentverwaltung Ringoszillator
JP2001523435A (ja) * 1998-03-04 2001-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 発振器回路を有する装置
US6385442B1 (en) * 1998-03-04 2002-05-07 Symbol Technologies, Inc. Multiphase receiver and oscillator
US6091271A (en) * 1998-06-30 2000-07-18 Lucent Technologies, Inc. Frequency doubling method and apparatus
US6188291B1 (en) * 1999-06-30 2001-02-13 Lucent Technologies, Inc. Injection locked multi-phase signal generator
US6278334B1 (en) * 1999-11-29 2001-08-21 Arm Limited Voltage controlled oscillator with accelerating and decelerating circuits
ATE287139T1 (de) * 1999-12-13 2005-01-15 Broadcom Corp Oszillator mit mehrphasigen komplementären ausgängen
US6348830B1 (en) 2000-05-08 2002-02-19 The Regents Of The University Of Michigan Subharmonic double-balanced mixer
US6339346B1 (en) * 2000-08-30 2002-01-15 United Memories, Inc. Low skew signal generation circuit
EP1360757B1 (en) * 2001-02-13 2006-08-23 Telefonaktiebolaget LM Ericsson (publ) A differential oscillator
US6657502B2 (en) * 2001-10-01 2003-12-02 Motorola, Inc. Multiphase voltage controlled oscillator
US6990164B2 (en) * 2001-10-01 2006-01-24 Freescale Semiconductor, Inc. Dual steered frequency synthesizer
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6900699B1 (en) 2001-11-14 2005-05-31 Berkana Wireless, Inc. Phase synchronous multiple LC tank oscillator
US7005930B1 (en) * 2001-11-14 2006-02-28 Berkana Wireless, Inc. Synchronously coupled oscillator
US20040032300A1 (en) * 2002-08-19 2004-02-19 Koninklijke Philips Electronics N.V. Multi-phase oscillator and method therefor
US7302011B1 (en) 2002-10-16 2007-11-27 Rf Micro Devices, Inc. Quadrature frequency doubling system
KR100533626B1 (ko) * 2003-04-01 2005-12-06 삼성전기주식회사 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기
KR101153911B1 (ko) * 2003-08-12 2012-06-08 매그나칩 반도체 유한회사 링 오실레이터
US7719343B2 (en) * 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US7071789B2 (en) * 2004-04-21 2006-07-04 Texas Instruments Incorporated Cross coupled voltage controlled oscillator
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
FR2879374B1 (fr) * 2004-12-15 2007-03-02 Commissariat Energie Atomique Dispositif doubleur de frequence
US7221204B2 (en) * 2005-02-01 2007-05-22 Infineon Technologies Ag Duty cycle corrector
US7268635B2 (en) * 2005-04-29 2007-09-11 Seiko Epson Corporation Circuits for voltage-controlled ring oscillators and method of generating a periodic signal
WO2006126733A1 (en) 2005-05-27 2006-11-30 Matsushita Electric Industrial Co., Ltd. Coupled ring oscillator and method for laying out the same
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
JP4714747B2 (ja) 2005-12-02 2011-06-29 パナソニック株式会社 多相発振器
JP2007188395A (ja) * 2006-01-16 2007-07-26 Elpida Memory Inc クロック信号発生回路
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US7683725B2 (en) * 2007-08-14 2010-03-23 International Business Machines Corporation System for generating a multiple phase clock
US8369820B2 (en) 2007-09-05 2013-02-05 General Instrument Corporation Frequency multiplier device
JP4808197B2 (ja) 2007-09-06 2011-11-02 シャープ株式会社 光学式エンコーダおよびそれを備えた電子機器
DE102007059231A1 (de) * 2007-12-07 2009-06-10 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Schaltelementen
EP3958468B1 (en) 2008-02-28 2024-01-31 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
EP2330735A3 (en) 2008-07-18 2012-04-04 Peregrine Semiconductor Corporation Operational transconductance amplifier
US9030248B2 (en) * 2008-07-18 2015-05-12 Peregrine Semiconductor Corporation Level shifter with output spike reduction
US20100045389A1 (en) * 2008-08-20 2010-02-25 Pengfei Hu Ring oscillator
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
JP6415285B2 (ja) * 2014-12-08 2018-10-31 セイコーNpc株式会社 温度電圧センサ
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
WO2022101901A1 (en) * 2020-11-11 2022-05-19 Ariel Scientific Innovations Ltd. Current mirror circuit for enhancement mode wide bandgap semiconductor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350659A (en) * 1966-05-18 1967-10-31 Rca Corp Logic gate oscillator
US3448387A (en) * 1967-01-06 1969-06-03 Us Army Frequency doubler
US3382455A (en) * 1967-04-03 1968-05-07 Rca Corp Logic gate pulse generator
JPS5029270A (ja) * 1973-07-18 1975-03-25
US4077010A (en) * 1976-12-08 1978-02-28 Motorola, Inc. Digital pulse doubler with 50 percent duty cycle
NL7709663A (nl) 1977-09-02 1979-03-06 Philips Nv Vertragingsnetwerk met een keten van all-pass secties.
US4368480A (en) * 1978-04-05 1983-01-11 Massachusetts Institute Of Technology Multiplexing of chemically responsive FETs
JPS5915212B2 (ja) * 1979-11-29 1984-04-07 富士通株式会社 発振回路
EP0101896B1 (en) * 1982-07-30 1988-05-18 Kabushiki Kaisha Toshiba Mos logic circuit
JPS5981914A (ja) * 1982-11-02 1984-05-11 Nec Corp クロツク信号のデイジタル的周波数2逓倍回路
FR2574231B1 (fr) * 1984-12-04 1990-12-14 Thomson Csf Circuit limiteur d'excursion des tensions logiques, et circuit logique comportant un tel limiteur d'excursion
JPS61163714A (ja) * 1985-01-14 1986-07-24 Nec Corp 遅延線を用いた周波数逓倍回路
US4737732A (en) * 1987-02-24 1988-04-12 Motorola, Inc. Low voltage operational amplifier having a substantially full range output voltage
DE3870680D1 (de) * 1987-03-20 1992-06-11 Hitachi Ltd Taktsignal-versorgungssystem.
GB2234371A (en) * 1989-07-07 1991-01-30 Inmos Ltd Clock generation
US5103114A (en) * 1990-03-19 1992-04-07 Apple Computer, Inc. Circuit technique for creating predetermined duty cycle
DE69226627T2 (de) * 1992-05-15 1998-12-24 Sgs Thomson Microelectronics Generator für Signale mit höher Frequenz und nicht-überlappenden Phasen
SE515076C2 (sv) * 1992-07-01 2001-06-05 Ericsson Telefon Ab L M Multiplexor-/demultiplexorkrets
JPH06152338A (ja) * 1992-10-30 1994-05-31 Nec Ic Microcomput Syst Ltd 逓倍回路
GB9308944D0 (en) * 1993-04-30 1993-06-16 Inmos Ltd Ring oscillator
US5399994A (en) * 1993-09-30 1995-03-21 Texas Instruments Incorporated Programmable voltage-controlled oscillator having control current generating and compensating circuits
US5475322A (en) * 1993-10-12 1995-12-12 Wang Laboratories, Inc. Clock frequency multiplying and squaring circuit and method

Also Published As

Publication number Publication date
EP0648387A1 (en) 1995-04-19
DE69404935T2 (de) 1998-01-22
USRE37124E1 (en) 2001-04-03
WO1994026026A1 (en) 1994-11-10
DE69404255D1 (de) 1997-08-21
DE69421035D1 (de) 1999-11-11
US5525938A (en) 1996-06-11
US5635866A (en) 1997-06-03
GB9308944D0 (en) 1993-06-16
EP0749207A2 (en) 1996-12-18
US5602514A (en) 1997-02-11
JP2980685B2 (ja) 1999-11-22
EP0749207A3 (en) 1997-01-15
WO1994026028A1 (en) 1994-11-10
JPH07507435A (ja) 1995-08-10
EP0648386B1 (en) 1999-10-06
EP0749207B1 (en) 2000-12-27
EP0648389B1 (en) 1997-08-13
EP0648389A1 (en) 1995-04-19
JPH07507436A (ja) 1995-08-10
EP0648388B1 (en) 1997-07-16
DE69404255T2 (de) 1997-12-18
US5635877A (en) 1997-06-03
DE69404935D1 (de) 1997-09-18
DE69426498T2 (de) 2001-05-03
EP0648386A1 (en) 1995-04-19
JPH07507434A (ja) 1995-08-10
EP0648388A1 (en) 1995-04-19
DE69421035T2 (de) 2000-01-27
WO1994026027A1 (en) 1994-11-10
DE69426498D1 (de) 2001-02-01
WO1994026025A1 (en) 1994-11-10

Similar Documents

Publication Publication Date Title
JPH07507914A (ja) 直角位相発振器
US5568093A (en) Efficient, high frequency, class A-B amplifier for translating low voltage clock signal levels to CMOS logic levels
RU99102169A (ru) Устройство для умножения напряжения с малой зависимостью выходного напряжения от напряжения питания
JP3410547B2 (ja) 半導体装置の出力回路
JP3023591B2 (ja) 電圧制御発振回路
US5201009A (en) Signal processor
JPH0993116A (ja) 半導体集積回路
KR20020086892A (ko) 모스펫의 1/에프 잡음을 감소시키는 회로 배치 및 그 방법
JPH06152341A (ja) バッファリング回路
JP2543248B2 (ja) BiCMOSフルスィング駆動回路
JPH0482319A (ja) 論理回路
KR970701947A (ko) 클록 스윙을 감소시킨 저전력손실 집적회로(low loss integrated circuit with reduced clock swing)
JPS598919B2 (ja) バケツト・ブリゲ−ド・シフト・レジスタ装置
JPS62284524A (ja) 相補型mos集積回路
US4736153A (en) Voltage sustainer for above VCC level signals
JPH04117716A (ja) 出力回路
JP3055165B2 (ja) 出力バッファ回路
JP2647587B2 (ja) 半導体回路
JPH05191221A (ja) リング発振器型電圧制御発振器
GB1602371A (en) Amplitude control inverter circuit for electronic device
JPH03124120A (ja) 出力バッファ回路
JPS60194825A (ja) 半導体装置
JPS62254520A (ja) 相補型mos集積回路
JPH04100409A (ja) BiCMOS回路
JPH05145385A (ja) Cmos出力バツフア回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees