JP2980685B2 - 直角位相発振器 - Google Patents
直角位相発振器Info
- Publication number
- JP2980685B2 JP2980685B2 JP6524024A JP52402494A JP2980685B2 JP 2980685 B2 JP2980685 B2 JP 2980685B2 JP 6524024 A JP6524024 A JP 6524024A JP 52402494 A JP52402494 A JP 52402494A JP 2980685 B2 JP2980685 B2 JP 2980685B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- node
- stage
- transistor
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00195—Layout of the delay element using FET's
- H03K2005/00202—Layout of the delay element using FET's using current mirrors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/03—Logic gate active element oscillator
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Amplitude Modulation (AREA)
- Superheterodyne Receivers (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】 発明の分野 本発明は、直角位相発振器に関する。
発明の要約 本発明によれば、第1及び第2の段を有し、前記第1
及び第2の段はそれぞれ第1及び第2のNORゲートを有
する直角位相発振器であって、前記第1の段の前記第1
のNORゲートの出力端は、入力端として前記第1及び第
2の段の各々の前記第2のNORゲートに接続されてお
り、前記第1の段の前記第2のNORゲートの出力端は、
入力端として前記第1及び第2の段の各々の前記第1の
NORゲートに接続されており、前記第2の段の前記第1
のNORゲートの出力端は、入力端として前記第1の段の
前記第1のNORゲートと前記第2の段の前記第2のNORゲ
ートとに接続されており、前記第2の段の前記第2のNO
Rゲートの出力端は、入力端として前記第1の段の前記
第2のNORゲートと前記第2の段の前記第1のNORゲート
とに接続されており、各々の前記NORゲートは、入力信
号を受ける制御ノードと、出力ノードと基準電圧との間
の制御可能な通路とをそれぞれ有する第1及び第2の入
力トランジスタと、前記出力ノードと前記基準電圧との
間に接続されたダイオード接続トランジスタと、前記出
力端子に接続された電流源とを備え、前記電流源は制御
信号を受ける制御ノードを有する第3のトランジスタを
備えており、これにより前記電流源は前記発振器により
発生した信号の上昇及び下降スルー速度を調節するよう
に制御可能であることを特徴とする直角位相発振器が提
供される。
及び第2の段はそれぞれ第1及び第2のNORゲートを有
する直角位相発振器であって、前記第1の段の前記第1
のNORゲートの出力端は、入力端として前記第1及び第
2の段の各々の前記第2のNORゲートに接続されてお
り、前記第1の段の前記第2のNORゲートの出力端は、
入力端として前記第1及び第2の段の各々の前記第1の
NORゲートに接続されており、前記第2の段の前記第1
のNORゲートの出力端は、入力端として前記第1の段の
前記第1のNORゲートと前記第2の段の前記第2のNORゲ
ートとに接続されており、前記第2の段の前記第2のNO
Rゲートの出力端は、入力端として前記第1の段の前記
第2のNORゲートと前記第2の段の前記第1のNORゲート
とに接続されており、各々の前記NORゲートは、入力信
号を受ける制御ノードと、出力ノードと基準電圧との間
の制御可能な通路とをそれぞれ有する第1及び第2の入
力トランジスタと、前記出力ノードと前記基準電圧との
間に接続されたダイオード接続トランジスタと、前記出
力端子に接続された電流源とを備え、前記電流源は制御
信号を受ける制御ノードを有する第3のトランジスタを
備えており、これにより前記電流源は前記発振器により
発生した信号の上昇及び下降スルー速度を調節するよう
に制御可能であることを特徴とする直角位相発振器が提
供される。
この発振器は、本来不安定であり、NORゲートの構造
によって決定される速度で4つの状態を介して循環する
非リニヤ回路である。好ましくは、各NORゲートは、各
々が入力信号を受ける制御ノードと、出力ノードと基準
電圧との間に制御可能な通路と、出力ノードと基準電圧
との間に接続されたダイオード接続トランジスタと、出
力ノードに接続された電流ソースとを有する第1と第2
の入力トランジスタを有する。
によって決定される速度で4つの状態を介して循環する
非リニヤ回路である。好ましくは、各NORゲートは、各
々が入力信号を受ける制御ノードと、出力ノードと基準
電圧との間に制御可能な通路と、出力ノードと基準電圧
との間に接続されたダイオード接続トランジスタと、出
力ノードに接続された電流ソースとを有する第1と第2
の入力トランジスタを有する。
4つの状態を通って順に回路を通る速度は、電源によ
って発生する電流によって決定される。この目的のため
に電源は電源によって発生した電流を変えるために制御
信号を受ける制御ノードを有することができる。
って発生する電流によって決定される。この目的のため
に電源は電源によって発生した電流を変えるために制御
信号を受ける制御ノードを有することができる。
本発明をさらによく理解し、本発明をどのように実施
するかを示すために一例として添付図面を参照する。
するかを示すために一例として添付図面を参照する。
図面の簡単な説明 第1図は、直角発振器の概略図である。
第1a図は、NORゲートのトランジスタの概略図であ
る。
る。
第2図は第1図の回路図のトランジスタの水準の回路
図である。
図である。
第3図は発振器の動作中に発生した信号の波形図であ
る。
る。
第4図は、バッファ回路の回路図である。
第5図は、バッファ回路の作動を示す波形図である。
好ましい実施例の説明 第1図に示すように、直角発振器はNORゲートG1乃至G
4を有する。それらはここで次のように定義づけられ
る。
4を有する。それらはここで次のように定義づけられ
る。
G1−第1段の第1のNORゲート G2−第1段の第2のNORゲート G3−第2段の第1のNORゲート G4−第2段の第2のNORゲート NORゲートG1の出力端はNORゲートG4及びNORゲートG2
への入力端として接続される。NORゲートG2の出力端
は、NORゲートG1への入力端及びNORゲートG3への入力端
として接続されている。NORゲートG3の出力端はNORゲー
トG4及びNORゲートG1への入力端として接続されてい
る。NORゲートG4の出力端は、入力端としてNORゲートG3
及びNORゲートG2に接続されている。各NORゲートは、第
1a図に示すように実施される。すなわち、各NORゲート
はnチャンネルMOSトランジスタとして示した第1及び
第2の入力トランジスタT1,T2を有する。入力信号In1,I
n2は、これらのトランジスタのゲートに供給される。ト
ランジスタT1,T2のドレイン/ソース通路は出力ノードN
out及び(第1a図で接地されている)基準電圧Vrefの間
に接続されている。また、ダイオードが接続されたトラ
ンジスタT3は、基準電圧Vrefと出力ノードNoutとの間に
接続されている。最後に電源CSは供給電圧Vsと出力ノー
ドNoutとの間に接続されている。電源は図示しない制御
信号の影響の下に電流Iを発生する。電源は適当な形態
で実施することができ、特に制御電圧によってゲート制
御されるpチャンネルトランジスタの形態をとることが
できる。
への入力端として接続される。NORゲートG2の出力端
は、NORゲートG1への入力端及びNORゲートG3への入力端
として接続されている。NORゲートG3の出力端はNORゲー
トG4及びNORゲートG1への入力端として接続されてい
る。NORゲートG4の出力端は、入力端としてNORゲートG3
及びNORゲートG2に接続されている。各NORゲートは、第
1a図に示すように実施される。すなわち、各NORゲート
はnチャンネルMOSトランジスタとして示した第1及び
第2の入力トランジスタT1,T2を有する。入力信号In1,I
n2は、これらのトランジスタのゲートに供給される。ト
ランジスタT1,T2のドレイン/ソース通路は出力ノードN
out及び(第1a図で接地されている)基準電圧Vrefの間
に接続されている。また、ダイオードが接続されたトラ
ンジスタT3は、基準電圧Vrefと出力ノードNoutとの間に
接続されている。最後に電源CSは供給電圧Vsと出力ノー
ドNoutとの間に接続されている。電源は図示しない制御
信号の影響の下に電流Iを発生する。電源は適当な形態
で実施することができ、特に制御電圧によってゲート制
御されるpチャンネルトランジスタの形態をとることが
できる。
第2図は第1a図に図示するタイプのNORゲートを使用
して実施される第1図の回路を示す。電源はCS1乃至CS4
として示される。NORゲートG1の第1と第2の入力トラ
ンジスタは参照符号10及び12で指示され、ダイオードコ
ネクトトランジスタは参照符号11で指示する。NORゲー
トG2の第1と第2の入力トランジスタは参照符号13及び
15で指示され、ダイオードコネクトトランジスタは参照
符号14で指示する。NORゲートG3の第1と第2の入力ト
ランジスタは参照符号19及び21で指示され、ダイオード
コネクトトランジスタは参照符号20で指示する。NORゲ
ートG4の第1と第2の入力トランジスタは参照符号16及
び18で指示され、ダイオードコネクトトランジスタは参
照符号17で指示する。「m」はダイオードコネクトトラ
ンジスタに対する各NORゲートにおける入力トランジス
タの大きさの間の比を示す。mはNORゲートの各々にお
いて同じである。共通の長さのトランジスタの場合、こ
の比はトランジスタの幅の比である。
して実施される第1図の回路を示す。電源はCS1乃至CS4
として示される。NORゲートG1の第1と第2の入力トラ
ンジスタは参照符号10及び12で指示され、ダイオードコ
ネクトトランジスタは参照符号11で指示する。NORゲー
トG2の第1と第2の入力トランジスタは参照符号13及び
15で指示され、ダイオードコネクトトランジスタは参照
符号14で指示する。NORゲートG3の第1と第2の入力ト
ランジスタは参照符号19及び21で指示され、ダイオード
コネクトトランジスタは参照符号20で指示する。NORゲ
ートG4の第1と第2の入力トランジスタは参照符号16及
び18で指示され、ダイオードコネクトトランジスタは参
照符号17で指示する。「m」はダイオードコネクトトラ
ンジスタに対する各NORゲートにおける入力トランジス
タの大きさの間の比を示す。mはNORゲートの各々にお
いて同じである。共通の長さのトランジスタの場合、こ
の比はトランジスタの幅の比である。
NORゲートG1,NORゲートG2、NORゲートG3及びNORゲー
トG4の出力ノードは、参照符号N1乃至N4である。第3図
はこれらのノードにおいて生じる波形を示す。
トG4の出力ノードは、参照符号N1乃至N4である。第3図
はこれらのノードにおいて生じる波形を示す。
発振器の作動はほぼゼロボルトの「0」水準と、スレ
ッショルド電圧Vtnの直ぐ上で導通する各NORゲートのダ
イオード接続トランジスタに対応する「1」水準とをと
る。
ッショルド電圧Vtnの直ぐ上で導通する各NORゲートのダ
イオード接続トランジスタに対応する「1」水準とをと
る。
1)ノード1が「0」、ノード2が「0」、ノード3が
「1」と仮定する。トランジスタ16及び18は、オフであ
り、ノード4はそれが「1」に達するまで電源CS4によ
って引かれる。トランジスタ15は排出ノード3に始ま
り、トランジスタ12をオフにする。これはノード1を解
放して上昇を開始する。
「1」と仮定する。トランジスタ16及び18は、オフであ
り、ノード4はそれが「1」に達するまで電源CS4によ
って引かれる。トランジスタ15は排出ノード3に始ま
り、トランジスタ12をオフにする。これはノード1を解
放して上昇を開始する。
ノード1 ノード2 ノード3 ノード4 上昇 「0」 下降 「1」 2)ノード1が「1」に到達するとき、トランジスタ13
はオンし、ノード3を「0」にする。またトランジスタ
16はオンし、ノード4は放出を開始してトランジスタ19
はオフする。これはノード2を解放して上昇を開始す
る。
はオンし、ノード3を「0」にする。またトランジスタ
16はオンし、ノード4は放出を開始してトランジスタ19
はオフする。これはノード2を解放して上昇を開始す
る。
ノード1 ノード2 ノード3 ノード4 「1」 上昇 「0」 下降 3)ノード2が「1」に到達するとき、トランジスタ18
はオンし、ノード4を「0」にする。またトランジスタ
10はオンし、ノード1は放出を開始してトランジスタ13
はオフする。これはノード3を解放して上昇を開始す
る。
はオンし、ノード4を「0」にする。またトランジスタ
10はオンし、ノード1は放出を開始してトランジスタ13
はオフする。これはノード3を解放して上昇を開始す
る。
ノード1 ノード2 ノード3 ノード4 下降 「1」 上昇 「0」 4)ノード3が「1」に到達するとき、トランジスタ12
はオンし、ノード1を「0」にする。またトランジスタ
21はオンし、ノード2は放出を開始してトランジスタ18
はオフする。これはノード4を解放して上昇を開始す
る。
はオンし、ノード1を「0」にする。またトランジスタ
21はオンし、ノード2は放出を開始してトランジスタ18
はオフする。これはノード4を解放して上昇を開始す
る。
ノード1 ノード2 ノード3 ノード4 「0」 下降 「1」 上昇 5)ノード4が「1」に到達するとき、トランジスタ19
はオンし、ノード2を「0」にする。またトランジスタ
15はオンし、ノード3は放出を開始してトランジスタ12
はオフする。これはノード1を解放して上昇を開始す
る。
はオンし、ノード2を「0」にする。またトランジスタ
15はオンし、ノード3は放出を開始してトランジスタ12
はオフする。これはノード1を解放して上昇を開始す
る。
ノード1 ノード2 ノード3 ノード4 上昇 「0」 下降 「1」 これは、上述した2)の開始時で同じ状態であり、発
振が継続される。
振が継続される。
振動ノードの上昇スルー速度は全体のノード容量及び
電源を通る電流によって決定される。落下スルー速度は
全体のノード容量電源及びパラメータ「m」によって決
定される。もし「m」が2ならば、落下速度は上昇速度
と同じであり、波形は第3図に示すものと同様に見え
る。
電源を通る電流によって決定される。落下スルー速度は
全体のノード容量電源及びパラメータ「m」によって決
定される。もし「m」が2ならば、落下速度は上昇速度
と同じであり、波形は第3図に示すものと同様に見え
る。
このように、各々のノードにおいて振動信号が生じ
る。
る。
ノードの1つの信号によって駆動されるnチャンネル
のトランジスタは、サイクルの25%において導通するの
みである。いくつかの適用において、サイクルの50%に
おいて電流を提供することが好ましい。
のトランジスタは、サイクルの25%において導通するの
みである。いくつかの適用において、サイクルの50%に
おいて電流を提供することが好ましい。
この要求は、振動信号を緩衝するために低電圧反転ゲ
インを使用することによって合致することができ、バッ
ファ段の速度が振動段の速度と同じ速度になることを保
証する。速度を合致させる簡素な方法は発振器として同
一の状況下で一部の発振器段を使用すること、換言すれ
ば、発振器段と同じトランジスタサイズ及び電流を使用
することである。それはスルー速度が同一であることを
保証するために全体の濃度容量と合致させる必要がある
だけである。
インを使用することによって合致することができ、バッ
ファ段の速度が振動段の速度と同じ速度になることを保
証する。速度を合致させる簡素な方法は発振器として同
一の状況下で一部の発振器段を使用すること、換言すれ
ば、発振器段と同じトランジスタサイズ及び電流を使用
することである。それはスルー速度が同一であることを
保証するために全体の濃度容量と合致させる必要がある
だけである。
第4図は、ゲートで発振器段のノードからの信号を受
ける入力トランジスタT5を受け、そのドレン/ソース通
路は入力ノードNoutと(第4図で接地された)基準電圧
Vrefとの間に接続されている。またバッファ回路は出力
ノードと基準電圧Vrefとの間に接続されたダイオード接
続トランジスタT6と、供給電圧Vsと出力ノードとの間の
電流Iを発生する電源CSとを有する。出力ノードは、我
々の出願で開示したようなCMOSコンバータを駆動するた
めに使用することができ、その内容は、言及によってこ
こに組み込まれている。
ける入力トランジスタT5を受け、そのドレン/ソース通
路は入力ノードNoutと(第4図で接地された)基準電圧
Vrefとの間に接続されている。またバッファ回路は出力
ノードと基準電圧Vrefとの間に接続されたダイオード接
続トランジスタT6と、供給電圧Vsと出力ノードとの間の
電流Iを発生する電源CSとを有する。出力ノードは、我
々の出願で開示したようなCMOSコンバータを駆動するた
めに使用することができ、その内容は、言及によってこ
こに組み込まれている。
第4図において、トランジスタT5とトランジスタT6と
の間の比を示す。もしm=2ならば、回路の波形は第5
図に示すようなものになる。入力波形は、期間の25%に
わたって高い(従ってnチャンネルトランジスタをオン
にすることができる)だけである。しかしながら、出力
波形は、ほぼ50%にわたって高くなり、バッファ回路に
よって駆動されるnチャンネルのトランジスタはサイク
ルの50%にわたって導通する。
の間の比を示す。もしm=2ならば、回路の波形は第5
図に示すようなものになる。入力波形は、期間の25%に
わたって高い(従ってnチャンネルトランジスタをオン
にすることができる)だけである。しかしながら、出力
波形は、ほぼ50%にわたって高くなり、バッファ回路に
よって駆動されるnチャンネルのトランジスタはサイク
ルの50%にわたって導通する。
また、このようなバッファ段を使用することによって
CMOS電源上のノイズによる乱れから発振器を有効に隔離
する。従って周波数の安定性は非常に改良される。
CMOS電源上のノイズによる乱れから発振器を有効に隔離
する。従って周波数の安定性は非常に改良される。
フロントページの続き (56)参考文献 特開 平5−259829(JP,A) 米国特許3613025(US,A) 米国特許3350659(US,A)
Claims (5)
- 【請求項1】第1及び第2の段を有し、前記第1及び第
2の段はそれぞれ第1及び第2のNORゲートを有する直
角位相発振器であって、 前記第1の段の前記第1のNORゲートの出力端は、入力
端として前記第1及び第2の段の各々の前記第2のNOR
ゲートに接続されており、 前記第1の段の前記第2のNORゲートの出力端は、入力
端として前記第1及び第2の段の各々の前記第1のNOR
ゲートに接続されており、 前記第2の段の前記第1のNORゲートの出力端は、入力
端として前記第1の段の前記第1のNORゲートと前記第
2の段の前記第2のNORゲートとに接続されており、 前記第2の段の前記第2のNORゲートの出力端は、入力
端として前記第1の段の前記第2のNORゲートと前記第
2の段の前記第1のNORゲートとに接続されており、 各々の前記NORゲートは、 入力信号を受ける制御ノードと、出力ノードと基準電圧
との間の制御可能な通路とをそれぞれ有する第1及び第
2の入力トランジスタと、 前記出力ノードと前記基準電圧との間に接続されたダイ
オード接続トランジスタと、 前記出力ノードに接続された電流源とを備え、前記電流
源は制御信号を受ける制御ノードを有する第3のトラン
ジスタを備えており、 これにより前記電流源は前記発振器により発生した信号
の上昇及び下降スルー速度を調節するように制御可能で
あることを特徴とする直角位相発振器。 - 【請求項2】前記第1及び第2の入力トランジスタはN
チャネルトランジスタであり、前記第3のトランジスタ
はPチャネルトランジスタであることを特徴とする請求
項1記載の直角位相発振器。 - 【請求項3】前記第1及び第2の入力トランジスタと前
記ダイオード接続トランジスタとの間のサイズ比は、発
振器により発生した信号の下降スルー速度を調節するよ
うに選択可能であることを特徴とする請求項1又は2記
載の直角位相発振器。 - 【請求項4】1サイクルの25%よりも高い発振器により
発生した信号を受信し、1サイクルの50%よりも高いバ
ッファ信号を供給するように接続されたバッファ回路を
含む請求項1乃至3のいずれかに記載された直角位相発
振器。 - 【請求項5】前記発振器の段と同じ状態で動作する部分
的発振器段を有し、それにより前記バッファの遅延を前
記発振器の遅延に合致させることを特徴とする請求項4
記載の直角位相発振器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB939308944A GB9308944D0 (en) | 1993-04-30 | 1993-04-30 | Ring oscillator |
GB9308944.9 | 1993-04-30 | ||
PCT/GB1994/000892 WO1994026027A1 (en) | 1993-04-30 | 1994-04-27 | Quadrature oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07507914A JPH07507914A (ja) | 1995-08-31 |
JP2980685B2 true JP2980685B2 (ja) | 1999-11-22 |
Family
ID=10734730
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6524023A Pending JPH07507435A (ja) | 1993-04-30 | 1994-04-27 | リング発振器 |
JP6524024A Expired - Fee Related JP2980685B2 (ja) | 1993-04-30 | 1994-04-27 | 直角位相発振器 |
JP6524025A Pending JPH07507436A (ja) | 1993-04-30 | 1994-04-27 | 周波数倍増器 |
JP6524022A Pending JPH07507434A (ja) | 1993-04-30 | 1994-04-27 | リング発振器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6524023A Pending JPH07507435A (ja) | 1993-04-30 | 1994-04-27 | リング発振器 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6524025A Pending JPH07507436A (ja) | 1993-04-30 | 1994-04-27 | 周波数倍増器 |
JP6524022A Pending JPH07507434A (ja) | 1993-04-30 | 1994-04-27 | リング発振器 |
Country Status (6)
Country | Link |
---|---|
US (5) | US5635866A (ja) |
EP (5) | EP0648387A1 (ja) |
JP (4) | JPH07507435A (ja) |
DE (4) | DE69426498T2 (ja) |
GB (1) | GB9308944D0 (ja) |
WO (4) | WO1994026025A1 (ja) |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9308944D0 (en) * | 1993-04-30 | 1993-06-16 | Inmos Ltd | Ring oscillator |
DE4322701C1 (de) * | 1993-07-07 | 1994-08-18 | Siemens Ag | Schaltungsanordnung für einen Ringoszillator |
JP3519143B2 (ja) * | 1994-11-17 | 2004-04-12 | 三菱電機株式会社 | 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びpll回路 |
US5673008A (en) * | 1995-05-18 | 1997-09-30 | Matsushita Electric Industrial Co., Ltd. | Voltage-controlled oscillator and PLL circuit exhibiting high-frequency band operation, linear frequency characteristics, and power-source variation immunity |
US5568099A (en) * | 1995-09-27 | 1996-10-22 | Cirrus Logic, Inc. | High frequency differential VCO with common biased clipper |
US5877907A (en) * | 1995-11-22 | 1999-03-02 | Fujitsu Limited | Apparatus and method for demodulating data signals read from a recording medium |
FR2750268B1 (fr) | 1996-06-19 | 1998-07-31 | Bull Sa | Procede pour obtenir un signal a frequence variable et cellule a retard variable adaptee a la mise en oeuvre de ce procede |
KR0177586B1 (ko) * | 1996-06-29 | 1999-04-01 | 김주용 | 오실레이터 출력 발생장치 |
JP3609609B2 (ja) * | 1997-03-19 | 2005-01-12 | コリア インスティテュート オブ サイエンス アンド テクノロジー | フルオレニル基で置換された有機シラン誘導体およびその製造方法 |
US5990721A (en) * | 1997-08-18 | 1999-11-23 | Ncr Corporation | High-speed synchronous clock generated by standing wave |
DE19736857C1 (de) * | 1997-08-23 | 1999-01-07 | Philips Patentverwaltung | Ringoszillator |
US6385442B1 (en) * | 1998-03-04 | 2002-05-07 | Symbol Technologies, Inc. | Multiphase receiver and oscillator |
DE69913895D1 (de) * | 1998-03-04 | 2004-02-05 | Koninkl Philips Electronics Nv | Vorrichtung mit oszillatorschaltung |
US6091271A (en) * | 1998-06-30 | 2000-07-18 | Lucent Technologies, Inc. | Frequency doubling method and apparatus |
US6188291B1 (en) * | 1999-06-30 | 2001-02-13 | Lucent Technologies, Inc. | Injection locked multi-phase signal generator |
US6278334B1 (en) * | 1999-11-29 | 2001-08-21 | Arm Limited | Voltage controlled oscillator with accelerating and decelerating circuits |
DE60017460T2 (de) | 1999-12-13 | 2006-03-02 | Broadcom Corp., Irvine | Oszillator mit mehrphasigen komplementären ausgängen |
US6348830B1 (en) | 2000-05-08 | 2002-02-19 | The Regents Of The University Of Michigan | Subharmonic double-balanced mixer |
US6339346B1 (en) * | 2000-08-30 | 2002-01-15 | United Memories, Inc. | Low skew signal generation circuit |
DE60122586T2 (de) * | 2001-02-13 | 2007-09-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Differenzoszillator |
US6990164B2 (en) * | 2001-10-01 | 2006-01-24 | Freescale Semiconductor, Inc. | Dual steered frequency synthesizer |
US6657502B2 (en) * | 2001-10-01 | 2003-12-02 | Motorola, Inc. | Multiphase voltage controlled oscillator |
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
US7005930B1 (en) * | 2001-11-14 | 2006-02-28 | Berkana Wireless, Inc. | Synchronously coupled oscillator |
US6900699B1 (en) | 2001-11-14 | 2005-05-31 | Berkana Wireless, Inc. | Phase synchronous multiple LC tank oscillator |
US20040032300A1 (en) * | 2002-08-19 | 2004-02-19 | Koninklijke Philips Electronics N.V. | Multi-phase oscillator and method therefor |
US7302011B1 (en) | 2002-10-16 | 2007-11-27 | Rf Micro Devices, Inc. | Quadrature frequency doubling system |
KR100533626B1 (ko) * | 2003-04-01 | 2005-12-06 | 삼성전기주식회사 | 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기 |
KR101153911B1 (ko) * | 2003-08-12 | 2012-06-08 | 매그나칩 반도체 유한회사 | 링 오실레이터 |
US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
US7071789B2 (en) * | 2004-04-21 | 2006-07-04 | Texas Instruments Incorporated | Cross coupled voltage controlled oscillator |
EP1774620B1 (en) | 2004-06-23 | 2014-10-01 | Peregrine Semiconductor Corporation | Integrated rf front end |
FR2879374B1 (fr) * | 2004-12-15 | 2007-03-02 | Commissariat Energie Atomique | Dispositif doubleur de frequence |
US7221204B2 (en) * | 2005-02-01 | 2007-05-22 | Infineon Technologies Ag | Duty cycle corrector |
US7268635B2 (en) * | 2005-04-29 | 2007-09-11 | Seiko Epson Corporation | Circuits for voltage-controlled ring oscillators and method of generating a periodic signal |
JP4623679B2 (ja) * | 2005-05-27 | 2011-02-02 | パナソニック株式会社 | 結合型リング発振器 |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7890891B2 (en) * | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
CN101263654B (zh) | 2005-12-02 | 2011-07-27 | 松下电器产业株式会社 | 多相振荡器 |
JP2007188395A (ja) * | 2006-01-16 | 2007-07-26 | Elpida Memory Inc | クロック信号発生回路 |
US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
US7683725B2 (en) * | 2007-08-14 | 2010-03-23 | International Business Machines Corporation | System for generating a multiple phase clock |
US8369820B2 (en) | 2007-09-05 | 2013-02-05 | General Instrument Corporation | Frequency multiplier device |
JP4808197B2 (ja) | 2007-09-06 | 2011-11-02 | シャープ株式会社 | 光学式エンコーダおよびそれを備えた電子機器 |
DE102007059231A1 (de) * | 2007-12-07 | 2009-06-10 | Polyic Gmbh & Co. Kg | Elektronikbaugruppe mit organischen Schaltelementen |
JP5417346B2 (ja) | 2008-02-28 | 2014-02-12 | ペレグリン セミコンダクター コーポレーション | 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置 |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
EP2385616A2 (en) | 2008-07-18 | 2011-11-09 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9030248B2 (en) * | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
US20100045389A1 (en) * | 2008-08-20 | 2010-02-25 | Pengfei Hu | Ring oscillator |
US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
JP6415285B2 (ja) * | 2014-12-08 | 2018-10-31 | セイコーNpc株式会社 | 温度電圧センサ |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
WO2022101901A1 (en) * | 2020-11-11 | 2022-05-19 | Ariel Scientific Innovations Ltd. | Current mirror circuit for enhancement mode wide bandgap semiconductor |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3350659A (en) * | 1966-05-18 | 1967-10-31 | Rca Corp | Logic gate oscillator |
US3448387A (en) * | 1967-01-06 | 1969-06-03 | Us Army | Frequency doubler |
US3382455A (en) * | 1967-04-03 | 1968-05-07 | Rca Corp | Logic gate pulse generator |
JPS5029270A (ja) * | 1973-07-18 | 1975-03-25 | ||
US4077010A (en) * | 1976-12-08 | 1978-02-28 | Motorola, Inc. | Digital pulse doubler with 50 percent duty cycle |
NL7709663A (nl) | 1977-09-02 | 1979-03-06 | Philips Nv | Vertragingsnetwerk met een keten van all-pass secties. |
US4368480A (en) * | 1978-04-05 | 1983-01-11 | Massachusetts Institute Of Technology | Multiplexing of chemically responsive FETs |
JPS5915212B2 (ja) | 1979-11-29 | 1984-04-07 | 富士通株式会社 | 発振回路 |
DE3376721D1 (de) * | 1982-07-30 | 1988-06-23 | Toshiba Kk | Mos logic circuit |
JPS5981914A (ja) * | 1982-11-02 | 1984-05-11 | Nec Corp | クロツク信号のデイジタル的周波数2逓倍回路 |
FR2574231B1 (fr) * | 1984-12-04 | 1990-12-14 | Thomson Csf | Circuit limiteur d'excursion des tensions logiques, et circuit logique comportant un tel limiteur d'excursion |
JPS61163714A (ja) * | 1985-01-14 | 1986-07-24 | Nec Corp | 遅延線を用いた周波数逓倍回路 |
US4737732A (en) * | 1987-02-24 | 1988-04-12 | Motorola, Inc. | Low voltage operational amplifier having a substantially full range output voltage |
EP0282735B1 (en) * | 1987-03-20 | 1992-05-06 | Hitachi, Ltd. | Clock signal supply system |
GB2234371A (en) * | 1989-07-07 | 1991-01-30 | Inmos Ltd | Clock generation |
US5103114A (en) * | 1990-03-19 | 1992-04-07 | Apple Computer, Inc. | Circuit technique for creating predetermined duty cycle |
DE69226627T2 (de) * | 1992-05-15 | 1998-12-24 | Sgs Thomson Microelectronics | Generator für Signale mit höher Frequenz und nicht-überlappenden Phasen |
SE515076C2 (sv) * | 1992-07-01 | 2001-06-05 | Ericsson Telefon Ab L M | Multiplexor-/demultiplexorkrets |
JPH06152338A (ja) * | 1992-10-30 | 1994-05-31 | Nec Ic Microcomput Syst Ltd | 逓倍回路 |
GB9308944D0 (en) * | 1993-04-30 | 1993-06-16 | Inmos Ltd | Ring oscillator |
US5399994A (en) * | 1993-09-30 | 1995-03-21 | Texas Instruments Incorporated | Programmable voltage-controlled oscillator having control current generating and compensating circuits |
US5475322A (en) * | 1993-10-12 | 1995-12-12 | Wang Laboratories, Inc. | Clock frequency multiplying and squaring circuit and method |
-
1993
- 1993-04-30 GB GB939308944A patent/GB9308944D0/en active Pending
-
1994
- 1994-04-27 US US08/360,696 patent/US5635866A/en not_active Expired - Lifetime
- 1994-04-27 DE DE69426498T patent/DE69426498T2/de not_active Expired - Fee Related
- 1994-04-27 EP EP94913705A patent/EP0648387A1/en not_active Withdrawn
- 1994-04-27 EP EP94913704A patent/EP0648386B1/en not_active Expired - Lifetime
- 1994-04-27 JP JP6524023A patent/JPH07507435A/ja active Pending
- 1994-04-27 WO PCT/GB1994/000890 patent/WO1994026025A1/en active IP Right Grant
- 1994-04-27 DE DE69404255T patent/DE69404255T2/de not_active Expired - Fee Related
- 1994-04-27 EP EP94913706A patent/EP0648388B1/en not_active Expired - Lifetime
- 1994-04-27 US US08/360,698 patent/US5635877A/en not_active Expired - Lifetime
- 1994-04-27 US US09/096,693 patent/USRE37124E1/en not_active Expired - Lifetime
- 1994-04-27 JP JP6524024A patent/JP2980685B2/ja not_active Expired - Fee Related
- 1994-04-27 JP JP6524025A patent/JPH07507436A/ja active Pending
- 1994-04-27 EP EP96115344A patent/EP0749207B1/en not_active Expired - Lifetime
- 1994-04-27 JP JP6524022A patent/JPH07507434A/ja active Pending
- 1994-04-27 DE DE69404935T patent/DE69404935T2/de not_active Expired - Fee Related
- 1994-04-27 US US08/360,699 patent/US5525938A/en not_active Ceased
- 1994-04-27 WO PCT/GB1994/000892 patent/WO1994026027A1/en active IP Right Grant
- 1994-04-27 WO PCT/GB1994/000891 patent/WO1994026026A1/en not_active Application Discontinuation
- 1994-04-27 EP EP94913708A patent/EP0648389B1/en not_active Expired - Lifetime
- 1994-04-27 WO PCT/GB1994/000894 patent/WO1994026028A1/en active IP Right Grant
- 1994-04-27 DE DE69421035T patent/DE69421035T2/de not_active Expired - Lifetime
-
1996
- 1996-04-23 US US08/636,851 patent/US5602514A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5635866A (en) | 1997-06-03 |
USRE37124E1 (en) | 2001-04-03 |
EP0749207A2 (en) | 1996-12-18 |
GB9308944D0 (en) | 1993-06-16 |
US5635877A (en) | 1997-06-03 |
JPH07507435A (ja) | 1995-08-10 |
EP0648386A1 (en) | 1995-04-19 |
WO1994026026A1 (en) | 1994-11-10 |
DE69404255D1 (de) | 1997-08-21 |
EP0749207A3 (en) | 1997-01-15 |
DE69421035D1 (de) | 1999-11-11 |
EP0749207B1 (en) | 2000-12-27 |
DE69404935D1 (de) | 1997-09-18 |
DE69426498D1 (de) | 2001-02-01 |
EP0648388A1 (en) | 1995-04-19 |
EP0648389B1 (en) | 1997-08-13 |
EP0648388B1 (en) | 1997-07-16 |
DE69421035T2 (de) | 2000-01-27 |
US5525938A (en) | 1996-06-11 |
JPH07507436A (ja) | 1995-08-10 |
JPH07507914A (ja) | 1995-08-31 |
WO1994026027A1 (en) | 1994-11-10 |
DE69404255T2 (de) | 1997-12-18 |
WO1994026028A1 (en) | 1994-11-10 |
EP0648387A1 (en) | 1995-04-19 |
JPH07507434A (ja) | 1995-08-10 |
DE69404935T2 (de) | 1998-01-22 |
WO1994026025A1 (en) | 1994-11-10 |
DE69426498T2 (de) | 2001-05-03 |
EP0648389A1 (en) | 1995-04-19 |
EP0648386B1 (en) | 1999-10-06 |
US5602514A (en) | 1997-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2980685B2 (ja) | 直角位相発振器 | |
US4236199A (en) | Regulated high voltage power supply | |
JP2559931B2 (ja) | Cmosレシーバ入力インターフェース回路 | |
JP3613017B2 (ja) | 電圧制御発振器 | |
US5130569A (en) | Power-on reset circuit | |
JP3023591B2 (ja) | 電圧制御発振回路 | |
JP2004088818A (ja) | Dc/dcコンバータの制御回路及びdc/dcコンバータ | |
US6285214B1 (en) | Output buffer stage for use with a current controlled oscillator | |
JPH06152341A (ja) | バッファリング回路 | |
JPH0482319A (ja) | 論理回路 | |
US5670908A (en) | Circuit for controlling output voltage from charge pump | |
JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
ATE34054T1 (de) | Taktschaltung. | |
JPS6380617A (ja) | チヨツパ型コンパレ−タ | |
JPH04117716A (ja) | 出力回路 | |
US5247266A (en) | Oscillation inducing cicuit | |
JPH0555905A (ja) | Cmos論理ゲート | |
KR940006507B1 (ko) | 출력버퍼회로 | |
JPH03230617A (ja) | 半導体集積回路 | |
JPH05191221A (ja) | リング発振器型電圧制御発振器 | |
US5583455A (en) | Semiconductor logic circuit using a first power source and a second power source | |
JP3055165B2 (ja) | 出力バッファ回路 | |
JP3847787B2 (ja) | 電流ワンショット回路 | |
KR0121228Y1 (ko) | 전압제어 발진기 | |
JPH03124120A (ja) | 出力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |