JP4808197B2 - 光学式エンコーダおよびそれを備えた電子機器 - Google Patents

光学式エンコーダおよびそれを備えた電子機器 Download PDF

Info

Publication number
JP4808197B2
JP4808197B2 JP2007231227A JP2007231227A JP4808197B2 JP 4808197 B2 JP4808197 B2 JP 4808197B2 JP 2007231227 A JP2007231227 A JP 2007231227A JP 2007231227 A JP2007231227 A JP 2007231227A JP 4808197 B2 JP4808197 B2 JP 4808197B2
Authority
JP
Japan
Prior art keywords
signal
received light
pair
signals
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007231227A
Other languages
English (en)
Other versions
JP2009063408A (ja
Inventor
教和 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007231227A priority Critical patent/JP4808197B2/ja
Priority to US12/204,656 priority patent/US7612327B2/en
Priority to CN200810212817XA priority patent/CN101382443B/zh
Publication of JP2009063408A publication Critical patent/JP2009063408A/ja
Application granted granted Critical
Publication of JP4808197B2 publication Critical patent/JP4808197B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/26—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light
    • G01D5/32—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light
    • G01D5/34—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light the beams of light being detected by photocells
    • G01D5/36—Forming the light into pulses

Description

この発明は、受光素子を用いて移動体の位置,移動速度,移動方向等を検出する光学式エンコーダに関し、特に、複写機,プリンターなどの印刷機器,ＦＡ(ファクトリ・オートメーション)機器等に用いると好適である光学式エンコーダに関する。
従来、特許文献１(特開平１−１３６０１９号公報)では、９０度の位相差を有するパルス信号を排他的論理和回路に入力して従来の２倍の分解能を得ることができるエンコーダが開示されている。
また、特許文献２(特開平１−１５６６２１号公報)では、４個の４５°位相の異なる信号を排他的論理回路に入力して９０°位相の異なる２信号を得る光学式エンコーダが開示されている。
また、特許文献３(特開平３−３７５１８号公報)では、９０°位相の異なる信号の排他的論理和から得られる信号をシフトレジスタのクロックとして入力すると共に、元の９０°位相の異なる信号の一方をデータ入力として得られる信号を用いて回転体の正転,逆転を読み取るエンコーダが開示されている。
また、特許文献４(実開平７−１２９２４号公報)では、２ｎ個の光センサ出力から２ｎ−１個の矩形波信号を作って解像度を２倍にするエンコーダが開示されている。
また、特許文献５(特開２００７−４０９５９号公報)では、移動体スリットに対し、細分化された受光素子から得られる位相の異なる複数の信号に対して排他的論理和をとって、移動体によるオンオフ周波数よりも高い周波数の信号を出力するエンコーダが開示されている。
ところで、エンコーダにおいて、一般的に、特許文献１,２に示されるように、排他的論理和回路を用いて、９０°位相差を有するパルス信号から２倍の分解能を得ることができるが知られている。
しかし、このような２つのパルス信号の排他的論理和を取る場合、論理回路内で必ず１ゲート分の遅延が発生する。
通常の論理回路では、この遅延は誤差範囲内であるが、微小信号を取り扱う受光素子を含む受光回路において、この１ゲート分の遅延により信号に対し入出力間のインピーダンスに差が生じ、出力信号のデューティ比がばらつき、周期変動が大きくなって、２倍の分解能によるメリットが得られないという問題がある。
また、特許文献３では、排他的論理和から得られる信号と論理演算前の元の信号とを論理的に組み合わせることで、さらにゲート遅延を伴い、誤動作を生じ易くなる。
また、特許文献４,５では、受光素子から得られる反転相の信号を用いて、信号パルスを生成しているものの、９０°位相差を有する２つのパルスを論理演算入力部に入力していることから、上記ゲート遅延が生じてしまう。
特開平１−１３６０１９号公報 特開平１−１５６６２１号公報 特開平３−３７５１８号公報 実開平７−１２９２４号公報 特開２００７−４０９５９号公報
そこで、この発明の課題は、ゲート遅延に起因する位相差が信号間に生じることを回避でき、デューティ精度、周期精度の優れた信号による移動体の検出が可能な光学式エンコーダを提供することにある。
上記課題を解決するため、この発明の光学式エンコーダは、発光部と、上記発光部からの光が到達し得る領域に一方向に並べて配置されている複数の受光素子を有する受光部とを備え、上記受光素子に対応する所定の位置を通過するときに上記光が上記受光素子に入射する状態にする光オン部および上記受光素子に対応する所定の位置を通過するときに上記光が上記受光素子に入射しない状態にする光オフ部を有すると共に上記一方向に移動するときに上記光オン部と光オフ部が上記所定の位置を交互に通過する移動体の移動を検出する光学式エンコーダであり、
上記受光部から、第１の受光信号と、上記第１の受光信号に対して位相が９０°ずれた第２の受光信号と、上記第１の受光信号に対して位相が１８０°ずれた第３の受光信号と、上記第１の受光信号に対して位相が２７０°ずれた第４の受光信号とが入力されると共に上記第１の受光信号から上記第４の受光信号の各受光信号に対する信号処理によるゲート遅延をバランスさせる信号処理部を備え、
上記信号処理部は、
上記第１から第４の受光信号のうち、位相が互いに１８０°異なる一対の受光信号が入力されると共に位相が互いに１８０°異なる正転信号と反転信号を出力する第１の比較器と、
上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに１８０°異なる一対の受光信号が入力されると共に位相が互いに１８０°異なる正転信号と反転信号を出力する第２の比較器と、
上記第１の比較器から上記位相が互いに１８０°異なる正転信号と反転信号とが入力されると共に位相が互いに１８０°異なる一対の出力信号を出力する第１のＡＤ変換器と、
上記第２の比較器から上記位相が互いに１８０°異なる正転信号と反転信号とが入力されると共に位相が互いに１８０°異なる一対の出力信号を出力する第２のＡＤ変換器と、
上記第１のＡＤ変換器が出力する上記位相が互いに１８０°異なる一対の出力信号が入力されると共に上記第２のＡＤ変換器が出力する上記位相が互いに１８０°異なる一対の出力信号が入力され、かつ、上記第１のＡＤ変換器からの一対の出力信号と上記第２のＡＤ変換器からの一対の出力信号の各出力信号に対する論理演算回数が等しい論理演算部とを有し、
さらに、上記第１のＡＤ変換器は、
上記位相が互いに１８０°異なる正転信号と反転信号とが入力される差動対と定電流源と１対のカレントミラー回路とからなるシュミット回路を構成すると共に上記一対の受光信号に対応する正転相信号と反転相信号とを出力する第１のＡＤ変換部と、
上記第１のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの一方の出力信号を出力すると共に上記第１のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの他方の出力信号を出力する第１の出力トランジスタ部とを有し、
上記第２のＡＤ変換器は、
上記位相が互いに１８０°異なる正転信号と反転信号とが入力される差動対と定電流源と１対のカレントミラー回路とからなるシュミット回路を構成すると共に上記一対の受光信号に対応する正転相信号と反転相信号とを出力する第２のＡＤ変換部と、
上記第２のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの一方の出力信号を出力すると共に上記第２のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの他方の出力信号を出力する第２の出力トランジスタ部とを有することを特徴としている。
この発明の光学式エンコーダによれば、第１の受光信号に対して位相が１８０°ずれた第３の受光信号、および、第２の受光信号に対して位相が１８０°ずれた第４の受光信号が信号処理部に入力される。したがって、上記信号処理部は、上記第１の受光信号を反転させるための否定回路が不要であると共に、上記第２の受光信号を反転させるための否定回路が不要である。
したがって、上記信号処理部は、上記第１から第４の各受光信号に対する信号処理によるゲート遅延をバランスさせ、ゲート遅延に起因する位相差の発生を回避でき、デューティ精度、周期精度の優れた信号による移動体の検出が可能になる。
また、一実施形態の光学式エンコーダでは、上記信号処理部が有する上記論理演算部は、
上記第１から第４の受光信号のうち、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第１の論理積回路と、
上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第２の論理積回路と、
上記第１の論理積回路の出力信号と上記第２の論理積回路の出力信号とが入力される論理和回路とを備える。
また、一実施形態の光学式エンコーダでは、上記信号処理部が有する上記論理演算部は、
上記第１から第４の受光信号のうち、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第１の否定論理和回路と、
上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第２の否定論理和回路と、
上記第１の否定論理和回路の出力信号と上記第２の否定論理和回路の出力信号とが入力される否定論理和回路とを備える。
上記実施形態の光学式エンコーダによれば、上記第１,第２の論理積回路(もしくは上記第１,第２の否定論理和回路)は、入力された位相が互いに９０°異なる一対の受光信号から、この受光信号の１周期内に１：３のデューティ比を持つ信号を生成する。この第１の論理積回路(もしくは上記第１の否定論理和回路)が生成する１：３のデューティ比を持つ信号と、上記第２の論理積回路(もしくは上記第２の否定論理和回路)が生成する１：３のデューティ比を持つ信号とは、位相が１８０°異なっていると共に整合性が良い。
そして、上記論理和回路(もしくは否定論理和回路)は、上記位相が１８０°異なっていると共に整合性が良い２つの信号の論理和(もしくは否定論理和)をとる。これにより、この論理和回路(もしくは否定論理和回路)から、受光信号の２倍の周波数を有すると共にデューティ精度、周期精度の優れた出力信号が得られる。
また、一実施形態の光学式エンコーダでは、上記信号処理部が有する上記論理演算部は、
上記第１から第４の受光信号のうち、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第１の論理和回路と、
上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第２の論理和回路と、
上記第１の論理和回路の出力信号と上記第２の論理和回路の出力信号とが入力される論理積回路とを備える。
また、一実施形態の光学式エンコーダでは、上記信号処理部が有する上記論理演算部は、
上記第１から第４の受光信号のうち、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第１の否定論理積回路と、
上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第２の否定論理積回路と、
上記第１の否定論理積回路の出力信号と上記第２の否定論理積回路の出力信号とが入力される否定論理積回路とを備える。
上記実施形態の光学式エンコーダによれば、上記第１,第２の論理和回路(もしくは上記第１,第２の否定論理積回路)は、入力された位相が互いに９０°異なる一対の受光信号から、この受光信号の１周期内に１：３のデューティ比を持つ信号を生成する。この第１の論理和回路(もしくは上記第１の否定論理積回路)が生成する１：３のデューティ比を持つ信号と、上記第２の論理和回路(もしくは上記第２の否定論理積回路)が生成する１：３のデューティ比を持つ信号とは、位相が１８０°異なっていると共に整合性が良い。
そして、上記論理積回路(もしくは否定論理積回路)は、上記位相が１８０°異なっていると共に整合性が良い２つの信号の論理積(もしくは否定論理積)をとる。これにより、この論理積回路(もしくは否定論理積回路)から、受光信号の２倍の周波数を有すると共にデューティ精度、周期精度の優れた出力信号が得られる。
また、本発明の光学式エンコーダでは、上記信号処理部は、上記第１から第４の受光信号のうち、位相が互いに１８０°異なる一対の受光信号が入力される第１の比較器から上記位相が互いに１８０°異なる正転信号と反転信号とが入力されると共に位相が互いに１８０°異なる一対の出力信号を出力する第１のＡＤ変換器と、
上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに１８０°異なる一対の受光信号が入力される第２の比較器から上記位相が互いに１８０°異なる正転信号と反転信号とが入力されると共に位相が互いに１８０°異なる一対の出力信号を出力する第２のＡＤ変換器とを備える。
本発明によれば、上記第１,第２のＡＤ変換器は、それぞれ、上記第１,第２の比較器から入力された位相が互いに１８０°異なる一対の受光信号をＡＤ変換して、位相が互いに１８０°異なる一対の出力信号を出力する。このように、各ＡＤ変換器により、１８０°位相の異なる正相,逆相の２相の出力信号を一緒に取り出すことができ、両相の出力信号間で遅延が生じることがない。そして、この第１のＡＤ変換器が出力する正相の出力信号と第２のＡＤ変換器が出力する正相の出力信号とは位相が９０°ずれていると共に、上記第１のＡＤ変換器が出力する逆相の出力信号と第２のＡＤ変換器が出力する逆相の出力信号とは位相が９０°ずれている。よって、上記第１,第２のＡＤ変換器から、位相が正確に９０°づつずれた４つの出力信号が得られる。
また、本発明の光学式エンコーダでは、上記第１のＡＤ変換器は、上記位相が互いに１８０°異なる正転信号と反転信号とが入力される差動対と定電流源と１対のカレントミラー回路とからなるシュミット回路を構成すると共に上記一対の受光信号に対応する正転相信号と反転相信号とを出力する第１のＡＤ変換部と、上記第１のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの一方の出力信号を出力すると共に上記第１のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの他方の出力信号を出力する第１の出力トランジスタ部とを有し、
上記第２のＡＤ変換器は、上記位相が互いに１８０°異なる一対の受光信号が入力される差動対と定電流源と１対のカレントミラー回路とからなるシュミット回路を構成すると共に上記一対の受光信号に対応する正転相信号と反転相信号とを出力する第２のＡＤ変換部と、上記第２のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの一方の出力信号を出力すると共に上記第２のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの他方の出力信号を出力する第２の出力トランジスタ部とを有する。
この実施形態によれば、上記第１,第２のＡＤ変換器において、正転相,反転相の両出力信号に対して、出力トランジスタ部を共通化することで、正転相,反転相の両出力信号の間でゲート遅延が生じないようにすることができる。
また、本発明の光学式エンコーダでは、上記信号処理部は、上記第１のＡＤ変換器からの一対の出力信号と上記第２のＡＤ変換器からの一対の出力信号の各出力信号に対する論理演算回数が等しい論理演算部を有する。
この発明によれば、上記信号処理部が有する論理演算部は、各受光信号に対する論理演算回数が等しいので、各受光信号のゲート遅延差を解消できる。
また、一実施形態の電子機器では、上記光学式エンコーダを備えた。
この実施形態によれば、ゲート遅延に起因する位相差が信号間に生じることを回避でき、高精度で移動体の移動を検出可能な光学式エンコーダを備えた信頼性が高い電子機器を提供できる。
この発明の光学式エンコーダによれば、第１の受光信号に対して位相が１８０°ずれた第３の受光信号、および、第２の受光信号に対して位相が１８０°ずれた第４の受光信号が信号処理部に入力される。したがって、上記信号処理部は、上記第１の受光信号を反転させるための否定回路が不要であると共に、上記第２の受光信号を反転させるための否定回路が不要である。
したがって、上記信号処理部は、上記第１から第４の各受光信号に対する信号処理によるゲート遅延をバランスさせ、ゲート遅延に起因する位相差が信号間に発生することを回避でき、デューティ精度、周期精度の優れた信号による移動体の検出が可能になる。
以下、この発明を図示の実施の形態により詳細に説明する。
(第１の実施の形態)
図１に、この発明の光学式エンコーダの第１実施形態の概略構成を示す。この第１実施形態は、移動体１と受光部２と発光部３とを備える。上記発光部３は、ＬＥＤ(発光ダイオード)等の発光素子で構成されている。
上記受光部３は、４個の受光素子１１〜１４を有する。なお、より高分解能化のために、８個,１６個等のより多数個の受光素子を配置した受光部３とすることも可能である。また、移動体３は、矢印Ｘ１またはＸ２で示される方向に移動可能になっていて、移動方向に交互に光オン部６と光オフ部７とが配列されている。この光オン部６の配列ピッチをＰとすると、光オン部６および光オフ部７の移動方向の寸法(幅寸法)は(１/２)Ｐである。上記光オン部６は発光部３からの光を受光部２側に通過させる一方、光オフ部７は発光部３からの光を受光部２側に通過させない。なお、受光素子１１〜１４はフォトダイオードからなる。この実施形態では、各受光素子１１〜１４の幅寸法を(１/４)Ｐとした。また、各受光素子１１〜１４は移動方向に間隔を隔てずに隣接している。
上記受光素子１１が出力する受光信号Ａ＋、受光素子１２が出力する受光信号Ｂ−、受光素子１３が出力する受光信号Ａ−、受光素子１４が出力する受光信号Ｂ＋は、信号処理回路１５に入力される。上記受光信号Ａ＋、Ｂ＋、Ａ−、Ｂ−は、それぞれ、第１、第２、第３、第４の受光信号をなす。
上記信号処理回路１５は、図２Ａに示すように、第１,第２の受光信号としての受光信号Ａ＋,Ｂ＋が入力される論理和回路２１と、第３,第４の受光信号としての受光信号Ａ−,Ｂ−が入力される論理和回路２２と、論理和回路２１の出力信号Ｃと論理和回路２２の出力信号Ｄが入力される論理積回路２３を有する。
図４Ａに、上記受光信号Ａ＋,Ｂ＋,Ａ−,Ｂ−の信号波形を示す。図４Ａに示すように、受光信号Ｂ＋は受光信号Ａ＋に対して位相が９０°遅れており、受光信号Ａ−は受光信号Ａ＋に対して位相が１８０°遅れている。また、受光信号Ｂ−は受光信号Ａ＋に対して位相が２７０°遅れている。
そして、上記論理和回路２１は、受光信号Ａ＋とＢ＋の論理和を演算して、図４Ａに示す信号波形の出力信号Ｃを出力する。また、上記論理和回路２２は、受光信号Ａ−とＢ−の論理和を演算して、図４Ａに示す信号波形の出力信号Ｄを出力する。そして、上記論理積回路２３は、上記出力信号Ｃと出力信号Ｄの論理積を演算して、図４Ａに示す信号波形の出力信号Ｅを出力する。
この実施形態によれば、受光信号Ａ＋に対して位相が１８０°ずれた受光信号Ａ−、および、受光信号Ｂ＋に対して位相が１８０°ずれた受光信号Ｂ−が信号処理回路１５の論理和回路２２に入力される。したがって、上記信号処理回路１５は、受光信号Ａ＋を反転させるための否定回路が不要であると共に、受光信号Ｂ＋を反転させるための否定回路が不要である。
したがって、上記信号処理回路１５では、各受光信号Ａ＋,Ｂ＋,Ａ−,Ｂ−に対する信号処理によるゲート遅延をバランスさせ、ゲート遅延に起因する位相差の発生を回避でき、受光信号の２倍の周波数を有すると共にデューティ精度,周期精度の優れた出力信号Ｅによる移動体の検出が可能になる。
尚、上記第１実施形態において、第１の論理和回路２１,第２の論理和回路２２,論理積回路２３に替えて、第１の否定論理積回路,第２の否定論理積回路,否定論理積回路を備えてもよい。
(第２の実施の形態)
次に、図２Ｂに、この発明の光学式エンコーダの第２実施形態が備える信号処理回路の構成を示す。この第２実施形態は、前述の第１実施形態の図２Ａに示す信号処理回路に替えて、図２Ｂに示す信号処理回路を備えた点だけが、前述の第１実施形態と異なる。よって、この第２実施形態では、前述の第１実施形態と異なる点を主に説明する。
この第２実施形態が備える信号処理回路は、図２Ｂに示すように、第１の論理積回路２６と第２の論理積回路２７と論理和回路２８とを有する。上記第１の論理積回路２６には、位相が互いに９０°異なる受光信号Ａ＋と受光信号Ｂ＋とが入力される。また、上記第２の論理積回路２７には位相が互いに９０°異なる受光信号Ａ−と受光信号Ｂ−とが入力される。
よって、第１の論理積回路２６は、上記受光信号Ａ＋と受光信号Ｂ＋との論理積を演算して、図４Ｂの波形図に示される信号波形の出力信号Ｃを出力し、第２の論理積回路２７は、上記受光信号Ａ−と受光信号Ｂ−との論理積を演算して、図４Ｂの波形図に示される信号波形の出力信号Ｄを出力する。そして、論理和回路２８は、第１の論理積回路２６からの出力信号Ｃと第２の論理積回路２７からの出力信号Ｄとの論理和を演算して、図４Ｂの波形図に示される信号波形の出力信号Ｅを出力する。
この第２実施形態によれば、受光信号Ａ＋に対して位相が１８０°ずれた受光信号Ａ−、および、受光信号Ｂ＋に対して位相が１８０°ずれた受光信号Ｂ−が論理積回路２７に入力される。したがって、上記信号処理回路は、受光信号Ａ＋を反転させるための否定回路が不要であると共に、受光信号Ｂ＋を反転させるための否定回路が不要である。したがって、上記信号処理回路では、各受光信号Ａ＋,Ｂ＋,Ａ−,Ｂ−に対する信号処理によるゲート遅延をバランスさせ、ゲート遅延による位相差の発生を回避でき、受光信号の２倍の周波数を有すると共に、デューティ精度、周期精度の優れた出力信号Ｅによる移動体の検出が可能になる。
尚、上記第２実施形態において、第１の論理積回路２６,第２の論理積回路２７,論理和回路２８に替えて、第１の否定論理和回路,第２の否定論理和回路,否定論理和回路を備えてもよい。
(第１の比較例)
次に、上記第１,第２実施形態に対する第１の比較例を説明する。この第１の比較例は、図３Ａに示す構成の信号処理回路を備える点と、この信号処理回路には受光素子１１からの受光信号Ａ＋と受光素子１４からの受光信号Ｂ＋とが入力される点が前述の第１,第２実施形態と異なる。
この第１比較例が有する信号処理回路は、図３Ａに示すように、受光信号Ａ＋はインバータ３１を経由して論理積回路３３に入力され、受光信号Ｂ＋は直接に論理積回路３３に入力される。よって、論理積回路３３は、受光信号Ａ＋が反転した信号と受光信号Ｂ＋との論理積を演算して、図４Ｄの波形図に示す信号波形の出力信号Ｃを出力する。一方、論理積回路３５には、受光信号Ａ＋がそのまま入力されると共に受光信号Ｂ＋はインバータ３２を経由して入力される。よって、論理積回路３５は、受光信号Ａ＋と受光信号Ｂ＋が反転した信号との論理積を演算して、図４Ｄの波形図に示す信号波形の出力信号Ｄを出力する。
そして、論理積回路３３,３５の出力信号Ｃ,Ｄは、論理和回路３６に入力され、両出力信号Ｃ,Ｄの論理和が演算されて図４Ｄの波形図に示す信号波形の出力信号Ｅが論理和回路３６から出力される。この論理和回路３６の出力信号Ｅは、受光信号Ａ＋,Ｂ＋の２倍の周波数であるものの、論理積回路３３,３５に入力される２つの受光信号のうちの一方の受光信号はインバータを介して入力されている。このため、論理積回路３３,３５への入力信号にゲート遅延による位相差が発生して、論理積回路３３,３５が出力する出力信号Ｃ,Ｄの間のバランスが悪くなる。その結果、論理和回路３６の出力信号Ｅは、図４Ｄに示す(1),(2),(3),(4)の各箇所で周期変動が生じ易くなって、出力信号Ｅの精度(デューティ精度,周期精度)が前述の第１,第２実施形態に比べて悪くなる。
(第２の比較例)
次に、上記第１,第２実施形態に対する第２の比較例を説明する。この第２の比較例は、図３Ｂに示す構成の信号処理回路を備える点と、この信号処理回路には受光素子１１からの受光信号Ａ＋と受光素子１４からの受光信号Ｂ＋とが入力される点が前述の第１,第２実施形態と異なる。
この第２比較例が有する信号処理回路は、図３Ｂに示すように、受光信号Ａ＋および受光信号Ｂ＋がインバータを経由せずに論理和回路４１と論理積回路４２に直接入力される。よって、論理和回路４１は、受光信号Ａ＋と受光信号Ｂ＋との論理和を演算して、図４Ｃの波形図に示す信号波形の出力信号Ｃを論理積回路４４に出力する。一方、論理積回路４２が受光信号Ａ＋と受光信号Ｂ＋との論理積を演算して出力した信号はインバータ４３で反転されて、図４Ｃの波形図に示す信号波形の出力信号Ｄが論理積回路４４に入力される。
よって、論理積回路４４は、両出力信号Ｃ,Ｄの論理積を演算して図４Ｃの波形図に示す信号波形の出力信号Ｅを出力する。この論理積回路４４の出力信号Ｅは、受光信号Ａ＋,Ｂ＋の２倍の周波数であるものの、論理積回路４２の出力信号はインバータ４３を経由して論理積回路４４に入力される。このため、出力信号Ｃ,Ｄ間にゲート遅延による位相差が発生し、出力信号ＣとＤの信号バランスが悪くなり、最終の出力信号Ｅにおいて、図４Ｃに示す信号波形Ｅの箇所(1)を起点とすると箇所(2)では周期変動が生じ難いものの、箇所(3),(4)では周期変動が大きくなり、エンコーダ信号としての精度が前述の第１,第２実施形態に比べて悪くなる。
(信号処理回路の詳細説明)
次に、図５を参照して、前述の第１実施形態が備える信号処理回路１５の構成の一例をより詳細に説明する。図５は、上記受光部３が有する４個の受光素子１１〜１４と図２Ａに示した論理演算回路との間に上記信号処理回路１５が有する回路構成を示している。
図５に示すように、この信号処理回路１５は、受光素子１１,１３に接続された第１,第２の電流電圧変換部５１,５２と、受光素子１２,１４に接続された第３,第４の電流電圧変換部５３,５４とを有する。各電流電圧変換部５１,５２,５３,５４は抵抗と比較器とで構成されている。
上記第１,第２の電流電圧変換部５１,５２の出力は比較器５５に接続され、この比較器５５は第１のＡＤ変換器５６に接続されている。また、上記第３,第４の電流電圧変換部５３,５４の出力は比較器６１に接続され、この比較器６１は第２のＡＤ変換器６２に接続されている。
したがって、受光素子１１が出力する受光信号Ａ＋,受光素子１３が出力する受光信号Ａ−は、上記第１,第２の電流電圧変換部５１,５２で電圧に変換されて比較器５５で比較され、この比較器５５は正転信号および反転信号を第１のＡＤ変換器５６に出力する。一方、受光素子１２が出力する受光信号Ｂ−,受光素子１４が出力する受光信号Ｂ＋は、上記第３,第４の電流電圧変換部５３,５４で電圧に変換されて比較器６１で比較され、この比較器６１は正転信号および反転信号を第２のＡＤ変換器６２に出力する。
そして、上記第１のＡＤ変換器５６は、比較器５５から入力された上記正転信号および反転信号をデジタル信号に変換して、デジタル化された受光信号Ａ＋,Ａ−を出力する。このデジタル化された受光信号Ａ＋,Ａ−は、図２Ａの論理和回路２１,２２に入力される。一方、上記第２のＡＤ変換器６２は、比較器６１から入力された上記正転信号および反転信号をデジタル信号に変換して、デジタル化された受光信号Ｂ＋,Ｂ−を出力する。このデジタル化された受光信号Ｂ＋,Ｂ−は、図２Ａの論理和回路２１,２２に入力される。
この信号処理回路１５では、入力された位相が互いに１８０°異なる一対の受光信号Ａ＋,Ａ−とＢ＋,Ｂ−を電圧変換し、比較器５５と６１で比較して得た正転信号,反転信号を第１,第２のＡＤ変換器５６,６２でＡＤ変換して、位相が互いに１８０°異なる二対のデジタル信号Ａ＋,Ａ−とＢ＋,Ｂ−を出力する。
このように、各ＡＤ変換器５６,６２により、１８０°位相の異なる正相,逆相の２相のデジタル信号を一緒に取り出すことができ、両相の出力信号間で全く遅延が生じることがない。そして、この第１のＡＤ変換器５６が出力する正相のデジタル信号Ａ＋と第２のＡＤ変換器６２が出力する正相のデジタル信号Ｂ＋とは位相が９０°ずれていると共に、上記第１のＡＤ変換器５６が出力する逆相の出力信号Ａ−と第２のＡＤ変換器６２が出力する逆相の出力信号Ｂ−とは位相が９０°ずれている。よって、上記第１,第２のＡＤ変換器５６,６２から、位相が正確に９０°ずつずれた４つの出力信号Ａ＋,Ｂ＋,Ａ−,Ｂ−が得られる。
なお、上述の説明では、図５に示した回路構成を第１実施形態の信号処理回路が備えている場合を説明したが、第２実施形態の信号処理回路が図５に示した回路構成を備えてもよいことは勿論である。
次に、図６に、上記第１のＡＤ変換器５６の回路構成の一例を示す。この第１のＡＤ変換器５６は、上記比較器５５からの正転信号と反転信号が入力されるＡＤ変換部７１と、出力トランジスタ駆動部７２Ａ,７２Ｂ、出力トランジスタ部７３Ａ,７３Ｂを有する。この出力トランジスタ駆動部７２Ａ,７２Ｂが第１の駆動部を構成しており、上記出力トランジスタ部７３Ａ,７３Ｂが第１の出力トランジスタ部を構成している。
この第１のＡＤ変換器５６では、上記ＡＤ変換部７１が出力する反転相信号が、出力トランジスタ駆動部７２Ｂを経由して、出力トランジスタ部７３Ａのトランジスタ(1)と出力トランジスタ部７３Ｂのトランジスタ(4)に入力される。また、上記ＡＤ変換部７１が出力する正転相信号が、出力トランジスタ駆動部７２Ａを経由して、出力トランジスタ部７３Ａのトランジスタ(3)と出力トランジスタ部７３Ｂのトランジスタ(2)に入力される。
そして、出力トランジスタ部７３Ａでは、トランジスタ(1)の駆動電流を出力トランジスタ部７３Ａのカレントミラー回路７５Ａにて折り返し、トランジスタ(1)を流れる電流からトランジスタ(3)を流れる電流を差し引いた電流差をトランジスタ(5)で取り出すことで、正転相出力信号Ａ＋を得る。一方、出力トランジスタ部７３Ｂでは、トランジスタ(2)の駆動電流を出力トランジスタ部７３Ｂのカレントミラー回路７５Ｂにて折り返し、トランジスタ(2)を流れる電流からトランジスタ(4)を流れる電流を差し引いた電流差をトランジスタ(6)で取り出すことで、反転相出力信号Ａ−を得る。
このように、図６に示す回路構成のＡＤ変換器５６によれば、一対の出力信号Ａ＋,Ａ−を出力する出力トランジスタ部７３Ａ,７３Ｂに対して出力トランジスタ駆動部７２Ａ,７２Ｂを共用している。こうして、正転相,反転相の両出力信号Ａ＋,Ａ−に対して、駆動部７２Ａ,７２Ｂを共通化することで、正転相,反転相の両出力信号Ａ＋,Ａ−の間でゲート遅延による位相差が生じないようにすることができる。
なお、上述の説明では、上記第１のＡＤ変換器５６を図６に示す回路構成とした場合について説明したが、上記第２のＡＤ変換器６２を図６に示す回路構成としてもよい。
(第３の実施の形態)
次に、図７に、この発明の光学式エンコーダの第３実施形態が備える信号処理回路の構成を示す。この第３実施形態は、前述の第１実施形態の図２Ａに示す信号処理回路に替えて、図７に示す信号処理回路を備えた点だけが、前述の第１実施形態と異なる。よって、この第３実施形態では、前述の第１実施形態と異なる点を主に説明する。
この第３実施形態が備える信号処理回路は、図７に示すように、第１〜第４のインバータ８１〜８４と、第１,第２のインバータ８１,８２の出力が入力される第５のインバータ８５と、第３,第４のインバータ８３,８４の出力が入力される第６のインバータ８６とを有する。また、上記信号処理回路は、上記第５,第６のインバータ８５,８６の出力が入力される第７のインバータ８７と、この第７のインバータ８７の出力が入力される第８のインバータ８８を有する。
さらに、この信号処理回路は、上記第１のインバータ８１の出力が入力される第９のインバータ９１と、この第９のインバータ９１の出力が入力される第１０のインバータ９２と、この第１０のインバータ９２の出力が入力される第１１のインバータ９３を有する。さらに、この信号処理回路は、上記第３のインバータ８３の出力が入力される第１２のインバータ９４と、この第１２のインバータ９４の出力が入力される第１３のインバータ９５を有する。この第１３のインバータ９５の出力は、上記第７のインバータ８７と第８のインバータ８８との接続点ＰＡに接続されている。
この信号処理回路では、位相が互いに９０°異なる受光信号Ａ＋,Ｂ＋が上記第１,第２のインバータ８１,８２に入力され、位相が互いに９０°異なる受光信号Ｂ−,Ａ−が上記第３,第４のインバータ８３,８４に入力される。ここで、上記受光信号Ａ＋を、０°位相差信号とすると、上記受光信号Ｂ＋,受光信号Ｂ−,受光信号Ａ−は、それぞれ、９０°位相差信号,２７０°位相差信号,１８０°位相差信号となる。
そして、この信号処理回路では、第１のインバータ８１は受光信号Ａ＋を反転させた信号を出力し、第２のインバータ８２は受光信号Ｂ＋を反転させた信号を出力し、この受光信号Ａ＋を反転させた信号と受光信号Ｂ＋を反転させた信号とが加えられて、第５のインバータ８５に入力される。これにより、この第５のインバータ８５は、図４Ｂに示す信号波形Ｃに相当する信号を出力する。一方、上記第３のインバータ８３は受光信号Ｂ−を反転させた信号を出力し、第４のインバータ８４は受光信号Ａ−を反転させた信号を出力し、この受光信号Ｂ−を反転させた信号と受光信号Ａ−を反転させた信号とが加えられて、第６のインバータ８６に入力される。これにより、この第６のインバータ８６は、図４Ｂに示す信号波形Ｄに相当する信号を出力する。
したがって、上記第７のインバータ８７は、上記第５のインバータ８５からの上記信号波形Ｃに相当する信号と上記第６のインバータ８６からの上記信号波形Ｄに相当する信号とを加算した信号(図４Ｂの信号波形Ｅに相当する信号)を反転させた信号を接続点ＰＡに出力する。
一方、第３のインバータ８３は、受光信号Ｂ−を反転させた信号を第１２のインバータ９４に入力し、この第１２のインバータ９４は第１３のインバータ９５に受光信号Ｂ−に相当する信号を上記接続点ＰＡに出力する。したがって、この接続点ＰＡでの信号波形は、図４Ｂの信号波形Ｅに相当する信号を反転させた信号と受光信号Ｂ＋に相当する信号とを加算した信号波形となり、この信号波形を反転させた信号波形を有する信号Ｊが、第８のインバータ８８から出力される。この第８のインバータ８８から出力される信号Ｊは、２５％−７５％のデューティ比を有する。
また、第１のインバータ８１が出力する信号(受光信号Ａ＋を反転させた信号)は、順に第９,第１０,第１１のインバータ９１,９２,９３を経由し、第１１のインバータ９３は、受光信号Ａの信号波形に相当する信号波形の信号Ｋを出力する。この信号Ｋは、５０％−５０％のデューティ比を有する。
こうして、この第３実施形態では、周期が同じでデューティ比が異なる２つの出力信号Ｊ,Ｋが得られる。さらに、この２つの出力信号Ｊ,Ｋは、いずれも、４段のインバータを経由して得られた信号であるので、ゲート遅延による位相差が生じず、両信号間の整合性を取ることができる。
尚、上記第１,第２,第３実施形態のいずれかの光学式エンコーダを備えた電子機器(複写機,プリンターなどの印刷機器,ＦＡ(ファクトリ・オートメーション)機器等)によれば、ゲート遅延に起因する位相差が信号間に生じることを回避できて高精度で移動体の移動を検出可能な信頼性の高い電子機器を実現できる。
この発明の光学式エンコーダの第１実施形態の概略構成を示すブロック図である。 上記第１実施形態が有する信号処理回路１５の構成を示す図である。 この発明の光学式エンコーダの第２実施形態が有する信号処理回路の構成を示す図である。 上記第１,第２実施形態の比較例としての第１比較例の信号処理回路の構成を示す図である。 上記第１,第２実施形態の比較例としての第２比較例の信号処理回路の構成を示す図である。 上記第１実施形態における各信号波形を示す波形図である。 上記第２実施形態における各信号波形を示す波形図である。 上記第２比較例における各信号波形を示す波形図である。 上記第１比較例における各信号波形を示す波形図である。 上記信号処理回路の論理演算回路の前段の回路構成を示す図である。 上記信号処理回路が有するＡＤ変換器の回路構成の一例を示す図である。 この発明の光学式エンコーダの第３実施形態の信号処理回路を示す図である。
１ 移動体
２ 受光部
３ 発光部
６ 光オン部
７ 光オフ部
１１〜１４ 受光素子
１５ 信号処理回路
２１、２２、２８ 論理和回路
２３、２６、２７ 論理積回路
５１〜５４ 電流電圧変換部
５５、６１ 比較器
５６、６２ ＡＤ変換器
６２ 第２のＡＤ変換器
７１ ＡＤ変換部
７２Ａ、７２Ｂ 出力トランジスタ駆動部
７３Ａ、７３Ｂ 出力トランジスタ部
７５Ａ、７５Ｂ カレントミラー回路
８１〜８８、９１〜９５ インバータ

Claims (6)

  1. 発光部と、上記発光部からの光が到達し得る領域に一方向に並べて配置されている複数の受光素子を有する受光部とを備え、上記受光素子に対応する所定の位置を通過するときに上記光が上記受光素子に入射する状態にする光オン部および上記受光素子に対応する所定の位置を通過するときに上記光が上記受光素子に入射しない状態にする光オフ部を有すると共に上記一方向に移動するときに上記光オン部と光オフ部が上記所定の位置を交互に通過する移動体の移動を検出する光学式エンコーダであり、
    上記受光部から、第１の受光信号と、上記第１の受光信号に対して位相が９０°ずれた第２の受光信号と、上記第１の受光信号に対して位相が１８０°ずれた第３の受光信号と、上記第１の受光信号に対して位相が２７０°ずれた第４の受光信号とが入力されると共に上記第１の受光信号から上記第４の受光信号の各受光信号に対する信号処理によるゲート遅延をバランスさせる信号処理部を備え、
    上記信号処理部は、
    上記第１から第４の受光信号のうち、位相が互いに１８０°異なる一対の受光信号が入力されると共に位相が互いに１８０°異なる正転信号と反転信号を出力する第１の比較器と、
    上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに１８０°異なる一対の受光信号が入力されると共に位相が互いに１８０°異なる正転信号と反転信号を出力する第２の比較器と、
    上記第１の比較器から上記位相が互いに１８０°異なる正転信号と反転信号とが入力されると共に位相が互いに１８０°異なる一対の出力信号を出力する第１のＡＤ変換器と、
    上記第２の比較器から上記位相が互いに１８０°異なる正転信号と反転信号とが入力されると共に位相が互いに１８０°異なる一対の出力信号を出力する第２のＡＤ変換器と、
    上記第１のＡＤ変換器が出力する上記位相が互いに１８０°異なる一対の出力信号が入力されると共に上記第２のＡＤ変換器が出力する上記位相が互いに１８０°異なる一対の出力信号が入力され、かつ、上記第１のＡＤ変換器からの一対の出力信号と上記第２のＡＤ変換器からの一対の出力信号の各出力信号に対する論理演算回数が等しい論理演算部とを有し、
    さらに、上記第１のＡＤ変換器は、
    上記位相が互いに１８０°異なる正転信号と反転信号とが入力される差動対と定電流源と１対のカレントミラー回路とからなるシュミット回路を構成すると共に上記一対の受光信号に対応する正転相信号と反転相信号とを出力する第１のＡＤ変換部と、
    上記第１のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの一方の出力信号を出力すると共に上記第１のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの他方の出力信号を出力する第１の出力トランジスタ部とを有し、
    上記第２のＡＤ変換器は、
    上記位相が互いに１８０°異なる正転信号と反転信号とが入力される差動対と定電流源と１対のカレントミラー回路とからなるシュミット回路を構成すると共に上記一対の受光信号に対応する正転相信号と反転相信号とを出力する第２のＡＤ変換部と、
    上記第２のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの一方の出力信号を出力すると共に上記第２のＡＤ変換部からの上記正転相信号と上記反転相信号の両方の信号に基づいて上記位相が互いに１８０°異なる一対の出力信号のうちの他方の出力信号を出力する第２の出力トランジスタ部とを有することを特徴とする光学式エンコーダ。
  2. 請求項１に記載の光学式エンコーダにおいて、
    上記信号処理部が有する上記論理演算部は、
    上記第１から第４の受光信号のうち、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第１の論理積回路と、
    上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第２の論理積回路と、
    上記第１の論理積回路の出力信号と上記第２の論理積回路の出力信号とが入力される論理和回路とを備えることを特徴とする光学式エンコーダ。
  3. 請求項１に記載の光学式エンコーダにおいて、
    上記信号処理部が有する上記論理演算部は、
    上記第１から第４の受光信号のうち、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第１の否定論理和回路と、
    上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第２の否定論理和回路と、
    上記第１の否定論理和回路の出力信号と上記第２の否定論理和回路の出力信号とが入力される否定論理和回路とを備えることを特徴とする光学式エンコーダ。
  4. 請求項１に記載の光学式エンコーダにおいて、
    上記信号処理部が有する上記論理演算部は、
    上記第１から第４の受光信号のうち、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第１の論理和回路と、
    上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第２の論理和回路と、
    上記第１の論理和回路の出力信号と上記第２の論理和回路の出力信号とが入力される論理積回路とを備えることを特徴とする光学式エンコーダ。
  5. 請求項１に記載の光学式エンコーダにおいて、
    上記信号処理部が有する上記論理演算部は、
    上記第１から第４の受光信号のうち、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第１の否定論理積回路と、
    上記第１から第４の受光信号のうち、上記一対の受光信号とは別の、位相が互いに９０°異なる一対の受光信号のうちの一方の受光信号が上記第１の比較器と第１のＡＤ変換器を経由して入力されると共に上記位相が互いに９０°異なる一対の受光信号のうちの他方の受光信号が上記第２の比較器と第２のＡＤ変換器を経由して入力される第２の否定論理積回路と、
    上記第１の否定論理積回路の出力信号と上記第２の否定論理積回路の出力信号とが入力される否定論理積回路とを備えることを特徴とする光学式エンコーダ。
  6. 請求項１から請求項５のいずれか一つの請求項に記載の光学式エンコーダを備えた電子機器。
JP2007231227A 2007-09-06 2007-09-06 光学式エンコーダおよびそれを備えた電子機器 Expired - Fee Related JP4808197B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007231227A JP4808197B2 (ja) 2007-09-06 2007-09-06 光学式エンコーダおよびそれを備えた電子機器
US12/204,656 US7612327B2 (en) 2007-09-06 2008-09-04 Optical encoder and electronic equipment having the same
CN200810212817XA CN101382443B (zh) 2007-09-06 2008-09-05 光学式编码器以及具有它的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007231227A JP4808197B2 (ja) 2007-09-06 2007-09-06 光学式エンコーダおよびそれを備えた電子機器

Publications (2)

Publication Number Publication Date
JP2009063408A JP2009063408A (ja) 2009-03-26
JP4808197B2 true JP4808197B2 (ja) 2011-11-02

Family

ID=40453443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007231227A Expired - Fee Related JP4808197B2 (ja) 2007-09-06 2007-09-06 光学式エンコーダおよびそれを備えた電子機器

Country Status (3)

Country Link
US (1) US7612327B2 (ja)
JP (1) JP4808197B2 (ja)
CN (1) CN101382443B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4808197B2 (ja) * 2007-09-06 2011-11-02 シャープ株式会社 光学式エンコーダおよびそれを備えた電子機器
US7875844B2 (en) * 2008-09-02 2011-01-25 Delta Electronics, Inc. Absolute-type encoder and method for detecting absolute position
US7990299B2 (en) * 2009-08-19 2011-08-02 The Boeing Company Optical sampling method for analog to digital conversion
US8698070B2 (en) * 2011-10-12 2014-04-15 Hermes Microvision, Inc. Phase detector
JP6149309B2 (ja) 2012-03-30 2017-06-21 コーニング インコーポレイテッド Ｌｅｄ蛍光体用のビスマスホウ酸塩ガラス封着剤
JP6123024B2 (ja) * 2014-04-25 2017-04-26 シャープ株式会社 光学式エンコーダ
US10393767B2 (en) * 2015-03-18 2019-08-27 Exxonmobil Upstream Research Company Single sensor systems and methods for detection of reverse rotation
TWI648520B (zh) 2016-10-21 2019-01-21 財團法人工業技術研究院 光學編碼裝置
CN107633190B (zh) * 2017-10-28 2020-06-05 明峰医疗系统股份有限公司 一种ct机架旋转部编码读码方法
TWI680648B (zh) 2018-12-26 2019-12-21 財團法人工業技術研究院 編碼盤、檢光器、光學絕對式旋轉編碼器及編碼值輸出、偵錯與除錯的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079251A (en) * 1976-08-12 1978-03-14 Osann Jr Robert Incremental optical encoder system for absolute position measurement
US4047007A (en) * 1976-08-19 1977-09-06 Pitney-Bowes, Inc. Clocked digital counting system
US4143364A (en) * 1976-08-19 1979-03-06 Pitney-Bowes, Inc. Optical displacement measuring system
FR2585904B1 (fr) * 1985-07-30 1987-11-13 Mcb Lecteur de code optique incremental, notamment du type entierement integre
JPH01136019A (ja) 1987-11-24 1989-05-29 Mitsubishi Electric Corp パルスエンコーダ回路
JPH01156621A (ja) 1987-12-15 1989-06-20 Hamamatsu Photonics Kk 光電式エンコーダ
US4965816A (en) * 1989-06-05 1990-10-23 Eastman Kodak Company Digital logic circuit for incremental encoders
JPH0337518A (ja) 1989-07-03 1991-02-18 Nippon Otis Elevator Co 回転方向検出装置
JPH04318418A (ja) * 1991-04-18 1992-11-10 Seiko Epson Corp 磁気式エンコーダ信号処理回路
JPH05152907A (ja) * 1991-11-29 1993-06-18 Fujitsu Ltd 発振回路
JP3179493B2 (ja) * 1992-04-22 2001-06-25 日本電産コパル株式会社 アブソリュートエンコーダ
US6031218A (en) * 1992-10-05 2000-02-29 Logitech, Inc. System and method for generating band-limited quasi-sinusoidal signals
GB9308944D0 (en) 1993-04-30 1993-06-16 Inmos Ltd Ring oscillator
JP3347182B2 (ja) * 1993-05-07 2002-11-20 日本電産コパル株式会社 光学式変位検出装置
JP2604986Y2 (ja) 1993-08-01 2000-06-12 アジレント・テクノロジー株式会社 光学式位置エンコーダ
JPH0740959A (ja) * 1993-08-02 1995-02-10 Dainippon Printing Co Ltd 複合容器
JPH09222435A (ja) * 1995-12-11 1997-08-26 Nippon Signal Co Ltd:The 回転停止センサ
US5982194A (en) * 1995-12-28 1999-11-09 Lsi Logic Corporation Arithmetic and logic function circuits optimized for datapath layout
GB2373602B (en) * 2001-03-22 2004-11-17 Automatic Parallel Designs Ltd A multiplication logic circuit
JP4002581B2 (ja) * 2005-04-06 2007-11-07 シャープ株式会社 光電式エンコーダおよび電子機器
JP4951884B2 (ja) * 2005-06-29 2012-06-13 ミツミ電機株式会社 エンコーダ装置
JP2008083019A (ja) * 2006-08-30 2008-04-10 Sharp Corp 光電式エンコーダおよびそれを用いた電子機器
US7820957B2 (en) * 2007-07-05 2010-10-26 Sharp Kabushiki Kaisha Optical encoder for detecting movement of a moving object and electronic equipment including the optical encoder
JP4808197B2 (ja) * 2007-09-06 2011-11-02 シャープ株式会社 光学式エンコーダおよびそれを備えた電子機器

Also Published As

Publication number Publication date
JP2009063408A (ja) 2009-03-26
US20090072129A1 (en) 2009-03-19
CN101382443B (zh) 2010-09-29
CN101382443A (zh) 2009-03-11
US7612327B2 (en) 2009-11-03

Similar Documents

Publication Publication Date Title
JP4808197B2 (ja) 光学式エンコーダおよびそれを備えた電子機器
JP5086937B2 (ja) パルス位相差検出回路及びこれを用いたａ／ｄ変換回路
US6879278B2 (en) A/D conversion method and apparatus
US7450049B2 (en) Digitization apparatus
JP2007155627A (ja) エンコーダのカウントミス検出回路およびエンコーダのカウントミス検出方法
US20130076350A1 (en) Magnetic sensor device
JP4372826B2 (ja) 光学式エンコーダおよび電子機器
WO2009136627A1 (ja) Ａ／ｄ変換回路
JP3203909B2 (ja) Ａ／ｄ変換装置
JP6261380B2 (ja) 光学式エンコーダ
JP3596942B2 (ja) 速度検出装置
JP5103363B2 (ja) 回路検査装置
JP4349266B2 (ja) Ａ／ｄ変換装置
JP6625236B2 (ja) インクリメンタル型エンコーダのパルス化変換装置およびパルス化変換方法
JP4551780B2 (ja) エンコーダの信号処理回路
JP2005221466A (ja) 回転位置検出装置
JP7079165B2 (ja) 変換回路
JP4777444B2 (ja) デコーダ装置および移動制御装置
JP5055016B2 (ja) 位相差計測回路
US11215953B1 (en) Time to digital converter
JP2022183859A (ja) 検出回路及び検出装置
JP2017166908A (ja) 物理量センサ
JP6123024B2 (ja) 光学式エンコーダ
JPS63258112A (ja) 逓倍回路
JP2010038830A (ja) 光学式エンコーダおよび電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4808197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees