JPH07507435A - リング発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 リング発振器 発明の分野 本発明はリング発振器に関する。

発明の背景 新しい製造工程及び新しい適用においては、電源を低電圧にする（現在３．３ｖ 、２．４ｖで１．５ｖは直ぐに予期される）ことが要求されている。進歩した位 相ロックループは制御信号によって変化する安定した発振器を必要とする。

ノイズの多いＶＬＳＩ（超大規模集積回路）の環境に集積された発振器は、周波 数を安定させるために、静かな電源の供給を行う調整器を使用する。これは、通 常の電源（共給よりも低電圧でなければならない。

従って、これらの非常に低い供給電源で作動することができ、高品質の高周波数 の出力信号を生じる発振器を提供することが望ましい。

発明の要約 本発明によれば、各発振器リングが発振器の段と同じ数の段を有する２つの段を 有する発振器であって、各段は単一の入力端子と単一の出力端子を有し、前記出 力端に、前記入力端に設けられた人力信号に関して調整可能な量だけ位相シフト される前記出力信号を出力するように作用すると共に前記制御信号を受けて位相 シフトを調整するように配置された電源を有し、各段の入力端は前段の出力端を 受けるように接続され、結合された発振器のリングの整合された２つの段の出力 端の間に接続されかつ前記出力を１８０”離れた位相に維持するように作用する 同期回路を有する発振器が提供される。

各リングにおいて偶数の段がある場合、リングは、各リングの最後の段の出力端 を他のリングの第１の段の入力端に接続することによって接続される。

好ましくは、各組の２つの整合段の間に同期回路がある。

同期回路は、前記出力端の間のフィードバック構成に作用する第１と第２の結合 トランジスタを有する。

各段は第１と第２のトランジスタを有し、第１のトランジスタは出力ノードと基 準電圧との間に接続された制御可能な通路と、各段に対する入力ノードとして作 用する制御ノードとを有し、第２のトランジスタは出力ノードと基準電圧との間 に接続された制御可能な通路と、出力ノートに接続された制御ノードとを有し、 電源は出力ノードに接続されている。

同し長さのトランジスタにおいて、第１のトランジスタの幅は、段のｄ、ｃゲイ ンを決定するために第２のトランジスタの幅のｍ倍に設定することができ、ここ でｍ〉１である。

Ｉｔ　ｍは発振器によって出力される波形を決定する。ｍの値が大きくなる程、 波形はさらに正弦波から離れて台形またはのこぎり歯に近づく。３段の発振器に おいて、２に近いｍの比は、はぼ正弦波の出力を生じる。本発明は、３段のリン グにおいて２．５の最大値を有する比を使用して台形またはのこぎり歯の出力を 形成する。

ｍの最大値は実際の設計、特に実際のレイアウトの設計によって制限される。ｍ に対する実際の最大値は約１０である。台形またはのこぎり歯の波形は広範な周 波数にわたってさらに安定した振幅を有し、さらに容易に６ＭＯ５水準に変換さ れる。

第１と第２のトランジスタは、制御ノードとしてのゲート及び制御可能な通路と してのソースドレン通路を有するｎチャンネルの電界効果デバイスである。トラ ンジスタが同しタイプであるとき、プロセスの変化は、同じ方法でトランジスタ に影響を与える。動作の最大周波数は、ゲインとゲートキャパシタンスの比によ ってのみ制限される。

電源は、制御電圧によってゲート制御されるｐチャンネルトランジスタを有する 。

第１のトランジスタは飽和領域において作動することが好ましい。

各段の電源は、共通の制御信号か、または異なる各制御信号によって制御するこ とができる。

各段に関してここに説明したように実施するとき、本発明の発振器は、トランジ スタのスレッショルド電圧の直ぐ上の水準まで電圧を下げるように作用すること ができる。

同期回路は各リングの２つの整合段と共に組み込まれてリング発振器用の異なる 発振器を提供する。この発振器は、人力信号によってゲート制御され各出力ノー ドと基準信号との間に接続されたトランジスタの第１の対と、１つの前記出力ノ ードと、ゲートが関連する出力ノードに接続された基準電圧との間に接続された トランジスタの第２の対と、１つの前記出力ノードと基準電圧との間に接続され 、ゲートが他の１つの前記出力ノードに接続される基準電圧との間に接続されて いるトランジスタの第３の対とを有し、トランジスタの第２と第３の対がクロス 結合フ、イードバック構成を形成し、発振器はさらに前記出力ノードに接続され 各段の速度を制御するために制御可能な各電源を有し、各段のゲインは、第１の 対のトランジスタに対する第２の対のトランジスタの比の大きさによって設定さ れ、第３の対のトランジスタと第２の対のトランジスタの間のサイズの比はトラ ンジスタがリニア差動反転段を形成する飽和領域で作動するように選択される。

本発明をさらによく説明するために、また本発明を実際どのように実施するかを 示すために、−例として添付図面を参照する。

図面の簡単な説明 第１図は、ＭＯ５技術における低電圧反転ゲイン段の回路図である。

第１ａ図は、電源の実施例の回路図である。

第２図は、バイポーラ技術における低電圧反転ゲイン段の回路図である。

第３図は、リング発振器のトランジスタ構造を示す回路図である。

第４図は、第３図の等値論理回路図である。

第５図は、第３図及び第４図の３段のリング発振器の典型的な波形である。

第６図は、連結したリングとして実施される発振器の概略図である。

第７図は、第６図の発振器の典型的な波形を示す図である。

第８図は、各リングに偶数の段を有する連結したリングとして実施された発振器 を示す図である。

第９図は、第８図の発振器の典型的な波形を示す図である。

好ましい実施例の説明 第１図は、ＭＯ８技術の低電圧反転ゲイン段を示す。

この段は、第１及び第２のトランジスタＴ１、Ｔ２を有（２、これらは結合され たドレインと、接地されたソースを何する。第１のトランジスタＴ１のゲートは 、その段の人力Ｓｉｎとして作用し、第２のトランジスタＴ２は出力５ｏｕｔと して作用する。第２のトランジスタＴ２のゲートは、ドレインに接続されている 。各段は電源２によって発生される制御電圧によって制御されている。

電ｔ７．２は供給電圧Ｖｃｃと、第１と第２のトランジスタＴｌ、Ｔ２のドレイ ンとの間に接続されている。電源２とトランジスタＴ１及びＴ２のドレインの間 の共通のノードを参照符号４で示す。第１ａ図に示すように、電源２は、供給電 圧Ｖｃｃとノード４との間に接続されたソース／ドレイン通路と、供給電圧ＶＣ Ｃに関してとられる制御信号Ｖを受けるように接続されるゲートとを有する。次 の説明において、制御電流Ｉを参照する場合、実際は制御電圧Ｖから引き出され ることは容易に明らかになる。また、この段は、静電容量Ｃを有し、その最も大 きな部分は、出力Ｓｏｕ　ｔに接続されたトランジスタのゲート容量である。

トランジスタＴｌ、Ｔ２のゲインの比は、ｒｍＪとして表示される。ｍの値は、 出力ノードの５ｏｕｔの相対的な充電及び放電速度を制御する。この段の速度（ 及び動作の周波数の位相シフト）は、電源２によって供給される電源Ｉを変化さ せることによって容易に制御される。

第２図は、バイポーラ技術における低電圧反転利得段を示す。また、これは優れ た低電圧作動特性を有し、この速度は正確に同じ方法で電源２を使用して制御す ることができる。これからこの明細書では、ＭＯ３回路に言及するが、同じ考え をバイポーラ技術にも容易に適用することができることを理解すべきである。

第２図において、第１と第２のトランジスタはＴ１′。

Ｔ２’　として示すが、第１図と同様に接続されており、ゲートはベースに対応 し、ドレインはコレクタにソースはエミッタに接続されている。

第３図は、３段のリング発振器であり、その３段はＳｌ、３２．Ｓ３で示されテ ィる。各段Ｓｌ、Ｓ２．Ｓ３は、第１図に図示したように示す。もちろん同様な リング発振器は、第２図の段を使用して製造される。第４図は、リング発振器を 等価な論理図において示す。各段はいわゆるシングルエンディド段てあり、この 段は単一の入力端及び単一の出力段を有し、反転している。リング発振器の設計 においてよく知られているように、発振のためには次のようなものがなければな らないことが分かっている。

（ｉ）　奇数ｎの段 （ＩＩ）　最小３段 （ｉ目）もし、すべての段が同一ならば、ｍのゲイン比を存する。

ｍ＞　１／ｃ　ｏ　ｓ　（ｐ　ｉ／ｎ）ここでｐｉ＝３．１４ｎ一段数 ｍ−各段のゲイン数 ３段のリングにおいて、上述した公式はｍ＞２であ、る。

トランジスタが同じ長さである場合、利得ｍ−ｍＷ（Ｔ１）／Ｗ　（Ｔ２）であ り、Ｗはトランジスタの幅である。

このように、適当な設計を使用することによってパラメータｍは対応する量だけ 双方のトランジスタに影響を与える製造工程変数とはほぼ無関係につくることが できる。

ｍに必要な値及びトランジスタの１ｊ法は、小さい信号及び大きな信号設計の要 求を満たすように選択され、のこぎり形状で台形の波形を形成する。これらの波 形をつくるために設計された装置は、すべての作動同波数にわたって発振器から さらに安定した出力の振幅を生じる。

広範な作動周波数にわたるさらに安定した振幅は、広範な周波数にわたってＣＭ Ｏ３水準にさらに容易に信頼性を持って変換することができる信号を供給する。

第５図はｍ−３のとき、第４図の３段の発振器における波形を示す。第４図にお いてノード１．ノード２及びノード３は、Ｎｌ、Ｎ２及びＮ３として表す。

リングの発振周波数は制御ａＩｌ電流Ｉによって制御することができる。対称的 な構成において、各段は（反転段において１８０”／ｎに等しい）作動周波数で 同じ位相シフトを有し、制御電流■が同じになるように共通の制御信号を受ける 。しかしながら、位相シフトは、ループの完全な位相シフトが発振周波数で３６ ０°と仮定すると、位相シフトは、各段において異なる。この場合において、個 々の段における制御電流は独立して変化することができる。

第６図は、差動リング発振器を複数の単一の端子の反転段を有する２つのループ からどのように製造するかを示す。右手側のループＬ１は、Ｓｌ、Ｓ２．Ｓ３を 有する同様のループである。第６図の左手側のループＬ２はＳ’　１．Ｓ’　２ ．Ｓ’　３の段を有する同様のループである。同期回路ＳＣＩ、ＳＣ２、ＳＣ３ は、共通して整合した段Ｓ１．Ｓ’　１　；Ｓ２．ｓｌ　２；Ｓ３．Ｓ’　３の 出力端の間に接続されている。各同期回路はクロス結合ｎチャンネルＭＯＳトラ ンジスタＴ４．Ｔ５を有する。各トランジスタは、接地されているソースと、他 のトランジスタの各ゲートに接続されているそれらのドレンとを有する。その出 力はトランジスタＴ４．Ｔ５のドレンからとられ、同期を必要とする段の出力端 に接続される。

複数の同期回路を示すが、ループ間の同期を確実にするには１つの同期回路で十 分である。同期回路は各段の出力を１８０同期離して維持する。

第７図は第６図で参照符号１１乃至１６で示したノードにおける波形を示す。

各反転段のトランジスタＴ２の寸法に関してクロス結合のトランジスタＴ４、Ｔ ５の大きさが１以下でなければならないか、また回路はヒステリシスを呈しなけ ればならない。この比はこれよりＸとして言及する。また、第７図に示す波形は ｍ−３及びｘｍＯ，５の値である。

第８図に示すようなりロスオーバーを導入することによって各ループに（４つま たはそれ以上の）偶数段を有する発振器をつくることが可能である。第８図にお いて、各段は第６図の段から区別するためにｓｌ、ｓ２として指示する。さらに 、この段は前に示すように第６図に示すものと同様に実施することができる。右 手のループＬ１′は、段ｓｌ乃至ｓ４を有し、左手のループＬ２’は段ｓ’　１ 乃至ｓ′４を有する。同期回路Ｓ０１乃至Ｓ０４が第６図に設けられている。

第８図に示すような連結した４段のリング発振器の一例としての波形は、符号２ １．２８として第９図に示すノードにおける波形を示すものである。

連結したリング発振器は（例えば、ＣＭＯ８水準の信号への変換を簡単にするた めに）「トウルー」及び「コンブリメント」な出力信号が必要な適用において有 効である。また、連結した４段のリングは直角位相出力信号を提（共することが てきる。

ＦＩＧ、１ａ ＦＩＧ、　３ ＦＩＧ、　、／。

寸　−へ　リ　の　ロ ○ ＦＩＧ、８ ■

Claims (9)

【特許請求の範囲】
1. １．各発振器リングが発振器の段と同じ数の段を有する２つの段を有する発振器 であって、各段は単一の入力端子と単一の出力端子を有し、前記出力端に、前記 人力端に設けられた入力信号に関して調整可能な量だけ位相シフトされる前記出 力信号を出力するように作用すると共に前記制御信号を受けて位相シフトを調整 するように配置された電源を有し、各段の人力端は前段の出力端を受けるように 接続され、結合された発振器のリングの整合された２つの段の出力端の間に接続 されかつ前記出力を１８０°離れた位相に維持するように作用する同期回路を有 する発振器。
2. ２．２つの整合段の各組の間に同期回路がある請求項１に記載の発振器。
3. ３．同期回路は前記出力端の間のフィードバック構成で作用する第１と第２のク ロス結合トランジスタを有する請求項１または２に記載の発振器。
4. ４．各段は第１と第２のトランジスタを有し、第１のトランジスタは出力ノード と基準電圧との間に接続された制御可能な通路と、各段に対する入力ノードとし て作用する制御ノードとを有し、第２のトランジスタは出力ノードと基準電圧と の間に接続された制御可能な通路と、出力ノードに接続された制御ノードとを有 し、各段の電源は出力ノードに接続されている請求項１乃至３のいずれか１項に 記載の発振器。
5. ５．各段のゲインは第１と第２のトランジスタの幅の比によって選択的に決定さ れる請求項４に記載の発振器。
6. ６．第１と第２のトランジスタは、制御ノードとしてのゲートと、制御可能な通 路としてのソース／ドレン通路を有するｎチャンネルの電界効果デバイスである 請求項４または５のいずれか１項に記載のリング発振器。
7. ７．第１及び第２のトランジスタはバイポーラトランジスタであり、ベースは制 御ノードであり、コレクタとエミッタとの間に制御可能な通路が伸びている請求 項４または５のいずれか１項に記載のリング発振器。
8. ８．電源は、制御電圧によってゲート制御されるｐチャンネルのＭＯＳ電界効果 トランジスタを有する請求項１乃至のいずれか１項に記載のリング発振器。
9. ９．リングは、各リングにおいて最後の段の出力端の接続によって他のリングの 第１の段の人力端に結合されている請求項１乃至８のいずれか１項に記載の発振 器。