JPH0685263A - 積層薄膜トランジスター及びその製造方法 - Google Patents

積層薄膜トランジスター及びその製造方法

Info

Publication number
JPH0685263A
JPH0685263A JP5163670A JP16367093A JPH0685263A JP H0685263 A JPH0685263 A JP H0685263A JP 5163670 A JP5163670 A JP 5163670A JP 16367093 A JP16367093 A JP 16367093A JP H0685263 A JPH0685263 A JP H0685263A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
silicon layer
gate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5163670A
Other languages
English (en)
Other versions
JPH0793442B2 (ja
Inventor
Hyoung Chan Ha
炯讃 河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH0685263A publication Critical patent/JPH0685263A/ja
Publication of JPH0793442B2 publication Critical patent/JPH0793442B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/164Three dimensional processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 本発明は高集積SRAM又はLCDに使用さ
れる薄膜トランジスター及びその製造方法に関するもの
で、特に、狭い面積でも十分チャネル幅を確保して薄膜
トランジスターオン動作の時、駆動電流を増加させる。 【構成】 本発明は、一定の方向にパターンされた第1
シリコン層と第2シリコン層の両端部が電気的に接続さ
れ、中央部に予定された厚さで離隔されてトンネルが形
成された薄膜トランジスターゲート(5)と、上記の薄
膜トランジスターゲート(5)の上部表面と中央部のト
ンネル表面に形成されたゲート絶縁膜(6)と、上記薄
膜トランジスターゲート(5)のトンネル内部と上部面
のゲート絶縁膜表面に、薄膜トランジスターゲートと重
畳された部分に形成された2層構造の薄膜トランジター
チャネル(7)と、上記の薄膜トランジスターのゲート
(5)と重畳されない部分に2層構造のチャネル(7)
と接続されて形成された薄膜トランジスターのソース
(8A)、ドレイン(8B)を具備する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は高集積SRAM又はLC
Dに使用される薄膜トランジスター及びその製造方法に
関する。特に、狭い面積でも十分にチャネル幅を確保
し、薄膜トランジスターがオン(On)動作の時、駆動
電流を増加させるため薄膜トランジスターのチャネルを
積層させた薄膜トランジスター及びその製造方法に関す
るものである。
【0002】本発明によりチャネルを積層させた薄膜ト
ランジスターは、狭い面積でも製造ができるのでSRA
Mの単位セルの面積を縮めて高集積SRAMを製造する
ことができ、LCD製造の時にはパネルで薄膜トランジ
スターが占める面積を縮められるので解像度を高めるこ
とができる。
【0003】
【従来の技術】従来の一般的な薄膜トランジスターはチ
ャネル用半導体薄膜を平面で形成した後、その上部に薄
膜トランジスターゲート絶縁膜と薄膜トランジスター用
ゲートを形成した後、露出されたチャネル用半導体薄膜
に他のタイプの不純物を注入して薄膜トランジスター用
ソース、ドレインを形成させてきた。
【0004】
【発明が解決しようとする課題】しかし、次世代高集積
SRAMに上述された薄膜トランジスターを適用するこ
とによって単位セルの面積が大きくなり、従って素子チ
ップ(chip)の大きさが大きくなる。その為、次世
代高集積SRAMには適用することが難しくなる。ま
た、高解像度が要求されるLCD製造の時には、薄膜ト
ランジスターが占める面積を最小化すべき要求があるの
で、この場合も従来の薄膜トランジスターを適用するこ
とによって解像度が落ちることになる。
【0005】従って、本発明は上述した問題点を解決す
るため薄膜トランジスターが占める面積を最小化しなが
ら、十分なチャネル幅を得ると同時に、薄膜トランジス
ターがオン動作の時、駆動電流を増加させることができ
る、薄膜トランジスターのチャネルを積層させた積層薄
膜トランジスター及びその製造方法を提供することを目
的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る積層薄膜トランジスターは一定の方向
にパターンが形成された第1シリコン層と第2シリコン
層の両端部が電気的に接続され、中央部に予定された厚
さで離隔され、トンネルが形成された薄膜トランジスタ
ーゲートと、上記薄膜トランジスターゲートの上部表面
と中央部のトンネル表面に形成されたゲート絶縁膜と、
上記薄膜トランジスターゲートのトンネル内部と上部面
のゲート絶縁膜表面に薄膜トランジスターゲートとが重
畳された部分に形成された2層構造の薄膜トランジスタ
ーチャネルと、上記薄膜トランジスターゲートと重畳さ
れない部分に、2層構造のチャネルと接続されて形成さ
れた薄膜トランジスターのソース、ドレインとを具備す
る。
【0007】また、本発明に係る積層薄膜トランジスタ
ーの製造方法は、第1絶縁膜の上部に第1シリコン層を
堆積し、その上部に第2絶縁膜パターンを形成する工程
と、第2シリコン層を堆積し、リソグラフィ技術で第2
シリコン層パターンを形成する工程と、湿式エッチング
処理で上記第2絶縁膜を完全にエッチングし、第1シリ
コン層と第2シリコン層の間にトンネルを形成する工程
と、リソグラフィ技術で第2シリコン層パターンと同一
の第1シリコン層パターンを形成し、それによって第1
シリコン層パターンと第2シリコン層パターンが両端部
で接続された薄膜トランジスターゲートを形成する工程
と、薄膜トランジスターゲート内部のトンネル表面とゲ
ート上部面にゲート酸化膜を形成する工程と、ゲート酸
化膜の表面に第3シリコン層を堆積し、リソグラフィ技
術で第3シリコン層パターンを形成してゲート内部のト
ンネルとゲート上部面に2層構造の薄膜トランジスター
チャネルを形成する工程と、チャネル領域でない部分の
第3シリコン層パターンに不純物をイオン注入してソー
ス、ドレインを形成する工程を含む。
【0008】
【実施例】以下、添附された図面を参照して本発明の一
実施例を説明する。なお、説明において、同一要素には
同一符号を用い、重複する説明は省略する。
【0009】図1乃至図4は本発明により薄膜トランジ
スターを製造する工程を図示したものである。図1は本
実施例により積層薄膜トランジスターを製造する工程
(1)を示す図であり、図1(b)は平面図、図1
(a)は図1(b)の横方向に示した断面図である。図
2は本実施例により積層薄膜トランジスターを製造する
工程(2)を示す図であり、図2(b)は平面図、図2
(a)は図2(b)の横方向に示した断面図である。図
3は本実施例により積層薄膜トランジスターを製造する
工程(3)を示す図であり、図3(b)は平面図、図3
(a)は図3(b)の横方向に示した断面図である。図
4は本実施例により積層薄膜トランジスターを製造する
工程(4)を示す図であり、図4(c)は平面図、図4
(a)は図4(c)の横方向に示した断面図、図4
(b)は図4(c)の縦方向に示した断面図である。
【0010】まず、第1絶縁膜(1)の上部に第1多結
晶シリコン層(2)を堆積し、その上部に第2絶縁膜
(3)、例えば、シリコン酸化膜を堆積する。次に、リ
ソグラフィ技術によるパターン処理で、第2絶縁膜
(3)が上部縦方向に延在するように(図1(b)参
照)、第2絶縁膜(3)のパターンを形成する。
【0011】その後、第2多結晶シリコン層(4)を堆
積し、リソグラフィ技術によるパターン処理で、第2多
結晶シリコン層(4)のパターンを形成する。第2多結
晶シリコン層(4)のパターンは横方向に形成される
(図2(b)参照)。
【0012】次に、湿式エッチング処理で、第2絶縁膜
(3)のパターンを除去して第1多結晶シリコン層
(2)と第2多結晶シリコン層(4)の間にトンネルを
形成した後(図3(a)参照)、リソグラフィ技術によ
るパターン処理で、第2多結晶シリコン層(4)のパタ
ーンと重畳されない部分の第1多結晶シリコン層(2)
をエッチングする(図3(b)参照)。これにより、第
2多結晶シリコン層(4)と同一の第1多結晶シリコン
層(2)が形成される。以上の工程により、第1,第2
多結晶シリコン層のパターンを用いた薄膜トランジスタ
ーゲート(5)が横方向に形成される。
【0013】その後、薄膜トランジスターゲート(5)
の上部及びトンネル表面にゲート絶縁膜(6)を堆積す
る。ゲート絶縁膜(6)は、トンネル内部と薄膜トラン
ジスターゲート(5)の上部に形成される。次に、トン
ネル内部と上部面にあるゲート絶縁膜(6)の表面に第
3多結晶シリコン層を堆積し、リソグラフィ技術による
パターン処理で第3多結晶シリコン層パターンを形成し
て薄膜トランジスターチャネル(7)を形成する(図4
(a))。その後、予定されたチャネル領域でない部分
の第3多結晶シリコン層のパターンに、チャネル領域に
注入された不純物とは異なるタイプの不純物をイオン注
入し、薄膜トランジスターのソース(8A)及びドレイ
ン(8B)を形成する(図4(b)(c))。薄膜トラ
ンジスターゲート(5)は2層構造で積層され、各々の
ゲート(5)の上部にはゲート絶縁膜(6)により絶縁
された薄膜トランジスターチャネル(7)が各々積層さ
れて形成されるが、ソース(8A)及びドレイン(8
B)にはチャネル(7)が並列で接続されている(図4
(b)参照)。上記の本発明で主旨すべき点は、第一
に、薄膜トランジスターのソースとドレインを形成する
工程もイオン注入工程の代りに固体ソースが利用できる
こと、第二に、薄膜トランジスターのチャネルは多結晶
シリコン層の代りに非晶質シリコン層が利用できるこ
と、第三に、薄膜トランジスターのチャネルを薄膜トラ
ンジスターのゲートの上部に形成する代りに薄膜トラン
ジスターのゲートの下部に形成もできることである。
【0014】
【発明の効果】上記のようにチャネルが積層構造をもつ
薄膜トランジスターを製造することによって、狭い面積
でも十分なチャネル幅を確保できる。その為、薄膜トラ
ンジスターがオン動作の時、駆動電流を増大させること
ができる。
【0015】それによって、高集積SRAM製造の時、
単位セルの面積を縮められるので集積度を高めることが
できる。また、高解像度を要求するLCD製造の時、薄
膜トランジスターが占める面積を最小化させて従来のL
CDよりもっと高い解像度を得られる効果がある。
【図面の簡単な説明】
【図1】図1は本発明の一実施例により積層薄膜トラン
ジスターを製造する工程(1)を示し、図1(a),
(b)は第1絶縁膜の上部の第1多結晶シリコン層を堆
積し、その上部に第2絶縁膜パターンを形成した断面図
と平面図である。
【図2】図2は本発明の一実施例により積層薄膜トラン
ジスターを製造する工程(2)を示し、図2(a),
(b)は第2多結晶シリコン層パターンを形成した断面
図と平面図である。
【図3】図3は本発明の一実施例により積層薄膜トラン
ジスターを製造する工程(3)を示し、図3(a),
(b)は第2絶縁膜パターンを除去し、薄膜トランジス
ターゲートを形成した断面図と平面図である。
【図4】図4は本発明の一実施例により積層薄膜トラン
ジスターを製造する工程(4)を示し、(a),(b)
と(c)はゲート絶縁膜と薄膜トランジスターのチャネ
ルとソース、ドレインを形成した断面図と平面図であ
る。
【符号の説明】
1…絶縁膜、2…第1多結晶シリコン層、3…絶縁膜、
4…第2多結晶シリコン層、5…ゲート、6…ゲート絶
縁膜、7…チャネル、8A,8B…ソース、ドレイン。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 一定の方向にパターンが形成された第1
    シリコン層と第2シリコン層の両端部が電気的に接続さ
    れ、中央部に予定された厚さで離隔され、トンネルが形
    成された薄膜トランジスターゲートと、 前記薄膜トランジスターゲートの上部表面と中央部のト
    ンネル表面に形成されたゲート絶縁膜と、 前記薄膜トランジスターゲートのトンネル内部と上部面
    のゲート絶縁膜表面に薄膜トランジスターゲートとが重
    畳された部分に形成された2層構造の薄膜トランジスタ
    ーチャネルと、 前記薄膜トランジスターゲートと重畳されない部分に、
    2層構造のチャネルと接続されて形成された薄膜トラン
    ジスターのソース、ドレインとを具備する積層薄膜トラ
    ンジスター。
  2. 【請求項2】 前記第1シリコン層及び前記第2シリコ
    ン層は、非晶質シリコン又は多結晶シリコンのいずれか
    であることを特徴とする請求項1記載の積層薄膜トラン
    ジスター。
  3. 【請求項3】 前記薄膜トランジスターのチャネル層と
    ソース、ドレインは、シリコン層として不純物タイプが
    互いに異なることを特徴とする請求項1記載の積層薄膜
    トランジスター。
  4. 【請求項4】 薄膜トランジスター製造方法において、 第1絶縁膜の上部に第1シリコン層を堆積し、その上部
    に第2絶縁膜パターンを形成する工程と、 第2シリコン層を堆積し、リソグラフィ技術で第2シリ
    コン層パターンを形成する工程と、 湿式エッチング処理で前記第2絶縁膜を完全にエッチン
    グし、前記第1シリコン層と前記第2シリコン層の間に
    トンネルを形成する工程と、 リソグラフィ技術で前記第2シリコン層パターンと同一
    の第1シリコン層パターンを形成し、それによって前記
    第1シリコン層パターンと前記第2シリコン層パターン
    が両端部で接続された薄膜トランジスターゲートを形成
    する工程と、 前記薄膜トランジスターゲート内部のトンネル表面とゲ
    ート上部面にゲート酸化膜を形成する工程と、 前記ゲート酸化膜の表面に第3シリコン層を堆積し、リ
    ソグラフィ技術で第3シリコン層パターンを形成してゲ
    ート内部のトンネルとゲート上部面に2層構造の薄膜ト
    ランジスターチャネルを形成する工程と、 チャネル領域でない部分の第3シリコン層パターンに不
    純物をイオン注入してソース、ドレインを形成する工程
    を含む積層薄膜トランジスターの製造方法。
  5. 【請求項5】 前記第1シリコン層、前記第2シリコン
    層、前記第3シリコン層は、多結晶シリコン層又は非晶
    質シリコン層のいずれかであることを特徴とする請求項
    4記載の積層薄膜トランジスターの製造方法。
  6. 【請求項6】 前記ソース、ドレインは薄膜トランジス
    ターゲートと重畳されない第3シリコン層の領域に形成
    されることを特徴とする請求項4記載の積層薄膜トラン
    ジスターの製造方法。
  7. 【請求項7】 前記第1、第2シリコン層パターンと前
    記第3シリコン層パターンとは直交するように形成する
    ことを特徴とする請求項4記載の積層薄膜トランジスタ
    ーの製造方法。
JP5163670A 1992-07-01 1993-07-01 積層薄膜トランジスター及びその製造方法 Expired - Lifetime JPH0793442B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920011680A KR950002202B1 (ko) 1992-07-01 1992-07-01 적층 박막 트랜지스터 제조방법
KR92-11680 1992-07-01

Publications (2)

Publication Number Publication Date
JPH0685263A true JPH0685263A (ja) 1994-03-25
JPH0793442B2 JPH0793442B2 (ja) 1995-10-09

Family

ID=19335698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5163670A Expired - Lifetime JPH0793442B2 (ja) 1992-07-01 1993-07-01 積層薄膜トランジスター及びその製造方法

Country Status (3)

Country Link
US (2) US5372959A (ja)
JP (1) JPH0793442B2 (ja)
KR (1) KR950002202B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0129985B1 (ko) * 1993-12-17 1998-04-07 김광호 반도체장치 및 그의 제조방법
US5705405A (en) * 1994-09-30 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of making the film transistor with all-around gate electrode
KR0139573B1 (ko) * 1994-12-26 1998-06-15 김주용 이중 채널 박막트랜지스터 및 그 제조방법
KR100214074B1 (ko) * 1995-11-03 1999-08-02 김영환 박막트랜지스터 및 그 제조방법
US5683918A (en) * 1996-04-01 1997-11-04 Motorola, Inc. Method of making semiconductor-on-insulator device with closed-gate electrode
JPH118390A (ja) * 1997-06-18 1999-01-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
FR2806833B1 (fr) * 2000-03-27 2002-06-14 St Microelectronics Sa Procede de fabrication d'un transistor mos a deux grilles, dont l'une est enterree, et transistor correspondant
US6982460B1 (en) * 2000-07-07 2006-01-03 International Business Machines Corporation Self-aligned gate MOSFET with separate gates
DE10055765A1 (de) * 2000-11-10 2002-05-23 Infineon Technologies Ag Verfahren zur Herstellung eines MOS-Feldeffekt-Transistors mit Rekombinationszone
DE10208881B4 (de) * 2002-03-01 2007-06-28 Forschungszentrum Jülich GmbH Selbstjustierendes Verfahren zur Herstellung eines Doppel-Gate MOSFET sowie durch dieses Verfahren hergestellter Doppel-Gate MOSFET
KR100481209B1 (ko) 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
KR100474850B1 (ko) * 2002-11-15 2005-03-11 삼성전자주식회사 수직 채널을 가지는 비휘발성 sonos 메모리 및 그 제조방법
KR100471173B1 (ko) * 2003-05-15 2005-03-10 삼성전자주식회사 다층채널을 갖는 트랜지스터 및 그 제조방법
US6919250B2 (en) * 2003-05-21 2005-07-19 Advanced Micro Devices, Inc. Multiple-gate MOS device and method for making the same
KR100555567B1 (ko) 2004-07-30 2006-03-03 삼성전자주식회사 다중가교채널 트랜지스터 제조 방법
KR100702011B1 (ko) * 2005-03-16 2007-03-30 삼성전자주식회사 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
CN109037343B (zh) * 2018-06-08 2021-09-24 武汉华星光电半导体显示技术有限公司 一种双层沟道薄膜晶体管及其制备方法、显示面板
KR102472571B1 (ko) 2018-07-20 2022-12-01 삼성전자주식회사 반도체 소자
CN109686794B (zh) * 2019-01-02 2021-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750785B2 (ja) * 1983-10-27 1995-05-31 工業技術院長 電界効果トランジスタにおける短チャネル効果の抑制方法
JPS62274662A (ja) * 1986-05-22 1987-11-28 Seiko Epson Corp Mis型半導体装置
JP2582794B2 (ja) * 1987-08-10 1997-02-19 株式会社東芝 半導体装置及びその製造方法
US4903089A (en) * 1988-02-02 1990-02-20 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
KR930005741B1 (ko) * 1990-11-01 1993-06-24 삼성전자 주식회사 터널구조의 디램 셀 및 그의 제조방법
US5221849A (en) * 1992-06-16 1993-06-22 Motorola, Inc. Semiconductor device with active quantum well gate
US5324960A (en) * 1993-01-19 1994-06-28 Motorola, Inc. Dual-transistor structure and method of formation

Also Published As

Publication number Publication date
KR950002202B1 (ko) 1995-03-14
KR940003076A (ko) 1994-02-19
JPH0793442B2 (ja) 1995-10-09
US5372959A (en) 1994-12-13
US6291863B1 (en) 2001-09-18

Similar Documents

Publication Publication Date Title
JPH0685263A (ja) 積層薄膜トランジスター及びその製造方法
JPH0677487A (ja) 薄膜トランジスター及びその製造方法
JPS6244701B2 (ja)
JP2780162B2 (ja) 半導体デバイスの製造方法
JP2935083B2 (ja) 薄膜トランジスタの製造方法
JPH04116846A (ja) 半導体装置及びその製造方法
JP3131850B2 (ja) 薄膜トランジスタの製造方法
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
JPH04252072A (ja) 半導体装置
JPH05267324A (ja) Mos型半導体装置の製造方法
JP3141636B2 (ja) 薄膜トランジスタ及びその製造方法
KR950005486B1 (ko) 박막트랜지스터 및 그 제조방법
JP2582931B2 (ja) 半導体装置の製造方法
JPH02210879A (ja) フローティングゲートを有するfet及びその製造方法
JP2787170B2 (ja) 半導体記憶装置およびその製造方法
JPH04146627A (ja) 電界効果型半導体装置およびその製造方法
JPH0113230B2 (ja)
JPH08222736A (ja) Mos型トランジスタの製造方法
JPH0722624A (ja) 半導体素子およびその製造方法
JPH0529624A (ja) 薄膜トランジスタ及びその製造方法
JPH0521795A (ja) 薄膜トランジスタの製造方法
JPH1041517A (ja) 半導体デバイス及びその製造方法
JPH0548098A (ja) 半導体装置の製造方法
JP2001339067A (ja) 薄膜トランジスタ装置の製造方法
JPH0463547B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 17