JPH0463547B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は多層多結晶シリコン構造を有する
MOS集積回路装置を製造する際に、基板に形成
された拡散層から電極取り出し用の透孔を、多結
晶シリコン膜と自己整合的に分離形成することに
より、電極と多結晶シリコン層との層間絶縁耐圧
の向上を図ると共に、透孔形成におけるマスクの
重ね合せ精度に依存することをなくし、電極と多
結晶シリコン層との間隔を小さくすることが可能
となり、チツプサイズの縮小を図ることのできる
半導体装置の製造方法に関するものである。

従来の構成とその問題点 近年、MOSダイナミツクメモリーの大容量・
高集積化に伴い、メモリーセルサイズの縮小が要
望されている。メモリーセルサイズの縮小には、
ゲート絶縁膜の薄膜化によるセル容量の増加や素
子分離の微細化と共に、写真食刻工程でのマスク
合せのずれなどによる微細化の限界を取り除く必
要がある。特に、マスクの重ね合せ精度上、最も
重要であるのが、電極取り出し用の透孔の形成工
程である。例えば、マスクの合せずれによる層間
不良を防止するため、基板拡散層に設けた電極取
り出し透孔と多結晶シリコン層との間隔を大きく
あける必要があつた。この間隔は、マスク合せ精
度に依存するため、安定して製造し、層間絶縁を
劣化させないようにするには、従来の方法では３
ミクロン以上にとる必要があつた。従つて、電極
の取り出しに大きな面積を要し、チツプサイズ縮
小が困難であつた。

次に従来のMOSダイナミツクメモリーの例に
示す。第１図は従来のMOSダイナミツクメモリ
ーのメモリーセルの構造断面図を示す。同図にお
いて、１はＰ型シリコン基板、２は選択酸化法に
より形成された二酸化珪素膜、３はメモリーセル
の容量を構成するゲート絶縁膜であり、二酸化珪
素膜などからなる。４は第１層多結晶シリコン膜
よりなるメモリーセル電極、５は２層の多結晶シ
リコン間の層間絶縁膜、６は転送用ゲートの第２
ゲート酸化膜、７は第２ゲート電極をなす第２層
多結晶シリコン膜であり、８はソース領域のN⁺
拡散層、９は層間絶縁膜、１０は第３層多結晶シ
リコン膜であり、N⁺拡散層８からの電極取り出
しを行い、ビツトラインを構成するための第３層
多結晶シリコン膜電極層である。１１は層間絶縁
膜、１２は素子の保護膜である。

次にこの半導体装置の製造工程について、第２
図ａ〜ｅの工程途中断面図に従つて説明する。ま
ず、第２図ａのように、Ｐ型シリコン基板１の主
面に選択酸化法により二酸化珪素膜２を形成す
る。次に、第２図ｂのように、ゲート酸化膜３を
形成し、この上に第１層多結晶シリコン膜４を堆
積し、これにリンを蒸着した後、多結晶シリコン
膜４を写真食刻法により、パターン形成する。次
に、第２図ｃのように、第２ゲート酸化膜４、層
間絶縁膜５を形成した後、第２層多結晶シリコン
膜７を堆積し、第１層多結晶シリコン膜４と同
様、リン蒸着した後、写真食刻法によりパターン
形成する。次に第２図ｄのように、ヒ素のイオン
注入により、全面に注入し、基板にN⁺拡散層８
を形成し、この上に層間絶縁膜９を堆積する。こ
れは五酸化リンを含む二酸化珪素などからなる。
これに写真食刻法により、電極１０の取り出し用
の窓を形成する。この時、マスク合せ工程で合せ
ずれが起るため、透孔と第２層多結晶シリコン膜
７の間隔を充分に設ける必要がある。マスクの合
せずれにより、透孔が第２層多結晶シリコン膜７
と接すると電極１０との層間不良となる。投影露
光方式による従来の方法では、マスク合せのずれ
を含めると３ミクロン以上の間隔をあける必要が
ある。次に、透孔形成後、第３層多結晶シリコン
膜電極１０を堆積し、リン蒸着する。次に第３層
多結晶シリコン膜電極１０を電極パターンに写真
食刻法により形成する。次に第１図の最終断面図
のように、層間絶縁膜１１を堆積し、アルミニウ
ムの電極取り出し用透孔、アルミニウム電極形成
（図中略）した後、素子の保護膜１２を堆積する。

以上のように、MOSダイナミツクRAMを例に
とると、メモリーセルのN⁺拡散領域８から第３
層多結晶シリコン膜１０により電極を取り出し、
ビツトラインを構成する構造において、第３層多
結晶シリコン膜電極用の透孔と、第２層多結晶シ
リコン膜との間隔が、マスク工程の合せ精度に依
存しており、また、その合せずれが特性に著しく
影響を及ぼすことから、高密度化の大きな障害と
なつている。他のMOS集積回路装置でも同様で
あり、集積度の向上を図るため、多結晶シリコン
膜と電極用透孔との間隔を小さくし、かつ特性を
劣化させないことが必要である。

発明の目的 本発明は多層の多結晶シリコン構造において、
下層の多結晶シリコン膜に対し自己整合的に透孔
を形成し、その透孔周辺の絶縁を十分にすること
により、基板拡散層への多結晶シリコンによる電
極取り出しを行うことを可能にし、素子の集積度
の向上を図り、かつ、層間絶縁耐圧の向上を図る
ことのできる半導体装置の製造方法を提供するも
のである。

発明の構成 本発明は半導体基板の一主面にゲート絶縁膜、
多結晶シリコン膜を堆積した後、この上に二酸化
珪素膜、チツ化珪素膜を形成する工程と、前記チ
ツ化珪素膜、二酸化珪素膜、多結晶シリコン膜を
写真食刻法により、所定の透孔形状に加工する工
程と、前記チツ化珪素膜をマスクとして、多結晶
シリコン膜の露出した透孔側面部分を酸化する工
程と全面一様にチツ化珪素膜を堆積した後、異方
性エツチングにより多結晶シリコン膜の側面のチ
ツ化珪素膜を残し、基板に形成された拡散領域上
のチツ化珪素膜をエツチングする工程と、前記多
結晶シリコン膜に自己整合的に分離して前記拡散
領域に接飾する電極を形成する工程からなる半導
体装置の製造方法であり、N⁺拡散層への電極形
成が、多結晶シリコン膜に自己整合的に分離形成
され、集積度の向上を図ることができる。

実施例の説明 以下に本発明の実施例により詳しく述べる。第
３図はこの発明の一実施例によるMOSダイナミ
ツクRAMの半導体集積回路装置の構造断面図で
ある。１はＰ型シリコン基板、２は選択酸化法に
より形成された素子分離の二酸化珪素膜、３はメ
モリーセル容量を構成する第１ゲート絶縁膜、４
は第１層多結晶シリコン電極、５は層間絶縁膜、
６は転送用MOSFETの第２ゲート酸化膜、７は
第２層多結晶シリコン電極、８はソース領域の
N⁺拡散層１３，１５は二酸化珪素膜、１４，１
６Ａ，１６Ｂはチツ化珪素膜であり、第３層多結
晶シリコン電極１０との層間絶縁膜となる。１１
はアルミニウムなどの配線層（図中略）との層間
絶縁膜、１２は素子の保護膜を示す。第３層多結
晶シリコン１０は第２層多結晶シリコン７と、二
酸化珪素膜、チツ化珪素膜によつて分離されてお
り、第３層多結晶シリコンの電極用透孔が、第２
層多結晶シリコンに対し、自己整合的に形成され
る。尚、第３図においては作図の都合上、従来例
と同一のサイズに示したが、従来に比して、第２
層多結晶シリコン膜と第３層多結晶シリコン用透
孔との間隔が縮小される。

次に本実施例の製造工程流れ図を第４図ａ〜ｇ
に示す。第４図ａ〜ｂは従来例の第２図ａ〜ｂと
同一である。次に第４図ｃのように、第２ゲート
酸化膜６と層間絶縁膜５を熱酸化法により形成す
る。次に、第２層多結晶シリコン膜７を減圧気相
成長法により0.4ミクロン堆積し、これにリン蒸
着し、シート抵抗を30Ω／□とする。この多結晶
シリコン膜を水蒸気雰囲気で酸化し、二酸化珪素
膜１３を3000Å成長する。酸化は900℃、９Kg／
cm²、ウエツト雰囲気で15分で行なわれる。低温で
酸化することにより、結晶粒径の変化が少なく、
微細加工が容易になる。また、気相成長法により
成長することも可能である。この上にチツ化珪素
膜１４を1000Å堆積する。次に、第４図のｄのよ
うに、写真食刻法によりフオトレジストをマスク
として、チツ化珪素膜１４、二酸化珪素膜１３、
第２層多結晶シリコン膜７を順次、平行平板電極
構造を有する反応性イオンエツチング装置でエツ
チング加工する。次に第４ｅのように、チツ化珪
素膜１４をマスクとして、第２層多結晶シリコン
膜７の露出した側面を酸化する。この酸化は800
℃の水蒸気雰囲気で行うと、多結晶シリコン膜の
側面の二酸化珪素膜１９を3000Å成長する時、シ
リコン基板１上には二酸化珪素膜１８が約800Å
成長し、多結晶シリコンのみ増速酸化される。次
に、ヒ素のイオン注入により、N⁺拡散層８を形
成する。次にチツ化珪素膜１６を約400A堆積す
ることによつて、チツ化珪素膜１６の応力によつ
てシリコン基板１に誘起される欠陥等が生じるこ
とがなく、さらに十分な絶縁耐圧を得ることがで
きる。次にN⁺拡散領域８からの電極を取り出す
ための透孔を形成するため、フオトレジストマス
ク１７を形成する。これは、第２層多結晶シリコ
ン７に重なり合うように開孔する。

従来方法では第２層多結晶シリコン膜７に接し
ないように、重ね合せずれを見込み、小さく開孔
する必要があり、従つて、透孔と、第２層多結晶
シリコン膜の端との間隔は３ミクロン以上必要で
あり、逆に言えば、２ミクロンの透孔を設けるに
は、同透孔に各3μｍの余裕をみて、第２層多結
晶シリコン間の間隔を８ミクロン必要であつた。
しかし、本実施例ではこのように必要はなく、第
２層多結晶シリコン膜７に重なつて開孔するよう
な構造となるため、２ミクロン以下の小さな間隔
の部分にも開孔できる。次に第４図ｆのように、
チツ化珪素１６、二酸化珪素膜１８をエツチング
する。平行平板構造の電極を有する反応性イオン
エツチング装置によりエツチングをし、側面の被
膜を残す。チツ化珪素膜１６の１６Ａ，１６Ｂの
部分及びチツ化珪素膜１４はほぼ残つている。こ
のようにチツ化珪素膜１６をポリシコリン膜７を
酸化して形成された二酸化珪素膜１８上にチツ化
珪素膜１６を堆積することで十分な絶縁耐圧を得
ることができ、本実施例では二酸化珪素１８はポ
リシコリン膜７を酸化し、その上に400Aの膜厚
のチツ化珪素を堆積するための所望のコンタクト
幅を得るために、ほぼ800A程度大きく開孔して
おけばよく、このためコンタクト形成時の形成マ
ージンが大きくなり、コンタクト形成の再現性を
高くすることができる。さらにコンタクト幅も引
用例と比較して、充分微細なコンタクト形成に用
いることができるため集積度を飛躍的に向上する
ことができる。次に第３層多結晶シリコン膜１０
を堆積し、リン蒸着する。次に第４図ｇの如く、
第３層多結晶シリコン膜１０の電極パターンを形
成し、この後、層間膜、アルミニウム電極（図中
略）、素子の保護膜を堆積し、第３図のような構
造となる。

また、第３層多結晶シリコン電極が、アルミニ
ウムなどの他のメタル、あるいは高融点金属電極
の場合にも同様に実現される。

発明の効果 以上のように本発明に係る製造方法は、多層の
多結晶シリコン構造において、上層の多結晶シリ
コン膜によつて形成される電極が、下層の多結晶
シリコン膜に自己整合的に分離形成される透孔部
に設けられることにより、これによれば透孔形成
用のマスクの重ね精度に依存することなく、素子
の寸法縮小が可能となる。また、トランジスタの
ゲート電極とソース（ドレイン）電極との絶縁耐
圧は、二酸化珪素膜とチツ化珪素膜との二層絶縁
膜を介在させると、同一膜厚の二酸化珪素膜単層
のものに比べて高くなり、このことから、二層絶
縁膜を用いることにより、薄い層間絶縁膜でも、
十分に高く保持できる。さらに、チツ化珪素膜
は、耐酸性にすぐれており、電極形成前の基板表
面洗浄処理を行つても、膜減りがなく、この面か
らも、二層絶縁膜構造により、絶縁耐圧低下を防
止する効果がある。

【図面の簡単な説明】

第１図は従来の層多結晶シリコン構造を有する
MOSダイナミツクRAMのメモリーセルの構造断
面図、第２図ａ〜ｅは従来方法による製造工程
図、第３図は本発明の具体的な一実施例にかかる
構造断面図、第４図ａ〜ｇはその製造工程図であ
る。 １……シリコン基板、６……第２ゲート酸化
膜、７……第２層多結晶シリコン膜、８……N⁺
拡散層、１３……二酸化珪素膜、１４，１６……
チツ化珪素膜、１０……第３層多結晶シリコン
膜。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板の一主面にゲート絶縁膜、多結晶
   シリコン膜を堆積した後、この上に二酸化珪素
   膜、チツ化珪素膜を形成する工程と、前記チツ化
   珪素膜、二酸化珪素膜、多結晶シリコン膜を所定
   の透孔形状に加工する工程と、前記チツ化珪素膜
   をマスクとして、前記多結晶シリコン膜の露出し
   た前記透孔の側面部分を酸化する工程と、この上
   に薄いチツ化珪素膜を堆積した後、異方性エツチ
   ングにより前記多結晶シリコン膜の側面の前記薄
   いチツ化珪素膜を残し、前記基板に形成された拡
   散領域上の前記薄いチツ化珪素膜をエツチングす
   る工程と、前記多結晶シリコン膜に自己整合的に
   分離して、前記拡散領域に接触する電極を形成す
   る工程からなることを特徴とする半導体装置の製
   造方法。 ２ 多結晶シリコン膜に自己整合的に分離形成さ
   れた拡散領域への電極が多結晶シリコン膜からな
   る特許請求の範囲第１項に記載の半導体装置の製
   造方法。 ３ 電極がアルミニウム又は高融点金属からなる
   特許請求の範囲第１項に記載の半導体装置の製造
   方法。