KR940003076A - 적층 박막 트랜지스터 제조방법 - Google Patents

적층 박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR940003076A
KR940003076A KR1019920011680A KR920011680A KR940003076A KR 940003076 A KR940003076 A KR 940003076A KR 1019920011680 A KR1019920011680 A KR 1019920011680A KR 920011680 A KR920011680 A KR 920011680A KR 940003076 A KR940003076 A KR 940003076A
Authority
KR
South Korea
Prior art keywords
mask
thin film
film transistor
forming
insulating film
Prior art date
Application number
KR1019920011680A
Other languages
English (en)
Other versions
KR950002202B1 (ko
Inventor
하형찬
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019920011680A priority Critical patent/KR950002202B1/ko
Priority to US08/085,399 priority patent/US5372959A/en
Priority to JP5163670A priority patent/JPH0793442B2/ja
Publication of KR940003076A publication Critical patent/KR940003076A/ko
Priority to US08/304,368 priority patent/US6291863B1/en
Application granted granted Critical
Publication of KR950002202B1 publication Critical patent/KR950002202B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing

Abstract

제1실리콘 산화막 또는 절연막 위에 제1다결정 실리콘을 형성하고, 그 상부에 제2실리콘 산화막 또는 절연막을 중착하고 리소그래피 방법으로 마스크를 형성하여 식각 공정으로 제2실리콘 산화막 또는 절연막을 식각한 후 마스크를 제거하는 단계와, 그 상부에 제2다결정 실리콘을 형성한 후 예정된 형태의 마스크를 형성시키고 제2다결정 실리콘을 식각한 다음 마스크를 제거하는 단계와, 습식 식각공정으로 제2실리콘 산화막 또는 절연막을 제거한 후 리소그래피 방법으로 마스크를 형성시키고 제1, 제2다결정 실리콘을 식각하여 박막트랜지스터 게이트 형태로 만든 다음 마스크를 제거하는 단계와, 박막 트랜지스터 게이트 절연막을 증착한 후 다결정 실리콘을 형성하고 패터닝하여 박막트랜지스터 채널을 형성시킨 후 리소그래피 방법으로 마스크를 형성시키고 이온주입을 행하여 박막트랜지스터 소스, 드래인을 형성시키고 마스크를 제거하는 단계를 포함하여, 적층 박막트랜지스터를 제조함으로써 고집적으로 SRAM의 단위셀 면적을 감소시킬 수 있을 뿐아니라 고해상도의 LCD를 제조할 수 있다.

Description

적층 박막 트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 제 1 실리콘 산화막 상부의 제 1 다결정 실리콘 상부에 소정크기의 제 2 실리콘 산화막을 형성하는 공정을 나타내는 반도체 소자의 단면도.
제 2 도는 제 1도의 공정후 전체구조 상부에 제 2 다결정 실리콘을 형성하는 공정을 나타내는 반도체 소자의 단면도.
제 3 도는 제 1실리콘 산화막 상부에 박막 트랜지스터 게이트를 형성한 상태를 나타내는 반도체 소자의 단면도.
제 4 도의 a 및 b는 제 1실리콘 산화막 상부에 박막 트랜지스터 채널 및 소스 및 드레인을 형성시킨 상태를 나타내는 반도체 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제 1 실리콘 산화막 또는 절연막 2 : 제 1 다결정 실리콘
3 : 제 2 실리콘 산화막 또는 절연막 4 : 제 2 다결정 실리콘
5 : 박막 트랜지스터 게이트 6 : 박막 트랜지스터 게이트 절연막
7 : 박막 트랜지스터 채널
8A, 8B : 박막 트랜지스터 소스, 드레인.

Claims (4)

  1. 적층 박막 트랜지스터를 제조하는 방법에서, 제 1 실리콘 산화막(1) 또는 절연막상에 제 1 다결정 실리콘(2)을 형성하고 그 상부에 제 2 실리콘 산화막(3) 또는 절연막을 증착하고 리소그래피 공정으로 마스크를 형성하여 식각 공정으로 제 2 실리콘 산화막(3) 또는 절연막을 식각한 후 마스크를 제거하는 단계와, 전체구조 상부에 제 2 다결정 실리콘(4)을 형성한 후 예정된 형태의 마스크를 형성시키고 제 2 다결정 실리콘(4)을 식각한 다음 마스크를 제거하는 단계와, 습식식각 공정으로 제 2 실리콘 산화막(3) 또는 절연막을 제거한 후 리소그래피 공정으로 마스크를 형성시키고 제 1, 제 2 다결정 실리콘(2, 4)을 식각하여 박막 트랜지스터 게이트(5) 형태로 만든 다음 마스크를 제거하는 단계와, 박막 트랜지스터 게이트 절연막(6)을 상기 박막 트랜지스터 게이트(5) 상부에 증착한 후 다결정 실리콘을 형성하고 패터닝하여 박막 트랜지스터 채널(7)을 형성시킨 후 리소그래피 방법으로 마스크를 형성시키고 이온주입을 행하여 박막 트랜지스터 소스(8A), 드레인(8B)을 형성시키고 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 적층 박막 트랜지스터 제조방법.
  2. 제 1 항에 있어서, 상기 박막 트랜지스터 채널 및 박막 트랜지스터 소스(8A) 및 드레인(8B)의 도핑을 이온주입이 아닌 고체소스를 사용하는 것을 특징으로 하는 적층 박막 트랜지스터 제조방법.
  3. 제 2 항에 있어서 , 상기 다결정 실리콘 대신에 비정질 실리콘 또는 다른 실리콘계를 사용하는 것을 특징으로 하는 적층 박막 트랜지스터 제조방법.
  4. 제 1 항에 있어서, 박막 트랜지스터 채널(7)을 형성시키는 단계와 박막 트랜지스터(5)을 형성시키는 단계의 순서가 바꾸어 제조되는 것을 특징으로 하는 적층 박막 트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920011680A 1992-07-01 1992-07-01 적층 박막 트랜지스터 제조방법 KR950002202B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019920011680A KR950002202B1 (ko) 1992-07-01 1992-07-01 적층 박막 트랜지스터 제조방법
US08/085,399 US5372959A (en) 1992-07-01 1993-06-30 Thin film transistor having a multi-layer stacked channel and its manufacturing method
JP5163670A JPH0793442B2 (ja) 1992-07-01 1993-07-01 積層薄膜トランジスター及びその製造方法
US08/304,368 US6291863B1 (en) 1992-07-01 1994-09-12 Thin film transistor having a multi-layer stacked channel and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920011680A KR950002202B1 (ko) 1992-07-01 1992-07-01 적층 박막 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR940003076A true KR940003076A (ko) 1994-02-19
KR950002202B1 KR950002202B1 (ko) 1995-03-14

Family

ID=19335698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920011680A KR950002202B1 (ko) 1992-07-01 1992-07-01 적층 박막 트랜지스터 제조방법

Country Status (3)

Country Link
US (2) US5372959A (ko)
JP (1) JPH0793442B2 (ko)
KR (1) KR950002202B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471173B1 (ko) * 2003-05-15 2005-03-10 삼성전자주식회사 다층채널을 갖는 트랜지스터 및 그 제조방법
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0129985B1 (ko) * 1993-12-17 1998-04-07 김광호 반도체장치 및 그의 제조방법
US5705405A (en) * 1994-09-30 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of making the film transistor with all-around gate electrode
KR0139573B1 (ko) * 1994-12-26 1998-06-15 김주용 이중 채널 박막트랜지스터 및 그 제조방법
KR100214074B1 (ko) * 1995-11-03 1999-08-02 김영환 박막트랜지스터 및 그 제조방법
US5683918A (en) * 1996-04-01 1997-11-04 Motorola, Inc. Method of making semiconductor-on-insulator device with closed-gate electrode
JPH118390A (ja) * 1997-06-18 1999-01-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
FR2806833B1 (fr) * 2000-03-27 2002-06-14 St Microelectronics Sa Procede de fabrication d'un transistor mos a deux grilles, dont l'une est enterree, et transistor correspondant
US6982460B1 (en) * 2000-07-07 2006-01-03 International Business Machines Corporation Self-aligned gate MOSFET with separate gates
DE10055765A1 (de) * 2000-11-10 2002-05-23 Infineon Technologies Ag Verfahren zur Herstellung eines MOS-Feldeffekt-Transistors mit Rekombinationszone
DE10208881B4 (de) * 2002-03-01 2007-06-28 Forschungszentrum Jülich GmbH Selbstjustierendes Verfahren zur Herstellung eines Doppel-Gate MOSFET sowie durch dieses Verfahren hergestellter Doppel-Gate MOSFET
KR100474850B1 (ko) * 2002-11-15 2005-03-11 삼성전자주식회사 수직 채널을 가지는 비휘발성 ｓｏｎｏｓ 메모리 및 그 제조방법
US6919250B2 (en) * 2003-05-21 2005-07-19 Advanced Micro Devices, Inc. Multiple-gate MOS device and method for making the same
KR100555567B1 (ko) 2004-07-30 2006-03-03 삼성전자주식회사 다중가교채널 트랜지스터 제조 방법
KR100702011B1 (ko) * 2005-03-16 2007-03-30 삼성전자주식회사 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
CN109037343B (zh) * 2018-06-08 2021-09-24 武汉华星光电半导体显示技术有限公司 一种双层沟道薄膜晶体管及其制备方法、显示面板
KR102472571B1 (ko) 2018-07-20 2022-12-01 삼성전자주식회사 반도체 소자
CN109686794B (zh) * 2019-01-02 2021-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750785B2 (ja) * 1983-10-27 1995-05-31 工業技術院長 電界効果トランジスタにおける短チャネル効果の抑制方法
JPS62274662A (ja) * 1986-05-22 1987-11-28 Seiko Epson Corp Ｍｉｓ型半導体装置
JP2582794B2 (ja) * 1987-08-10 1997-02-19 株式会社東芝 半導体装置及びその製造方法
US4903089A (en) * 1988-02-02 1990-02-20 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
KR930005741B1 (ko) * 1990-11-01 1993-06-24 삼성전자 주식회사 터널구조의 디램 셀 및 그의 제조방법
US5221849A (en) * 1992-06-16 1993-06-22 Motorola, Inc. Semiconductor device with active quantum well gate
US5324960A (en) * 1993-01-19 1994-06-28 Motorola, Inc. Dual-transistor structure and method of formation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
KR100471173B1 (ko) * 2003-05-15 2005-03-10 삼성전자주식회사 다층채널을 갖는 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US5372959A (en) 1994-12-13
US6291863B1 (en) 2001-09-18
JPH0793442B2 (ja) 1995-10-09
JPH0685263A (ja) 1994-03-25
KR950002202B1 (ko) 1995-03-14

Similar Documents

Publication Publication Date Title
KR940003076A (ko) 적층 박막 트랜지스터 제조방법
KR940003075A (ko) 트렌치 서라운딩 게이트구조를 가지는 TFT(Thin Film Transistor) 제조방법
KR0132490B1 (ko) 박막트랜지스터 제조방법
KR930009128A (ko) 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조 방법
US5942787A (en) Small gate electrode MOSFET
KR940016806A (ko) 반도체 기억장치의 커패시터 및 그 제조방법
KR0144545B1 (ko) 저도핑 드레인구조의 박막 트랜지스터 및 그 제조방법
KR0167890B1 (ko) 박막 트랜지스터 제조 방법
KR960035905A (ko) 드레인 오프셋 구조의 박막 트랜지스터 제조 방법
KR950005486B1 (ko) 박막트랜지스터 및 그 제조방법
KR100300862B1 (ko) 박막트랜지스터제조방법
KR970000223B1 (ko) 디램(dram)셀 커패시터 구조 및 제조방법
KR970054506A (ko) 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법
KR950004583A (ko) 박막 트랜지스터 제조방법
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
KR970054501A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR20030002726A (ko) 반도체 소자의 제조 방법
KR970013121A (ko) 박막 트랜지스터 제조 방법
KR950004539A (ko) 반도체 기억장치 및 그 제조방법
KR960035902A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR950021584A (ko) 반도체 기억소자 형성방법
KR970003708A (ko) 반도체 소자의 게이트 전극의 제조방법
KR930003388A (ko) 적층형 커패시터의 제조방법
KR970054102A (ko) 반도체 소자의 제조방법
KR950009913A (ko) 반도체 소자의 소오스/드레인 접합부 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee