JPH0447584A - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JPH0447584A
JPH0447584A JP2156676A JP15667690A JPH0447584A JP H0447584 A JPH0447584 A JP H0447584A JP 2156676 A JP2156676 A JP 2156676A JP 15667690 A JP15667690 A JP 15667690A JP H0447584 A JPH0447584 A JP H0447584A
Authority
JP
Japan
Prior art keywords
bit line
sub
sense amplifier
main
main bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2156676A
Other languages
English (en)
Other versions
JP2611504B2 (ja
Inventor
Takeo Fujii
藤井　威男
Toshio Komuro
小室　敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2156676A priority Critical patent/JP2611504B2/ja
Priority to DE69124291T priority patent/DE69124291T2/de
Priority to EP91109800A priority patent/EP0464426B1/en
Priority to KR1019910009912A priority patent/KR950000757B1/ko
Priority to US07/716,480 priority patent/US5274598A/en
Publication of JPH0447584A publication Critical patent/JPH0447584A/ja
Application granted granted Critical
Publication of JP2611504B2 publication Critical patent/JP2611504B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ダイナミック型の半導体メモリに関し、特に
、メインビット線対およびサブビット線対を含む半導体
メモリに関する。
［従来の技術］ 第３図は、本発明の詳細な説明するためのダイナミック
型半導体メモリのブロック図である。同図において、３
Ｌ、３ＲはＸアドレス信号を受けてワード線ＷＩＬ〜Ｗ
ｎＬ、ＷＩＲ〜ＷｎＲを選択する行デコーダ、ＭＣは、
ワード線とビット線り、ＩＴとの交点に配置されたメモ
リセル、ＳＡはビット線対り、Ｔ５”間の電位差を増幅
するセンスアンプ、４は、Ｙアドレス信号を受け、ビッ
ト線対を選択して列選択信号ＹＳＷを発信する列デコー
ダ、ＳＷは、列選択信号ＹＳＷがハイレベルとなったと
きに導通してビット線対り、ＩＴとＩ１０バスｌ１０Ｌ
、ｌ１０Ｒとを接続する列選択スイッチである。
データ読み出し時においては、いま、メモリセルＭＣ１
内のデータを読み出すものとすると、行デコーダ３Ｒは
外部よりＸアドレス情報を与えられて選択すべきメモリ
セルＭＣＩの接続されたワード線ＷＩＲを活性化する。
このとき予めほぼ電源電位の１／２の電位に充電されて
いたビット線り上にわずかな電位変化ΔＶが生じるが、
この電位変化ΔＶは、メモリセルの容量をＣ５、ビット
線の総浮遊容量をＣＤ、ビット線り、ＴＴの初期電位を
ｖｏ、セル内の記憶節点の書き込み電位をＶｓｏとする
と、ΔＶは、 ΔＶ＝　（Ｖｓｏ　　Ｖｏ　）　／　（１＋Ｃｏ　／Ｃ
ｓ　）で与えられる。
一般に、Δ■は１００ｍＶ程度である。このビット線上
の微小な電位差は活性化されたセンスアンプＳＡにより
増幅され、ビット線り、Ｔｆの一方の電位は電源電位に
向かって上昇し、他方は接地電位に向かって下降する。
その後、外部から与えられたＹアドレス信号にしたがっ
て所定の列選択スイッチＳＷを駆動することにより、ビ
ット線対り、Ｔｆ上の信号をＩ１０バスｌ１０Ｒ上に伝
達する。Ｉ１０バスｌ１０Ｒ上に伝達された読み出し信
号は、メモリセルアレイ外に配置されたバッファ回路（
図示せず）によってチップ外へ出力される。
ところで、メモリチップの記憶容量の大容量化が進むに
つれて第３図中の各ビット線１本に接続されるメモリセ
ルの数が増加し、前述のビット線の総浮遊容量ＣＤは増
加する傾向にあり、したがって、メモリセルの読み出し
信号ΔＶは減少する傾向にある。その結果、センスアン
プＳＡの増幅スピードがおそくなったり、入力オフセッ
ト電圧以下になると誤動作を招いたりすることになる。
このため、ビット線の総浮遊容量ＣＤを小さく抑える必
要があるが、そのための第１の方法は、第３図において
１本のビット線に接続されるメモリセルの数を増加させ
ることなく、第３図に示した基本メモリセルアレイを同
一チップ上に複数個搭載することにより記憶容量を増加
させる方法であり、第２の方法は、メモリセルの情報を
サブビット線対上に読み出しこの情報をメインビット線
対上に伝達する方法である。
第４図は、第２の方法を採用した半導体メモリのブロッ
ク図であり、第５図（ａ）は、その中の１つのメインビ
ット線部分を示す回路図である。
但し、第５図（ａ）では、サブビット線については複数
個の中の１個のみが記載され、他は省略されている。第
４図において、２は、サブビット線対ＳＢ、ｒ丁毎に設
けられたサブセンスアンプ、１は、いくつかのサブビッ
ト線対毎に設けられ、メインビット線対ＭＢ、Ｗ■に繋
がれたメインセンスアンプ、３ａ〜３ｄは行デコーダ、
４は列デコーダ、ＭＣはメモリセルである。サブビット
線対３８．丁■は、サブビット線選択信号ＳＳｉによっ
て制御されるＭＯＳトランジスタＱ↑を介してメインビ
ット線ＭＢ、ＩＦＴと接続され、メインビット線対は列
選択信号ＹＳＷによって制御されるＭＯＳトランジスタ
ＱＹを介してＩ１０バスｌ１０Ｌ、ｌ１０Ｈに接続され
ている。
第５図（ａ＞に示すように、メインセンスアンプ１はＣ
ＭＯ８構成の差動回路からなり、メインセンスアンプ活
性化信号ＭＳＥＰ、ＭＳＥＮによって活性化される回路
であり、同様に、サブセンスアンプ２はＣＭＯ３構成の
差動回路であり、サブセンスアンプ活性化信号５ＳＥＰ
ｉ、ＳＳＥＮｉによって活性化される回路である。メイ
ンビット線対ＭＢ、　ｒｌｌｒは、１　／　２　Ｖ　ｃ
ｃ供給線ＨＶＣに接続され、プリチャージバランス信号
ＰＤＬによって制御されるビット線ブリチャ７ジバラン
ス回路５によってプリチャージされる。なお、本明細書
においては、信号をあられす記号は、適宜その信号を伝
達する信号線をあられすものとする。
次に、第５図（ａ）に示す回路の動作タイミング図であ
る第５図（ｂ）を費照してこの回路の動作について説明
する。
リセット状態である時刻ｔ１においては、プリチャージ
バランス信号ＰＤＬ、サブビット線選択信号ＳＳｉはハ
イレベル、ワード線選択信号ＷＬはローレベルにあり、
メインビット線、サブビット線はプリチャージレベルの
１　／　２　Ｖ　ｃｃレベル、メインセンスアンプ活性
化信号、サブセンスアンプ活性化信号も１　／　２　Ｖ
　ｃｃレベルにある。
時刻ｔ２に至り、プリチャージバランス信号ＰＤＬ、サ
ブビット線選択信号ＳＳｉがローレベルとなると、サブ
ビット線ＳＢ１、Ｓ］丁］−はフローティング状態とな
る。この状態で時刻ｔ、にワード線ＷＬがハイレベルと
なると、メモリセルＭＣの記憶している情報に応じてサ
ブビット線ＳＢｉの電位は僅かに変動する。
時刻ｔ４に至りサブセンスアンプ活性化信号５ＳＥＰｉ
が上昇、ＳＳＥＮｉが下降を始めると、サブセンスアン
プ２が活性化されサブビット線対間の電位差の増幅が始
まる。サブビット線対での電位差が十分拡がったのち、
時刻ｔ５において、サブビット線選択信号ＳＳｉをハイ
レベルとしてサブビット線対ＳＢｉ、′！ｒ丁丁とメイ
ンビット線対ＭＢ、ｆＴを接続するとともにメインセン
スアンプ活性化信号ＭＳＥＰ、ＭＳＥＮを立ち上がらせ
（立ち下がらせ）、メインセンスアンプ１を活性化する
。
［発明が解決しようとする課題］ 以上述べた２つのビット線総浮遊容量ＣＤ削減対策には
、以下に述べるような問題があった。まず、第３図に示
したようなメモリセルアレイを同一チップ内に増設する
方法では、行および列デコーダやセンスアンプ、Ｉ１０
バスの数が増加し、チップ面積の増大を招く０行および
列デコーダによる面積の増大は、配線層を増やすことに
より軽減できるが、センスアンプについては、それぞれ
が完全なセンス機能、リフレッシュ機能を有するように
する必要があるので、構成するＭＯＳトランジスタの数
を削減するなどして小型化することはできない。
一方、第５図（ａ）に示すような従来のメインビット、
サブビット線対構成の例では、Ｋｏｊｉ　５ａｋｕｉら
によるＵＳＰ４７７７６２５にも示されるように、サブ
センスアンプの構成を開時化することができ、小型化に
向くという利点を有してはいるが、第５図（ｂ）に示さ
れるように、この方式のものは、サブビット線対ＳＢｉ
、”ｎ丁］−上の信号を十分増幅した後に、はじめてサ
ブビット線対のメインビット線対ＭＢ、　ｒ’Ｂ’−へ
の接続が可能となるものであるので、動作速度の遅れが
著しいという問題を有している。
［課題を解決するための手段］ 本発明の半導体メモリは、複数の１トランジスタ型メモ
リセルが接続されたビット線対がｎ個のサブビット線対
Ｓ　Ｂ　１　、ダミＴ；−；　Ｓ　Ｂ　ｉ　、　”Ｘ丁
丁：・・・；　ＳＢｎ、Ｓ］丁箔−に分割され、サブビ
ット線対と平行にメインビット線対ＭＢ、Ｈτ−が配置
され、メインビットｔｔＭＢとサブビット線ＳＢ１、・
・・、ＳＢｉ、・・・、ＳＢｎが、またメインビット線
■とサブビット線３■ゴー、・・・、３］丁ゴー、・・
・、ダミＴが、それぞれビット線対選択信号５Ｓｉ（ｉ
＝１〜ｎ）で制御されたＭＩＳトランジスタＱ＋ｓ、Ｑ
１０で接続され、かつ、各サブビット線対ごとに設けら
れたサブセンスアンプ活性化信号線ＳＳＥＮｉ　（ｉ＝
１〜ｎ）とメインビット線ＭＢとの間に、ゲートがサブ
ビット線３■］−に接続されたＭｉｓトランジスタＱＳ
１が設けられ、前記信号ＳＳＥＮｉとメインビット線［
との間に、ゲートがサブビット線ＳＢｉに接続されたＭ
ＩＳトランジスタＱｓ２が設けられたものである。
［実施例］ 次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ＞は、本発明の第１の実施例を示す回路図で
あって、これは第４図に示した半導体メモリの中の１つ
のメインビット線対の部分に相当する回路を示したもの
である。第１図（ｂ）は、第１図（ａ＞の回路動作を説
明するための動作波形図である。なお、第１図（ａ）に
おいては、サブビット線対ＳＢｉ、ミ丁Ｔおよびそれに
付属する回路が一単位しか示されていないが実際には複
数単位配置されているものである。
メインビット線対ＭＢ、ＩＦ１１１ｒの一端には、プリ
チャージバランス信号ＰＤＬによって駆動されるｎチャ
ネルＭＯ８トランジスタＱＰ、ＱＢにより構成されるプ
リチャージバランス回路５が配置され、この回路により
リセット期間中にメインビット線対およびすべてのサブ
ビット線対が所定のプリチャージレベルに保持される。
ここで、各サブビット線対は、サブビット線対選択信号
５Ｓｉ（ｉ＝１〜ｎ）によって駆動されるｎチャネルＭ
ＯＳトランジスタＱ＋ｔ、Ｑ１□を介してプリチャージ
される。
一方、メインビット線対の他端には、メインセンスアン
プ１が設けられている。メインセンスアンプの構成とし
ては、第５図（ａ）に示したものと同一のものでさしつ
かえないが、他のセンスアンプ機能を有する回路も使用
可能である。メインセンスアンプ１を駆動するメインセ
ンスアンプ活性化信号ＭＳＥＰ、ＭＳＥＮは、リセット
時にはそれぞれ所定のプリチャージレベル、すなわち電
源電位のおおむね１／２の電位に保持され、活性化時に
は、それぞれ上昇、下降するものである。
また、メインビット線対ＭＢ、　ＩＦｌｌｒは、列選択
信号ＹＳＷによって駆動されるｎチャネルＭＯ３トラン
ジスタＱＹによってＩ１０バスＩ１０、丁７σに接続さ
れる。
各サブビット線対ＳＢｉ、３］Ｔ］−にはサブセンスア
ンプ活性化信号５ＳＥＮｆによって活性化されるサブセ
ンスアンプ２が接続されている。活性化信号ＳＳＥＮｉ
は、リセット時には所定のプリチャージレベルすなわち
電源電位のおおむね１／２の電位に保持され、活性化時
にはそれぞれ下降する信号である。
活性化信号線ＳＳＥＮｉとメインビット線ＭＢとの間に
は、サブセンスアンプ選択信号ＴＧｉで駆動されるｎチ
ャネル型ＭＯ３トランジスタＱＴＩと、サブビット線３
■］−にゲートが接続されたｎチャネルＭＯ８トランジ
スタＱｓ＋との直列回路が接続され、また、活性化信号
線ＳＳＥＮｉとメインビット線Ｗ■との間には、サブセ
ンスアンプ選択信号ＴＧｉで駆動されるｎチャネルＭＯ
ＳトランジスタＱ↑２と、サブビット線ＳＢｉにゲート
が接続されたｎチャネルＭＯＳトランジスタＱ５２との
直列回路が接続されている。そして、これら４つのトラ
ンジスタ、ＱＴ１、ＱＴ２、Ｑｓｔ、Ｑ１０によって、
サブセンスアンプ２が構成されている。
次に、第１図（ｂ）を参照して本実施例回路の動作につ
いて説明する。時刻ｔ１の初期状態においては、ＭＯＳ
トランジスタＱｙはカットオフ状態でｌ−１０バスＩ１
０、丁７でとメインビット線対ＭＢ、牙πとは分離され
ている。そして、このときプリチャージバランス信号Ｐ
ＤＬ、各サブビット線に対するサブビット線選択信号Ｓ
Ｓｉ、およびサブセンスアンプ選択信号ＴＧｉはハイレ
ベルにあるので、ＭＯＳトランジスタＱＰ、ＱＢ、ＱＴ
１、０丁２、Ｑ＋＋、Ｑ１０は全てオン状態にあり、メ
インビット線対ＭＢ、ｒＥｒ、各サブビット線対Ｓ　Ｂ
　ｉ　、　タＵは所定のプリチャージレベルにある。ま
た、このとき活性化信号ＳＳＥＮｉおよびＭＳＥＰ、Ｍ
ＳＥＮもすべて所定のプリチャージレベルにあり、ＭＯ
ＳトランジスタＱｓ＋、Ｑｓｚはカットオフ状態、メイ
ンセンスアンプもリセット状態にある。このときワード
線ＷＬは非選択状態（ローレベル状態）にあり、各メモ
リセルは保持状態にある。
この状態から、時刻ｔ２に至ると、プリチャージバラン
ス信号ＰＤＬが下降してローレベルとなり、各サブビッ
ト線選択信号ＳＳｉもすべて下降し、各サブビット線対
はフローティング状態となる０次に、選択すべきメモリ
セルに対するサブセンスアンプ選択信号ＴＧｉを除く他
のサブセンスアンプ選択信号が下降する（図中破線表示
）。
続いて、時刻ｔ３において、選択すべきメモリセルの接
続されたワード線ＷＬが上昇しハイレベルとなる。この
とき、サブビット線ＳＢｉの電位は選択されたメモリセ
ルの記憶情報に従って僅かに変動する。一方、このとき
サブビットｌ！Ｓ］丁］−は、ここでは、初期値のまま
であるが、必要に応じてダミーセルなどの方法により補
正を加えてもよい。
次に、時刻ｔ４において、サブセンスアンプ活性化信号
５ＳＥＮ　ｉが下降を開始する。これに従い、ＭＯＳト
ランジスタＱｓ０、Ｑｓｚがオン状態となり、メインビ
ット線対ＭＢ、ＩＦ丁の電位が下降しはじめるが、サブ
ビット線対上に読み出された信号に従ってメインビット
線対上にも差電位が現れる。これとほぼ同時にメインセ
ンスアンプ活性化信号も活性化されるのであるが、この
とき、メインセンスアンプのｐチャネル側すなわち、活
性化信号ＭＳＥＰのみを先に上昇させるようにしてもよ
い、このようにすることによりメインビット線対ＭＢ−
ｒＥ！”の一方の電位が必要以上に下降するのを防止す
ることができる。活性化信号ＭＳＥＰ、ＭＳＥＮにより
メインセンスアンプ１が活性化されるとメインビット線
対上の差電位の拡大が助長される。
メインビット線対上の差電位が所定の値、たとえば２０
０ｍＶ〜５００ｍＶに達したころを見はからってサブセ
ンスアンプ選択信号ＴＧｉを下降させ、ＭＯＳトランジ
スタＱｔｔ、ＱＴ２をカットオフ状態にする（時刻ｔ、
）、これは、活性化信号ＭＳＥＰを上昇させた際に、活
性化信号ＭＳＥＰ−ＳＳＥＮｉ間を流れる貫通電流を遮
断するために必要な動作である（ＭＯＳトランジスタＱ
ｓｔ、ＱＢ２はプリチャージレベル付近のサブビット線
電位でオン状態となるように設定されている）。
選択信号ＴＧｉが下降したときにはメインセンスアンプ
の活性化信号ＭＳＥＮも下降を始めているので、メイン
ビット線対の一方は電源電位に向かって上昇し、他方は
接地電位に向かって下降し続けることになる。
その後、時刻ｔ６において、選択されたメモリセルの属
するサブビット線選択信号ＳＳｉを上昇させ、サブビッ
ト線対の充放電をメインビット線対を経由して行わせる
ことにより、メモリセルへの再書き込みを実行する。
上記実施例の時刻１．の動作において、メインビット線
対の総浮遊容量がサブビット線対の総浮遊容量と比較し
て十分大きい場合は、サブセンスアンプ選択信号ＴＧｉ
を下降させるかわりに、この時刻ｔ５に、サブビット線
選択信号ＳＳｉを上昇させてサブビット線対ＳＢｉ、’
ｎ丁］−の一方の電位を下降させてしまうことによって
貫通電流を阻止するようにしてもよい。
第２図（ａ）は、本発明の第２の実施例を示す回路図で
ある。同図において、第１図（ａ）の部分、信号と同等
のものについては同一の記号が付されている。第２図（
ｂ）は、その動作波形図である。第１の実施例と異なる
点は、サブセンスアンプ選択信号ＴＧｉで制御されるＭ
ＯＳトランジスタＱＴ＋、ＱＴ２に替えてメインビット
線対ＭＢ、■のそれぞれにゲートが接続されたＭＯＳト
ランジスタＱｓ３、ＱＳ４が接続されている点である。
動作について説明すると、初期状態においては各信号と
も第１の実施例と全く同様である（時刻ｔ１）、プリチ
ャージバランス信号ＰＤＬおよびサブビット線選択信号
ＳＳｉが下降しく時刻ｔ２）、その後、時刻ｔ３におい
て、選択されたワード線ＷＬが上昇し、メモリセルの情
報がサブビット線ＳＢｉに読み出される０次に、時刻ｔ
４において、サブセンスアンプ活性化信号ＳＳＥＮｉが
下降を始め、ＭＯＳトランジスタＱ　ｓｌ　、　Ｑ　８
２およびＱｓｓ、Ｑｓ４がオン状態となり、メインビッ
ト線対ＭＢ、ｒ丁の電位も下降を始めるが、サブビット
線対上の情報に従って差電位が大きくなっていく、この
とき、より低電位になったメインビット線、たとえばＭ
Ｂがゲートに与えられたＭＯＳトランジスタＱＳ４はカ
ットオフしてメインビット線■の無駄な下降を防ぐと共
に貫通電流を阻止する０時刻ｔ４とほぼ同時にメインセ
ンスアンプ活性化信号ＭＳＥＰを上昇させることにより
、メインビット線対ＭＢ、ｒ丁上の信号の増幅を高速化
させ、引き続き、活性化信号ＭＳＥＮを下降させる。メ
インビット線上の差電位が所定の値に達した時刻ｔ５を
見はからってサブビット線選択信号ＳＳｉを上昇させる
ことにより、第１の実施例と同様、メモリセルの再書き
込みを実行する。
なお、本実施例の場合には、プリチャージバランス回路
５には、バランス信号ＰＢＬで駆動されるＭＯＳトラン
ジスタＱＢが追加されているが、このトランジスタは、
時刻ｔ４においてメインビット線対上に何らかの理由で
差電位が発生し、不安定な動作を招く場合に、差電位を
解消させ動作を安定化させるのに用いられる。バランス
信号ＰＢＬは、センスアンプ活性化後に低下する。
［発明の効果］ 以上説明したように、本発明はサブセンスアンプを一種
類のＭＯＳトランジスタのみで構成し、そして、サブセ
ンスアンプ活性化信号線−メインビット線間に接続され
たサブセンスアンプのＭＯＳトランジスタによりサブビ
ット線対の電位差をメインビット線上に伝達するもので
あるので、以下の効果を奏することができる。
■　サブビット線対上のデータをサブセンスアンプによ
り増幅する時間が必要でなくなるので、動作を高速化す
ることができる。
■　サブセンスアンプを小型化できるので、半導体メモ
リの高集積化が可能となる０誌なチップ面積を従来例よ
り増加させることなくサブビット線による分割数を増や
すことができるので、より小さいセル容量でも安定な動
作が可能となり、製造ばらつきに対する余裕度も向上す
る。
【図面の簡単な説明】
第１図（ａ）は本発明の第１の実施例を示す回路図、第
１図（ｂ）はその動作波形図、第２図（ａ）は本発明の
第２の実施例を示す回路図、第２図（ｂ）はその動作波
形図、第３図は技術背景を説明するためのダイナミック
型半導体メモリの基本的なレイアウト図、第４図は、メ
インビット、サブビット構成のダイナミック型半導体メ
モリの従来のレイアウト図、第５図は、第４図の部分回
路図である。 １・・・メインセンスアンプ、　　２・・・サブセンス
アンプ、　　３ａ〜３ｄ、３Ｌ、３Ｒ−・・行デコーダ
、　　４・・・列デコーダ、　　５・・・プリチャージ
バランス回路、　　Ｄ、Ｔｆ・・・ビット線、　　ＨＶ
Ｃ−１／　２　Ｖ　ｃｃ供給線、　　Ｍ　Ｂ　−■・・
・メインビット線、　　ＳＢ、ダ■、ＳＢｉ、”１■］
−・・・サブビット線、　　ＭＣ・・・メモリセル、　
　ＷＬ、ＷＯＬ〜Ｗ３Ｌ、ＷＯＲ〜Ｗ３Ｒ・・・ワード
線、Ｉｌｏ、丁７で、ｌ１０Ｌ、ｌ１０Ｒ・・・Ｉ１０
バス、　　ＹＳＷ・・・列選択信号（線〉、　ＳＳＯ〜
ＳＳ３、ＳＳｉ・・・サブビット線選択信号（線）、Ｐ
ＤＬ・・・プリチャージバランス信号（線）、ＰＢＬ・
・・バランス信号（線）、　　ＭＳＥＰ、ＭＳＥＮ・・
・メインセンスアンプ活性化信号（線）、５ＳＥＰｉ、
ＳＳＥＮｉ・・・サブセンスアンプ活性化信号（線）、
　　ＴＧｉ・・・サブセンスアンプ選択信号（線）。

Claims (3)

    【特許請求の範囲】
  1. （１）メインセンスアンプに接続されたメインビット線
    対ＭＢ、■と、 それぞれ複数の１トランジスタ型メモリセルが接続され
    た複数のサブビット線対ＳＢ１、■；・・・；ＳＢｉ、
    ■；・・・；ＳＢｎ、■と、真側の各サブビット線ＳＢ
    １、・・・、ＳＢｉ、・・・、ＳＢｎと真側のメインビ
    ット線ＭＢとの間にそれぞれ接続された、ゲートがそれ
    ぞれサブビット線選択信号線ＳＳｉ（ｉ＝１、２、・・
    ・、ｎ）に接続された第１のＭＩＳトランジスタと、 偽側の各サブビット線■、・・・、■、・・・、■と偽
    側のメインビット線■との間にそ れぞれ接続された、ゲートがそれぞれ前記サブビット線
    選択信号線ＳＳｉに接続された第２のＭＩＳトランジス
    タと、 各サブビット線対毎に設けられたサブセンスアンプ活性
    化信号線ＳＳＥＮｉ（ｉ＝１、２、・・・、ｎ）と真側
    のメインビット線ＭＢとの間にそれぞれ設けられ、ゲー
    トがそれぞれ偽側のサブビット線■に接続された第３の
    ＭＩＳトランジスタと、 前記サブセンスアンプ活性化信号線と偽側のメインビッ
    ト線■との間に設けられ、ゲートがそれぞれ真側のサブ
    ビット線ＳＢｉに接続された第４のＭＩＳトランジスタ
    と、 を具備する半導体メモリ。
  2. （２）前記サブセンスアンプ活性化信号線ＳＳＥＮｉと
    前記真側のメインビット線ＭＢとの間には、ゲートがそ
    れぞれサブセンスアンプ選択信号線ＴＧｉ（ｉ＝１、２
    、・・・、ｎ）に接続された第５のＭＩＳトランジスタ
    が前記第３のＭＩＳトランジスタと直列に接続され、前
    記サブセンスアンプ活性化信号線ＳＳＥＮｉと前記偽側
    のメインビット線■との間には、ゲートがそれぞれ前記
    サブセンスアンプ選択信号線ＴＧｉに接続された第６の
    ＭＩＳトランジスタが前記第４のＭＩＳトランジスタと
    直列に接続されている請求項１記載の半導体メモリ。
  3. （３）前記サブセンスアンプ活性化信号線ＳＳＥＮｉと
    前記真側のメインビット線ＭＢとの間には、ゲートがそ
    れぞれ前記偽側のメインビット線■に接続された第７の
    ＭＩＳトランジスタが前記第３のＭＩＳトランジスタと
    直列に接続され、前記サブセンスアンプ活性化信号線Ｓ
    ＳＥＮｉと前記偽側のメインビット線■との間には、ゲ
    ートがそれぞれ前記真側のメインビット線ＭＢに接続さ
    れた第８のＭＩＳトランジスタが前記第４のＭＩＳトラ
    ンジスタと直列に接続されている請求項１記載の半導体
    メモリ。
JP2156676A 1990-06-15 1990-06-15 半導体メモリ Expired - Lifetime JP2611504B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2156676A JP2611504B2 (ja) 1990-06-15 1990-06-15 半導体メモリ
DE69124291T DE69124291T2 (de) 1990-06-15 1991-06-14 Halbleiterspeicher mit verbesserter Leseanordnung
EP91109800A EP0464426B1 (en) 1990-06-15 1991-06-14 Semiconductor memory having improved sensing arrangement
KR1019910009912A KR950000757B1 (ko) 1990-06-15 1991-06-15 감지 증폭기를 갖는 반도체 메모리
US07/716,480 US5274598A (en) 1990-06-15 1991-06-17 Semiconductor memory having improved sensing arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2156676A JP2611504B2 (ja) 1990-06-15 1990-06-15 半導体メモリ

Publications (2)

Publication Number Publication Date
JPH0447584A true JPH0447584A (ja) 1992-02-17
JP2611504B2 JP2611504B2 (ja) 1997-05-21

Family

ID=15632883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2156676A Expired - Lifetime JP2611504B2 (ja) 1990-06-15 1990-06-15 半導体メモリ

Country Status (5)

Country Link
US (1) US5274598A (ja)
EP (1) EP0464426B1 (ja)
JP (1) JP2611504B2 (ja)
KR (1) KR950000757B1 (ja)
DE (1) DE69124291T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151265A (ja) * 2001-11-05 2003-05-23 Hynix Semiconductor Inc 不揮発性強誘電体メモリ装置並びにその駆動方法
KR100806607B1 (ko) * 2006-09-01 2008-02-25 주식회사 하이닉스반도체 반도체 메모리 장치

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319610B2 (ja) * 1991-11-22 2002-09-03 日本テキサス・インスツルメンツ株式会社 信号伝達回路
US5475642A (en) * 1992-06-23 1995-12-12 Taylor; David L. Dynamic random access memory with bit line preamp/driver
JP3279681B2 (ja) * 1992-09-03 2002-04-30 株式会社日立製作所 半導体装置
US5715189A (en) * 1993-04-13 1998-02-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having hierarchical bit line arrangement
JPH0757464A (ja) * 1993-08-10 1995-03-03 Oki Electric Ind Co Ltd 半導体記憶回路
JP3304635B2 (ja) 1994-09-26 2002-07-22 三菱電機株式会社 半導体記憶装置
JP3270294B2 (ja) * 1995-01-05 2002-04-02 株式会社東芝 半導体記憶装置
US5734620A (en) * 1995-04-05 1998-03-31 Micron Technology, Inc. Hierarchical memory array structure with redundant components having electrically isolated bit lines
US5600602A (en) * 1995-04-05 1997-02-04 Micron Technology, Inc. Hierarchical memory array structure having electrically isolated bit lines for temporary data storage
JP2900854B2 (ja) * 1995-09-14 1999-06-02 日本電気株式会社 半導体記憶装置
KR0186094B1 (ko) * 1995-10-12 1999-05-15 구본준 메모리 소자내의 메인앰프의 배치구조
JPH09251782A (ja) * 1996-03-14 1997-09-22 Fujitsu Ltd 半導体記憶装置
US5995403A (en) * 1996-03-29 1999-11-30 Nec Corporation DRAM having memory cells each using one transfer gate and one capacitor to store plural bit data
US5668766A (en) * 1996-05-16 1997-09-16 Intel Corporation Method and apparatus for increasing memory read access speed using double-sensing
JP3291206B2 (ja) * 1996-09-17 2002-06-10 富士通株式会社 半導体記憶装置
US5790467A (en) * 1996-11-25 1998-08-04 Texas Instruments Incorporated Apparatus and method for a direct-sense sense amplifier with a single read/write control line
KR100221629B1 (ko) * 1996-12-28 1999-09-15 구본준 디알에이엠의 데이터 억세스 장치
JPH11306762A (ja) * 1998-04-20 1999-11-05 Mitsubishi Electric Corp 半導体記憶装置
WO2001057875A1 (fr) 2000-02-04 2001-08-09 Hitachi, Ltd. Dispositif semi-conducteur
DE10139725B4 (de) * 2001-08-13 2006-05-18 Infineon Technologies Ag Integrierter dynamischer Speicher sowie Verfahren zum Betrieb eines integrierten dynamischen Speichers
US6721220B2 (en) * 2002-07-05 2004-04-13 T-Ram, Inc. Bit line control and sense amplification for TCCT-based memory cells
JPWO2004042821A1 (ja) * 2002-11-08 2006-03-09 株式会社日立製作所 半導体記憶装置
JP4203384B2 (ja) * 2003-09-11 2008-12-24 パナソニック株式会社 半導体装置
KR100611404B1 (ko) * 2004-07-27 2006-08-11 주식회사 하이닉스반도체 메인 증폭기 및 반도체 장치
US7257042B2 (en) * 2006-01-12 2007-08-14 International Business Machines Corporation Enhanced sensing in a hierarchical memory architecture
JP5452348B2 (ja) * 2009-07-27 2014-03-26 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9792967B1 (en) * 2016-06-13 2017-10-17 International Business Machines Corporation Managing semiconductor memory array leakage current

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51113545A (en) * 1975-03-31 1976-10-06 Hitachi Ltd Memory
JPS61142591A (ja) * 1984-12-13 1986-06-30 Toshiba Corp 半導体記憶装置
JPS6363197A (ja) * 1986-09-03 1988-03-19 Toshiba Corp 半導体記憶装置
US4819207A (en) * 1986-09-30 1989-04-04 Kabushiki Kaisha Toshiba High-speed refreshing rechnique for highly-integrated random-access memory
JP2618938B2 (ja) * 1987-11-25 1997-06-11 株式会社東芝 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151265A (ja) * 2001-11-05 2003-05-23 Hynix Semiconductor Inc 不揮発性強誘電体メモリ装置並びにその駆動方法
KR100806607B1 (ko) * 2006-09-01 2008-02-25 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
KR920001542A (ko) 1992-01-30
US5274598A (en) 1993-12-28
JP2611504B2 (ja) 1997-05-21
EP0464426B1 (en) 1997-01-22
DE69124291T2 (de) 1997-07-10
DE69124291D1 (de) 1997-03-06
EP0464426A1 (en) 1992-01-08
KR950000757B1 (ko) 1995-01-28

Similar Documents

Publication Publication Date Title
JPH0447584A (ja) 半導体メモリ
US4367540A (en) Dynamic memory with an interchangeable pair of data lines and sense amplifiers
US4125878A (en) Memory circuit
US5220527A (en) Dynamic type semiconductor memory device
EP0316902A2 (en) Semiconductor memory circuit having an improved restoring scheme
JP3112021B2 (ja) 半導体メモリ
US5323345A (en) Semiconductor memory device having read/write circuitry
US5014246A (en) Semiconductor memory device having shared sense amplifier and operating method thereof
JP2939027B2 (ja) 半導体記憶装置
US5227697A (en) Dynamic type semiconductor memory
US5097450A (en) Semiconductor memory device having a plurality of memory blocks
EP0373672B1 (en) Semiconductor memory circuit having an improved restoring control circuit
US5295111A (en) Dynamic random access memory device with improved power supply system for speed-up of rewriting operation on data bits read-out from memory cells
US4680734A (en) Semiconductor memory device
US20050270872A1 (en) Low power dissipating sense amplifier
JP2980368B2 (ja) ダイナミック型半導体記憶装置
KR100263574B1 (ko) 반도체 메모리 장치
JPH0414436B2 (ja)
EP0318927A2 (en) Semiconductor memory circuit with sensing arrangement free from malfunction
JPH05101662A (ja) 半導体集積回路
US5416742A (en) Dynamic random access memory device having sense amplifier circuit arrays sequentially activated
US6219269B1 (en) Semiconductor memory device capable of improving read operation speed
JP2720158B2 (ja) 半導体記憶装置
JP2885415B2 (ja) ダイナミック型半導体記憶装置
KR100218305B1 (ko) 분산형 센스앰프를 갖는 디램