JPH0373234B2 - - Google Patents
Info
- Publication number
- JPH0373234B2 JPH0373234B2 JP18518582A JP18518582A JPH0373234B2 JP H0373234 B2 JPH0373234 B2 JP H0373234B2 JP 18518582 A JP18518582 A JP 18518582A JP 18518582 A JP18518582 A JP 18518582A JP H0373234 B2 JPH0373234 B2 JP H0373234B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- pulse
- comparator
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイツチング電源、特にパルス幅変調
された出力を用いるスイツチング電源に関する。
された出力を用いるスイツチング電源に関する。
従来のスイツチング電源は、第７図ａおよびｂ
に示すように、入力電圧Vioをトランジスタ１に
よりオン、オフし、トランジスタ１の出力チヨー
クおよびコンデンサで平滑する。出力電圧Vputを
一定に保つために従来、アナログの鋸歯状波発振
器１７の出力１７′と誤差増幅器１８の出力１
８′とをコンパレータ１９に入力してパルス幅変
調されたパルス１９′を発生し、このパルス１
９′をトランジスタ１のベースに入力してトラン
ジスタ１をオン、オフさせていた。
に示すように、入力電圧Vioをトランジスタ１に
よりオン、オフし、トランジスタ１の出力チヨー
クおよびコンデンサで平滑する。出力電圧Vputを
一定に保つために従来、アナログの鋸歯状波発振
器１７の出力１７′と誤差増幅器１８の出力１
８′とをコンパレータ１９に入力してパルス幅変
調されたパルス１９′を発生し、このパルス１
９′をトランジスタ１のベースに入力してトラン
ジスタ１をオン、オフさせていた。
すなわち、出力電圧Vputが誤差増幅器１８の設
定電圧Vrefに比べて高ければ、誤差増幅器１８の
出力１８′は大きくなり、鋸歯状波出力１７′が誤
差増幅器１８の出力１８′より大きくなる期間は
短かくなる。従つてパルス１９′によりトランジ
スタ１がオンする期間が短かくなり、出力電圧
Vputは下がる。また、第７図ｂに示すように出力
電圧Vputが設定電圧Vrefより低ければ誤差増幅器
１８の出力１８′は小さくなり、鋸歯状波出力１
７′が誤差増幅器１８の出力１８′より大きくなる
期間は長くなる。従つてパルス１９′によりトラ
ンジスタ１がオンする期間が長かくなり出力電圧
Vputは上がる。以上のような動作で出力電圧を設
定電圧に保つようにしていた。
定電圧Vrefに比べて高ければ、誤差増幅器１８の
出力１８′は大きくなり、鋸歯状波出力１７′が誤
差増幅器１８の出力１８′より大きくなる期間は
短かくなる。従つてパルス１９′によりトランジ
スタ１がオンする期間が短かくなり、出力電圧
Vputは下がる。また、第７図ｂに示すように出力
電圧Vputが設定電圧Vrefより低ければ誤差増幅器
１８の出力１８′は小さくなり、鋸歯状波出力１
７′が誤差増幅器１８の出力１８′より大きくなる
期間は長くなる。従つてパルス１９′によりトラ
ンジスタ１がオンする期間が長かくなり出力電圧
Vputは上がる。以上のような動作で出力電圧を設
定電圧に保つようにしていた。
従来のスイツチング電源において、パルス幅変
調されたパルスを発生する回路は、出力電圧Vput
が一定となるようにパルス幅変調されたパルス１
９′を発生する機能しか有しない。このため電源
にとつて必要な機能であるPOR信号（電源投入
時０であつて、電源電圧が予め決められた電圧以
上になつたとき１になる信号）の発生、不足電圧
の検出、過電圧の検出およびそれらの保護を実現
する場合、各々の機能を実現するために予め設定
された電圧値以上であるか否かを検出するコンパ
レータ及び論理回路が必要となる。さらにパルス
幅変調されたパルスを発生する回路１７，１８は
アナログで構成されているため、この回路を時分
割で使用するということができない。すなわち１
つの出力電圧Vputに対して必ず１つのパルス幅変
調パルス発生回路が必要であつた。
調されたパルスを発生する回路は、出力電圧Vput
が一定となるようにパルス幅変調されたパルス１
９′を発生する機能しか有しない。このため電源
にとつて必要な機能であるPOR信号（電源投入
時０であつて、電源電圧が予め決められた電圧以
上になつたとき１になる信号）の発生、不足電圧
の検出、過電圧の検出およびそれらの保護を実現
する場合、各々の機能を実現するために予め設定
された電圧値以上であるか否かを検出するコンパ
レータ及び論理回路が必要となる。さらにパルス
幅変調されたパルスを発生する回路１７，１８は
アナログで構成されているため、この回路を時分
割で使用するということができない。すなわち１
つの出力電圧Vputに対して必ず１つのパルス幅変
調パルス発生回路が必要であつた。
本発明は、上述したアナログ回路によるパルス
幅変調回路を、電圧−周波数変換器、マイクロプ
ロセツサー（ROM、RAMは外付けまたはマイ
クロプロセツサー内にもつ）、クロツクパルスを
計数するカウンタ、およびデイジタルの比較器を
用いて構成することにより、POR信号の発生、
不足電圧検出、過電圧検出および保護（すなわち
電源断）を、パルス幅変調パルス発生回路のほか
に、コンパレータ及び論理回路を追加することな
しに実現できるようにするものである。
幅変調回路を、電圧−周波数変換器、マイクロプ
ロセツサー（ROM、RAMは外付けまたはマイ
クロプロセツサー内にもつ）、クロツクパルスを
計数するカウンタ、およびデイジタルの比較器を
用いて構成することにより、POR信号の発生、
不足電圧検出、過電圧検出および保護（すなわち
電源断）を、パルス幅変調パルス発生回路のほか
に、コンパレータ及び論理回路を追加することな
しに実現できるようにするものである。
すなわち、電圧−周波数変換器の出力のパルス
間隔を計数することにより、出力電圧がわかるの
で電圧値に応じてPOR信号の発生、不足電圧検
出または過電圧検出による電源の出力断をマイク
ロプロセツサーを行なう。また電圧−周波数変換
器、マイクロプロセツサーからのデータのラツチ
回路、デイジタルの比較器を複数個もち、これら
の一つをマルチプレクサ、デコーダで選択し、マ
イクロプロセツサーを時分割で使用することによ
り、複数の出力電圧を一つのマイクロプロセツサ
ーで制御できる。
間隔を計数することにより、出力電圧がわかるの
で電圧値に応じてPOR信号の発生、不足電圧検
出または過電圧検出による電源の出力断をマイク
ロプロセツサーを行なう。また電圧−周波数変換
器、マイクロプロセツサーからのデータのラツチ
回路、デイジタルの比較器を複数個もち、これら
の一つをマルチプレクサ、デコーダで選択し、マ
イクロプロセツサーを時分割で使用することによ
り、複数の出力電圧を一つのマイクロプロセツサ
ーで制御できる。
スイツチング方式による定電圧電源は、パルス
幅変調されたパルスを発生するために、電圧−周
波数変換器と、クロツクパルスを計数し順次カウ
ントアツプするカウンタと、マイクロプロセツサ
ー（外付けまたはマイクロプロセツサー内にある
ROM、RAMを含む）と、デイジタルの比較器
とを有する。電源の出力電圧または抵抗で分圧し
た電圧を電圧−周波数変換器に入力し、この出力
パルスのパルス間隔の間にマイクロプロセツサー
の内部クロツクが何個数えられるかにより電圧値
を計数する。第７図ｂに示す出力電圧と誤差増幅
器の出力との関係と同様な関係を得るために、す
なわち出力電圧が高くなると誤差増幅器の出力が
大きくなるという関係をデジタル値で得るため
に、この計数値あるいは計数値に演算をほどこし
たものを、マイクロプロセツサ内のROMに対す
るアドレスとして使用し、ROMから出力電圧に
対応する数値を読み出す。
幅変調されたパルスを発生するために、電圧−周
波数変換器と、クロツクパルスを計数し順次カウ
ントアツプするカウンタと、マイクロプロセツサ
ー（外付けまたはマイクロプロセツサー内にある
ROM、RAMを含む）と、デイジタルの比較器
とを有する。電源の出力電圧または抵抗で分圧し
た電圧を電圧−周波数変換器に入力し、この出力
パルスのパルス間隔の間にマイクロプロセツサー
の内部クロツクが何個数えられるかにより電圧値
を計数する。第７図ｂに示す出力電圧と誤差増幅
器の出力との関係と同様な関係を得るために、す
なわち出力電圧が高くなると誤差増幅器の出力が
大きくなるという関係をデジタル値で得るため
に、この計数値あるいは計数値に演算をほどこし
たものを、マイクロプロセツサ内のROMに対す
るアドレスとして使用し、ROMから出力電圧に
対応する数値を読み出す。
マイクロプロセツサからのデータは、クロツク
パルスを計数するカウンタの出力と比較され、比
較器の出力から周波数一定で、パルス幅変調され
たパルスを得、このパルスでスイツチングトラン
ジスタの制御を行なう。
パルスを計数するカウンタの出力と比較され、比
較器の出力から周波数一定で、パルス幅変調され
たパルスを得、このパルスでスイツチングトラン
ジスタの制御を行なう。
このような構成をとることによりPOR信号の
発生、不足電圧の検出、過電圧の検出および保護
をコンパレータ及び論理回路等の新たな回路をつ
け加えることなしに行うことができる。
発生、不足電圧の検出、過電圧の検出および保護
をコンパレータ及び論理回路等の新たな回路をつ
け加えることなしに行うことができる。
次に本発明の実施例について図面を参照して説
明する。
明する。
第１図ａにおいて、１はトランジスタ、２はフ
ライホイールダイオード、３はチヨーク、４はコ
ンデンサである。パルス幅変調されたパルスを発
生する回路は、電圧−周波数変換器５、ワンチツ
プCPU６、８ビツトカウンタ７、デイジタルコ
ンパレータ８とで構成される。パルス幅変調パル
スを発生する動作としては、出力電圧Vputまたは
出力電圧Vputを抵抗で分圧したものを、電圧−周
波数変換器５に入力する。
ライホイールダイオード、３はチヨーク、４はコ
ンデンサである。パルス幅変調されたパルスを発
生する回路は、電圧−周波数変換器５、ワンチツ
プCPU６、８ビツトカウンタ７、デイジタルコ
ンパレータ８とで構成される。パルス幅変調パル
スを発生する動作としては、出力電圧Vputまたは
出力電圧Vputを抵抗で分圧したものを、電圧−周
波数変換器５に入力する。
電圧−周波数変換器のブロツク図は第２図に示
すようなものであり、入力電圧V1を抵抗R1を介
して入力し、オフセツト電圧と比較するコンパレ
ータ５１、コンパレータ５１の出力に直列に接続
されたバツフア５２、遅延回路５３、出力バツフ
ア５４を有する。コンパレータ５１の出力と入力
電圧V1の入力端子との間には容量C1のコンデン
サが、遅延回路５３の出力と入力電圧V1の入力
端子との間には電子スイツチ５５を介して容量
C2のコンデンサが接続される。出力パルスの繰
返し周波数ｆは、ｆ＝１／R1C2・V1／Vsである。ここ でVsは基準電圧であり、V1は入力電圧である。
この変換器５は通常、１つの集積回路にまとめら
れている。入力電圧V1が変動すれば、それにつ
れて、直線的に繰返し周波数が変化する。
すようなものであり、入力電圧V1を抵抗R1を介
して入力し、オフセツト電圧と比較するコンパレ
ータ５１、コンパレータ５１の出力に直列に接続
されたバツフア５２、遅延回路５３、出力バツフ
ア５４を有する。コンパレータ５１の出力と入力
電圧V1の入力端子との間には容量C1のコンデン
サが、遅延回路５３の出力と入力電圧V1の入力
端子との間には電子スイツチ５５を介して容量
C2のコンデンサが接続される。出力パルスの繰
返し周波数ｆは、ｆ＝１／R1C2・V1／Vsである。ここ でVsは基準電圧であり、V1は入力電圧である。
この変換器５は通常、１つの集積回路にまとめら
れている。入力電圧V1が変動すれば、それにつ
れて、直線的に繰返し周波数が変化する。
電圧−周波数変換器５の出力をワンチツプ
CPU６で割込み端子に入力する。マイクロプロ
セツサ６の命令により割込イネーブルにした後、
割込信号によりタイマをスタートさせ、次の割込
信号によりタイマをストツプさせることにより、
割込端子INTに入力されるパルス間隔をワンチ
ツプCPU６内蔵のタイマにより計数する。ワン
チツプCPU６内蔵のROMに電圧−周波数変換器
５の出力パルスのパルス間隔の計数値に対応する
数を書込んでおき、この計数値あるいは計数値に
演算をほどこしたものをアドレスとして、内蔵
ROMから計数値に対応する数値をとりだしＩ／
ＯポートP1〜P8にセツトする。
CPU６で割込み端子に入力する。マイクロプロ
セツサ６の命令により割込イネーブルにした後、
割込信号によりタイマをスタートさせ、次の割込
信号によりタイマをストツプさせることにより、
割込端子INTに入力されるパルス間隔をワンチ
ツプCPU６内蔵のタイマにより計数する。ワン
チツプCPU６内蔵のROMに電圧−周波数変換器
５の出力パルスのパルス間隔の計数値に対応する
数を書込んでおき、この計数値あるいは計数値に
演算をほどこしたものをアドレスとして、内蔵
ROMから計数値に対応する数値をとりだしＩ／
ＯポートP1〜P8にセツトする。
第１図ｂを参照すると、CPU６のIOポートP1
〜P8にセツトされた数値Ｆ（F1〜F4）はクロツク
パルスCLを計数し順次カウントアツプ
（11111111の次は最び00000000に戻る）する８ビ
ツトカウンタ７の出力値７′と比較され、数値Ｆ
が８ビツトカウンタ７の値より大きい期間は、比
較器８の出力が１、小さい期間は比較器８の出力
が０となる。比較器８の出力は論理１のときオー
プンとなるバツフア９を介してパルス信号Ｐとし
てトランジスタ１とベースに与えられる。パルス
信号が１の時は、トランジスタ１はオフし、比較
器８の出力が０の時は、トランジスタ１はオンす
る。P1〜P8の設定がおわれば、また電圧−周波
数変換器５の出力パルス間隔を計数し、計数値に
対応する数値ＦをIOポートP1〜P8にセツトする。
〜P8にセツトされた数値Ｆ（F1〜F4）はクロツク
パルスCLを計数し順次カウントアツプ
（11111111の次は最び00000000に戻る）する８ビ
ツトカウンタ７の出力値７′と比較され、数値Ｆ
が８ビツトカウンタ７の値より大きい期間は、比
較器８の出力が１、小さい期間は比較器８の出力
が０となる。比較器８の出力は論理１のときオー
プンとなるバツフア９を介してパルス信号Ｐとし
てトランジスタ１とベースに与えられる。パルス
信号が１の時は、トランジスタ１はオフし、比較
器８の出力が０の時は、トランジスタ１はオンす
る。P1〜P8の設定がおわれば、また電圧−周波
数変換器５の出力パルス間隔を計数し、計数値に
対応する数値ＦをIOポートP1〜P8にセツトする。
ROMのなかのテーブルは次のようにする。定
常時の入力電圧をVio1、出力電圧の設定値をVput1
とすれば出力電圧が設定値Vput1になつている時
は、対応するROMのデータは（１−Vput1／Vio1）× 256を整数としたものになる。すなわち、出力電
圧Vputに対しては第３図となるようにROMのな
かのデータを設定する。第１図ｂにおいて、定常
状態では、トランジスタ１が一周期においてオン
している期間をTpo、オフしている時間をTpffと
すれば、VioとVputには次の関係が成りたつ。
常時の入力電圧をVio1、出力電圧の設定値をVput1
とすれば出力電圧が設定値Vput1になつている時
は、対応するROMのデータは（１−Vput1／Vio1）× 256を整数としたものになる。すなわち、出力電
圧Vputに対しては第３図となるようにROMのな
かのデータを設定する。第１図ｂにおいて、定常
状態では、トランジスタ１が一周期においてオン
している期間をTpo、オフしている時間をTpffと
すれば、VioとVputには次の関係が成りたつ。
VioTpo／Tpo＋Tpff＝Vput
そこで、定常状態で入力電圧がVio1、出力電圧
がVput1となつている時は、Vio、Tpffは次の関係
が成り立つ。
がVput1となつている時は、Vio、Tpffは次の関係
が成り立つ。
Vput1／Vio＝Vpo／Tpo＋Tpff
すなわち出力電圧Vput1に対するROMデータを
（１−Vput1／Vio1）×256を整数としたものに設定すれ ば、入力電圧Vio1、出力電圧がVput1で安定状態に
なる。そこで、ROMのデータとして、第３図に
示すように出力電圧Vput1の時、（１−Vput1／Vio1）× 256を整数としたものとし、この点を通る右上り
の直線で、かつ０から256までの範囲にあるとす
れば、出力電圧が設定値のVput1よりずれた場合、
Vput1に戻すような制御がかかる。実際のROMデ
ータＹを計算するには、以下の方法で行なう。
（１−Vput1／Vio1）×256を整数としたものに設定すれ ば、入力電圧Vio1、出力電圧がVput1で安定状態に
なる。そこで、ROMのデータとして、第３図に
示すように出力電圧Vput1の時、（１−Vput1／Vio1）× 256を整数としたものとし、この点を通る右上り
の直線で、かつ０から256までの範囲にあるとす
れば、出力電圧が設定値のVput1よりずれた場合、
Vput1に戻すような制御がかかる。実際のROMデ
ータＹを計算するには、以下の方法で行なう。
出力電圧と電圧−周波数変換器の出力パルスの
周波数の関係は、ｆ＝１／R1C2・α・Vput／Vsとなる。
周波数の関係は、ｆ＝１／R1C2・α・Vput／Vsとなる。
R1、C2、Vsは第２図に示したものであり、Vput
は出力電圧であり、αは出力電圧を抵抗分圧し
て、電圧−周波数変換器に入力する時の計数であ
る。パルス間隔Ｔは、 Ｔ＝１／ｆ＝R1・C2Vs／αVput パルス間隔ＴをΔTの周期で計数すると、パルス
間隔Ｔを計数した数ｎは ｎ＝Ｔ／ΔT、Ｔ＝n.ΔT nΔT＝R1C2Vs／αVputより Vput＝R1C2Vs／αΔT・ｎ Vputに対するROMデータＹは Ｙ＝aVput＋ｂ（ａ＞０） 但し、０≦Ｙ≦256 Ｙ＝aR1・C2Vs／α・ΔT・vn＋ｂ これよりｎに対応するＹの値を計算し、ROMに
たくわえる。以上により線型のフイードバツクル
ープが形成され、従来のスイツチング電源と同一
な動作を行う。
は出力電圧であり、αは出力電圧を抵抗分圧し
て、電圧−周波数変換器に入力する時の計数であ
る。パルス間隔Ｔは、 Ｔ＝１／ｆ＝R1・C2Vs／αVput パルス間隔ＴをΔTの周期で計数すると、パルス
間隔Ｔを計数した数ｎは ｎ＝Ｔ／ΔT、Ｔ＝n.ΔT nΔT＝R1C2Vs／αVputより Vput＝R1C2Vs／αΔT・ｎ Vputに対するROMデータＹは Ｙ＝aVput＋ｂ（ａ＞０） 但し、０≦Ｙ≦256 Ｙ＝aR1・C2Vs／α・ΔT・vn＋ｂ これよりｎに対応するＹの値を計算し、ROMに
たくわえる。以上により線型のフイードバツクル
ープが形成され、従来のスイツチング電源と同一
な動作を行う。
ワンチツプCPUで制御しているため、色々な
機能をハードウエアの追加なしにつけ加えること
ができる。たとえば、POR信号の発生である。
すなわち、電源投入時、最初は０、あらかじめ決
められた電圧以上になつた時、１にする。また不
足電圧、過電圧を検出した時に０とする。不足電
圧・過電圧の検出は電圧・周波数変換器のパルス
間隔を常に計数しているため、あらかじめ決めら
れた数以下あるいは数以上の時、不足電圧、過電
圧になつたとわかる。不足電圧、過電圧を検出し
た時は、P1〜P8にオール１をセツトすることに
よりトランジスタを常にオフとして出力電圧を零
とする。このようにPOR信号の制御、不足電圧、
過電圧の検出及び電源断をハードウエアの追加な
しに行うことができる。
機能をハードウエアの追加なしにつけ加えること
ができる。たとえば、POR信号の発生である。
すなわち、電源投入時、最初は０、あらかじめ決
められた電圧以上になつた時、１にする。また不
足電圧、過電圧を検出した時に０とする。不足電
圧・過電圧の検出は電圧・周波数変換器のパルス
間隔を常に計数しているため、あらかじめ決めら
れた数以下あるいは数以上の時、不足電圧、過電
圧になつたとわかる。不足電圧、過電圧を検出し
た時は、P1〜P8にオール１をセツトすることに
よりトランジスタを常にオフとして出力電圧を零
とする。このようにPOR信号の制御、不足電圧、
過電圧の検出及び電源断をハードウエアの追加な
しに行うことができる。
第４図は電圧−周波数変換器５の出力パルスの
パルス間隔を計数するのに、トグル・フリツプフ
ロツプ１０および外付けのタイマ１１を使用した
場合である。この場合は、ワンチツプCPUはパ
ルス間隔を計数する必要がないため、電圧−周波
数変換器の出力パルスがくる毎に、パルス間隔に
対応した数をP1〜P8にセツトすることができる。
パルス間隔を計数するのに、トグル・フリツプフ
ロツプ１０および外付けのタイマ１１を使用した
場合である。この場合は、ワンチツプCPUはパ
ルス間隔を計数する必要がないため、電圧−周波
数変換器の出力パルスがくる毎に、パルス間隔に
対応した数をP1〜P8にセツトすることができる。
第５図は第１図においてトランジスタをプツシ
ユプルタイプにした場合である。
ユプルタイプにした場合である。
第７図はワンチツプCPUで２つの電源を制御
する例である。すなわち、２本のアドレス線で２
つの電圧−周波数変換器のうちの１つ、２つのラ
ツチ回路のうちの１つを選択する。交互に２つの
うちの１つを選択し、今まで述べたのと同じ動作
を行うことにより２つの電源を制御する。
する例である。すなわち、２本のアドレス線で２
つの電圧−周波数変換器のうちの１つ、２つのラ
ツチ回路のうちの１つを選択する。交互に２つの
うちの１つを選択し、今まで述べたのと同じ動作
を行うことにより２つの電源を制御する。
本発明は以上説明したような構成とすることに
より、POR信号の発生、不足電圧、過電圧の検
出および保護を、アナログコンパレータ、論理回
路の追加なしに行うことができる。
より、POR信号の発生、不足電圧、過電圧の検
出および保護を、アナログコンパレータ、論理回
路の追加なしに行うことができる。
第１図ａおよびｂは本発明の第一の実施例を示
すブロツク図およびそのタイミングチヤート、第
２図は電圧−周波数変換器のブロツク図、第３図
は出力電圧とROMのデータの関係を示す図、第
４図は本発明の第２の実施例を示すブロツク図、
第５図は本発明の第一の実施例においてプツシユ
プル方式にした場合を示すブロツク図、第６図は
本発明の第３の実施例を示すブロツク図、第７図
ａおよびｂは従来のスイツチング電源を示すブロ
ツク図およびタイミングチヤートである。 １……トランジスタ、２……フライホイールダ
イオード、３……チヨーク、４……容量、５……
電圧−周波数変換器、６……ワンチツプCPU、
７……８ビツトカウンタ、８……デイジタルコン
パレータ、９……バツフア（論理１の時オープン
となる）、１０……トグル・フリツプフロツプ、
１１……タイマ、１２……トグル・フリツプフロ
ツプ、１３……インバータ、１４……マルチプレ
クサ、１５……アンドゲート、１６……ラツチ回
路、５１……コンパレータ、５２……バツフア、
５３……遅延回路、５４……バツフア、５５……
電子スイツチ。
すブロツク図およびそのタイミングチヤート、第
２図は電圧−周波数変換器のブロツク図、第３図
は出力電圧とROMのデータの関係を示す図、第
４図は本発明の第２の実施例を示すブロツク図、
第５図は本発明の第一の実施例においてプツシユ
プル方式にした場合を示すブロツク図、第６図は
本発明の第３の実施例を示すブロツク図、第７図
ａおよびｂは従来のスイツチング電源を示すブロ
ツク図およびタイミングチヤートである。 １……トランジスタ、２……フライホイールダ
イオード、３……チヨーク、４……容量、５……
電圧−周波数変換器、６……ワンチツプCPU、
７……８ビツトカウンタ、８……デイジタルコン
パレータ、９……バツフア（論理１の時オープン
となる）、１０……トグル・フリツプフロツプ、
１１……タイマ、１２……トグル・フリツプフロ
ツプ、１３……インバータ、１４……マルチプレ
クサ、１５……アンドゲート、１６……ラツチ回
路、５１……コンパレータ、５２……バツフア、
５３……遅延回路、５４……バツフア、５５……
電子スイツチ。
Claims (1)
- １ スイツチング方式による定電圧電源におい
て、出力電圧に比例した周波数の第一の出力パル
スを発生する電圧−周波数変換器と、クロツクパ
ルスを計数し順次カウントアツプを行なうカウン
タと、前記第一の出力パルスのパルス間隔に応じ
た数値を発生するマイクロプロセツサと、前記数
値と前記カウンタの出力とを比較し比較器の出力
から周波数一定で、出力電圧に応じたパルス幅の
パルス信号を出力するデイジタル比較器とを有
し、前記パルス信号をスイツチング電源への入力
電圧をスイツチしているトランジスタに入力する
ことを特徴とするスイツチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18518582A JPS5976171A (ja) | 1982-10-21 | 1982-10-21 | スイツチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18518582A JPS5976171A (ja) | 1982-10-21 | 1982-10-21 | スイツチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5976171A JPS5976171A (ja) | 1984-05-01 |
| JPH0373234B2 true JPH0373234B2 (ja) | 1991-11-21 |
Family
ID=16166331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18518582A Granted JPS5976171A (ja) | 1982-10-21 | 1982-10-21 | スイツチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5976171A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585554B2 (ja) * | 1986-11-28 | 1997-02-26 | オリジン電気株式会社 | 電源装置 |
| JPH067741B2 (ja) * | 1987-03-09 | 1994-01-26 | 三菱電機株式会社 | チヨツパの制御装置 |
| JPH0626480B2 (ja) * | 1987-04-15 | 1994-04-06 | 沖電気工業株式会社 | スイツチングレギユレ−タ |
| JP2643967B2 (ja) * | 1988-01-26 | 1997-08-25 | キヤノン株式会社 | サーボ回路 |
| JP2610362B2 (ja) * | 1990-07-27 | 1997-05-14 | 株式会社テック | 高圧電源制御装置 |
| JPH10336477A (ja) * | 1997-06-02 | 1998-12-18 | Nec Corp | 偏向補正処理回路 |
-
1982
- 1982-10-21 JP JP18518582A patent/JPS5976171A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5976171A (ja) | 1984-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072134A (en) | Internal voltage converter in semiconductor integrated circuit | |
| US4443842A (en) | Inverter firing control with compensation for variable switching delay | |
| JPH0373234B2 (ja) | ||
| JPH0736708B2 (ja) | インバ−タ制御回路 | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JP2527880Y2 (ja) | 点弧制御回路 | |
| JP2580940B2 (ja) | ゲートパルス幅測定回路 | |
| JPH0464431B2 (ja) | ||
| JPS5811340U (ja) | 任意周波数発生装置 | |
| KR0168082B1 (ko) | 디지탈 펄스폭변조신호 발생장치 | |
| SU711996A1 (ru) | Преобразователь энергии посто нного токаВ чАСТОТу СлЕдОВАНи иМпульСОВ | |
| JPH01128621A (ja) | チャージポンプ回路 | |
| GB1582400A (en) | Control systems for pulse with control type inverter | |
| JPH0141233Y2 (ja) | ||
| JPH04285422A (ja) | 過電圧検出回路 | |
| JPH03284122A (ja) | 電源電圧監視回路 | |
| JPH07307669A (ja) | Ａ／ｄ変換装置 | |
| KR930005476Y1 (ko) | 프로그래머블 펄스 발생회로 | |
| KR850000186B1 (ko) | 교류정전압 발생회로 | |
| JPS602078A (ja) | インバ−タの制御装置 | |
| SU1120478A1 (ru) | Устройство дл управлени @ -фазным вентильным преобразователем | |
| SU1376185A1 (ru) | Преобразователь однофазного напр жени в трехфазное | |
| SU1504797A1 (ru) | Формирователь тока в индуктивной нагрузке | |
| JPS5821926A (ja) | インタ−フエ−ス回路 | |
| JPH052274B2 (ja) |