SU1376185A1

SU1376185A1 - Преобразователь однофазного напр жени в трехфазное

Info

Publication number: SU1376185A1
Application number: SU864129702A
Authority: SU
Inventors: Олег Лазаревич Гильбурд; Игорь Николаевич Нагорнов
Original assignee: Предприятие П/Я В-2965
Priority date: 1986-09-30
Filing date: 1986-09-30
Publication date: 1988-02-23

Abstract

Изобретение относитс к электротехнике и мохет быть использовано в статических преобразовател х. Цель изобретени - повьшение точности и надежности. При нарушении сдвига фаз по вл етс интервал времени,когда на пр мых выходах триггеров 7,8 и инверсном выходе триггера 9 присутствуют уровни логической единицы, что вл етс запрещенным состо нием. Три единицы вызывают по вление логического нул на выходе схемы 12, после чего триггер 11 устанавливаетс в состо ние О. На R-входах триггеров 7, 8, 9 сигнал О, а на V-входе регистра 6 - сигнал 1, пока на С-вход триггера 11 не приходит задний фронт импульса, после чего состо ние триггера измен етс и не реагирует на импульсы на счётном входе. За врем присутстви сигнала О на Е-входах триггеров 7, 8, 9 и сигнала 1 на V-входе регистра 6 происходит их начальна установка и счет начинаетс заново, устран тем самым ошибку в чередовании фаз. 2 ил. i (Л

Description

JL

&0

о:

00

01

Изобретение относитс к преобразовательной технике и может быть использовано в системах электропитани аппаратуры св зи и вычислительной техники.

Цель изобретени - повьшение надежности точности работы преобразовател за счет исключени сбоев, а также за счет получени на его вы- ходах взаимоинверсных парных импульсов .

На фиг.1 приведена принципиальна схема преобразовател ; на фиг.2- эпюры напр жений в различных точках его.

Преобразователь однофазного напр жени в трехфазное содержит последовательно соединенные однофазный источник (задающий генератор) 1 и делитель 2 частоты на три, делитель 3 частоты на два, включен между делителем 2 частоты на три и фазосдви- гающим блоком 4, последний состоит из универсального четырехразр дного сдвигающего регистра 5, собранного на микросхеме, инвертора 6 и трех lK-триггерах 7-9, собранных на микросхемах . Тактовый вход регистра 6 соединен с выходом генератора 1 импуль сов, информационный вход г с выходом делител 3 частоты на два, выход третьего разр да регистра 5 через инвертор 6 соединен со счетным входо первого 1К-триггера 7, выход четвер- того разр да - со счетным входом второго 1К-триггера 8, выход второго разр да - со счетным входом третьего 1К-триггера 9, на 1К-входы которых подан уровень логической 1, а выхо ды 1К-триггеров 7-9 вл ютс выходами фаз преобразовател .

Преобразователь однофазного напр жени в трехфазное также содержит блок 10 контрол правильности чередовани фаз,.который содержит IK- триггер 11 и трехвходовую схему И-НЕ входы которой соединены соответственно с пр мыми выходами первых двух 1К-триггеров 7 и 8 и с инверсным выходом третьего 1К-триггера 9 фазо- сдвигающего блока 4, а выход соединен с R-входом 1К-триггера 11, счетный вход которого соединен с выходом делител 3 частоты на два, на 1-вход подан уровень логической 1, на К- вход - уровень логического 0 пр мой выход триггера И соединен с R

с

10

15

20 25 30 35 40

с

50

5

выходами триггеров 7-9 фазосдвигаю- щего блока 4, а инверсный выход с V-входом регистра 5.

Преобразователь однофазного напр жени в трехфазное работает следующим образом.

Однофазный источник 1 генерирует импульсы с частотой, котора должна быть в 12 раз выше необходимой выходной частоты преобразовател (фиг.2а). После делител частоты 2 частота следовани импульсов уменьшаетс в три раза (фиг.2б), а после делител 3 частоты - еще в два раза (фиг.2в).

Делители частоты стро тс по стандартной схеме на 1К-триггерах.

Импульсы с делител 3 частоты подаютс на информационный вход сдвигающего регистра 5, на тактовый вход которого поданы импульсы с источника однофазного напр жени . С выхода каждого разр да сдвигающего регистра 5 можно получать импульсы той же частоты, котора подаетс на информационный вход, но сдвинутые после каждого следующего разр да на период импульсов, поступающих на тактовый вход. Эпюры напр жений со всех разр дов регистра 5 приведены соответственно на фиг.2 г-ж.

Импульсы с третьего разр да регистра 5 (фиг.2е) поступают на инвертор 6, с выхода которого инвертированные импульсы (фиг,2з) поступают на счетный вход триггера 7, который включен по схеме обычного счетного триггера. С выходов триггера 7 снимаетс пара взаимоинверсных импульсов , вл юща с выходом первой фазы преобразовател .

На фиг.2и показаны импульсы, снимаемые с пр мого выхода триггера 7,

Импульсы с четвертого разр да регистра 5 (фиг.2ж) поступают на счетный вход триггера 8, с выходов которого снимаетс пара взаимоинверсных импульсов, вл ющихс выходом второй фазы преобразовател .

На фиг.2к показаны импульсы, снимаемые с пр мого выхода триггера 8.

Импульсы с второго разр да регистра 5 (фиг.2д) поступают на счетный вход триггера 9, с выходов которого снимаетс пара взаимоинверсных импульсов, вл ющихс выходом третьей фазы преобразовател , причем импульсы по аналогии с первыми двум фазами снимаютс с противоположных выходов . На фиг, 2л показаны импульсы с инверсного выхода триггера 9.

При сдвиге фаз, равном 120°{фиг.2и л) , на всех входах схемы И-НЕ 12 никогда не присутствует одновременно уровень логической 1 и с выхода схемы И-НЕ 12 на R-вход триггера поступает уровень логической 1, При поступлении на счетный вход триггера 11 импульсов с выхода делител 3 (фиг.2в) он посто нно выдает с пр мого выхода уровень логической 1, а с инверсного вьтода - уровень логи ческого О. Это по вол ет регистру 5 и триггерам 7-9 работать в нормальном режиме.

При сбое хот бы одной из фаз импульс с выхода соответствующего триг гера фаэосдвигающего блока 4 сдвигаетс на 180°, Это может произойти из-за отсутстви начальной установки триггеров 7-9 или при прохождении помехи по цеп м питани .

Иной сдвиг невозможен, так как регистр сдвигают только на период тактируемого импульса, следовательно , соотношение по времени между импульсами на выходах его разр дов все врем сохран етс и сбой может произойти за счет ложного переключени какого-либо из триггеров 7-9.

При таком сбое на входах схемы И-НЕ 12 по вл етс период времени, при котором на всех ее входах присутствует уровень логической 1, при этом с ее выхода и на R-вход триггера 1I постлтает импульс с уровнем логического О, которьА ус- танавливает его в состо ние, при котором на пр мом выходе устанавливаетс уровень логического О, а на инверсном - логической 1, Это приводит к установке триггеров 7-9 в состо ние нул по пр мым выходам (начальна установка) и записи нулевого состо ни в триггеры разр дов регистра .

Такое состо ние сохран етс до прихода спадающего фронта импульса с выхода делител 3 на счетный вход триггера 11, который переключаетс в первоначальное состо ние, разреша работу преобразовател ,

Использование изобретени по сравнению с известным преобразователем позвол ет существенно повысить точность и надежность работы преобразовател за счет исключени сбоев в фа зосдвигающем блоке, а также расширить область применени за счет возможности использовани двухтактного усилител мощности.

Claims

Формулаизобретени Преобразователь однофазного напр жени в трехфазное, содержащий последовательно соединенные генератор импульсов -и трехкратный делитель частоты , фазосдвигающий блок и инвертор отличающийс тем, что, с целью повьтени надежности и точности , в него введены блок контрол правильности чередовани фаз, содержащий 1К-триггер и трехвходовой элемент И-НЕ и двухкратный делитель частоты , включенный между трехкратным делителем частоты и фазосдвигающим блоком, который выполнен на универсальном сдвигающем четырехразр дном регистре и трех 1К-триггерах, при этом тактовый вход регистра соединен с выходом генератора импульсов, информационный вход с выходом двухкратного делител частоты, выход третьег разр да регистра через инвертор соединен со счетным входом первого IK- триггера, выход четвертого разр да регистра со счетным входом второго 1К-триггера, выход второго разр да регистра со счетным входом третьего НС-триггера, 1К-входы всех триггеров подключены к клемме дл подачи сигнала с уровнем логической единицы, выходы 1К-триггеров вл ютс выходами преобразовател , а входы трехвхо- дового элемента И-НЕ соединены соответственно с пр мыми выходами первых двух 1К-триггеров и инверсным выходо третьего 1К-триггера фазосдвигающего блока, выход элемента И-НЕ соединён с В-входом 1К-триггера блока контрол правильности чередовани фаз, вход которого соединен с выходом двухкратного делител частоты, 1-вход подключен к клемме дл подачи сигнала с уровнем логической единицы К-вход - к клемме дл подключени сигнала с уровнем логического нул , пр мой выход триггера соединен с R входами всех триггеров фазосдвигающего блока, а инверсный выход - с входом сброса регистра в нулевое состо ние .

1ППППППППППППП

ж I

Фиг.2

n