KR890001022Y1 - 직렬 데이터 전송에서의 보드율 발생 회로 - Google Patents

직렬 데이터 전송에서의 보드율 발생 회로 Download PDF

Info

Publication number
KR890001022Y1
KR890001022Y1 KR2019850016597U KR850016597U KR890001022Y1 KR 890001022 Y1 KR890001022 Y1 KR 890001022Y1 KR 2019850016597 U KR2019850016597 U KR 2019850016597U KR 850016597 U KR850016597 U KR 850016597U KR 890001022 Y1 KR890001022 Y1 KR 890001022Y1
Authority
KR
South Korea
Prior art keywords
terminal
clock
baud rate
counter
output
Prior art date
Application number
KR2019850016597U
Other languages
English (en)
Other versions
KR870010946U (ko
Inventor
김종오
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR2019850016597U priority Critical patent/KR890001022Y1/ko
Publication of KR870010946U publication Critical patent/KR870010946U/ko
Application granted granted Critical
Publication of KR890001022Y1 publication Critical patent/KR890001022Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

직렬 데이터 전송에서의 보드율 발생 회로
제1도는 본 고안의 회로도.
제2도는 본 고안의 각부에 나타나는 타이밍 챠아트.
* 도면의 주요부분에 대한 부호의 설명
10 : 발진회로부 20 : 동기 4비트 카운터
30 : 4비트 2진 카운터 40 : USART
SW1: 선택스위치 N1: 낸드게이트
N4, N5: 인버티
본 고안은 컴퓨터, 프린트 및 단말장치 등의 직렬 데이타 전송(Serial Communi cation)에 있어서의 보드율(Baud Rate)발생 회로에 관한 것이다.
종래의 보드율 발생 장치로는 전용의 타이밍을 위한 고가의 집적회로(IC)를 사용해야만 하는 것이어서, 실용화가 어려웠다.
본 고안은 이러한 점을 감안하여 일반적인 USART(Univesal Synchronous Asynchronous Receiver Transmitter)와 게이트 회로에 의한 저럼한 회로의 구성으로서, 75bps(bits per Second)에서 9600bps까지의 보드율을 선택할 수 있도록 안출한 것으로서, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
제1도에서와 같이 8MHZ발진 주파수를 가지는 통상의 발진회로부(10)에 인버터(I3)를 통하여 동기 4비트 카운터(20)의 클럭단자(CK)를 접속하고, 상기 동기 4비트 카운터(20)의 각 출력단자(QA),(QB)시는 인버터(I4), (I5)를 통하고, 출력단자(QB), (QD) 직접 낸드 게이트 (N1)의 4입력 단자에 연결한후에 그의 출력단에 카운터(20)의 로드 단자(Load)를 연결하고, 또한 출력단자(QD)의 일측 4비트 2진 카운터(30)의 클럭단자(1 CK)를 연결하며, USART (40)의 수신 클럭단자(RXC)와 송신 클럭단자 (TXC)에 공접된 선택 스위치(SW1)에 의하여 상기 4비트 2진 카운터(30)의 각 출력단자 (1QA), (1QB), (1QC), (1QD), (2QA), (2QB), (2QC)신호가 선택되도록 연결 구성한 것이다.
미설명부호 X는 크리스탈 발진기, I1, I2는 인버터, R1, R2는 저항, C1, C2는 콘덴서, Vcc는 직류전원이다.
이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.
우선, USART(40)의 명령을 모우드 2(예를 들면øCFH)로 할 경우에, USART (40)의 수신 클럭단자(RXC)와 송신 클럭단자(TXC)에 보드율에 따라 가해지는 클럭 펄스의 주파수는 다음과 같이 나타나게 된다.
즉, 스위치(SW1)의 단자(1-8)에 각 보드율에 따라 수신 클럭단자(RXC)와 송신 클럭단자(TXC)에 가해지는 클럭 주파수는 614. 4KHZ에서 4. 8KHZ까지 공급되는 것이다.
제1도에 나타낸 크리스탈 발진기(X)를 이용한 발진회로부(10)로부터 제2도의 (a)에 나타낸 바와같이 8MHZ의 클럭 펄스가 동기 4비트 카운터(20)의 클럭 입력단자(CK)에 가해지면, 동기 4비트 카운터(20)의 출력단자(QA) (QB), (QC), (QD)에는 제2도의 (b)-(e)에 나타낸 바와같이 각각 4MHZ, 2MHZ, 1MHZ, 500KHZ의 클럭 펄스가 출력된다.
이때에 동기 4비트 카운터(20)의 로드단자(Load)에 가해지는 입력신호가 로우 액티브 상태가 되면, 동기 4비트 카운터(20)는 입력단자(A) (B) (C) (D)신호를 로드(Load)한후에 다시 카운터 동작하게 되어있는 것이나, 입력단자(A-D)는 제1도에서와 같이 접지 되어져 있어 로드단자(Load) 신호가 동작 상태가 되므로 0이 입력되도록 되어져 있으므로 0부터 카운트 동작되기 시작한다.
예를 들어 보드율이 9600bps인 경우에는 클럭 주파수가 614.4KHZ이므로 8M./614.4K≒13개 마다 로드입력이 동작 되도록 하기 위하여는 4입력 낸드 게이트 (N1)의 출력단 신호를 가하여 주게 된다.
즉 동거 4비트 카운터(20)의 출력단자(QD)에 나타난 614.4KHZ의 클럭펄스가 4비트 2진 카운터(30)의 제1의 클럭 입력단자(1CK)에 입력되면 4비트 2진 카운터 (30)의 출력단자(1QA)에는 307.2KHZ, 출력단자(1QB)에는 153.6KHZ, 출력단자 (1QC)에는 76.8KHZ, 출력단자 (1QD)에는 38.4KHZ가 출력되고, 상기한 출력단자 (1QD)의 38.4 KHZ클럭펄스가 제2의 클럭 입력단자(2CK)에 공급되면 제2의 출력단자(2QA)에는 19.2KHZ, 출력단자(2QB)에는 9.6KHZ, 출력단자(2QC)에는 4.8KHZ의 클럭펄스가 각각 출력되어 75bps에서 9600bps까지의 보드율에 해당되는 클럭 신호를 모두 생성할 수가 있다.
이와같이 614. 4KHZ로부터 4 .8 KHZ까지의 출력신호를 선택 스위치(SW1)로서 선택함으로서 원하는 보드율(Baud Rate)을 얻을수가 있는 것이다.
이상에서와 같이 동작되는 본 고안은 값이 저렴한 USART와 게이트 회로만으로 보드율 발생회로를 구성 함으로서 제품 코스트를 절감하여 실용화가 가능한 것이다.

Claims (1)

  1. 8MHZ의 발진 주파수를 가지는 통상의 발진 회로부(10)에 인버터(I3)를 통하여 동기 4비트 카운터(20)의 클럭 단자(CK)를 접속하고, 상기 동기 4비트 카운드 (20)의 각 출력단자(QA), (QB)에는 인버터(I4), (I5)를 통하고, 출력단자 (QC)(QD)에는 직결하여 낸드 게이트(N1)의 4입력단자를 접속한후, 그의 출력단에 상기 카운터(20)의 로드단자(Load)를 접속하고, 상기 출력 단자(QD)에는 4비트 2진 카운터(30)의 클럭단자 (1CK)를 연결하며, USART (40)의 수신, 송신 클럭 단자 ( RXC )( TXC )에 공접된 선택 스위치(SW1)로서 상기 2진 카운터(30)의 각 출력단자(1QA-1QD), (2QA-2QC)신호가 선택되도록 연결 하여서 구성된 직렬 데이타 전송에서의 보드율 발생 회로.
KR2019850016597U 1985-12-11 1985-12-11 직렬 데이터 전송에서의 보드율 발생 회로 KR890001022Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850016597U KR890001022Y1 (ko) 1985-12-11 1985-12-11 직렬 데이터 전송에서의 보드율 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850016597U KR890001022Y1 (ko) 1985-12-11 1985-12-11 직렬 데이터 전송에서의 보드율 발생 회로

Publications (2)

Publication Number Publication Date
KR870010946U KR870010946U (ko) 1987-07-15
KR890001022Y1 true KR890001022Y1 (ko) 1989-03-28

Family

ID=19247128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850016597U KR890001022Y1 (ko) 1985-12-11 1985-12-11 직렬 데이터 전송에서의 보드율 발생 회로

Country Status (1)

Country Link
KR (1) KR890001022Y1 (ko)

Also Published As

Publication number Publication date
KR870010946U (ko) 1987-07-15

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
US3986053A (en) Regenerator for pulse code modulation systems
US4843263A (en) Clock timing controller for a plurality of LSI chips
US4011516A (en) Frequency correction arrangement
US4193037A (en) Frequency divider circuit with selectable integer/non-integer division
KR890001022Y1 (ko) 직렬 데이터 전송에서의 보드율 발생 회로
EP0597583B1 (en) Serial bus between integrated circuits
US3944981A (en) Electrical wiring system
JPH09186727A (ja) Ｆｓｋ変調回路
US4301540A (en) Electronic tuning type receiver with digital to analog converter
JPH02295258A (ja) 電流ループでの直列通信のための周波数シフトキーイング変調および復調
JPH1198007A (ja) 分周回路
US4291221A (en) Digital semiconductor circuit
KR910009005A (ko) 통신네트워크에 접속되는 단말장치
KR100323370B1 (ko) 클럭 출력 회로를 갖는 장치
US3546597A (en) Frequency divider circuit
US3946321A (en) Digital encoder
SU1376185A1 (ru) Преобразователь однофазного напр жени в трехфазное
US4379238A (en) Integrated signal processing circuit
US4980655A (en) D type flip-flop oscillator
US6504880B1 (en) ASK modulation circuit
SU1676075A1 (ru) Устройство дл формировани импульсных сигналов
US20020003443A1 (en) Toggle flip-flop circuit, prescaler, and PLL circuit
US4231099A (en) Digital function generator
KR900001618Y1 (ko) 중앙처리장치(cpu)의 속도 변환 선택회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19941227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee