JPH067741B2 - チヨツパの制御装置 - Google Patents
チヨツパの制御装置Info
- Publication number
- JPH067741B2 JPH067741B2 JP62053465A JP5346587A JPH067741B2 JP H067741 B2 JPH067741 B2 JP H067741B2 JP 62053465 A JP62053465 A JP 62053465A JP 5346587 A JP5346587 A JP 5346587A JP H067741 B2 JPH067741 B2 JP H067741B2
- Authority
- JP
- Japan
- Prior art keywords
- chipper
- current
- pwm
- value
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は直流−直流電力変換するチヨッパの制御装置
に関するものである。
に関するものである。
第7図は例えば昭和61年度電気学会全国大会講演論文
集、1147ページに示された従来のチヨッパの制御装
置を示す回路構成図である。図において、1は直流電
源、2A,2Bはこの直流電源1に接続された正群及び
負群の降圧チヨッパであって、2段カスケード接続され
ており、この降圧チヨッパ2A,2Bは次のように構成
されている。スイッチング素子4a及び4bが各々直流
電源1の正及び負極の電路に順方向に直列接続されコン
デンサ3a,3b及びダイオード5a,5bが直流電源
1の両端間に直列接続された状態で互いにブリッジに接
続されている。このダイオード5a,5bは、上記スイ
ッチング素子4a及び4bの出力側に上記直流電源1の
極性とは逆方向に接続され、上記コンデンサ3a,3b
の中間点と該ダイオード5a,5bの中間点が共通に接
続されている。6はフイルタ用のリアクトル、7はフイ
ルタ用のコンデンサで直列接続され、上記正群及び負群
の降圧チヨッパ2A,2Bの出力両端に接続されてい
る。また、8は負荷であってこのコンデンサ7の両端に
並列接続されている。9は電圧検出器で上記コンデンサ
7の電圧Vcを検出する。10は電圧制御器であって出力
信号Vcfbと電圧基準Vrefの偏差を増幅する。11は上
記降圧チヨッパ2A,2Bのチヨッパ制御器、上記電圧
制御器10の出力信号evcと3角波変調信号発生回路1
3の出力信号Ca及びCbのレベル比較を夫々行いパルス
幅変調制御をするパルス幅変調回路12a,12b(以
下PWM回路と略す)及び前記PWM回路12a,12
bの出力信号(ゲート信号ega,egb)を増幅して上記
降圧チヨッパ2A,2Bのスイッチング素子4a,4b
へゲートパルスを供給するゲート増幅器14a,14b
から構成される。
集、1147ページに示された従来のチヨッパの制御装
置を示す回路構成図である。図において、1は直流電
源、2A,2Bはこの直流電源1に接続された正群及び
負群の降圧チヨッパであって、2段カスケード接続され
ており、この降圧チヨッパ2A,2Bは次のように構成
されている。スイッチング素子4a及び4bが各々直流
電源1の正及び負極の電路に順方向に直列接続されコン
デンサ3a,3b及びダイオード5a,5bが直流電源
1の両端間に直列接続された状態で互いにブリッジに接
続されている。このダイオード5a,5bは、上記スイ
ッチング素子4a及び4bの出力側に上記直流電源1の
極性とは逆方向に接続され、上記コンデンサ3a,3b
の中間点と該ダイオード5a,5bの中間点が共通に接
続されている。6はフイルタ用のリアクトル、7はフイ
ルタ用のコンデンサで直列接続され、上記正群及び負群
の降圧チヨッパ2A,2Bの出力両端に接続されてい
る。また、8は負荷であってこのコンデンサ7の両端に
並列接続されている。9は電圧検出器で上記コンデンサ
7の電圧Vcを検出する。10は電圧制御器であって出力
信号Vcfbと電圧基準Vrefの偏差を増幅する。11は上
記降圧チヨッパ2A,2Bのチヨッパ制御器、上記電圧
制御器10の出力信号evcと3角波変調信号発生回路1
3の出力信号Ca及びCbのレベル比較を夫々行いパルス
幅変調制御をするパルス幅変調回路12a,12b(以
下PWM回路と略す)及び前記PWM回路12a,12
bの出力信号(ゲート信号ega,egb)を増幅して上記
降圧チヨッパ2A,2Bのスイッチング素子4a,4b
へゲートパルスを供給するゲート増幅器14a,14b
から構成される。
次に第8図及び第7図を参照して動作について説明す
る。まず、電圧制御器10は電圧基準信号Vrefに従って
チヨッパ出力側フイルタ用のコンデンサ7の出力電圧Vc
を制御するように動作する。PWM回路12a,12b
ではこの電圧制御器10の出力信号evcと3角波変調信
号発生回路13の変調信号Ca,Cbのレベル比較動作を
行い、ゲート信号ega,egbを発生する。ここで変調信
号Ca,Cbは互いに180°位相差を有しており、各変
調信号の周波数をfcd示している。PWM回路12a
では変調信号Caと電圧制御器10の出力信号evcのレ
ベル比較を行い、Caevcの期間t1〜t4、ゲート信
号egaを発生する。PWM回路12bでは変調信号Cb
と電圧制御器10の出力信号evcのレベル比較を行い、
同様にCb evcの期間t3〜t6、ゲート信号egbを発生する。この
ゲート信号ega、egbの発生に従って降圧チヨッパ2
A,2Bのスイッチング素子4a,4bはオンオフ制御
され、各降圧チヨッパ2A,2BはVd/2をピーク値と
する方形波状の出力電圧 Vout1及びVout2を発生する。この両降圧チヨッパ2
A,2Bの合成出力電圧Voutは、各降圧チヨッパ2
A,2Bの出力電圧Vout1,Vout2がラップする期間
(例えばt1〜t2)では正、負群チヨッパの出力電圧V
outはVdとなり、ラップしない期間(例えばt2〜t3)
ではVd/2となるようなリップルを有する波形とな
る。なお、定常状態ではこの正負群チヨッパの出力電圧
Voutの平均値はコンデンサ7の電圧平均値に一致す
る。また、降圧チヨッパ2A,2Bの出力電流Ioutの
平均値は負荷電流の平均値ILに一致する。このよう
に変調信号Ca,Cbの位相を180°ずらすことによ
り、降圧チヨッパ2A,2Bをいわゆる2相チヨッパ動
作させている。
る。まず、電圧制御器10は電圧基準信号Vrefに従って
チヨッパ出力側フイルタ用のコンデンサ7の出力電圧Vc
を制御するように動作する。PWM回路12a,12b
ではこの電圧制御器10の出力信号evcと3角波変調信
号発生回路13の変調信号Ca,Cbのレベル比較動作を
行い、ゲート信号ega,egbを発生する。ここで変調信
号Ca,Cbは互いに180°位相差を有しており、各変
調信号の周波数をfcd示している。PWM回路12a
では変調信号Caと電圧制御器10の出力信号evcのレ
ベル比較を行い、Caevcの期間t1〜t4、ゲート信
号egaを発生する。PWM回路12bでは変調信号Cb
と電圧制御器10の出力信号evcのレベル比較を行い、
同様にCb evcの期間t3〜t6、ゲート信号egbを発生する。この
ゲート信号ega、egbの発生に従って降圧チヨッパ2
A,2Bのスイッチング素子4a,4bはオンオフ制御
され、各降圧チヨッパ2A,2BはVd/2をピーク値と
する方形波状の出力電圧 Vout1及びVout2を発生する。この両降圧チヨッパ2
A,2Bの合成出力電圧Voutは、各降圧チヨッパ2
A,2Bの出力電圧Vout1,Vout2がラップする期間
(例えばt1〜t2)では正、負群チヨッパの出力電圧V
outはVdとなり、ラップしない期間(例えばt2〜t3)
ではVd/2となるようなリップルを有する波形とな
る。なお、定常状態ではこの正負群チヨッパの出力電圧
Voutの平均値はコンデンサ7の電圧平均値に一致す
る。また、降圧チヨッパ2A,2Bの出力電流Ioutの
平均値は負荷電流の平均値ILに一致する。このよう
に変調信号Ca,Cbの位相を180°ずらすことによ
り、降圧チヨッパ2A,2Bをいわゆる2相チヨッパ動
作させている。
なお第7図に示す従来の実施例では、説明が簡単なた
め、負荷8として直流負荷を想定した説明したが、前記
文献に示されるように交流負荷であってもよい。この場
合にはチヨッパ装置の出力端と交流負荷との間に直流−
交流変換器(インバータ)、絶縁変圧器、交流フイルタ
が挿入されて設けられるが、電圧検出信号Vcfbとして
交流負荷端の電圧の検出信号が用いられても、チヨッパ
部の動作に関しては第7図に示すものと基本的には変ら
ない。
め、負荷8として直流負荷を想定した説明したが、前記
文献に示されるように交流負荷であってもよい。この場
合にはチヨッパ装置の出力端と交流負荷との間に直流−
交流変換器(インバータ)、絶縁変圧器、交流フイルタ
が挿入されて設けられるが、電圧検出信号Vcfbとして
交流負荷端の電圧の検出信号が用いられても、チヨッパ
部の動作に関しては第7図に示すものと基本的には変ら
ない。
従来のチヨッパの制御装置は以上のように構成されてい
るので、負荷の電流急変あるいは直流入力電源の電圧変
動に対して電圧制御の応答が遅く、またその応答を向上
させるために電圧制御器10の増幅ゲインを上げるとチ
ヨッパ電流Ioutが過電流になり易いなどの問題点があ
った。
るので、負荷の電流急変あるいは直流入力電源の電圧変
動に対して電圧制御の応答が遅く、またその応答を向上
させるために電圧制御器10の増幅ゲインを上げるとチ
ヨッパ電流Ioutが過電流になり易いなどの問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、チヨッパ電流の過電流を防止できるととも
に、電圧制御の応答を向上できるチヨッパの制御装置を
得ることを目的とする。
たもので、チヨッパ電流の過電流を防止できるととも
に、電圧制御の応答を向上できるチヨッパの制御装置を
得ることを目的とする。
この発明に係るチヨッパの制御装置は負荷電流検出手
段、チヨッパ演算手段、チヨッパ導通幅演算手段及び両
縁制御型のPWM制御手段とを設けてチヨッパのスイッ
チング周期に同期させて、負荷電圧及びチヨッパ電流を
デッドビート制御 (有限整定制御)するようにしたものである。
段、チヨッパ演算手段、チヨッパ導通幅演算手段及び両
縁制御型のPWM制御手段とを設けてチヨッパのスイッ
チング周期に同期させて、負荷電圧及びチヨッパ電流を
デッドビート制御 (有限整定制御)するようにしたものである。
この発明におけるチヨッパの制御装置はチヨッパ演算手
段により負荷電流がフィードフォワード制御され、チヨ
ッパ導通幅演算手段及びPWM制御手段によりチヨッパ
のスイッチング周期毎にチヨッパ出力電流の平均値を予
測制御する。
段により負荷電流がフィードフォワード制御され、チヨ
ッパ導通幅演算手段及びPWM制御手段によりチヨッパ
のスイッチング周期毎にチヨッパ出力電流の平均値を予
測制御する。
以下、この発明の一実施例を図について説明する。図
中、第7図と同一の部分は符号をもって図示した第1図
において21は直流電源の1の電圧を検出する電圧検出
器、22はチヨッパの出力電流Ioutを検出するチヨッ
パ出力電流検出器、23は負荷電流ILを検出する負荷電
流検出器、24はチヨッパの出力電流Ioutの電流基準
Irefを演算するチヨッパ電流演算器であって、負荷8
の電圧基準Vref、コンデンサ7の電圧検出器9の検出
信号Vcfb、上記負荷電流検出器23の検出信号ILfWか
らサンプリング期間の平均電流Irefを演算する。25
は降圧チヨッパ2A,2Bの導通幅tcを演算するチヨ
ッパ導通演算器であって、上記電流基準Iref、直流電
源のチヨッパ出力電圧検出器21の検出信号Vdfb、コ
ンデンサ7の電圧検出信号Vcfb、チヨッパ出力電流検
出器22の検出信号Iofbからサンプル期間の導通幅tcを
演算し、PWM制御手段としてのPWM回路12ax,1
2bxの基準信号evcxに変換する。11xはチヨッパ制
御器であって、2等辺3角形状の3角波変調信号発生回
路13xの出力信号Cax,Cbxと上記チヨッパ導通幅演
算器25の出力信号evcxとのレベル比較を行い、パル
ス幅変調制御するPWM回路12ax,12bx及びゲート
増幅器14a,14bから構成される。
中、第7図と同一の部分は符号をもって図示した第1図
において21は直流電源の1の電圧を検出する電圧検出
器、22はチヨッパの出力電流Ioutを検出するチヨッ
パ出力電流検出器、23は負荷電流ILを検出する負荷電
流検出器、24はチヨッパの出力電流Ioutの電流基準
Irefを演算するチヨッパ電流演算器であって、負荷8
の電圧基準Vref、コンデンサ7の電圧検出器9の検出
信号Vcfb、上記負荷電流検出器23の検出信号ILfWか
らサンプリング期間の平均電流Irefを演算する。25
は降圧チヨッパ2A,2Bの導通幅tcを演算するチヨ
ッパ導通演算器であって、上記電流基準Iref、直流電
源のチヨッパ出力電圧検出器21の検出信号Vdfb、コ
ンデンサ7の電圧検出信号Vcfb、チヨッパ出力電流検
出器22の検出信号Iofbからサンプル期間の導通幅tcを
演算し、PWM制御手段としてのPWM回路12ax,1
2bxの基準信号evcxに変換する。11xはチヨッパ制
御器であって、2等辺3角形状の3角波変調信号発生回
路13xの出力信号Cax,Cbxと上記チヨッパ導通幅演
算器25の出力信号evcxとのレベル比較を行い、パル
ス幅変調制御するPWM回路12ax,12bx及びゲート
増幅器14a,14bから構成される。
次に動作について説明する。最初に第2図を参照しPW
M回路12ax,12bxの動作から説明する。3角波変調
技術は従来から用いられてきた技術であって、第8図に
示されるような3角波の後縁部で導通幅を決定する後縁
制御形、その逆に3角波の前縁部で導通幅を決定する前
縁制御形、また、第2図に示すように2等辺3角形の前
縁及び後縁の両縁で導通幅を決定する両縁制御形が知ら
れている。これら3種類のPWM制御方式についてチヨ
ッパ導通幅の演算アルゴリズムを比較検討した結果、詳
細は省略するが、両縁制御方式の場合には演算式が最も
単純化され、マイクロプロセッサ等によるデイジタル制
御を行う場合に比較的短時間で処理できることが分っ
た。従ってこの発明ではPWM方式として両縁制御(手
段)形を採用した場合の例について説明する。変調波信
号Cax,Cbxは互いに180°位相がずれた2等辺3角
形状の信号で周期はTsで示されている。基準信号evcx
とのレベル比較を行い、Cax or Cbxevcxの場合にゲート信号egax,egbxを発生す
る。その結果1周期Ts間の両チヨッパの導通幅は2tc
で示され、両チヨッパとも同じになる。正、負群の降
圧、チヨッパ2A,2Bの合成出力電圧Voutは第8図
に示すものと同様の波形になる。時刻t1〜t2の間はI
0(K-1)=I0(K)で時刻t2〜t3間はI0(K)からI0(K+1)
に電流増加させた場合のチヨッパ出力電流Iout動作波
形を示している。ただし、I0(K-1),I0(K),I0(K+1)
は各々時刻t1,t2,t3におけるチヨッパ出力電流Io
utの瞬時値であり、チヨッパ出力電流検出器22で、チ
ヨッパの周期Tsに一致したサンプリング周期毎に検出
されるチヨッパ出力電流の検出信号Iofbの瞬時値に相
当する。
M回路12ax,12bxの動作から説明する。3角波変調
技術は従来から用いられてきた技術であって、第8図に
示されるような3角波の後縁部で導通幅を決定する後縁
制御形、その逆に3角波の前縁部で導通幅を決定する前
縁制御形、また、第2図に示すように2等辺3角形の前
縁及び後縁の両縁で導通幅を決定する両縁制御形が知ら
れている。これら3種類のPWM制御方式についてチヨ
ッパ導通幅の演算アルゴリズムを比較検討した結果、詳
細は省略するが、両縁制御方式の場合には演算式が最も
単純化され、マイクロプロセッサ等によるデイジタル制
御を行う場合に比較的短時間で処理できることが分っ
た。従ってこの発明ではPWM方式として両縁制御(手
段)形を採用した場合の例について説明する。変調波信
号Cax,Cbxは互いに180°位相がずれた2等辺3角
形状の信号で周期はTsで示されている。基準信号evcx
とのレベル比較を行い、Cax or Cbxevcxの場合にゲート信号egax,egbxを発生す
る。その結果1周期Ts間の両チヨッパの導通幅は2tc
で示され、両チヨッパとも同じになる。正、負群の降
圧、チヨッパ2A,2Bの合成出力電圧Voutは第8図
に示すものと同様の波形になる。時刻t1〜t2の間はI
0(K-1)=I0(K)で時刻t2〜t3間はI0(K)からI0(K+1)
に電流増加させた場合のチヨッパ出力電流Iout動作波
形を示している。ただし、I0(K-1),I0(K),I0(K+1)
は各々時刻t1,t2,t3におけるチヨッパ出力電流Io
utの瞬時値であり、チヨッパ出力電流検出器22で、チ
ヨッパの周期Tsに一致したサンプリング周期毎に検出
されるチヨッパ出力電流の検出信号Iofbの瞬時値に相
当する。
次にチヨッパ電流演算器24の動作について説明する。
コンデンサ7の電圧の目標設定値をVcrefとすれば、1
サンプル期間Ts(sec)でコンデンサ7に流すべき平均電
流ΔIcはコンデンサ7の容量をC(F)とすれば次式
で与えられる。
コンデンサ7の電圧の目標設定値をVcrefとすれば、1
サンプル期間Ts(sec)でコンデンサ7に流すべき平均電
流ΔIcはコンデンサ7の容量をC(F)とすれば次式
で与えられる。
(1)式をサンプリング毎の制御信号で表わせば(2)
式のように変形される。
式のように変形される。
(2)式は時刻t2におけるコンデンサ7の電圧の目標
値からの偏差に対して時刻t2からt3の間にコンデンサ
7に流すべき電流の平均値を示している。負荷電流Ic
が時刻t1からt3の間で変化しない場合には、時刻t2
における検出電流ILfWの瞬時値IL(K)を(2)式に加
算すれば、時刻t3におけるチヨッパ電流の基準値Iref
が(3)式により与えられる。
値からの偏差に対して時刻t2からt3の間にコンデンサ
7に流すべき電流の平均値を示している。負荷電流Ic
が時刻t1からt3の間で変化しない場合には、時刻t2
における検出電流ILfWの瞬時値IL(K)を(2)式に加
算すれば、時刻t3におけるチヨッパ電流の基準値Iref
が(3)式により与えられる。
Iref(K+1)=IL(K)+ΔIc(K+1) …(3) しかしながら、負荷電流ILが変動する場合には時刻t3
における負荷電流IL(K+1)を予測する必要がある。この
予測方法は各種方式が知られており、例えば2次近似予
測法によれば、(4)式により予測できる。
における負荷電流IL(K+1)を予測する必要がある。この
予測方法は各種方式が知られており、例えば2次近似予
測法によれば、(4)式により予測できる。
IL(K+1)=IL(K-2)+3〔IL(K)−IL(K-1)〕…(4) ここでIL(K-1),IL(K-2)は時刻t1の時点及び時刻
(t1−Ts)時点における負荷電流の瞬時検出信号であ
る。従って変動負荷に対しては時刻t2からt3までの負
荷電流の平均値(=〔IL(K)+IL(K+1)〕/2)を
(2)式に加算してチヨッパ電流の基準値を求める演算
式(チヨッパ演算手段)(5)式によりIrefを得る。
(t1−Ts)時点における負荷電流の瞬時検出信号であ
る。従って変動負荷に対しては時刻t2からt3までの負
荷電流の平均値(=〔IL(K)+IL(K+1)〕/2)を
(2)式に加算してチヨッパ電流の基準値を求める演算
式(チヨッパ演算手段)(5)式によりIrefを得る。
このような負荷電流ILの検出信号をフィードフォワー
ドしてチヨッパ出力電流を制御すればコンデンサ7の電
圧すなわち負荷8の電圧を1サンプリング期間Tsで目
標位に制御できる。
ドしてチヨッパ出力電流を制御すればコンデンサ7の電
圧すなわち負荷8の電圧を1サンプリング期間Tsで目
標位に制御できる。
次にこのチヨッパ電流の目標値に対して1サンプル期間
Tsでチヨッパ出力電流を追従させるためのチヨパ導通
演算器25の動作について説明する。第3a図及び第3
b図はチヨッパ出力電流Ioutが連続しているときに各
々チヨッパの入出力電圧Vd/2Vcが1より大きい場合
と1より小さい場合に相当するチヨッパの電圧、電流波
形を示している。時刻t2〜t3におけるTs期間のチヨ
ッパ出力電流Ioutの平均値をとし、リアクトル6の
インダクタンスをL(H)とすればチヨッパ電流Iout
の関係式は次のようになる。
Tsでチヨッパ出力電流を追従させるためのチヨパ導通
演算器25の動作について説明する。第3a図及び第3
b図はチヨッパ出力電流Ioutが連続しているときに各
々チヨッパの入出力電圧Vd/2Vcが1より大きい場合
と1より小さい場合に相当するチヨッパの電圧、電流波
形を示している。時刻t2〜t3におけるTs期間のチヨ
ッパ出力電流Ioutの平均値をとし、リアクトル6の
インダクタンスをL(H)とすればチヨッパ電流Iout
の関係式は次のようになる。
(a)Vd/2Vc>1の場合 (b)Vd/2Vc<1の場合 (6a)及び(6b)式において、I01,I02,I04,
I05,I06を消去すれば(6a)(6b)式ともに、次
の同一の関係式チヨッパ導通幅tcが得られる。
I05,I06を消去すれば(6a)(6b)式ともに、次
の同一の関係式チヨッパ導通幅tcが得られる。
(7)式をサンプリング周期Tsの半周期でパーユニッ
ト化すれば(8)式のようになる。
ト化すれば(8)式のようになる。
(8)式を制御信号を使用して表わせば(9)式のよう
になる。
になる。
ここで、Iofb(K),Vdfb(K),Vcfb(K)は時刻t2にお
けるチヨッパ出力電流、直流電源電圧、コンデンサ7の
電圧の各検出信号を示す。なお、ここでは上記電圧及び
電流の検出比Vd/Vdfb及びIout/Iofbを簡単のため、同一
に仮定している。
けるチヨッパ出力電流、直流電源電圧、コンデンサ7の
電圧の各検出信号を示す。なお、ここでは上記電圧及び
電流の検出比Vd/Vdfb及びIout/Iofbを簡単のため、同一
に仮定している。
このようにチヨッパ導通幅演算器25では(9)式に従
ってチヨッパ導通幅tcのパーユニット値の演算をサン
プリング周期毎に演算する。この例では時刻t2の直
後、あるいは直前に演算する。なお、時刻t2の直前で
演算し、時刻t2端までに演算処理を実行し終えるため
には前述の負荷電流の予測方法と同様にしてIofb(K),
Vcfb(K),Vdfb(K)等の検出値は時刻t2における予測
値を使用してもよい。次にチヨッパ導通幅tcのパーユ
ニット値をPWM回路の基準信号evcxに変換するため
に(10)式に従って変換すればよい。
ってチヨッパ導通幅tcのパーユニット値の演算をサン
プリング周期毎に演算する。この例では時刻t2の直
後、あるいは直前に演算する。なお、時刻t2の直前で
演算し、時刻t2端までに演算処理を実行し終えるため
には前述の負荷電流の予測方法と同様にしてIofb(K),
Vcfb(K),Vdfb(K)等の検出値は時刻t2における予測
値を使用してもよい。次にチヨッパ導通幅tcのパーユ
ニット値をPWM回路の基準信号evcxに変換するため
に(10)式に従って変換すればよい。
第2図のPWM動作波形を参照すれば の関係式が得られる。ここでCpeakは変調波信号Cax,
Cbxのピーク値を示す。
Cbxのピーク値を示す。
以上の制御演算をサンプリング周期毎にマイクロコンピ
ュータで実行する場合の制御演算フロ−を第4図にまと
めて示す。
ュータで実行する場合の制御演算フロ−を第4図にまと
めて示す。
なお、上記実施例ではチヨッパのスイッチング周期をサ
ンプリング周期にして制御演算する場合について説明し
たが、チヨッパのスイッチング周期の半周期Ts/2毎に
サンプリング制御を行ってもよく、この場合には上記演
算式を次のように変更すればよい。コンデンサ7の平均
電流ΔIcは(2A)式のようになる。
ンプリング周期にして制御演算する場合について説明し
たが、チヨッパのスイッチング周期の半周期Ts/2毎に
サンプリング制御を行ってもよく、この場合には上記演
算式を次のように変更すればよい。コンデンサ7の平均
電流ΔIcは(2A)式のようになる。
チヨッパの導通幅の演算式は第3a図、第3b図を参照
して時刻t2〜t3X間のチヨッパの電流の平均値をと
することにより、次の関係式より求められる。
して時刻t2〜t3X間のチヨッパの電流の平均値をと
することにより、次の関係式より求められる。
(a)Xd/2Vc>1の場合 (b)Vd/2Vc<1の場合 (6ax)及び(6bx)式において、I01,I02,I03を
消去すれば(6ax),(6bx)式ともに、次の同一の関
係式が得られる。
消去すれば(6ax),(6bx)式ともに、次の同一の関
係式が得られる。
(7x)式をサンプリング周期Ts/2でパーユニット化す
れば(8x)式のようになる。
れば(8x)式のようになる。
(8x)式を制御信号を用いて表わせば次のようになる。
すなわち、サンプリング周期をチヨッパのスイッチング
周期の半周期Ts/2で制御演算を行う場合には、Ts/2毎
にチヨッパ装置の電圧、電流を検出するとともに、上記
演算式において(2)式の代りに(2x)式を、(9)
式の代りに(9x)式(パーユニット演算手段)を用い
て計算すればよい。なお、負荷電流の予測値はこの例で
は時刻t3Xにおける値をIL+(K+1)とすればよい。
周期の半周期Ts/2で制御演算を行う場合には、Ts/2毎
にチヨッパ装置の電圧、電流を検出するとともに、上記
演算式において(2)式の代りに(2x)式を、(9)
式の代りに(9x)式(パーユニット演算手段)を用い
て計算すればよい。なお、負荷電流の予測値はこの例で
は時刻t3Xにおける値をIL+(K+1)とすればよい。
また、上記実施例では2段カスケード接続された2相
(あるいは2重)チヨッパ装置への適用したものについ
て説明したが、当然ながらチヨッパ装置1台で構成され
た1相チヨッパ装置にも適用でき、第5図に示す1相
(あるいは1重)チヨッパの制御装置の構成図に説明す
る2は降圧チヨッパであってスイッチング素子4が直流
電源の正極の電路に順方向に直列接続され、コンデンサ
3が直流電源1の両端間に並列接続され、ダイオード5
が上記スイッチング素子4の出力側に上記直流電源1の
極性と逆方向に接続されている。11XAはチヨッパ制御
器であってPWM回路12と3角波変調信号発生回路1
3XA及びゲート増幅器14から構成され、PWM制御を
行いスイッチング素子4へのゲート信号を発生する。3
角波変調信号としては第1図に示すCaxあるいはCbxの
いずれの信号を適用してもよく、ここでは、Caxを採用
した場合について第6図の1相チヨッパの動作波形を参
照してチヨッパ導通幅の演算式について説明する。時刻
t2〜t3間のチヨッパのスイッチング周期Tsをサンプ
リング周期としてチヨッパ電流Ioutの関係式を求める
と次のようになる。
(あるいは2重)チヨッパ装置への適用したものについ
て説明したが、当然ながらチヨッパ装置1台で構成され
た1相チヨッパ装置にも適用でき、第5図に示す1相
(あるいは1重)チヨッパの制御装置の構成図に説明す
る2は降圧チヨッパであってスイッチング素子4が直流
電源の正極の電路に順方向に直列接続され、コンデンサ
3が直流電源1の両端間に並列接続され、ダイオード5
が上記スイッチング素子4の出力側に上記直流電源1の
極性と逆方向に接続されている。11XAはチヨッパ制御
器であってPWM回路12と3角波変調信号発生回路1
3XA及びゲート増幅器14から構成され、PWM制御を
行いスイッチング素子4へのゲート信号を発生する。3
角波変調信号としては第1図に示すCaxあるいはCbxの
いずれの信号を適用してもよく、ここでは、Caxを採用
した場合について第6図の1相チヨッパの動作波形を参
照してチヨッパ導通幅の演算式について説明する。時刻
t2〜t3間のチヨッパのスイッチング周期Tsをサンプ
リング周期としてチヨッパ電流Ioutの関係式を求める
と次のようになる。
(11)式においてI01,I02,I0(K+1)を消去すれば となり、Ts/2でパーユニット化すれば次式のようにな
り(8)式と同一式になる、 なお、式の導出は省略するが、3角波変調信号としてC
bxを採用しても(12)式と同一式が得られる。また、
1相チヨッパでもチヨッパのスイッチング周期の半周期
Ts/2をサンプリング周期として制御でき、この場合の
チヨッパ導通幅tcの演算式は(8x)式と同一式にな
る。従って1相チヨッパにおいても(9)式あるいは
(9x)式を使用してチヨッパの導通幅を計算すればよ
く、チヨッパ電流基準Iref(K+1)の計算も(5)式を使
用して求められる。
り(8)式と同一式になる、 なお、式の導出は省略するが、3角波変調信号としてC
bxを採用しても(12)式と同一式が得られる。また、
1相チヨッパでもチヨッパのスイッチング周期の半周期
Ts/2をサンプリング周期として制御でき、この場合の
チヨッパ導通幅tcの演算式は(8x)式と同一式にな
る。従って1相チヨッパにおいても(9)式あるいは
(9x)式を使用してチヨッパの導通幅を計算すればよ
く、チヨッパ電流基準Iref(K+1)の計算も(5)式を使
用して求められる。
また、上記実施例ではPWM回路12ax,12bx,12
の動作でCax,Cbxが基準信号evcxより大きい場合に
スイッチング素子4a,4b,4のゲート信号を発生す
るものについて説明したがCax,Cbxがevcxより小さ
い場合にゲート信号を発生するものであってもよく、こ
の場合には基準信号evcxの変換式として(10)式の
代りに(10x)式を使用すればよい。
の動作でCax,Cbxが基準信号evcxより大きい場合に
スイッチング素子4a,4b,4のゲート信号を発生す
るものについて説明したがCax,Cbxがevcxより小さ
い場合にゲート信号を発生するものであってもよく、こ
の場合には基準信号evcxの変換式として(10)式の
代りに(10x)式を使用すればよい。
また、上記実施例ではスイッチング素子4a,4b,4
としてゲートターンオフサイリスタを使用したものを図
示したが、その他の半導体素子であってもよい。
としてゲートターンオフサイリスタを使用したものを図
示したが、その他の半導体素子であってもよい。
また、上記実施例では負荷8として等価的に直流負荷の
ものについて図示しているが、直流−交流電力変換器
(インバータ)を介して交流負荷が接続されたものであ
ってもよく、この場合には交流負荷の電圧、電流の実効
値検出信号をVvfb,ILfWとして制御するように構成し
たものであってもよい。
ものについて図示しているが、直流−交流電力変換器
(インバータ)を介して交流負荷が接続されたものであ
ってもよく、この場合には交流負荷の電圧、電流の実効
値検出信号をVvfb,ILfWとして制御するように構成し
たものであってもよい。
以上のように、この発明によればチヨッパの制御装置を
チヨッパ電流基準の演算手段、チヨッパ導通幅の演算手
段及び3角波変調信号の両縁制御形のPWM制御手段に
よってチヨッパのスイッチング周期に同期したサンプリ
ング周期でデッドビ−ト制御を行うように構成したの
で、チヨッパの出力電圧の制御応答が向上でき、またチ
ヨッパ電流の過電流を防止でき安定な運転が行なえる効
果がある。
チヨッパ電流基準の演算手段、チヨッパ導通幅の演算手
段及び3角波変調信号の両縁制御形のPWM制御手段に
よってチヨッパのスイッチング周期に同期したサンプリ
ング周期でデッドビ−ト制御を行うように構成したの
で、チヨッパの出力電圧の制御応答が向上でき、またチ
ヨッパ電流の過電流を防止でき安定な運転が行なえる効
果がある。
第1図はこの発明の一実施例によるチヨッパの制御装置
を示す回路構成図、第2図、第3a図、第3b図は第1
図に示す装置の動作波形図、第4図はこの発明の制御フ
ロー図、第5図はこの発明の他の実施例を示す回路構成
図、第6図は第5図に示す装置の動作波形図、第7図は
従来のチヨッパの制御装置を示す回路構成図、第8図は
第7図に示す装置の動作波形図である。 図において、1は直流電源、2A,2B,2は正群及び
負群降圧チヨッパ、6はリアクトル、7はコンデンサ、
8は負荷、9,21は電圧検出器、10は電圧制御器、
11はチヨッパ制御回路、12ax,12bxはPWM回路
(PWM制御手段)、22,23は電流検出器、24は
チヨッパ電流演算器、25はチヨッパ導通幅演算器、1
1,11x,11XAはチヨッパ制御器、13は三角波変
調信号発生回路である。
を示す回路構成図、第2図、第3a図、第3b図は第1
図に示す装置の動作波形図、第4図はこの発明の制御フ
ロー図、第5図はこの発明の他の実施例を示す回路構成
図、第6図は第5図に示す装置の動作波形図、第7図は
従来のチヨッパの制御装置を示す回路構成図、第8図は
第7図に示す装置の動作波形図である。 図において、1は直流電源、2A,2B,2は正群及び
負群降圧チヨッパ、6はリアクトル、7はコンデンサ、
8は負荷、9,21は電圧検出器、10は電圧制御器、
11はチヨッパ制御回路、12ax,12bxはPWM回路
(PWM制御手段)、22,23は電流検出器、24は
チヨッパ電流演算器、25はチヨッパ導通幅演算器、1
1,11x,11XAはチヨッパ制御器、13は三角波変
調信号発生回路である。
フロントページの続き (56)参考文献 特開 昭54−75525(JP,A) 特開 昭57−52265(JP,A) 特開 昭59−17865(JP,A) 特開 昭58−58893(JP,A) 特開 昭57−202871(JP,A) 特開 昭59−76171(JP,A) 特開 昭53−103524(JP,A) 特開 昭60−62866(JP,A) 特開 昭62−58871(JP,A) 特開 昭61−227663(JP,A) 特開 昭61−293160(JP,A) 特開 昭61−173668(JP,A) 実開 昭56−94191(JP,U)
Claims (6)
- 【請求項1】直流−直流電力変換を行う降圧チヨッパ
と、前記降圧チヨッパの出力側に接続されたリアクトル
とコンデンサの直列体で構成されたフィルタと、前記コ
ンデンサの両端に接続された負荷で構成されるチヨッパ
の制御装置において、前記チヨッパ電流の目標値を1サ
ンプリング期間の平均電流値としてチヨッパ電流の基準
値を求める演算式に従って演算するチヨッパ演算手段
と、前記チヨッパ電流の目標値に対して上記チヨッパの
導通幅のパーユニット値を求める演算式、あるいは2分
のサンプリング周期でパーユニット化する演算式に従っ
て演算するパーユニット演算手段と、前記パーユニット
演算手段からチヨッパ導通幅のパーユニット値をPWM
回路の基準信号に変換する演算式、あるいはPWM回路
入力の変調波信号が基準信号より小さい時に用いる該基
準信号の変換式に従って変換されるPWM基準信号及び
2等辺3角波の変調信号とにより両縁制御されるPWM
制御手段とを備え、上記チヨッパのスイッチング周期に
同期したサンプリング周期で上記各演算及びPWM制御
を行うようにしたことを特徴とするチヨッパの制御装
置。 - 【請求項2】前記降圧チヨッパ1相チヨッパあるいはチ
ヨッパを2段カスケード接続で構成し2組の変調信号を
互いに180°位相をずらせて2相チヨッパとしたこと
を特徴とする特許請求の範囲第1項記載のチヨッパの制
御装置。 - 【請求項3】サンプリング周期をチヨッパのスイッチン
グ周期と同一あるいは、スイッチング周期の半周期とし
たことを特徴とする特許請求の範囲第1項記載のチヨッ
パの制御装置。 - 【請求項4】チヨッパ電流の基準値を求める演算手段と
して、 但し、Irefはチヨッパ電流の基準値、 ILは負荷電流 ΔIcはコンデンサに流すべき平均電流、を用いるよう
にしたことを特徴とする特許請求の範囲第1項記載のチ
ヨッパの制御装置。 - 【請求項5】チヨッパの導通幅のパーユニット値を求め
る演算式に従って演算する演算手段として あるいは、2分のサンプリング周期でパーユニット化す
る演算式、 但し、tcはチヨッパ導通幅 Tsは1周期 Iofb(K)はチヨッパ出力電流 Vcfb(K)はコンデンサの電圧 Vdfb(K)は直流電源電圧 K又はKxは定数 を用いるようにしたことを特徴とする特許請求の範囲第
1項記載のチヨッパの制御装置。 - 【請求項6】チヨッパ導通幅のパーユニット値をPWM
回路の基準信号に変換する演算式, あるいは、PWM回路入力の変調波信号が基準信号より
小さい時に用いる該基準信号の変換式, 但し、Cpeakは変調信号のピーク値 CvcxはPWM回路の基準信号 に従って変換されるPWM基準信号、及び2等辺3角波
の変調信号とにより両縁制御されるPWM制御手段とし
て上記2式を用いるようにしたことを特徴とする特許請
求の範囲第1項記載のチヨッパの制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62053465A JPH067741B2 (ja) | 1987-03-09 | 1987-03-09 | チヨツパの制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62053465A JPH067741B2 (ja) | 1987-03-09 | 1987-03-09 | チヨツパの制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63220764A JPS63220764A (ja) | 1988-09-14 |
JPH067741B2 true JPH067741B2 (ja) | 1994-01-26 |
Family
ID=12943613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62053465A Expired - Lifetime JPH067741B2 (ja) | 1987-03-09 | 1987-03-09 | チヨツパの制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH067741B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744825B2 (ja) * | 1992-02-07 | 1995-05-15 | 株式会社東芝 | スナバ回生装置 |
FR2916585B1 (fr) * | 2007-05-25 | 2009-08-21 | Alstom Transport Sa | Procede de regulation d'une tension ou d'un courant d'un filtre rlc, support d'enregistrement et vehicules pour ce procede. |
JP6947504B2 (ja) * | 2016-12-27 | 2021-10-13 | 株式会社京三製作所 | 電源装置、及び電源装置の制御方法 |
CN107947585B (zh) * | 2017-11-03 | 2019-12-20 | 苏州海德蓝电气科技有限公司 | 一种双全桥dc/dc变换器的负荷前馈控制方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53103524A (en) * | 1977-02-23 | 1978-09-08 | Mitsubishi Electric Corp | Chopper current control system |
JPS5475525A (en) * | 1977-11-30 | 1979-06-16 | Hitachi Ltd | Electric source device |
JPS5694191U (ja) * | 1979-12-19 | 1981-07-27 | ||
DE3025719C2 (de) * | 1980-07-08 | 1983-06-23 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Integrierbare Schaltungsanordnung zur Versorgungsspannungsregelung nach dem Schaltregler-Prinzip in Fernsehgeräten |
JPS57202871A (en) * | 1981-06-05 | 1982-12-11 | Hitachi Ltd | Chopper controlling system |
JPS5833971A (ja) * | 1981-08-25 | 1983-02-28 | Fuji Electric Co Ltd | チヨツパの制御方式 |
JPS5858893A (ja) * | 1981-09-30 | 1983-04-07 | Hitachi Ltd | チヨツパ制御装置 |
JPS5917865A (ja) * | 1982-07-20 | 1984-01-30 | Nippon Denso Co Ltd | チヨツパ回路のアナログ量検出方法 |
JPS5976171A (ja) * | 1982-10-21 | 1984-05-01 | Nec Corp | スイツチング電源 |
JPS6062866A (ja) * | 1983-09-16 | 1985-04-11 | Omron Tateisi Electronics Co | スイツチング・レギユレ−タ |
-
1987
- 1987-03-09 JP JP62053465A patent/JPH067741B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63220764A (ja) | 1988-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6310787B2 (en) | Multiway power converter | |
US8212539B2 (en) | Interleaved converter | |
US20060133120A1 (en) | Three-phase ac-to-dc-to-ac converter | |
US10622914B2 (en) | Multi-stage DC-AC inverter | |
KR102206954B1 (ko) | 변환 장치 | |
JP6569839B1 (ja) | 電力変換装置 | |
EP3065285B1 (en) | Reversible dc-ac converter | |
US10003264B2 (en) | DC/DC converter | |
JPH0773426B2 (ja) | 電力変換装置の制御装置 | |
JP2021170934A (ja) | 直流電圧変換回路 | |
JPH067741B2 (ja) | チヨツパの制御装置 | |
JP3326479B2 (ja) | 電力変換器の制御システム | |
JP3050314B1 (ja) | 電力変換装置 | |
JP6968361B2 (ja) | 電力変換回路及びその制御法 | |
JPH0628517B2 (ja) | 電力変換装置 | |
JP2004282835A (ja) | Dc−dcコンバータ | |
Nishida et al. | A predictive instantaneous-current PWM controlled rectifier with ac-side harmonic current reduction | |
JP2749271B2 (ja) | 電力変換装置 | |
Futo et al. | Simple Model Based Dead Time Compensation Using Fast Current Measurement | |
JP2913889B2 (ja) | Pwmインバータの予測形瞬時値制御方法 | |
US20230336069A1 (en) | Power conversion device | |
Langbauer et al. | Inductor Current Envelope Based TCM/ZVS Operation of a High Switching Frequency Single-Phase AC/DC Converter | |
JPH082183B2 (ja) | 直列n重インバータの制御方法 | |
JP2000125575A (ja) | 正弦波入出力単相倍電圧交直変換回路の定サンプリング型pwm装置 | |
JPH09233844A (ja) | 電力変換装置の制御回路 |