JPH067741B2 - チヨツパの制御装置 - Google Patents
チヨツパの制御装置Info
- Publication number
- JPH067741B2 JPH067741B2 JP62053465A JP5346587A JPH067741B2 JP H067741 B2 JPH067741 B2 JP H067741B2 JP 62053465 A JP62053465 A JP 62053465A JP 5346587 A JP5346587 A JP 5346587A JP H067741 B2 JPH067741 B2 JP H067741B2
- Authority
- JP
- Japan
- Prior art keywords
- chipper
- current
- pwm
- value
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は直流−直流電力変換するチヨッパの制御装置
に関するものである。
に関するものである。
第７図は例えば昭和６１年度電気学会全国大会講演論文
集、１１４７ページに示された従来のチヨッパの制御装
置を示す回路構成図である。図において、１は直流電
源、２Ａ，２Ｂはこの直流電源１に接続された正群及び
負群の降圧チヨッパであって、２段カスケード接続され
ており、この降圧チヨッパ２Ａ，２Ｂは次のように構成
されている。スイッチング素子４ａ及び４ｂが各々直流
電源１の正及び負極の電路に順方向に直列接続されコン
デンサ３ａ，３ｂ及びダイオード５ａ，５ｂが直流電源
１の両端間に直列接続された状態で互いにブリッジに接
続されている。このダイオード５ａ，５ｂは、上記スイ
ッチング素子４ａ及び４ｂの出力側に上記直流電源１の
極性とは逆方向に接続され、上記コンデンサ３ａ，３ｂ
の中間点と該ダイオード５ａ，５ｂの中間点が共通に接
続されている。６はフイルタ用のリアクトル、７はフイ
ルタ用のコンデンサで直列接続され、上記正群及び負群
の降圧チヨッパ２Ａ，２Ｂの出力両端に接続されてい
る。また、８は負荷であってこのコンデンサ７の両端に
並列接続されている。９は電圧検出器で上記コンデンサ
７の電圧Ｖcを検出する。10は電圧制御器であって出力
信号Ｖcfbと電圧基準Ｖrefの偏差を増幅する。１１は上
記降圧チヨッパ２Ａ，２Ｂのチヨッパ制御器、上記電圧
制御器１０の出力信号ｅvcと３角波変調信号発生回路１
３の出力信号Ｃa及びＣbのレベル比較を夫々行いパルス
幅変調制御をするパルス幅変調回路１２ａ，１２ｂ（以
下ＰＷＭ回路と略す）及び前記ＰＷＭ回路１２ａ，１２
ｂの出力信号（ゲート信号ｅga，ｅgb）を増幅して上記
降圧チヨッパ２Ａ，２Ｂのスイッチング素子４ａ，４ｂ
へゲートパルスを供給するゲート増幅器１４ａ，１４ｂ
から構成される。
集、１１４７ページに示された従来のチヨッパの制御装
置を示す回路構成図である。図において、１は直流電
源、２Ａ，２Ｂはこの直流電源１に接続された正群及び
負群の降圧チヨッパであって、２段カスケード接続され
ており、この降圧チヨッパ２Ａ，２Ｂは次のように構成
されている。スイッチング素子４ａ及び４ｂが各々直流
電源１の正及び負極の電路に順方向に直列接続されコン
デンサ３ａ，３ｂ及びダイオード５ａ，５ｂが直流電源
１の両端間に直列接続された状態で互いにブリッジに接
続されている。このダイオード５ａ，５ｂは、上記スイ
ッチング素子４ａ及び４ｂの出力側に上記直流電源１の
極性とは逆方向に接続され、上記コンデンサ３ａ，３ｂ
の中間点と該ダイオード５ａ，５ｂの中間点が共通に接
続されている。６はフイルタ用のリアクトル、７はフイ
ルタ用のコンデンサで直列接続され、上記正群及び負群
の降圧チヨッパ２Ａ，２Ｂの出力両端に接続されてい
る。また、８は負荷であってこのコンデンサ７の両端に
並列接続されている。９は電圧検出器で上記コンデンサ
７の電圧Ｖcを検出する。10は電圧制御器であって出力
信号Ｖcfbと電圧基準Ｖrefの偏差を増幅する。１１は上
記降圧チヨッパ２Ａ，２Ｂのチヨッパ制御器、上記電圧
制御器１０の出力信号ｅvcと３角波変調信号発生回路１
３の出力信号Ｃa及びＣbのレベル比較を夫々行いパルス
幅変調制御をするパルス幅変調回路１２ａ，１２ｂ（以
下ＰＷＭ回路と略す）及び前記ＰＷＭ回路１２ａ，１２
ｂの出力信号（ゲート信号ｅga，ｅgb）を増幅して上記
降圧チヨッパ２Ａ，２Ｂのスイッチング素子４ａ，４ｂ
へゲートパルスを供給するゲート増幅器１４ａ，１４ｂ
から構成される。
次に第８図及び第７図を参照して動作について説明す
る。まず、電圧制御器１０は電圧基準信号Vrefに従って
チヨッパ出力側フイルタ用のコンデンサ７の出力電圧Vc
を制御するように動作する。ＰＷＭ回路１２ａ，１２ｂ
ではこの電圧制御器１０の出力信号ｅvcと３角波変調信
号発生回路１３の変調信号Ｃa，Ｃbのレベル比較動作を
行い、ゲート信号ｅga，ｅgbを発生する。ここで変調信
号Ｃa，Ｃbは互いに１８０°位相差を有しており、各変
調信号の周波数をｆcｄ示している。ＰＷＭ回路１２ａ
では変調信号Ｃaと電圧制御器１０の出力信号ｅvcのレ
ベル比較を行い、Ｃaｅvcの期間ｔ1〜ｔ4、ゲート信
号ｅgaを発生する。ＰＷＭ回路１２ｂでは変調信号Ｃb
と電圧制御器１０の出力信号ｅvcのレベル比較を行い、
同様にＣb ｅvcの期間ｔ3〜ｔ6、ゲート信号ｅgbを発生する。この
ゲート信号ｅga、ｅgbの発生に従って降圧チヨッパ２
Ａ，２Ｂのスイッチング素子４ａ，４ｂはオンオフ制御
され、各降圧チヨッパ２Ａ，２ＢはＶd／2をピーク値と
する方形波状の出力電圧 Ｖout１及びＶout２を発生する。この両降圧チヨッパ２
Ａ，２Ｂの合成出力電圧Ｖoutは、各降圧チヨッパ２
Ａ，２Ｂの出力電圧Ｖout１，Ｖout２がラップする期間
（例えばｔ1〜ｔ2）では正、負群チヨッパの出力電圧Ｖ
outはＶdとなり、ラップしない期間（例えばｔ2〜ｔ3）
ではＶｄ／２となるようなリップルを有する波形とな
る。なお、定常状態ではこの正負群チヨッパの出力電圧
Ｖoutの平均値はコンデンサ７の電圧平均値に一致す
る。また、降圧チヨッパ２Ａ，２Ｂの出力電流Ｉoutの
平均値は負荷電流の平均値ＩLに一致する。このよう
に変調信号Ｃa，Ｃbの位相を１８０°ずらすことによ
り、降圧チヨッパ２Ａ，２Ｂをいわゆる２相チヨッパ動
作させている。
る。まず、電圧制御器１０は電圧基準信号Vrefに従って
チヨッパ出力側フイルタ用のコンデンサ７の出力電圧Vc
を制御するように動作する。ＰＷＭ回路１２ａ，１２ｂ
ではこの電圧制御器１０の出力信号ｅvcと３角波変調信
号発生回路１３の変調信号Ｃa，Ｃbのレベル比較動作を
行い、ゲート信号ｅga，ｅgbを発生する。ここで変調信
号Ｃa，Ｃbは互いに１８０°位相差を有しており、各変
調信号の周波数をｆcｄ示している。ＰＷＭ回路１２ａ
では変調信号Ｃaと電圧制御器１０の出力信号ｅvcのレ
ベル比較を行い、Ｃaｅvcの期間ｔ1〜ｔ4、ゲート信
号ｅgaを発生する。ＰＷＭ回路１２ｂでは変調信号Ｃb
と電圧制御器１０の出力信号ｅvcのレベル比較を行い、
同様にＣb ｅvcの期間ｔ3〜ｔ6、ゲート信号ｅgbを発生する。この
ゲート信号ｅga、ｅgbの発生に従って降圧チヨッパ２
Ａ，２Ｂのスイッチング素子４ａ，４ｂはオンオフ制御
され、各降圧チヨッパ２Ａ，２ＢはＶd／2をピーク値と
する方形波状の出力電圧 Ｖout１及びＶout２を発生する。この両降圧チヨッパ２
Ａ，２Ｂの合成出力電圧Ｖoutは、各降圧チヨッパ２
Ａ，２Ｂの出力電圧Ｖout１，Ｖout２がラップする期間
（例えばｔ1〜ｔ2）では正、負群チヨッパの出力電圧Ｖ
outはＶdとなり、ラップしない期間（例えばｔ2〜ｔ3）
ではＶｄ／２となるようなリップルを有する波形とな
る。なお、定常状態ではこの正負群チヨッパの出力電圧
Ｖoutの平均値はコンデンサ７の電圧平均値に一致す
る。また、降圧チヨッパ２Ａ，２Ｂの出力電流Ｉoutの
平均値は負荷電流の平均値ＩLに一致する。このよう
に変調信号Ｃa，Ｃbの位相を１８０°ずらすことによ
り、降圧チヨッパ２Ａ，２Ｂをいわゆる２相チヨッパ動
作させている。
なお第７図に示す従来の実施例では、説明が簡単なた
め、負荷８として直流負荷を想定した説明したが、前記
文献に示されるように交流負荷であってもよい。この場
合にはチヨッパ装置の出力端と交流負荷との間に直流−
交流変換器（インバータ）、絶縁変圧器、交流フイルタ
が挿入されて設けられるが、電圧検出信号Ｖcfbとして
交流負荷端の電圧の検出信号が用いられても、チヨッパ
部の動作に関しては第７図に示すものと基本的には変ら
ない。
め、負荷８として直流負荷を想定した説明したが、前記
文献に示されるように交流負荷であってもよい。この場
合にはチヨッパ装置の出力端と交流負荷との間に直流−
交流変換器（インバータ）、絶縁変圧器、交流フイルタ
が挿入されて設けられるが、電圧検出信号Ｖcfbとして
交流負荷端の電圧の検出信号が用いられても、チヨッパ
部の動作に関しては第７図に示すものと基本的には変ら
ない。
従来のチヨッパの制御装置は以上のように構成されてい
るので、負荷の電流急変あるいは直流入力電源の電圧変
動に対して電圧制御の応答が遅く、またその応答を向上
させるために電圧制御器１０の増幅ゲインを上げるとチ
ヨッパ電流Ｉoutが過電流になり易いなどの問題点があ
った。
るので、負荷の電流急変あるいは直流入力電源の電圧変
動に対して電圧制御の応答が遅く、またその応答を向上
させるために電圧制御器１０の増幅ゲインを上げるとチ
ヨッパ電流Ｉoutが過電流になり易いなどの問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、チヨッパ電流の過電流を防止できるととも
に、電圧制御の応答を向上できるチヨッパの制御装置を
得ることを目的とする。
たもので、チヨッパ電流の過電流を防止できるととも
に、電圧制御の応答を向上できるチヨッパの制御装置を
得ることを目的とする。
この発明に係るチヨッパの制御装置は負荷電流検出手
段、チヨッパ演算手段、チヨッパ導通幅演算手段及び両
縁制御型のＰＷＭ制御手段とを設けてチヨッパのスイッ
チング周期に同期させて、負荷電圧及びチヨッパ電流を
デッドビート制御 （有限整定制御）するようにしたものである。
段、チヨッパ演算手段、チヨッパ導通幅演算手段及び両
縁制御型のＰＷＭ制御手段とを設けてチヨッパのスイッ
チング周期に同期させて、負荷電圧及びチヨッパ電流を
デッドビート制御 （有限整定制御）するようにしたものである。
この発明におけるチヨッパの制御装置はチヨッパ演算手
段により負荷電流がフィードフォワード制御され、チヨ
ッパ導通幅演算手段及びＰＷＭ制御手段によりチヨッパ
のスイッチング周期毎にチヨッパ出力電流の平均値を予
測制御する。
段により負荷電流がフィードフォワード制御され、チヨ
ッパ導通幅演算手段及びＰＷＭ制御手段によりチヨッパ
のスイッチング周期毎にチヨッパ出力電流の平均値を予
測制御する。
以下、この発明の一実施例を図について説明する。図
中、第７図と同一の部分は符号をもって図示した第１図
において２１は直流電源の１の電圧を検出する電圧検出
器、２２はチヨッパの出力電流Ｉoutを検出するチヨッ
パ出力電流検出器、23は負荷電流ＩLを検出する負荷電
流検出器、２４はチヨッパの出力電流Ｉoutの電流基準
Ｉrefを演算するチヨッパ電流演算器であって、負荷８
の電圧基準Ｖref、コンデンサ７の電圧検出器９の検出
信号Ｖcfb、上記負荷電流検出器２３の検出信号ＩLfWか
らサンプリング期間の平均電流Ｉrefを演算する。２５
は降圧チヨッパ２Ａ，２Ｂの導通幅ｔｃを演算するチヨ
ッパ導通演算器であって、上記電流基準Ｉref、直流電
源のチヨッパ出力電圧検出器２１の検出信号Ｖdfb、コ
ンデンサ７の電圧検出信号Ｖcfb、チヨッパ出力電流検
出器22の検出信号Ｉofbからサンプル期間の導通幅tcを
演算し、ＰＷＭ制御手段としてのＰＷＭ回路１２ax，１
２bxの基準信号ｅvcxに変換する。１１ｘはチヨッパ制
御器であって、２等辺３角形状の３角波変調信号発生回
路１３ｘの出力信号Ｃax，Ｃbxと上記チヨッパ導通幅演
算器２５の出力信号ｅvcxとのレベル比較を行い、パル
ス幅変調制御するＰＷＭ回路１２ax，１２bx及びゲート
増幅器１４ａ，１４ｂから構成される。
中、第７図と同一の部分は符号をもって図示した第１図
において２１は直流電源の１の電圧を検出する電圧検出
器、２２はチヨッパの出力電流Ｉoutを検出するチヨッ
パ出力電流検出器、23は負荷電流ＩLを検出する負荷電
流検出器、２４はチヨッパの出力電流Ｉoutの電流基準
Ｉrefを演算するチヨッパ電流演算器であって、負荷８
の電圧基準Ｖref、コンデンサ７の電圧検出器９の検出
信号Ｖcfb、上記負荷電流検出器２３の検出信号ＩLfWか
らサンプリング期間の平均電流Ｉrefを演算する。２５
は降圧チヨッパ２Ａ，２Ｂの導通幅ｔｃを演算するチヨ
ッパ導通演算器であって、上記電流基準Ｉref、直流電
源のチヨッパ出力電圧検出器２１の検出信号Ｖdfb、コ
ンデンサ７の電圧検出信号Ｖcfb、チヨッパ出力電流検
出器22の検出信号Ｉofbからサンプル期間の導通幅tcを
演算し、ＰＷＭ制御手段としてのＰＷＭ回路１２ax，１
２bxの基準信号ｅvcxに変換する。１１ｘはチヨッパ制
御器であって、２等辺３角形状の３角波変調信号発生回
路１３ｘの出力信号Ｃax，Ｃbxと上記チヨッパ導通幅演
算器２５の出力信号ｅvcxとのレベル比較を行い、パル
ス幅変調制御するＰＷＭ回路１２ax，１２bx及びゲート
増幅器１４ａ，１４ｂから構成される。
次に動作について説明する。最初に第２図を参照しＰＷ
Ｍ回路１２ax，１２bxの動作から説明する。３角波変調
技術は従来から用いられてきた技術であって、第８図に
示されるような３角波の後縁部で導通幅を決定する後縁
制御形、その逆に３角波の前縁部で導通幅を決定する前
縁制御形、また、第２図に示すように２等辺３角形の前
縁及び後縁の両縁で導通幅を決定する両縁制御形が知ら
れている。これら３種類のＰＷＭ制御方式についてチヨ
ッパ導通幅の演算アルゴリズムを比較検討した結果、詳
細は省略するが、両縁制御方式の場合には演算式が最も
単純化され、マイクロプロセッサ等によるデイジタル制
御を行う場合に比較的短時間で処理できることが分っ
た。従ってこの発明ではＰＷＭ方式として両縁制御（手
段）形を採用した場合の例について説明する。変調波信
号Ｃax，Ｃbxは互いに１８０°位相がずれた２等辺３角
形状の信号で周期はTsで示されている。基準信号ｅvcx
とのレベル比較を行い、Ｃax or Ｃbxｅvcxの場合にゲート信号ｅgax，ｅgbxを発生す
る。その結果１周期Ｔs間の両チヨッパの導通幅は２tc
で示され、両チヨッパとも同じになる。正、負群の降
圧、チヨッパ２Ａ，２Ｂの合成出力電圧Ｖoutは第８図
に示すものと同様の波形になる。時刻ｔ1〜ｔ2の間はＩ
0(K-1)＝Ｉ0(K)で時刻ｔ2〜ｔ3間はＩ0(K)からＩ0(K+1)
に電流増加させた場合のチヨッパ出力電流Ｉout動作波
形を示している。ただし、Ｉ0(K-1)，Ｉ0(K)，Ｉ0(K+1)
は各々時刻ｔ1，ｔ2，ｔ3におけるチヨッパ出力電流Ｉo
utの瞬時値であり、チヨッパ出力電流検出器２２で、チ
ヨッパの周期Ｔsに一致したサンプリング周期毎に検出
されるチヨッパ出力電流の検出信号Ｉofbの瞬時値に相
当する。
Ｍ回路１２ax，１２bxの動作から説明する。３角波変調
技術は従来から用いられてきた技術であって、第８図に
示されるような３角波の後縁部で導通幅を決定する後縁
制御形、その逆に３角波の前縁部で導通幅を決定する前
縁制御形、また、第２図に示すように２等辺３角形の前
縁及び後縁の両縁で導通幅を決定する両縁制御形が知ら
れている。これら３種類のＰＷＭ制御方式についてチヨ
ッパ導通幅の演算アルゴリズムを比較検討した結果、詳
細は省略するが、両縁制御方式の場合には演算式が最も
単純化され、マイクロプロセッサ等によるデイジタル制
御を行う場合に比較的短時間で処理できることが分っ
た。従ってこの発明ではＰＷＭ方式として両縁制御（手
段）形を採用した場合の例について説明する。変調波信
号Ｃax，Ｃbxは互いに１８０°位相がずれた２等辺３角
形状の信号で周期はTsで示されている。基準信号ｅvcx
とのレベル比較を行い、Ｃax or Ｃbxｅvcxの場合にゲート信号ｅgax，ｅgbxを発生す
る。その結果１周期Ｔs間の両チヨッパの導通幅は２tc
で示され、両チヨッパとも同じになる。正、負群の降
圧、チヨッパ２Ａ，２Ｂの合成出力電圧Ｖoutは第８図
に示すものと同様の波形になる。時刻ｔ1〜ｔ2の間はＩ
0(K-1)＝Ｉ0(K)で時刻ｔ2〜ｔ3間はＩ0(K)からＩ0(K+1)
に電流増加させた場合のチヨッパ出力電流Ｉout動作波
形を示している。ただし、Ｉ0(K-1)，Ｉ0(K)，Ｉ0(K+1)
は各々時刻ｔ1，ｔ2，ｔ3におけるチヨッパ出力電流Ｉo
utの瞬時値であり、チヨッパ出力電流検出器２２で、チ
ヨッパの周期Ｔsに一致したサンプリング周期毎に検出
されるチヨッパ出力電流の検出信号Ｉofbの瞬時値に相
当する。
次にチヨッパ電流演算器２４の動作について説明する。
コンデンサ７の電圧の目標設定値をVcrefとすれば、１
サンプル期間Ｔs(sec)でコンデンサ７に流すべき平均電
流ΔＩcはコンデンサ７の容量をＣ（Ｆ）とすれば次式
で与えられる。
コンデンサ７の電圧の目標設定値をVcrefとすれば、１
サンプル期間Ｔs(sec)でコンデンサ７に流すべき平均電
流ΔＩcはコンデンサ７の容量をＣ（Ｆ）とすれば次式
で与えられる。
（１）式をサンプリング毎の制御信号で表わせば（２）
式のように変形される。
式のように変形される。
（２）式は時刻ｔ2におけるコンデンサ７の電圧の目標
値からの偏差に対して時刻ｔ2からｔ3の間にコンデンサ
７に流すべき電流の平均値を示している。負荷電流Ｉc
が時刻ｔ1からｔ3の間で変化しない場合には、時刻ｔ2
における検出電流ＩLfWの瞬時値ＩL(K)を（２）式に加
算すれば、時刻ｔ3におけるチヨッパ電流の基準値Ｉref
が（３）式により与えられる。
値からの偏差に対して時刻ｔ2からｔ3の間にコンデンサ
７に流すべき電流の平均値を示している。負荷電流Ｉc
が時刻ｔ1からｔ3の間で変化しない場合には、時刻ｔ2
における検出電流ＩLfWの瞬時値ＩL(K)を（２）式に加
算すれば、時刻ｔ3におけるチヨッパ電流の基準値Ｉref
が（３）式により与えられる。
Ｉref(K+1)＝ＩL(K)＋ΔＩｃ(K+1) …(3) しかしながら、負荷電流ＩLが変動する場合には時刻ｔ3
における負荷電流ＩL(K+1)を予測する必要がある。この
予測方法は各種方式が知られており、例えば２次近似予
測法によれば、（４）式により予測できる。
における負荷電流ＩL(K+1)を予測する必要がある。この
予測方法は各種方式が知られており、例えば２次近似予
測法によれば、（４）式により予測できる。
ＩL(K+1)＝ＩL(K-2)＋３〔ＩL(K)−ＩL(K-1)〕…(4) ここでＩL(K-1)，ＩL(K-2)は時刻ｔ1の時点及び時刻
（ｔ1−Ｔs）時点における負荷電流の瞬時検出信号であ
る。従って変動負荷に対しては時刻ｔ2からｔ3までの負
荷電流の平均値（＝〔ＩL(K)＋ＩL(K+1)〕／２）を
（２）式に加算してチヨッパ電流の基準値を求める演算
式（チヨッパ演算手段）（５）式によりＩrefを得る。
（ｔ1−Ｔs）時点における負荷電流の瞬時検出信号であ
る。従って変動負荷に対しては時刻ｔ2からｔ3までの負
荷電流の平均値（＝〔ＩL(K)＋ＩL(K+1)〕／２）を
（２）式に加算してチヨッパ電流の基準値を求める演算
式（チヨッパ演算手段）（５）式によりＩrefを得る。
このような負荷電流ＩLの検出信号をフィードフォワー
ドしてチヨッパ出力電流を制御すればコンデンサ７の電
圧すなわち負荷８の電圧を１サンプリング期間Ｔsで目
標位に制御できる。
ドしてチヨッパ出力電流を制御すればコンデンサ７の電
圧すなわち負荷８の電圧を１サンプリング期間Ｔsで目
標位に制御できる。
次にこのチヨッパ電流の目標値に対して１サンプル期間
Ｔｓでチヨッパ出力電流を追従させるためのチヨパ導通
演算器２５の動作について説明する。第３ａ図及び第３
ｂ図はチヨッパ出力電流Ｉoutが連続しているときに各
々チヨッパの入出力電圧Ｖd／２Ｖcが１より大きい場合
と１より小さい場合に相当するチヨッパの電圧、電流波
形を示している。時刻ｔ2〜ｔ3におけるＴs期間のチヨ
ッパ出力電流Ｉoutの平均値をとし、リアクトル６の
インダクタンスをＬ（Ｈ）とすればチヨッパ電流Ｉout
の関係式は次のようになる。
Ｔｓでチヨッパ出力電流を追従させるためのチヨパ導通
演算器２５の動作について説明する。第３ａ図及び第３
ｂ図はチヨッパ出力電流Ｉoutが連続しているときに各
々チヨッパの入出力電圧Ｖd／２Ｖcが１より大きい場合
と１より小さい場合に相当するチヨッパの電圧、電流波
形を示している。時刻ｔ2〜ｔ3におけるＴs期間のチヨ
ッパ出力電流Ｉoutの平均値をとし、リアクトル６の
インダクタンスをＬ（Ｈ）とすればチヨッパ電流Ｉout
の関係式は次のようになる。
(a)Ｖｄ／２Ｖc＞１の場合 (b)Ｖｄ／２Ｖc＜１の場合 （６ａ）及び（６ｂ）式において、Ｉ01，Ｉ02，Ｉ04，
Ｉ05，Ｉ06を消去すれば（６ａ）（６ｂ）式ともに、次
の同一の関係式チヨッパ導通幅ｔｃが得られる。
Ｉ05，Ｉ06を消去すれば（６ａ）（６ｂ）式ともに、次
の同一の関係式チヨッパ導通幅ｔｃが得られる。
（７）式をサンプリング周期Ｔsの半周期でパーユニッ
ト化すれば（８）式のようになる。
ト化すれば（８）式のようになる。
（８）式を制御信号を使用して表わせば（９）式のよう
になる。
になる。
ここで、Ｉofb(K)，Ｖdfb(K)，Ｖcfb(K)は時刻ｔ2にお
けるチヨッパ出力電流、直流電源電圧、コンデンサ７の
電圧の各検出信号を示す。なお、ここでは上記電圧及び
電流の検出比Vd/Vdfb及びIout/Iofbを簡単のため、同一
に仮定している。
けるチヨッパ出力電流、直流電源電圧、コンデンサ７の
電圧の各検出信号を示す。なお、ここでは上記電圧及び
電流の検出比Vd/Vdfb及びIout/Iofbを簡単のため、同一
に仮定している。
このようにチヨッパ導通幅演算器２５では（９）式に従
ってチヨッパ導通幅ｔcのパーユニット値の演算をサン
プリング周期毎に演算する。この例では時刻ｔ2の直
後、あるいは直前に演算する。なお、時刻ｔ2の直前で
演算し、時刻ｔ2端までに演算処理を実行し終えるため
には前述の負荷電流の予測方法と同様にしてＩofb(K)，
Ｖcfb(K)，Ｖdfb(K)等の検出値は時刻ｔ2における予測
値を使用してもよい。次にチヨッパ導通幅ｔｃのパーユ
ニット値をＰＷＭ回路の基準信号ｅvcxに変換するため
に（１０）式に従って変換すればよい。
ってチヨッパ導通幅ｔcのパーユニット値の演算をサン
プリング周期毎に演算する。この例では時刻ｔ2の直
後、あるいは直前に演算する。なお、時刻ｔ2の直前で
演算し、時刻ｔ2端までに演算処理を実行し終えるため
には前述の負荷電流の予測方法と同様にしてＩofb(K)，
Ｖcfb(K)，Ｖdfb(K)等の検出値は時刻ｔ2における予測
値を使用してもよい。次にチヨッパ導通幅ｔｃのパーユ
ニット値をＰＷＭ回路の基準信号ｅvcxに変換するため
に（１０）式に従って変換すればよい。
第２図のＰＷＭ動作波形を参照すれば の関係式が得られる。ここでＣpeakは変調波信号Ｃax，
Ｃbxのピーク値を示す。
Ｃbxのピーク値を示す。
以上の制御演算をサンプリング周期毎にマイクロコンピ
ュータで実行する場合の制御演算フロ−を第４図にまと
めて示す。
ュータで実行する場合の制御演算フロ−を第４図にまと
めて示す。
なお、上記実施例ではチヨッパのスイッチング周期をサ
ンプリング周期にして制御演算する場合について説明し
たが、チヨッパのスイッチング周期の半周期Ｔs/2毎に
サンプリング制御を行ってもよく、この場合には上記演
算式を次のように変更すればよい。コンデンサ７の平均
電流ΔＩcは（２Ａ）式のようになる。
ンプリング周期にして制御演算する場合について説明し
たが、チヨッパのスイッチング周期の半周期Ｔs/2毎に
サンプリング制御を行ってもよく、この場合には上記演
算式を次のように変更すればよい。コンデンサ７の平均
電流ΔＩcは（２Ａ）式のようになる。
チヨッパの導通幅の演算式は第３ａ図、第３ｂ図を参照
して時刻ｔ2〜ｔ3X間のチヨッパの電流の平均値をと
することにより、次の関係式より求められる。
して時刻ｔ2〜ｔ3X間のチヨッパの電流の平均値をと
することにより、次の関係式より求められる。
(a)Ｘd/２Ｖｃ＞１の場合 (b)Ｖd／２Ｖｃ＜１の場合 （６ax）及び（６bx）式において、Ｉ01，Ｉ02，Ｉ03を
消去すれば（６ax），（６bx）式ともに、次の同一の関
係式が得られる。
消去すれば（６ax），（６bx）式ともに、次の同一の関
係式が得られる。
（７x）式をサンプリング周期Ｔs/2でパーユニット化す
れば(8x)式のようになる。
れば(8x)式のようになる。
(8x)式を制御信号を用いて表わせば次のようになる。
すなわち、サンプリング周期をチヨッパのスイッチング
周期の半周期Ｔs/2で制御演算を行う場合には、Ｔs/2毎
にチヨッパ装置の電圧、電流を検出するとともに、上記
演算式において（２）式の代りに（２ｘ）式を、（９）
式の代りに（９ｘ）式（パーユニット演算手段）を用い
て計算すればよい。なお、負荷電流の予測値はこの例で
は時刻ｔ3Xにおける値をＩL+(K+1)とすればよい。
周期の半周期Ｔs/2で制御演算を行う場合には、Ｔs/2毎
にチヨッパ装置の電圧、電流を検出するとともに、上記
演算式において（２）式の代りに（２ｘ）式を、（９）
式の代りに（９ｘ）式（パーユニット演算手段）を用い
て計算すればよい。なお、負荷電流の予測値はこの例で
は時刻ｔ3Xにおける値をＩL+(K+1)とすればよい。
また、上記実施例では２段カスケード接続された２相
（あるいは２重）チヨッパ装置への適用したものについ
て説明したが、当然ながらチヨッパ装置１台で構成され
た１相チヨッパ装置にも適用でき、第５図に示す１相
（あるいは１重）チヨッパの制御装置の構成図に説明す
る２は降圧チヨッパであってスイッチング素子４が直流
電源の正極の電路に順方向に直列接続され、コンデンサ
３が直流電源１の両端間に並列接続され、ダイオード５
が上記スイッチング素子４の出力側に上記直流電源１の
極性と逆方向に接続されている。１１XAはチヨッパ制御
器であってＰＷＭ回路１２と３角波変調信号発生回路１
３XA及びゲート増幅器１４から構成され、ＰＷＭ制御を
行いスイッチング素子４へのゲート信号を発生する。３
角波変調信号としては第１図に示すＣaxあるいはＣbxの
いずれの信号を適用してもよく、ここでは、Ｃaxを採用
した場合について第６図の１相チヨッパの動作波形を参
照してチヨッパ導通幅の演算式について説明する。時刻
ｔ2〜ｔ3間のチヨッパのスイッチング周期Ｔsをサンプ
リング周期としてチヨッパ電流Ｉoutの関係式を求める
と次のようになる。
（あるいは２重）チヨッパ装置への適用したものについ
て説明したが、当然ながらチヨッパ装置１台で構成され
た１相チヨッパ装置にも適用でき、第５図に示す１相
（あるいは１重）チヨッパの制御装置の構成図に説明す
る２は降圧チヨッパであってスイッチング素子４が直流
電源の正極の電路に順方向に直列接続され、コンデンサ
３が直流電源１の両端間に並列接続され、ダイオード５
が上記スイッチング素子４の出力側に上記直流電源１の
極性と逆方向に接続されている。１１XAはチヨッパ制御
器であってＰＷＭ回路１２と３角波変調信号発生回路１
３XA及びゲート増幅器１４から構成され、ＰＷＭ制御を
行いスイッチング素子４へのゲート信号を発生する。３
角波変調信号としては第１図に示すＣaxあるいはＣbxの
いずれの信号を適用してもよく、ここでは、Ｃaxを採用
した場合について第６図の１相チヨッパの動作波形を参
照してチヨッパ導通幅の演算式について説明する。時刻
ｔ2〜ｔ3間のチヨッパのスイッチング周期Ｔsをサンプ
リング周期としてチヨッパ電流Ｉoutの関係式を求める
と次のようになる。
（１１）式においてＩ01，Ｉ02，Ｉ0(K+1)を消去すれば となり、Ｔs/2でパーユニット化すれば次式のようにな
り（８）式と同一式になる、 なお、式の導出は省略するが、３角波変調信号としてＣ
bxを採用しても（１２）式と同一式が得られる。また、
１相チヨッパでもチヨッパのスイッチング周期の半周期
Ｔs/2をサンプリング周期として制御でき、この場合の
チヨッパ導通幅ｔｃの演算式は（８ｘ）式と同一式にな
る。従って１相チヨッパにおいても（９）式あるいは
（９ｘ）式を使用してチヨッパの導通幅を計算すればよ
く、チヨッパ電流基準Ｉref(K+1)の計算も（５）式を使
用して求められる。
り（８）式と同一式になる、 なお、式の導出は省略するが、３角波変調信号としてＣ
bxを採用しても（１２）式と同一式が得られる。また、
１相チヨッパでもチヨッパのスイッチング周期の半周期
Ｔs/2をサンプリング周期として制御でき、この場合の
チヨッパ導通幅ｔｃの演算式は（８ｘ）式と同一式にな
る。従って１相チヨッパにおいても（９）式あるいは
（９ｘ）式を使用してチヨッパの導通幅を計算すればよ
く、チヨッパ電流基準Ｉref(K+1)の計算も（５）式を使
用して求められる。
また、上記実施例ではＰＷＭ回路１２ax，１２bx，１２
の動作でＣax，Ｃbxが基準信号ｅvcxより大きい場合に
スイッチング素子４ａ，４ｂ，４のゲート信号を発生す
るものについて説明したがＣax，Ｃbxがｅvcxより小さ
い場合にゲート信号を発生するものであってもよく、こ
の場合には基準信号ｅvcxの変換式として（１０）式の
代りに（１０ｘ）式を使用すればよい。
の動作でＣax，Ｃbxが基準信号ｅvcxより大きい場合に
スイッチング素子４ａ，４ｂ，４のゲート信号を発生す
るものについて説明したがＣax，Ｃbxがｅvcxより小さ
い場合にゲート信号を発生するものであってもよく、こ
の場合には基準信号ｅvcxの変換式として（１０）式の
代りに（１０ｘ）式を使用すればよい。
また、上記実施例ではスイッチング素子４ａ，４ｂ，４
としてゲートターンオフサイリスタを使用したものを図
示したが、その他の半導体素子であってもよい。
としてゲートターンオフサイリスタを使用したものを図
示したが、その他の半導体素子であってもよい。
また、上記実施例では負荷８として等価的に直流負荷の
ものについて図示しているが、直流−交流電力変換器
（インバータ）を介して交流負荷が接続されたものであ
ってもよく、この場合には交流負荷の電圧、電流の実効
値検出信号をＶvfb，ＩLfWとして制御するように構成し
たものであってもよい。
ものについて図示しているが、直流−交流電力変換器
（インバータ）を介して交流負荷が接続されたものであ
ってもよく、この場合には交流負荷の電圧、電流の実効
値検出信号をＶvfb，ＩLfWとして制御するように構成し
たものであってもよい。
以上のように、この発明によればチヨッパの制御装置を
チヨッパ電流基準の演算手段、チヨッパ導通幅の演算手
段及び３角波変調信号の両縁制御形のＰＷＭ制御手段に
よってチヨッパのスイッチング周期に同期したサンプリ
ング周期でデッドビ−ト制御を行うように構成したの
で、チヨッパの出力電圧の制御応答が向上でき、またチ
ヨッパ電流の過電流を防止でき安定な運転が行なえる効
果がある。
チヨッパ電流基準の演算手段、チヨッパ導通幅の演算手
段及び３角波変調信号の両縁制御形のＰＷＭ制御手段に
よってチヨッパのスイッチング周期に同期したサンプリ
ング周期でデッドビ−ト制御を行うように構成したの
で、チヨッパの出力電圧の制御応答が向上でき、またチ
ヨッパ電流の過電流を防止でき安定な運転が行なえる効
果がある。
第１図はこの発明の一実施例によるチヨッパの制御装置
を示す回路構成図、第２図、第３ａ図、第３ｂ図は第１
図に示す装置の動作波形図、第４図はこの発明の制御フ
ロー図、第５図はこの発明の他の実施例を示す回路構成
図、第６図は第５図に示す装置の動作波形図、第７図は
従来のチヨッパの制御装置を示す回路構成図、第８図は
第７図に示す装置の動作波形図である。 図において、１は直流電源、２Ａ，２Ｂ，２は正群及び
負群降圧チヨッパ、６はリアクトル、７はコンデンサ、
８は負荷、９，２１は電圧検出器、１０は電圧制御器、
１１はチヨッパ制御回路、12ax，１２bxはＰＷＭ回路
（ＰＷＭ制御手段）、２２，２３は電流検出器、２４は
チヨッパ電流演算器、２５はチヨッパ導通幅演算器、１
１，１１ｘ，１１XAはチヨッパ制御器、１３は三角波変
調信号発生回路である。
を示す回路構成図、第２図、第３ａ図、第３ｂ図は第１
図に示す装置の動作波形図、第４図はこの発明の制御フ
ロー図、第５図はこの発明の他の実施例を示す回路構成
図、第６図は第５図に示す装置の動作波形図、第７図は
従来のチヨッパの制御装置を示す回路構成図、第８図は
第７図に示す装置の動作波形図である。 図において、１は直流電源、２Ａ，２Ｂ，２は正群及び
負群降圧チヨッパ、６はリアクトル、７はコンデンサ、
８は負荷、９，２１は電圧検出器、１０は電圧制御器、
１１はチヨッパ制御回路、12ax，１２bxはＰＷＭ回路
（ＰＷＭ制御手段）、２２，２３は電流検出器、２４は
チヨッパ電流演算器、２５はチヨッパ導通幅演算器、１
１，１１ｘ，１１XAはチヨッパ制御器、１３は三角波変
調信号発生回路である。
フロントページの続き (56)参考文献 特開 昭54−75525（ＪＰ，Ａ) 特開 昭57−52265（ＪＰ，Ａ) 特開 昭59−17865（ＪＰ，Ａ) 特開 昭58−58893（ＪＰ，Ａ) 特開 昭57−202871（ＪＰ，Ａ) 特開 昭59−76171（ＪＰ，Ａ) 特開 昭53−103524（ＪＰ，Ａ) 特開 昭60−62866（ＪＰ，Ａ) 特開 昭62−58871（ＪＰ，Ａ) 特開 昭61−227663（ＪＰ，Ａ) 特開 昭61−293160（ＪＰ，Ａ) 特開 昭61−173668（ＪＰ，Ａ) 実開 昭56−94191（ＪＰ，Ｕ)
Claims (6)
- 【請求項１】直流−直流電力変換を行う降圧チヨッパ
と、前記降圧チヨッパの出力側に接続されたリアクトル
とコンデンサの直列体で構成されたフィルタと、前記コ
ンデンサの両端に接続された負荷で構成されるチヨッパ
の制御装置において、前記チヨッパ電流の目標値を１サ
ンプリング期間の平均電流値としてチヨッパ電流の基準
値を求める演算式に従って演算するチヨッパ演算手段
と、前記チヨッパ電流の目標値に対して上記チヨッパの
導通幅のパーユニット値を求める演算式、あるいは２分
のサンプリング周期でパーユニット化する演算式に従っ
て演算するパーユニット演算手段と、前記パーユニット
演算手段からチヨッパ導通幅のパーユニット値をＰＷＭ
回路の基準信号に変換する演算式、あるいはＰＷＭ回路
入力の変調波信号が基準信号より小さい時に用いる該基
準信号の変換式に従って変換されるＰＷＭ基準信号及び
２等辺３角波の変調信号とにより両縁制御されるＰＷＭ
制御手段とを備え、上記チヨッパのスイッチング周期に
同期したサンプリング周期で上記各演算及びＰＷＭ制御
を行うようにしたことを特徴とするチヨッパの制御装
置。 - 【請求項２】前記降圧チヨッパ１相チヨッパあるいはチ
ヨッパを２段カスケード接続で構成し２組の変調信号を
互いに１８０°位相をずらせて２相チヨッパとしたこと
を特徴とする特許請求の範囲第１項記載のチヨッパの制
御装置。 - 【請求項３】サンプリング周期をチヨッパのスイッチン
グ周期と同一あるいは、スイッチング周期の半周期とし
たことを特徴とする特許請求の範囲第１項記載のチヨッ
パの制御装置。 - 【請求項４】チヨッパ電流の基準値を求める演算手段と
して、 但し、Ｉrefはチヨッパ電流の基準値、 ＩＬは負荷電流 ΔＩｃはコンデンサに流すべき平均電流、を用いるよう
にしたことを特徴とする特許請求の範囲第１項記載のチ
ヨッパの制御装置。 - 【請求項５】チヨッパの導通幅のパーユニット値を求め
る演算式に従って演算する演算手段として あるいは、２分のサンプリング周期でパーユニット化す
る演算式、 但し、tcはチヨッパ導通幅 Ｔsは１周期 Ｉofb(K)はチヨッパ出力電流 Ｖcfb(K)はコンデンサの電圧 Ｖdfb(K)は直流電源電圧 Ｋ又はＫxは定数 を用いるようにしたことを特徴とする特許請求の範囲第
１項記載のチヨッパの制御装置。 - 【請求項６】チヨッパ導通幅のパーユニット値をＰＷＭ
回路の基準信号に変換する演算式， あるいは、ＰＷＭ回路入力の変調波信号が基準信号より
小さい時に用いる該基準信号の変換式， 但し、Ｃpeakは変調信号のピーク値 ＣvcxはＰＷＭ回路の基準信号 に従って変換されるＰＷＭ基準信号、及び２等辺３角波
の変調信号とにより両縁制御されるＰＷＭ制御手段とし
て上記２式を用いるようにしたことを特徴とする特許請
求の範囲第１項記載のチヨッパの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62053465A JPH067741B2 (ja) | 1987-03-09 | 1987-03-09 | チヨツパの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62053465A JPH067741B2 (ja) | 1987-03-09 | 1987-03-09 | チヨツパの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63220764A JPS63220764A (ja) | 1988-09-14 |
| JPH067741B2 true JPH067741B2 (ja) | 1994-01-26 |
Family
ID=12943613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62053465A Expired - Lifetime JPH067741B2 (ja) | 1987-03-09 | 1987-03-09 | チヨツパの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067741B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744825B2 (ja) * | 1992-02-07 | 1995-05-15 | 株式会社東芝 | スナバ回生装置 |
| FR2916585B1 (fr) * | 2007-05-25 | 2009-08-21 | Alstom Transport Sa | Procede de regulation d'une tension ou d'un courant d'un filtre rlc, support d'enregistrement et vehicules pour ce procede. |
| JP6947504B2 (ja) * | 2016-12-27 | 2021-10-13 | 株式会社京三製作所 | 電源装置、及び電源装置の制御方法 |
| CN107947585B (zh) * | 2017-11-03 | 2019-12-20 | 苏州海德蓝电气科技有限公司 | 一种双全桥dc/dc变换器的负荷前馈控制方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53103524A (en) * | 1977-02-23 | 1978-09-08 | Mitsubishi Electric Corp | Chopper current control system |
| JPS5475525A (en) * | 1977-11-30 | 1979-06-16 | Hitachi Ltd | Electric source device |
| JPS5694191U (ja) * | 1979-12-19 | 1981-07-27 | ||
| DE3025719C2 (de) * | 1980-07-08 | 1983-06-23 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Integrierbare Schaltungsanordnung zur Versorgungsspannungsregelung nach dem Schaltregler-Prinzip in Fernsehgeräten |
| JPS57202871A (en) * | 1981-06-05 | 1982-12-11 | Hitachi Ltd | Chopper controlling system |
| JPS5833971A (ja) * | 1981-08-25 | 1983-02-28 | Fuji Electric Co Ltd | チヨツパの制御方式 |
| JPS5858893A (ja) * | 1981-09-30 | 1983-04-07 | Hitachi Ltd | チヨツパ制御装置 |
| JPS5917865A (ja) * | 1982-07-20 | 1984-01-30 | Nippon Denso Co Ltd | チヨツパ回路のアナログ量検出方法 |
| JPS5976171A (ja) * | 1982-10-21 | 1984-05-01 | Nec Corp | スイツチング電源 |
| JPS6062866A (ja) * | 1983-09-16 | 1985-04-11 | Omron Tateisi Electronics Co | スイツチング・レギユレ−タ |
-
1987
- 1987-03-09 JP JP62053465A patent/JPH067741B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63220764A (ja) | 1988-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310787B2 (en) | Multiway power converter | |
| US8212539B2 (en) | Interleaved converter | |
| US20060133120A1 (en) | Three-phase ac-to-dc-to-ac converter | |
| US10622914B2 (en) | Multi-stage DC-AC inverter | |
| KR102206954B1 (ko) | 변환 장치 | |
| JP6569839B1 (ja) | 電力変換装置 | |
| EP3065285B1 (en) | Reversible dc-ac converter | |
| US10003264B2 (en) | DC/DC converter | |
| JPH0773426B2 (ja) | 電力変換装置の制御装置 | |
| JP2021170934A (ja) | 直流電圧変換回路 | |
| JPH067741B2 (ja) | チヨツパの制御装置 | |
| JP3326479B2 (ja) | 電力変換器の制御システム | |
| JP3050314B1 (ja) | 電力変換装置 | |
| JP6968361B2 (ja) | 電力変換回路及びその制御法 | |
| JPH0628517B2 (ja) | 電力変換装置 | |
| JP2004282835A (ja) | Ｄｃ−ｄｃコンバータ | |
| Nishida et al. | A predictive instantaneous-current PWM controlled rectifier with ac-side harmonic current reduction | |
| JP2749271B2 (ja) | 電力変換装置 | |
| Futo et al. | Simple Model Based Dead Time Compensation Using Fast Current Measurement | |
| JP2913889B2 (ja) | Ｐｗｍインバータの予測形瞬時値制御方法 | |
| US20230336069A1 (en) | Power conversion device | |
| Langbauer et al. | Inductor Current Envelope Based TCM/ZVS Operation of a High Switching Frequency Single-Phase AC/DC Converter | |
| JPH082183B2 (ja) | 直列ｎ重インバータの制御方法 | |
| JP2000125575A (ja) | 正弦波入出力単相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 | |
| JPH09233844A (ja) | 電力変換装置の制御回路 |