JP2000125575A - 正弦波入出力単相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 - Google Patents
正弦波入出力単相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置Info
- Publication number
- JP2000125575A JP2000125575A JP10306315A JP30631598A JP2000125575A JP 2000125575 A JP2000125575 A JP 2000125575A JP 10306315 A JP10306315 A JP 10306315A JP 30631598 A JP30631598 A JP 30631598A JP 2000125575 A JP2000125575 A JP 2000125575A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- sine wave
- current
- output
- wave input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 主素子が２個のみの簡単な構成のみの、正弦
波入出力単相倍電圧交直変換回路を、定サンプリング方
式でＰＷＭ制御を行なう。 【解決手段】 ２個の能動素子の夫々にダイオードを逆
並列してそれらを直列接続し、前記能動素子の直列回路
に対して並列に２個の直流電源を接続すると共に、前記
の能動素子及び２個の直流電源の中性点を連系された単
相交流系統した単相倍電圧交直変換回路の電流制御に際
し、定サンプリングによって主素子のＰＷＭ制御を行な
う。
波入出力単相倍電圧交直変換回路を、定サンプリング方
式でＰＷＭ制御を行なう。 【解決手段】 ２個の能動素子の夫々にダイオードを逆
並列してそれらを直列接続し、前記能動素子の直列回路
に対して並列に２個の直流電源を接続すると共に、前記
の能動素子及び２個の直流電源の中性点を連系された単
相交流系統した単相倍電圧交直変換回路の電流制御に際
し、定サンプリングによって主素子のＰＷＭ制御を行な
う。
Description
【０００１】
【発明の属する技術分野】本発明は電源装置として使用
される正弦波入出力単相倍電圧交直変換回路の定サンプ
リング型ＰＷＭ装置に関する。
される正弦波入出力単相倍電圧交直変換回路の定サンプ
リング型ＰＷＭ装置に関する。
【０００２】
【従来の技術】一般に、家電機器や通信電源などでは、
単相倍電圧型交直変換回路が用いられている。これは回
路のシンプルさがあるばかりか、ＡＣ−ＤＣ間が一線共
通（ＤＣの中性点が直接交流系統に接続されているた
め）であるため、直流側のノイズ対策が楽な点に特徴が
ある。
単相倍電圧型交直変換回路が用いられている。これは回
路のシンプルさがあるばかりか、ＡＣ−ＤＣ間が一線共
通（ＤＣの中性点が直接交流系統に接続されているた
め）であるため、直流側のノイズ対策が楽な点に特徴が
ある。
【０００３】図１６は従来装置の概要を示し、受電点よ
り左側が商用系統、右側が電源装置である。図１６にお
いて、ｅA (t) は交流電圧、ＬS は系統のインダクタン
ス、ＬP は整流装置内のインダクタンス、Ｅd1，Ｅd2は
２次電池、Ｕ，Ｘは自己ターンオフデバイス（ＭＯＳＦ
ＥＴ，ＩＧＢＴなど）である。
り左側が商用系統、右側が電源装置である。図１６にお
いて、ｅA (t) は交流電圧、ＬS は系統のインダクタン
ス、ＬP は整流装置内のインダクタンス、Ｅd1，Ｅd2は
２次電池、Ｕ，Ｘは自己ターンオフデバイス（ＭＯＳＦ
ＥＴ，ＩＧＢＴなど）である。
【０００４】即ち、主回路にある２つのＵ，Ｘは主素子
であって、夫々に対してはダイオードＤU ，ＤX を並列
に接続すると共に、これらを直列接続し、かつ２つの２
次電池Ｅd2，Ｅd1からなる直流電源を並列接続した後、
直流の中性点を直接、交流系統に接続している。
であって、夫々に対してはダイオードＤU ，ＤX を並列
に接続すると共に、これらを直列接続し、かつ２つの２
次電池Ｅd2，Ｅd1からなる直流電源を並列接続した後、
直流の中性点を直接、交流系統に接続している。
【０００５】上記構成からわかるように、Ｅd2，Ｅd1の
夫々が交流の波高値よりも大きくなければ、制御そのも
のが不可能であり、その意味において直流倍電圧変換回
路と称される。
夫々が交流の波高値よりも大きくなければ、制御そのも
のが不可能であり、その意味において直流倍電圧変換回
路と称される。
【０００６】図１６に示される単相倍電圧交直変換回路
そのものは、系統連系用途及びＵＰＳ（Ｕｎｉｎｔｅｒ
ｒｕｐｔｉｂｌｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）に適用
することは公知である。例えば、昭和６３年電気学会産
業応用部門全国大会 予稿集（Ｐ４５７〜Ｐ４６２）
（以下、文献１と称す）には、家庭用エアコンの交流入
力部への適用例が示されている。
そのものは、系統連系用途及びＵＰＳ（Ｕｎｉｎｔｅｒ
ｒｕｐｔｉｂｌｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）に適用
することは公知である。例えば、昭和６３年電気学会産
業応用部門全国大会 予稿集（Ｐ４５７〜Ｐ４６２）
（以下、文献１と称す）には、家庭用エアコンの交流入
力部への適用例が示されている。
【０００７】又、平成６年電気学会産業応用部門全国大
会 予稿集Ｔ２１（以下、文献２と称す）には、家電機
器向けの正弦波入力倍電圧整流回路としての適用例が、
更に雑誌ＯＨＭ ９８年３月号（Ｐ７２）（以下、文献
３と称す）には、小型単相ＵＰＳへの適用例が示されて
いる。
会 予稿集Ｔ２１（以下、文献２と称す）には、家電機
器向けの正弦波入力倍電圧整流回路としての適用例が、
更に雑誌ＯＨＭ ９８年３月号（Ｐ７２）（以下、文献
３と称す）には、小型単相ＵＰＳへの適用例が示されて
いる。
【０００８】これらの各装置において、交流入力はＰＷ
Ｍ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）
コンバータで入力電流が正弦波となるよう制御されなが
ら整流され、２次電池を充電しつつインバータに電力が
供給されるものである。
Ｍ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）
コンバータで入力電流が正弦波となるよう制御されなが
ら整流され、２次電池を充電しつつインバータに電力が
供給されるものである。
【０００９】
【発明が解決しようとする課題】以上説明したように、
パワーデバイスのゲート指令の作成法であるＰＷＭ方式
に関しては、例えば文献１はキャリア比較方式であり、
文献２ではヒステリシスコンパレータ方式である。更に
文献３にはＰＷＭ方式に関する記載は特にないが、キャ
リア比較方式であると考えられる。
パワーデバイスのゲート指令の作成法であるＰＷＭ方式
に関しては、例えば文献１はキャリア比較方式であり、
文献２ではヒステリシスコンパレータ方式である。更に
文献３にはＰＷＭ方式に関する記載は特にないが、キャ
リア比較方式であると考えられる。
【００１０】既に説明したように、倍電圧交直変換回路
では入出力の１線が共通であるため、トランスレスで用
いてもノイズ発生が少ないと言う利点があり、このた
め、家電機器などでコストダウン要求に強い機器への適
用に向いている。
では入出力の１線が共通であるため、トランスレスで用
いてもノイズ発生が少ないと言う利点があり、このた
め、家電機器などでコストダウン要求に強い機器への適
用に向いている。
【００１１】しかし従来技術によるＰＷＭ方式は、キャ
リア比較方式あるいはヒステリシスコンパレータ方式な
どのアナログ技術をベースとした方式である。そのため
現在、コストダウンの要素として主流となりつつあるデ
ィジタル制御には高価な高速プロセッサを必要とするた
め、適していない。
リア比較方式あるいはヒステリシスコンパレータ方式な
どのアナログ技術をベースとした方式である。そのため
現在、コストダウンの要素として主流となりつつあるデ
ィジタル制御には高価な高速プロセッサを必要とするた
め、適していない。
【００１２】本発明は上記事情に鑑みてなされたもので
あり、主素子が２個のみの簡単な構成のみの、正弦波入
出力単相倍電圧交直変換回路の定サンプリング型ＰＷＭ
装置を提供することを目的としている。
あり、主素子が２個のみの簡単な構成のみの、正弦波入
出力単相倍電圧交直変換回路の定サンプリング型ＰＷＭ
装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】本発明の［請求項１］に
係る正弦波入出力単相倍電圧交直変換回路の定サンプリ
ング型ＰＷＭ装置は、２個の能動素子の夫々にダイオー
ドを逆並列してそれらを直列接続し、前記能動素子の直
列回路に対して並列に２個の直流電源を接続すると共
に、前記２個の能動素子及び２個の直流電源の中性点を
連系された単相交流系統に直接接続した単相倍電圧交直
変換回路において、予め決められた定サンプリング周期
ＴS 毎に前記連系点の系統交流ｉP (t) を検出して正弦
波電流による目標関数ｊ(t) と比較して、前記系統交流
ｉP (t) と目標関数ｊ(t) との差である誤差関数Δｔ
（≡ｉP (t) −ｊ(t) ）を導出し、各サンプリング時刻
（ｔ0，ｔ1 ，…ｔn+1 …）で得た誤差関数の向きをも
とに、所定制御遅れ時間ＴC 後に単相倍電圧交直変換回
路の各主素子のゲート指令を下記表から選択するように
した。
係る正弦波入出力単相倍電圧交直変換回路の定サンプリ
ング型ＰＷＭ装置は、２個の能動素子の夫々にダイオー
ドを逆並列してそれらを直列接続し、前記能動素子の直
列回路に対して並列に２個の直流電源を接続すると共
に、前記２個の能動素子及び２個の直流電源の中性点を
連系された単相交流系統に直接接続した単相倍電圧交直
変換回路において、予め決められた定サンプリング周期
ＴS 毎に前記連系点の系統交流ｉP (t) を検出して正弦
波電流による目標関数ｊ(t) と比較して、前記系統交流
ｉP (t) と目標関数ｊ(t) との差である誤差関数Δｔ
（≡ｉP (t) −ｊ(t) ）を導出し、各サンプリング時刻
（ｔ0，ｔ1 ，…ｔn+1 …）で得た誤差関数の向きをも
とに、所定制御遅れ時間ＴC 後に単相倍電圧交直変換回
路の各主素子のゲート指令を下記表から選択するように
した。
【表１】
【００１４】このように主素子のスイッチングモードを
選択すれば、誤差関数が負ならばΔ（ｔn ）≦０、系統
電流が目標関数より小であるため、主素子Ｘオン（主素
子Ｕオフ）にて系統電流を増大させ、又、誤差関数が正
ならばΔ（ｔn ）＞０、系統電流が目標関数より大であ
るため、主素子Ｕオン（主素子Ｘオフ）にて系統電流を
減少させることができ、しかも、これらの作用は交流系
統の所定正弦波の変化幅内にて行なわれる。
選択すれば、誤差関数が負ならばΔ（ｔn ）≦０、系統
電流が目標関数より小であるため、主素子Ｘオン（主素
子Ｕオフ）にて系統電流を増大させ、又、誤差関数が正
ならばΔ（ｔn ）＞０、系統電流が目標関数より大であ
るため、主素子Ｕオン（主素子Ｘオフ）にて系統電流を
減少させることができ、しかも、これらの作用は交流系
統の所定正弦波の変化幅内にて行なわれる。
【００１５】本発明の［請求項２］に係る正弦波入出力
単相倍電圧交直変換回路の定サンプリング型ＰＷＭ装置
は、請求項１において、各サンプリング時刻ｔn におい
て計測されたΔ（ｔn ）の向きにより、時刻ｔn ＋ＴC
でのゲート指令を下記表から選択した。
単相倍電圧交直変換回路の定サンプリング型ＰＷＭ装置
は、請求項１において、各サンプリング時刻ｔn におい
て計測されたΔ（ｔn ）の向きにより、時刻ｔn ＋ＴC
でのゲート指令を下記表から選択した。
【表２】
【００１６】本発明の［請求項３］に係る正弦波入出力
単相倍電圧交直変換回路の定サンプリング型ＰＷＭ装置
は、請求項１において、前記２個の直流電源を夫々コン
デンサに置き換え、目標関数ｊ(t) を正弦波とすると共
に、その振幅値をＡ(t) としたとき、前記ｊ(t) とラプ
ラス変換したＡ(t) を下記式として直流出力電圧値を所
定値に制御するようにした。
単相倍電圧交直変換回路の定サンプリング型ＰＷＭ装置
は、請求項１において、前記２個の直流電源を夫々コン
デンサに置き換え、目標関数ｊ(t) を正弦波とすると共
に、その振幅値をＡ(t) としたとき、前記ｊ(t) とラプ
ラス変換したＡ(t) を下記式として直流出力電圧値を所
定値に制御するようにした。
【数１】
【００１７】本発明の［請求項４］に係る正弦波入出力
単相倍電圧交直変換回路の定サンプリング型ＰＷＭ装置
は、請求項１において、前記交流側を負荷に接続し、目
標関数ｊ(t) をラプラス変換した形の下記として交流出
力電圧を所定値に制御するようにした。
単相倍電圧交直変換回路の定サンプリング型ＰＷＭ装置
は、請求項１において、前記交流側を負荷に接続し、目
標関数ｊ(t) をラプラス変換した形の下記として交流出
力電圧を所定値に制御するようにした。
【数２】Ｌ・ｊ(s) ＝α（Ｌ・ＶA (s) −Ｌ・ｅA (s)
）＋βＬ・ｉ(s) ＋γＣF ＳＬ・ＶA (s) 但し、ＶA (t) ：電圧指令波形ＶA (t) ＝√２ＥA sin
ωｔ［Ｖ］ ｅA (t) ：出力電圧波形［Ｖ］ ｉ(t) ：出力電流波形［Ａ］ ＣF ：交流フィルタ用コンデンサ［Ｆ］ α：電圧フィードバックゲイン（α＞０） β：電流フィードフォワードゲイン（β≧０） γ：ＣF 電流ゲイン（γ＞０）
）＋βＬ・ｉ(s) ＋γＣF ＳＬ・ＶA (s) 但し、ＶA (t) ：電圧指令波形ＶA (t) ＝√２ＥA sin
ωｔ［Ｖ］ ｅA (t) ：出力電圧波形［Ｖ］ ｉ(t) ：出力電流波形［Ａ］ ＣF ：交流フィルタ用コンデンサ［Ｆ］ α：電圧フィードバックゲイン（α＞０） β：電流フィードフォワードゲイン（β≧０） γ：ＣF 電流ゲイン（γ＞０）
【００１８】
【発明の実施の形態】図１は［請求項１］に係る実施の
形態を示す構成図である。図１において、図１６と同一
部分については同一符号を付して説明を省略する。図１
が図１６と異なる部分はゲート指令を作成するところだ
けである。
形態を示す構成図である。図１において、図１６と同一
部分については同一符号を付して説明を省略する。図１
が図１６と異なる部分はゲート指令を作成するところだ
けである。
【００１９】したがって差異部分についてだけ説明す
る。１はパルス幅変調器、２はパルス発生器、３は目標
関数（指令）、４は連系点に設けた変流器、５は加算器
である。
る。１はパルス幅変調器、２はパルス発生器、３は目標
関数（指令）、４は連系点に設けた変流器、５は加算器
である。
【００２０】次に動作説明をする。パルス幅変調器１は
パルス発生器２からのサンプリングパルスを受けて動作
する。今、目標関数ｊ(t) を正弦波とし、主回路の連系
点の交流電流値ｉP (t) との差Δ（ｔ）（以後、誤差関
数と称す）が目標追従範囲内であるか否かを一定サンプ
リング周期ＴS 毎に判定する。
パルス発生器２からのサンプリングパルスを受けて動作
する。今、目標関数ｊ(t) を正弦波とし、主回路の連系
点の交流電流値ｉP (t) との差Δ（ｔ）（以後、誤差関
数と称す）が目標追従範囲内であるか否かを一定サンプ
リング周期ＴS 毎に判定する。
【００２１】そして誤差関数が目標追従範囲から逸脱し
たとき、前記した２個の主素子からなる倍電圧交直変換
回路の前記主素子のスイッチングモードを選択して、連
系点の交流電流値ｉP (t) を所定の範囲内に制御しよう
とするものである。
たとき、前記した２個の主素子からなる倍電圧交直変換
回路の前記主素子のスイッチングモードを選択して、連
系点の交流電流値ｉP (t) を所定の範囲内に制御しよう
とするものである。
【００２２】ここで、パルス変調器１は各サンプリング
時刻ｔn （ｔn −ｔn-1 ＝ＴS ：Ｃｏｎｓｔ）毎に系統
電流ｉ（ｔn ）と目標関数ｊ（ｔn ）との誤差関数Δ
（ｔn）（≡ｉ（ｔn ）−ｊ（ｔn ））の値を読込み、
制御遅れ時間ＴC （ＴC ≦ＴS）後のｔn ＋ｔc にて、
２つの主素子に対するゲート指令を出力する。
時刻ｔn （ｔn −ｔn-1 ＝ＴS ：Ｃｏｎｓｔ）毎に系統
電流ｉ（ｔn ）と目標関数ｊ（ｔn ）との誤差関数Δ
（ｔn）（≡ｉ（ｔn ）−ｊ（ｔn ））の値を読込み、
制御遅れ時間ＴC （ＴC ≦ＴS）後のｔn ＋ｔc にて、
２つの主素子に対するゲート指令を出力する。
【００２３】ゲート指令としては下記のように定める。 Δ（ｔn ）≦０であれば、ＵオフかつＸオン。 Δ（ｔn ）＞０であれば、ＵオンかつＸオフ。
【００２４】このように主素子のスイッチングモードを
選択すれば、誤差関数が負ならばΔ（ｔn ）≦０であっ
て、系統電流が目標関数より小であるため、主素子Ｘオ
ン（主素子Ｕオフ）にて系統電流を増大させ、又、誤差
関数が正ならばΔ（ｔn ）＞０であって、系統電流が目
標電流より大であるため、主素子Ｕオン（主素子Ｘオ
フ）にて系統電流を減少させることができ、しかもこれ
らの作用は交流系統の所定正弦波の変化幅内にて行なわ
れる。
選択すれば、誤差関数が負ならばΔ（ｔn ）≦０であっ
て、系統電流が目標関数より小であるため、主素子Ｘオ
ン（主素子Ｕオフ）にて系統電流を増大させ、又、誤差
関数が正ならばΔ（ｔn ）＞０であって、系統電流が目
標電流より大であるため、主素子Ｕオン（主素子Ｘオ
フ）にて系統電流を減少させることができ、しかもこれ
らの作用は交流系統の所定正弦波の変化幅内にて行なわ
れる。
【００２５】本実施の形態によれば、定サンプリング毎
の判断のみで済むためサンプル負荷が小で済む。即ち、
従来の三角波比較の場合はアナログ量である三角波をデ
ィジタル変換した後、各サンプル毎の判断を行なってい
たため、ディジタル制御量が大であったのに対して、本
実施の形態では定サンプル毎の判断で済むため、計算機
の負荷量が小である。したがって遅いマイクロプロセッ
サが使用でき、効率的である。
の判断のみで済むためサンプル負荷が小で済む。即ち、
従来の三角波比較の場合はアナログ量である三角波をデ
ィジタル変換した後、各サンプル毎の判断を行なってい
たため、ディジタル制御量が大であったのに対して、本
実施の形態では定サンプル毎の判断で済むため、計算機
の負荷量が小である。したがって遅いマイクロプロセッ
サが使用でき、効率的である。
【００２６】次に［請求項２］は主素子のゲート指令に
関するものであり、図２を用いて説明する。図２が検討
対象である倍電圧交直変換回路であり、直流電圧源をコ
ンデンサに置き換えたものである。なお、主素子、Ｕ，
Ｘは例えばＭＯＳＦＥＴ，ＩＧＢＴ，ＧＴＯ等の場合で
ある。そしてＥD1＞０，ＥD2＞０とする。
関するものであり、図２を用いて説明する。図２が検討
対象である倍電圧交直変換回路であり、直流電圧源をコ
ンデンサに置き換えたものである。なお、主素子、Ｕ，
Ｘは例えばＭＯＳＦＥＴ，ＩＧＢＴ，ＧＴＯ等の場合で
ある。そしてＥD1＞０，ＥD2＞０とする。
【００２７】整流装置内のインダクタンスＬP を流れる
電流ｉP (t) は次の方程式により定まる。なお、ｖ(t)
はスイッチング電圧であって、主素子Ｕ，Ｘの動作によ
って一義的に定まる。又、主素子の動作モードは表３に
よって示される。
電流ｉP (t) は次の方程式により定まる。なお、ｖ(t)
はスイッチング電圧であって、主素子Ｕ，Ｘの動作によ
って一義的に定まる。又、主素子の動作モードは表３に
よって示される。
【数３】
【００２８】
【表３】
【００２９】表３からわかるように、ｉP (t) を増加さ
せたい時にはモードＩを、又、ｉP(t) を減少させたい
時にはモードIII を選べば、原理的にはｉP (t) を任意
の波形に追従させることが可能となると考えられる・
せたい時にはモードＩを、又、ｉP(t) を減少させたい
時にはモードIII を選べば、原理的にはｉP (t) を任意
の波形に追従させることが可能となると考えられる・
【００３０】しかし殆どの適用対象では正弦波のみで十
分であるため、正弦波に限定することにより、設計範囲
に余裕が生じると想定されることから、ここでは目標関
数ｊ(t) を正弦波に限定する。したがって系統電源の交
流電圧ｅA (t) と目標関数ｊ(t) とは（２）式となる。
なお、θは力率角である（２π＞θ≧０）。ここでΔ
（ｔ）を（３）式とおき、（２），（３）の各式を
（１）式に代入すると（４）式が得られる。
分であるため、正弦波に限定することにより、設計範囲
に余裕が生じると想定されることから、ここでは目標関
数ｊ(t) を正弦波に限定する。したがって系統電源の交
流電圧ｅA (t) と目標関数ｊ(t) とは（２）式となる。
なお、θは力率角である（２π＞θ≧０）。ここでΔ
（ｔ）を（３）式とおき、（２），（３）の各式を
（１）式に代入すると（４）式が得られる。
【００３１】
【数４】
【００３２】ここで、ＥD1，ＥD2の内で大きい方の値を
ＥBB、小さい方の値をＥB とする（ＥBB≧ＥB ＞０）。
（４）式において、ｓｉｎ（ωｔ−ψ）項の値に拘ら
ず、スイッチングによってΔ（ｔ）を自由に増減できる
ための必要十分条件は（５）式であり、この（５）式は
（６）式のように変形できる。そして（６）式が満たさ
れるための必要十分条件は（７）式が満たされることで
ある。
ＥBB、小さい方の値をＥB とする（ＥBB≧ＥB ＞０）。
（４）式において、ｓｉｎ（ωｔ−ψ）項の値に拘ら
ず、スイッチングによってΔ（ｔ）を自由に増減できる
ための必要十分条件は（５）式であり、この（５）式は
（６）式のように変形できる。そして（６）式が満たさ
れるための必要十分条件は（７）式が満たされることで
ある。
【００３３】
【数５】
【００３４】そこで、スイッチングモードを次のように
考える。即ち、時刻ｔn での誤差関数値Δ（ｔn ）の向
きに応じて、時刻ｔn ＋ＴC （ＴS ＞ＴC ）での動作モ
ードを、（１）Δ（ｔn ）≦０であれば、モードＩと
し、（２）Δ（ｔn ）＞０であれば、モードIII とす
る。
考える。即ち、時刻ｔn での誤差関数値Δ（ｔn ）の向
きに応じて、時刻ｔn ＋ＴC （ＴS ＞ＴC ）での動作モ
ードを、（１）Δ（ｔn ）≦０であれば、モードＩと
し、（２）Δ（ｔn ）＞０であれば、モードIII とす
る。
【００３５】なお、前記モードＩでｉP (t) ＜０の時に
は、電流はダイオードＤX を通るので、この場合はモー
ドIIとしても同じ動作である。又、モードIII でｉ
P (t) ≧０の時には、電流はＤU を通るので、この場合
にもモードIIとしても同じ動作である。ｉP (t) がｊ
(t) に追従するという前提で、既に示した（表２）下記
表４のスイッチングモードが得られる。
は、電流はダイオードＤX を通るので、この場合はモー
ドIIとしても同じ動作である。又、モードIII でｉ
P (t) ≧０の時には、電流はＤU を通るので、この場合
にもモードIIとしても同じ動作である。ｉP (t) がｊ
(t) に追従するという前提で、既に示した（表２）下記
表４のスイッチングモードが得られる。
【００３６】
【表４】
【００３７】表４のスイッチングモードの長所は、ｊ
(t) ≧０の半サイクルの期間では主素子Ｘのみがオン・
オフし、ｊ(t) ＜０の半サイクルではＵのみがオン・オ
フすることが一目で明らかな点である。本実施の形態に
よれば前記同様の効果が得られる。
(t) ≧０の半サイクルの期間では主素子Ｘのみがオン・
オフし、ｊ(t) ＜０の半サイクルではＵのみがオン・オ
フすることが一目で明らかな点である。本実施の形態に
よれば前記同様の効果が得られる。
【００３８】図３は［請求項３］の実施の形態を示す構
成図である。そして、本実施の形態では、直流電圧源を
コンデンサに置き換えた場合の、目標関数ｊ(t) を作成
するためのブロック図である。即ち、既に説明した図
１，図２では目標指令関数に対して、いかに追従させる
かを示したものであるが、本実施の形態では前記考え方
をもとに、直流電圧を一定にするような目標関数をいか
に作成するかについてのものである。
成図である。そして、本実施の形態では、直流電圧源を
コンデンサに置き換えた場合の、目標関数ｊ(t) を作成
するためのブロック図である。即ち、既に説明した図
１，図２では目標指令関数に対して、いかに追従させる
かを示したものであるが、本実施の形態では前記考え方
をもとに、直流電圧を一定にするような目標関数をいか
に作成するかについてのものである。
【００３９】要するに図１，図２で示したものを整流器
として使用するものである。図３から明らかなように、
直流電圧源としてコンデンサｃ1 ，ｃ2 を用いているた
め、直流出力電圧ＥD (t) はコンデンサで維持されて負
荷に供給される。したがって、この場合の目標関数の作
成手法である。図１との構成上の差異は上記したコンデ
ンサを用いた部分と、下部に示す制御手段の作成部分で
ある。
として使用するものである。図３から明らかなように、
直流電圧源としてコンデンサｃ1 ，ｃ2 を用いているた
め、直流出力電圧ＥD (t) はコンデンサで維持されて負
荷に供給される。したがって、この場合の目標関数の作
成手法である。図１との構成上の差異は上記したコンデ
ンサを用いた部分と、下部に示す制御手段の作成部分で
ある。
【００４０】先ず、結論から言えば目標関数ｊ(t) を正
弦波として（８）式に示し、その場合の振幅値Ａ(t) を
（９）式としようとするものである。なお、Ｌ・Ａ(s)
は振幅値Ａ(t) のラプラス変換とする。
弦波として（８）式に示し、その場合の振幅値Ａ(t) を
（９）式としようとするものである。なお、Ｌ・Ａ(s)
は振幅値Ａ(t) のラプラス変換とする。
【００４１】
【数６】
【００４２】次に図３を用いて、目標指令関数ｊ(t) の
作成の概要を説明する。先ず、図３の３１で受電点の電
圧位相を検出し、３２でθ値を設定し、３３にて系統に
同期した交流電流√２ sin（ωｔ−θ）を発生する。
又、３４の直流電圧の設定値ＶD と３５の実際の直流出
力電圧ＥD (t) とから加算回路３６にてＶD −Ｌ・Ｅ
D(t) を作り、更に３７によって１次遅れのフィードバ
ック要素（ＶD −Ｌ・Ｅd(t) ）＋Ｋ1 ／１＋Ｔ1 Ｓを
作成する。
作成の概要を説明する。先ず、図３の３１で受電点の電
圧位相を検出し、３２でθ値を設定し、３３にて系統に
同期した交流電流√２ sin（ωｔ−θ）を発生する。
又、３４の直流電圧の設定値ＶD と３５の実際の直流出
力電圧ＥD (t) とから加算回路３６にてＶD −Ｌ・Ｅ
D(t) を作り、更に３７によって１次遅れのフィードバ
ック要素（ＶD −Ｌ・Ｅd(t) ）＋Ｋ1 ／１＋Ｔ1 Ｓを
作成する。
【００４３】又、３４の直流電圧の設定値ＶD と３８の
直流電流の計測値ＩD (t) とから乗算回路３９にて直流
出力電圧ＶD ・Ｌ・ＩD (s) を作り、更に３９１にて１
次遅れのフィードフォワード要素ＶD ・Ｌ・ＩD (t) ／
ＥA cosθ×Ｋ2 ／１＋Ｔ2Ｓを作成する。次いで、加
算回路３９１にて前記フィードバック要素とフィードフ
ォワード要素を加算し、乗算回路３９２にて（８），
（９）式に示す最終的な目標関数ｊ(t) を作成する。
直流電流の計測値ＩD (t) とから乗算回路３９にて直流
出力電圧ＶD ・Ｌ・ＩD (s) を作り、更に３９１にて１
次遅れのフィードフォワード要素ＶD ・Ｌ・ＩD (t) ／
ＥA cosθ×Ｋ2 ／１＋Ｔ2Ｓを作成する。次いで、加
算回路３９１にて前記フィードバック要素とフィードフ
ォワード要素を加算し、乗算回路３９２にて（８），
（９）式に示す最終的な目標関数ｊ(t) を作成する。
【００４４】上記各式中にあるフィードバックゲインＫ
1 の意味は、直流電圧の誤差が１［Ｖ］あったら交流側
の電流を何［Ａ］にするかを示すものであり、同じく、
フィードフォワードゲインＫ2 の意味は、直流電流が１
［Ａ］流れたら交流電流を何［Ａ］流すかを示すもので
ある。なお、目標関数ｊ(t) ができた後の作用は既に説
明した通りであるため省略する。
1 の意味は、直流電圧の誤差が１［Ｖ］あったら交流側
の電流を何［Ａ］にするかを示すものであり、同じく、
フィードフォワードゲインＫ2 の意味は、直流電流が１
［Ａ］流れたら交流電流を何［Ａ］流すかを示すもので
ある。なお、目標関数ｊ(t) ができた後の作用は既に説
明した通りであるため省略する。
【００４５】本実施の形態によれば、整流器として使用
した場合に交流側を所定の正弦波に保ちつつ、直流出力
を一定値に制御することが可能となる。
した場合に交流側を所定の正弦波に保ちつつ、直流出力
を一定値に制御することが可能となる。
【００４６】図４は［請求項４］の実施の形態を示す構
成図である。本実施の形態では交流側を負荷に接続する
ことによりＵＰＳ運転とするようにしたものである。こ
の場合、交流出力電圧を一定の正弦波に保持する必要が
あり、そのための目標関数を作成するものである。
成図である。本実施の形態では交流側を負荷に接続する
ことによりＵＰＳ運転とするようにしたものである。こ
の場合、交流出力電圧を一定の正弦波に保持する必要が
あり、そのための目標関数を作成するものである。
【００４７】図４において上部にある回路部の構成は、
直流側と交流側を左右反対にして、右側になった交流電
圧ｅA (t) と出力電流ｉ(t) を負荷に出力するものであ
り、基本構成は既に説明したものと同じであり、その差
異は下部にある制御回路部分である。
直流側と交流側を左右反対にして、右側になった交流電
圧ｅA (t) と出力電流ｉ(t) を負荷に出力するものであ
り、基本構成は既に説明したものと同じであり、その差
異は下部にある制御回路部分である。
【００４８】本実施形態では目標関数ｊ(t) そのものを
下記（１０）式の通りラプラス変換したものである。
下記（１０）式の通りラプラス変換したものである。
【数７】 Ｌ・ｊ(s) ＝α（Ｌ・ＶA (s) −Ｌ・ｅA (s) ） ＋βＬ・ｉ(s) ＋γＣF ＳＬ・ＶA (s) ……（１０） 但し、ＶA (t) ：ＶA (t) ＝√２ＥA sinωｔ［Ｖ］ 正弦波出力指令電圧波形 ｅA (t) ：出力電圧波形［Ｖ］ ｉ(t) ：出力電流波形［Ａ］ ＣF ：交流フィルタ用コンデンサ［Ｆ］ α：電圧フィードバックゲイン（α＞０） β：電流フィードフォワードゲイン（β≧０） γ：ＣF 電流ゲイン（γ＞０）
【００４９】以下、ｊ(t) の作成概要を図４によって説
明する。先ず、４１によって正弦波の指令出力電圧ＶA
(t) を加算回路４２へ入力し、電圧変成器４３からの実
際の出力電圧ｅA (t) との差をとった後、４４にて電圧
フィードバックゲインαを乗じて加算回路４５へ入力す
る。
明する。先ず、４１によって正弦波の指令出力電圧ＶA
(t) を加算回路４２へ入力し、電圧変成器４３からの実
際の出力電圧ｅA (t) との差をとった後、４４にて電圧
フィードバックゲインαを乗じて加算回路４５へ入力す
る。
【００５０】一方、交流出力電流ｉ(t) を変流器４６に
て検出し、４７にて電流フィードフォワードゲインβを
乗じて加算回路４５に入力する。又、交流フィルタ用抵
抗ＲF を介して交流フィルタ用コンデンサＣF に流れる
電流ＣF ・ｄＶA ／ｄｔを４８にて検出又は計算し、４
９にてＣF 電流ゲインγを乗じて加算回路４５へ入力す
る。
て検出し、４７にて電流フィードフォワードゲインβを
乗じて加算回路４５に入力する。又、交流フィルタ用抵
抗ＲF を介して交流フィルタ用コンデンサＣF に流れる
電流ＣF ・ｄＶA ／ｄｔを４８にて検出又は計算し、４
９にてＣF 電流ゲインγを乗じて加算回路４５へ入力す
る。
【００５１】４５で得られるものは下記となって、４９
１の電流リミッタを経由して４９２にて目的とした（１
０）式のｊ(t) を得る。更に４９３にて前記ｊ(t) の符
号を反転して加算回路４９４へ入力すると共に、連系点
の電流ｉP (t) を４９５にて反転し、これを加算回路４
９４へ入力する。加算回路４９４からは誤差関数Δ
（ｔ）が得られて、これはパルス幅変調器１へ入力され
る。
１の電流リミッタを経由して４９２にて目的とした（１
０）式のｊ(t) を得る。更に４９３にて前記ｊ(t) の符
号を反転して加算回路４９４へ入力すると共に、連系点
の電流ｉP (t) を４９５にて反転し、これを加算回路４
９４へ入力する。加算回路４９４からは誤差関数Δ
（ｔ）が得られて、これはパルス幅変調器１へ入力され
る。
【００５２】以後のスイッチング動作は既に説明した通
りである。本実施の形態によれば、交流側を負荷に接続
することにより交流出力を一定の正弦波に保つための交
流電圧制御が可能となる。
りである。本実施の形態によれば、交流側を負荷に接続
することにより交流出力を一定の正弦波に保つための交
流電圧制御が可能となる。
【００５３】（実施例１）以下に［請求項１］と［請求
項３］を適用した単相倍電圧整流回路の実施例の動作を
計算機シミュレーションにより示す。図５が本実施例の
主回路の構成図である。単相１００Ｖ，５０Ｈｚの商用
系統から受電するＤＣ３６０Ｖ，１ＫＶＡの電源装置を
対象とし、力率は１とする。
項３］を適用した単相倍電圧整流回路の実施例の動作を
計算機シミュレーションにより示す。図５が本実施例の
主回路の構成図である。単相１００Ｖ，５０Ｈｚの商用
系統から受電するＤＣ３６０Ｖ，１ＫＶＡの電源装置を
対象とし、力率は１とする。
【００５４】直流電圧の設定値は３６０Ｖとし、この電
圧に制御されることを示す。そして系統側のインピーダ
ンスはＬS ＝１％とし、他の主回路定数は図５の通りと
した。又、θ＝０とし、その他Ｋ1 ＝０．２５，Ｔ1 ＝
３７ｍｓ，Ｋ2 ＝３６０／１００＝３．６，Ｔ2 ＝０，
Ｔs ＝２０μｓ，Ｔc ＝１０μｓとした。
圧に制御されることを示す。そして系統側のインピーダ
ンスはＬS ＝１％とし、他の主回路定数は図５の通りと
した。又、θ＝０とし、その他Ｋ1 ＝０．２５，Ｔ1 ＝
３７ｍｓ，Ｋ2 ＝３６０／１００＝３．６，Ｔ2 ＝０，
Ｔs ＝２０μｓ，Ｔc ＝１０μｓとした。
【００５５】図６は出力電圧と系統交流電圧波形との関
係を示し、横軸に時間［ｍｓ］，縦軸に電圧［Ｖ］を示
す。図６に示されるように出力電圧はほゞ設定値の３６
０［Ｖ］に制御されていて、現れている１００Ｈｚのリ
プル電圧は±２．６［Ｖ］であり、系統交流電圧はほゞ
正弦波である。
係を示し、横軸に時間［ｍｓ］，縦軸に電圧［Ｖ］を示
す。図６に示されるように出力電圧はほゞ設定値の３６
０［Ｖ］に制御されていて、現れている１００Ｈｚのリ
プル電圧は±２．６［Ｖ］であり、系統交流電圧はほゞ
正弦波である。
【００５６】図７は交流電流と系統電圧波形との関係を
示し、横軸に時間［ｍｓ］，縦軸に電圧［Ｖ］と電流
［Ａ］とが示されてる。図７から明らかなように力率は
ほゞ１．０に保たれており、交流電流の総合ひずみ率は
０．９で小さい。
示し、横軸に時間［ｍｓ］，縦軸に電圧［Ｖ］と電流
［Ａ］とが示されてる。図７から明らかなように力率は
ほゞ１．０に保たれており、交流電流の総合ひずみ率は
０．９で小さい。
【００５７】図８はゲート指令と時間との関係図で横軸
に時間［ｍｓ］を、縦軸にゲート指令電圧［Ｖ］を示
し、上側がＵゲート，下側がＸゲートである。図８から
わかるように、Ｕゲート，Ｘゲートともに安定に作成さ
れている。なお、平均スイッチング周波数は約８ＫＨｚ
であり、ほゞ６サンプルに１回の割合で、ゲート指令が
変更されている。
に時間［ｍｓ］を、縦軸にゲート指令電圧［Ｖ］を示
し、上側がＵゲート，下側がＸゲートである。図８から
わかるように、Ｕゲート，Ｘゲートともに安定に作成さ
れている。なお、平均スイッチング周波数は約８ＫＨｚ
であり、ほゞ６サンプルに１回の割合で、ゲート指令が
変更されている。
【００５８】図９は直流電圧指令Ｖd を、３６０Ｖ→３
２０Ｖ→３６０Ｖに変化させた場合の特性を示し、横軸
に時間［ｍｓ］，縦軸に電圧［Ｖ］を示す。図９から明
らかなように、ＰＷＭは安定しており、交流電流の力率
は１．０、直流出力電圧は指令に追従して制御されてい
る。
２０Ｖ→３６０Ｖに変化させた場合の特性を示し、横軸
に時間［ｍｓ］，縦軸に電圧［Ｖ］を示す。図９から明
らかなように、ＰＷＭは安定しており、交流電流の力率
は１．０、直流出力電圧は指令に追従して制御されてい
る。
【００５９】（実施例２）図１０は［請求項２］の実施
例を示す構成図であり、ＡＣ１００Ｖ，５０Ｈｚの商用
系統から充電する１ＫＶＡのチャージャーを考える。な
お、２つのバッテリ（各々１８０Ｖ）を同時に充電する
ものとし、Ｔs ＝２０μｓ，Ｔc ＝１０μｓは実施例１
と同じとし、ＰＷＭ方式には［請求項２］を適用する。
又、入力は１ＫＶＡ，力率は０．９（遅れ）とする。
例を示す構成図であり、ＡＣ１００Ｖ，５０Ｈｚの商用
系統から充電する１ＫＶＡのチャージャーを考える。な
お、２つのバッテリ（各々１８０Ｖ）を同時に充電する
ものとし、Ｔs ＝２０μｓ，Ｔc ＝１０μｓは実施例１
と同じとし、ＰＷＭ方式には［請求項２］を適用する。
又、入力は１ＫＶＡ，力率は０．９（遅れ）とする。
【００６０】図１１は交流電流と系統電圧波形を示し、
横軸に時間［ｍｓ］，縦軸に電圧［Ｖ］，電流［Ａ］を
示す。図１１に示されるように交流電流はほゞ正弦波で
あり、力率は０．９となっている。又、総合ひずみ率は
０．７％であって少ない。
横軸に時間［ｍｓ］，縦軸に電圧［Ｖ］，電流［Ａ］を
示す。図１１に示されるように交流電流はほゞ正弦波で
あり、力率は０．９となっている。又、総合ひずみ率は
０．７％であって少ない。
【００６１】図１２はゲート指令波形を示し、横軸に時
間［ｍｓ］，縦軸にゲート指令電圧［Ｖ］を示す。図１
２に示されるようにそれらは安定している。実施例１と
の差は半周期毎に休止期間が入っている。従って平均ス
イッチング周波数は、実施例１の約半分となり５．０Ｋ
Ｈｚである。
間［ｍｓ］，縦軸にゲート指令電圧［Ｖ］を示す。図１
２に示されるようにそれらは安定している。実施例１と
の差は半周期毎に休止期間が入っている。従って平均ス
イッチング周波数は、実施例１の約半分となり５．０Ｋ
Ｈｚである。
【００６２】（実施例３）図１３は［請求項１］と［請
求項４］を適用したＡＣ１００Ｖ，５０Ｈｚ，１ＫＶＡ
のＵＰＳ回路構成図である。Ｔs ＝２０μｓ，ＴC ＝１
０μｓ，α＝０．０５，β＝０．９８，γ＝１．０１と
した。
求項４］を適用したＡＣ１００Ｖ，５０Ｈｚ，１ＫＶＡ
のＵＰＳ回路構成図である。Ｔs ＝２０μｓ，ＴC ＝１
０μｓ，α＝０．０５，β＝０．９８，γ＝１．０１と
した。
【００６３】図１４は出力電圧，出力電流，ＡＣ−ＡＶ
Ｒの基準電圧（５０Ｈｚ，ＡＣ１００Ｖ）を示す。図１
４に示されるように、負荷投入時に、若干電圧の落ち込
みがあるが、すぐに回復しており、ほゞ基準通りの正弦
波電圧が発生している。出力電圧の総合ひずみ率は１．
５％で小さい。
Ｒの基準電圧（５０Ｈｚ，ＡＣ１００Ｖ）を示す。図１
４に示されるように、負荷投入時に、若干電圧の落ち込
みがあるが、すぐに回復しており、ほゞ基準通りの正弦
波電圧が発生している。出力電圧の総合ひずみ率は１．
５％で小さい。
【００６４】図１５はゲート指令波形を示し、横軸に時
間［ｍｓ］，縦軸にゲート指令電圧［Ｖ］を示し、上部
にＵゲートを、下部にＸゲートを示す。各ゲートとも安
定に作成されている。
間［ｍｓ］，縦軸にゲート指令電圧［Ｖ］を示し、上部
にＵゲートを、下部にＸゲートを示す。各ゲートとも安
定に作成されている。
【００６５】上記説明及び計算機によるシミュレーショ
ン結果に示されるように、十分初期の目的が達成される
ことがわかる。
ン結果に示されるように、十分初期の目的が達成される
ことがわかる。
【００６６】
【発明の効果】以上説明したように、本発明によれば単
相倍電圧交直変換回路においても、定サンプリング制御
が適用できる結果、従来では制御量が大であったもの
が、定サンプル毎の判断ですむため、遅い計算機が使用
できて、効率的な処理が可能となる。
相倍電圧交直変換回路においても、定サンプリング制御
が適用できる結果、従来では制御量が大であったもの
が、定サンプル毎の判断ですむため、遅い計算機が使用
できて、効率的な処理が可能となる。
【図１】［請求項１］の実施の形態を示す構成図。
【図２】［請求項２］を説明するための実施の形態を示
す構成図。
す構成図。
【図３】［請求項３］の実施の形態を示す構成図。
【図４】［請求項４］の実施の形態を示す構成図。
【図５】［請求項１］，［請求項３］についての計算機
シミュレーションに際して使用した主回路構成図。
シミュレーションに際して使用した主回路構成図。
【図６】図５による計算機シミュレーションの結果の出
力電圧と系統電圧波形図。
力電圧と系統電圧波形図。
【図７】図５による計算機シミュレーションの結果の交
流電圧と系統電圧波形図。
流電圧と系統電圧波形図。
【図８】図５による計算機シミュレーションの結果のゲ
ート指令波形図。
ート指令波形図。
【図９】図５による計算機シミュレーションの結果の直
流電圧指令Ｖd を変化させた場合の特性図。
流電圧指令Ｖd を変化させた場合の特性図。
【図１０】［請求項２］についての計算機シミュレーシ
ョンに際して使用した主回路構成図。
ョンに際して使用した主回路構成図。
【図１１】図１０による計算機シミュレーションの結果
の交流電流と系統電圧波形図。
の交流電流と系統電圧波形図。
【図１２】図１０による計算機シミュレーションの結果
のゲート指令波形図。
のゲート指令波形図。
【図１３】［請求項１］，［請求項４］についての計算
機シミュレーションに際して使用した主回路構成図。
機シミュレーションに際して使用した主回路構成図。
【図１４】図１３による計算機シミュレーションの結果
の出力電圧，出力電流，ＡＣ−ＡＶＲの基準電圧を示す
図。
の出力電圧，出力電流，ＡＣ−ＡＶＲの基準電圧を示す
図。
【図１５】図１３による計算機シミュレーションの結果
のゲート指令波形図。
のゲート指令波形図。
【図１６】従来の単相倍電圧交直変換回路を説明する
図。
図。
１ パルス幅変調器 ２ パルス発生器
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H006 AA02 AA03 CA02 CA07 CA12 CA13 CB04 CB08 CC02 CC08 DA02 DA04 DB02 DB05 DB07 DC02 DC04 DC05 5H007 AA02 CA02 CB02 CB04 CB12 CC07 DA03 DA05 DA06 DB02 DB05 DC02 EA05
Claims (4)
- 【請求項１】 ２個の能動素子の夫々にダイオードを逆
並列してそれらを直列接続し、前記能動素子の直列回路
に対して並列に２個の直流電源を接続すると共に、前記
２個の能動素子及び２個の直流電源の中性点を連系され
た単相交流系統に直接接続した単相倍電圧交直変換回路
において、予め決められた定サンプリング周期ＴS 毎に
前記連系点の系統交流ｉP (t) を検出して正弦波電流に
よる目標関数ｊ(t) と比較して、前記系統交流ｉP (t)
と目標関数ｊ(t) との差である誤差関数Δｔ（≡ｉ
P (t) −ｊ(t) ）を導出し、各サンプリング時刻
（ｔ0 ，ｔ1 ，…ｔn+1 …）で得た誤差関数の向きをも
とに、所定制御遅れ時間ＴC 後に単相倍電圧交直変換回
路の各主素子のゲート指令を下記表１から選択すること
を特徴とする正弦波入出力単相倍電圧交直変換回路の定
サンプリング型ＰＷＭ装置。 【表１】 - 【請求項２】 請求項１記載の正弦波入出力単相倍電圧
交直変換回路の定サンプリング型ＰＷＭ装置において、
各サンプリング時刻ｔn において計測されたΔ（ｔn ）
の向きにより、時刻ｔn ＋ＴC でのゲート指令を下記表
２から選択することを特徴とする正弦波入出力単相倍電
圧交直変換回路の定サンプリング型ＰＷＭ装置。 【表２】 - 【請求項３】 請求項１記載の正弦波入出力単相倍電圧
交直変換回路の定サンプリング型ＰＷＭ装置において、
前記２個の直流電源を夫々コンデンサに置き換え、目標
関数ｊ(t) を正弦波とすると共に、その振幅値をＡ(t)
としたとき、前記夫々を下記として直流出力電圧値を所
定値に制御することを特徴とする正弦波入出力単相倍電
圧交直変換回路の定サンプリング型ＰＷＭ装置。 記 【数１】 - 【請求項４】 請求項１記載の正弦波入出力単相倍電圧
交直変換回路の定サンプリング型ＰＷＭ装置において、
前記交流側を負荷に接続し、目標関数ｊ(t)をラプラス
変換した形の下記として交流出力電圧を所定値に制御す
ることを特徴とする正弦波入出力単相倍電圧交直変換回
路の定サンプリング型ＰＷＭ装置。 記 【数２】Ｌ・ｊ(s) ＝α（Ｌ・ＶA (s) −Ｌ・ｅA (s)
）＋βＬ・ｉ(s) ＋γＣF ＳＬ・ＶA (s) 但し、ＶA (t) ：電圧指令波形ＶA (t) ＝√２ＥA sin
ωｔ［Ｖ］ ｅA (t) ：出力電圧波形［Ｖ］ ｉ(t) ：出力電流波形［Ａ］ ＣF ：交流フィルタ用コンデンサ［Ｆ］ α：電圧フィードバックゲイン（α＞０） β：電流フィードフォワードゲイン（β≧０） γ：ＣF 電流ゲイン（γ＞０）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30631598A JP3369981B2 (ja) | 1998-10-13 | 1998-10-13 | 正弦波入出力単相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30631598A JP3369981B2 (ja) | 1998-10-13 | 1998-10-13 | 正弦波入出力単相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000125575A true JP2000125575A (ja) | 2000-04-28 |
| JP3369981B2 JP3369981B2 (ja) | 2003-01-20 |
Family
ID=17955635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30631598A Expired - Fee Related JP3369981B2 (ja) | 1998-10-13 | 1998-10-13 | 正弦波入出力単相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3369981B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006311735A (ja) * | 2005-04-28 | 2006-11-09 | Origin Electric Co Ltd | インバータ装置の運転方法及びインバータ装置 |
| JP2006311734A (ja) * | 2005-04-28 | 2006-11-09 | Origin Electric Co Ltd | 電源装置の運転方法及び電源装置 |
| US7602627B2 (en) | 2005-04-28 | 2009-10-13 | Origin Electric Company, Limited. | Electrical power source, operational method of the same, inverter and operational method of the same |
| CN112740532A (zh) * | 2018-09-28 | 2021-04-30 | 三菱电机株式会社 | 电力变换装置 |
-
1998
- 1998-10-13 JP JP30631598A patent/JP3369981B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006311735A (ja) * | 2005-04-28 | 2006-11-09 | Origin Electric Co Ltd | インバータ装置の運転方法及びインバータ装置 |
| JP2006311734A (ja) * | 2005-04-28 | 2006-11-09 | Origin Electric Co Ltd | 電源装置の運転方法及び電源装置 |
| US7602627B2 (en) | 2005-04-28 | 2009-10-13 | Origin Electric Company, Limited. | Electrical power source, operational method of the same, inverter and operational method of the same |
| US7889527B2 (en) | 2005-04-28 | 2011-02-15 | Origin Electric Company, Limited | Electrical power source, operational method of the same, inverter and operational method of the same |
| JP4691390B2 (ja) * | 2005-04-28 | 2011-06-01 | オリジン電気株式会社 | インバータ装置の運転方法及びインバータ装置 |
| JP4703251B2 (ja) * | 2005-04-28 | 2011-06-15 | オリジン電気株式会社 | 電源装置の運転方法及び電源装置 |
| CN112740532A (zh) * | 2018-09-28 | 2021-04-30 | 三菱电机株式会社 | 电力变换装置 |
| CN112740532B (zh) * | 2018-09-28 | 2023-11-07 | 三菱电机株式会社 | 电力变换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3369981B2 (ja) | 2003-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kim et al. | New control scheme for AC-DC-AC converter without DC link electrolytic capacitor | |
| CN100527588C (zh) | 电力变换装置 | |
| US5903449A (en) | Bi-directional power control system for voltage converter | |
| EP0013615B1 (en) | Apparatus for controlling a.c. motor | |
| US5625539A (en) | Method and apparatus for controlling a DC to AC inverter system by a plurality of pulse-width modulated pulse trains | |
| US6567283B2 (en) | Enhanced conduction angle power factor correction topology | |
| Kwon et al. | Novel line conditioner with voltage up/down capability | |
| US4354223A (en) | Step-up/step down chopper | |
| JPH04197097A (ja) | 交流電動機可変速システム | |
| JP5428354B2 (ja) | ３相電力変換装置 | |
| JP4837518B2 (ja) | 電力変換装置 | |
| CN110199463B (zh) | 用于控制电动或混合车辆上车载的充电设备的三相整流器的方法 | |
| US8964425B2 (en) | Power converter with controlled current source to reduce harmonic distortion | |
| JPH07322634A (ja) | インバータ制御方法及びインバータ装置 | |
| Kwon et al. | Automatic voltage regulator with fast dynamic speed | |
| JP3369981B2 (ja) | 正弦波入出力単相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 | |
| Kim et al. | High-performance line conditioner with output voltage regulation and power factor correction | |
| JP4275223B2 (ja) | 電源装置 | |
| JPH07146724A (ja) | 系統連系型インバータ | |
| JPH0789742B2 (ja) | 電力変換装置 | |
| JPH03207225A (ja) | 電力変換装置 | |
| EP3609070B1 (en) | High efficiency flexible converter | |
| JPS63314176A (ja) | 可変電圧・可変周波数電源装置 | |
| JP2628059B2 (ja) | 直流電源装置 | |
| Umamaheswari et al. | Modelling and simulation of three phase power factor correctors with fast dynamic response based on fixed PWM and bang-bang control techniques using DC-DC SEPIC converter modules |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |