JP7424658B2 - ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用 - Google Patents

ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用 Download PDF

Info

Publication number
JP7424658B2
JP7424658B2 JP2021543119A JP2021543119A JP7424658B2 JP 7424658 B2 JP7424658 B2 JP 7424658B2 JP 2021543119 A JP2021543119 A JP 2021543119A JP 2021543119 A JP2021543119 A JP 2021543119A JP 7424658 B2 JP7424658 B2 JP 7424658B2
Authority
JP
Japan
Prior art keywords
thin film
oxide
indium tin
film transistor
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021543119A
Other languages
English (en)
Other versions
JP2022518521A (ja
Inventor
徐苗
徐華
呉偉敬
陳為峰
王磊
彭俊彪
Original Assignee
華南理工大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華南理工大学 filed Critical 華南理工大学
Publication of JP2022518521A publication Critical patent/JP2022518521A/ja
Application granted granted Critical
Publication of JP7424658B2 publication Critical patent/JP7424658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、半導体の製造分野に関し、特に、フラットパネルディスプレイや検出器用途の金属酸化物半導体薄膜トランジスタのバックプレーンの製造に使用される材料およびデバイス構造に関し、具体的には、ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用に関する。
既存の金属酸化物半導体システムでは、Ｉｎ３＋イオンの５ｓ軌道が主な電子輸送チャネルである。しかし、単純なＩｎ２Ｏ３薄膜では、ＩｎイオンがＯイオンと結合した後の結合解離エネルギーが低いため、多数の酸素空孔欠陥が存在している。酸素空孔は、金属酸化物薄膜トランジスタの安定性を低下させる主な原因となっている。通常、金属酸化物薄膜をアモルファス特性に維持するために、Ｉｎ３＋イオンと同量のＺｎ２＋イオンをドーピングする必要がある。
Ｓｎ４＋イオンは、主にＳｎ－Ｏ結合の化学的不活性を利用して、酸エッチングに対する耐性を提供する。しかし、Ｉｎ、Ｓｎ、ＺｎイオンがＯイオン結合した後の結合解離エネルギーが低いため、単純なＩＴＺＯ薄膜では、多数の酸素空孔欠陥が存在している。酸素空孔は、金属酸化物薄膜トランジスタの安定性を低下させる主な原因となっている。さらに、Ｓｎは通常、薄膜内の電子のキャリア源として使用され、薄膜のキャリア濃度をさらに高める。したがって、現在一般的に使用されているＩＴＺＯ材料は、電気的安定性が低いという問題があり、特に光に対する安定性を改善する必要がある。
従来技術の欠点を克服するために、本発明の１つ目の目的は、酸化物半導体の電気的安定性、特に光条件下での電気的安定性を効果的に向上させることができるドーピングされた金属酸化物半導体を提供することである。
本発明の２つ目の目的は、このドーピングされた金属酸化物半導体を含む薄膜トランジスタを提供することである。
本発明の３つ目の目的は、この薄膜トランジスタの応用を提供することである。
本発明の１つ目の目的は、以下のような技術的解決手段によって実現される。
ドーピングされた金属酸化物半導体であって、このドーピングされた金属酸化物半導体は、希土類酸化物がドーピングされた酸化インジウムスズまたは酸化インジウムスズ亜鉛であり、
前記希土類酸化物は、酸化プラセオジムおよび／または酸化イッテルビウム、プラセオジムおよび／またはイッテルビウムと酸化インジウムスズまたは酸化インジウムスズ亜鉛のドーピングモル比は０．００２－０．４：１であり、
前記ドーピングされた金属酸化物半導体に、光生成キャリアの高速再結合中心が存在する。
すなわち、本発明が提供するドーピングされた金属酸化物半導体は、酸化インジウムスズに基づく複合半導体であり、酸化プラセオジムまたは酸化イッテルビウムは、比較的低いドーピング量で酸素空孔への抑制を実現することができ、よって、酸化インジウムスズまたは酸化インジウム亜鉛スズは高い移動度の上で、光条件下の安定性を向上させることができる。
さらに、前記酸化インジウムスズでは、ＩｎとＳｎのモル比は２－５：１である。酸化インジウムスズは、イッテルビウムまたはプラセオジムを高い割合でドーピングし、０．４モル比のドーピング比に達した場合、依然として１０ｃｍ２・Ｖ－１・ｓ－１の移動度に維持できる優れた移動度を有している。さらに、ドーピングされた金属酸化物半導体では、酸化インジウムスズ亜鉛における３つの金属元素Ｉｎ、Ｓｎ、Ｚｎの原子比は、０．２≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．８、０．２≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．４、０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．５である。例として、酸化インジウムスズ亜鉛では、各酸化物のモル比は、Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝１．５：２：５（ｍｏｌ）、すなわち、Ｉｎ：Ｓｎ：Ｚｎ＝３：２：５（ｍｏｌ）であり、またはＩｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝１：２：１（ｍｏｌ）、すなわち、Ｉｎ：Ｓｎ：Ｚｎ＝２：２：１（ｍｏｌ）であり、またはＩｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝２：３：３（ｍｏｌ）、すなわち、Ｉｎ：Ｓｎ：Ｚｎ＝４：３：３（ｍｏｌ）である。この範囲内の酸化インジウムスズ亜鉛は、プラセオジムまたはイッテルビウムを０．１モル以下でドーピングした場合の移動度が１０ｃｍ２・Ｖ－１・ｓ－１以上であることを確保できる。
さらに、前記プラセオジムおよび／またはイッテルビウムと酸化インジウムスズまたは酸化インジウムスズ亜鉛のドーピングモル比は、０．０２－０．４０：１である。すなわち、このドーピング範囲では、酸化プラセオジムまたは酸化イッテルビウムを用いることで、光生成電流特性を好ましく抑制するとともに、金属酸化物半導体に好ましい移動度を持たせることができる。より好ましくは、前記ドーピングされた金属酸化物半導体におけるプラセオジムおよび／またはイッテルビウムのドーピングモル比は、０．１０－０．２０：１である。この範囲では、ドーピングされた金属酸化物半導体は、移動度が比較的高く、１０７－１０９オーダー前後の電流スイッチング比を持ち、光安定性も良好である。
本発明の２つ目の目的は、以下のような技術的解決手段によって実現される。
薄膜トランジスタであって、活性層を含み、前記活性層は、物理気相成長法、化学気相成長法、原子層堆積法、レーザー堆積法または溶液法によって上記ドーピングされた金属酸化物半導体から作製される。
すなわち、本発明はまた、このドーピングされた金属酸化物半導体に基づく活性層によって形成された薄膜トランジスタを提供する。さらに、この薄膜トランジスタは、光条件および非光条件でのオン電圧変化△Ｖｏｎが２Ｖ未満である。あるいはさらに、この薄膜トランジスタは、光条件および非光条件での閾値電圧変化△Ｖｏｎが１Ｖ未満である。
さらに、前記活性層は、マグネトロンスパッタリング法によって作製され、前記活性層は、マグネトロンスパッタリングによる物理的気相析出法によって作製され、スパッタリング空気圧が０．１－０．６Ｐａ、スパッタリング雰囲気における酸素の体積が１０－５０％、基板温度が室温－３００℃である。具体的には、シングルターゲットスパッタリングまたはコスパッタリングの方法を採用する場合、このようなスパッタリング条件では、均一な質感、良好な密着性、良好な膜質の活性層を堆積することができる。
好ましくは、シングルターゲットマグネトロンスパッタリングによって薄膜トランジスタの活性層を作製する。さらに、基板、ゲート、ゲート絶縁層、ソース・ドレインおよびパッシベーション層を含み、前記薄膜トランジスタは、エッチストップ型（ＥＳＬ型）構造または自己整合型構造を採用する。
さらに、前記パッシベーション層は、シリカ薄膜、または窒化ケイ素とシリカ薄膜からなる積層構造である。
さらに、基板、ゲート、ゲート絶縁層、ソース・ドレインおよびパッシベーション層を含み、前記薄膜トランジスタは、バックチャネルエッチ型（ＢＣＥ型）構造を採用し、且つアルミン酸系エッチング液を採用したものである。
さらに、前記パッシベーション層は、窒化ケイ素薄膜または窒化ケイ素－シリカ積層構造である。
さらに、基板は、硬質のアルカリガラス、無アルカリガラス、石英ガラスやシリコン基板であってよく、軟質のポリイミド（ＰＩ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンナフタレート（ＰＥＴ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリスチレン（ＰＳ）、ポリエーテルサルフォン（ＰＥＳ）または金属フレークであってもよい。
さらに、前記ゲートは、透明導電性酸化物、グラフェン、金属－酸化物半導体積層または金属－金属積層であってもよい。ここで、透明導電性酸化物は、ＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＴＺＯ、ＦＴＯを含み、金属－酸化物半導体積層は、ＩＴＯ／Ａｇ／ＩＴＯ、ＩＺＯ／Ａｇ／ＩＺＯを含み、金属－金属積層は、Ｍｏ／Ａｌ／Ｍｏ、Ｔｉ／Ａｌ／Ｔｉを含む。
ゲートは、スパッタリング法、電気めっき、熱蒸着などの堆積方法で作製することができるが、スパッタリング堆積方法で作製した薄膜や基板の密着性が良く、均一性に優れ、大面積で作製できることから、その方法が好ましい。
ここで、ゲート絶縁層は、シリカ、窒化ケイ素、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウムまたは高分子有機膜のうちの１つ以上の層を積層したものであってよい。ここで、ゲート絶縁層は、一方ではより良い絶縁特性を形成でき、他方では活性層とゲート絶縁層の界面特性を改善できるために、複数の絶縁膜を積層したものであってよい。また、このゲート絶縁層は、物理気相成長法、化学気相成長法、原子層堆積法、レーザー堆積法、陽極酸化法や溶液法など、様々な方法で作製することができる。
また、バックチャネルエッチ型構造のデバイスの作製では、ソース・ドレイン電極と活性層のエッチング選択比を適切にする必要があり、そうでない場合はデバイスの作製ができないことに注意する必要がある。好ましいエッチング液は、過酸化水素系のエッチング液であり、その主な理由として、本発明のドーピングされた金属酸化物半導体は、過酸化水素系のエッチング液によるウェットエッチングに効果的に耐えることができ、且つ金属（モリブデン、モリブデン合金、モリブデン／銅、チタン／銅など）とのエッチング選択比が高く、この金属酸化物半導体層は、エッチング液の影響をほとんど受けず、従って、作製したデバイスは優れた性能と良好な安定性を有する。
特に指摘されるべきこととして、本発明のソースドレインエッチング液は、本発明のドーピングされた金属酸化物半導体がアルミン酸系などの強酸に対するエッチング耐性が優れているため、性能が比較的高いアルミン酸系のエッチング液を使用することができる。
本発明の３つ目の目的は、以下のような技術的解決手段によって実現される。
表示パネルまたは検出器での上記の薄膜トランジスタの応用である。
本発明の原理は、以下のとおりである。
本発明のドーピングされた金属酸化物半導体は、酸化インジウムスズまたは酸化インジウムスズ亜鉛半導体に、Ｏ２－イオンとの間の結合エネルギーがそれぞれ７５３．０（ΔＨｆ２９８、ｋＪ／ｍｏｌ）、７１５．１（ΔＨｆ２９８、ｋＪ／ｍｏｌ）と高い酸化プラセオジムおよび酸化イッテルビウムをドーピングしたものであり、少量の希土類イオンをドーピングするだけで、酸化物半導体薄膜における酸素空孔濃度を効果的に制御することができる。したがって、相当量の酸素空孔濃度の条件で、そのドーピング濃度を大幅に下げることができ、Ｉｎイオンの５ｓ軌道の重なりを維持して、材料の移動度に与える影響を低減することに有利である。このプラセオジムイオンまたはイッテルビウムイオンをドーピングした新規なドーピングされた金属酸化物半導体は、３０ｃｍ２／ｖｓと高いデバイス移動度を持つことができる。
従来技術に比べて、本発明の有益な効果は以下のとおりである。
本発明が提供する酸化プラセオジムまたは酸化イッテルビウムをドーピングした金属酸化物半導体は、比較的低いドーピング濃度で、薄膜中の酸素空孔濃度を効果的に抑制することができ、本発明のドーピングされた金属酸化物半導体は、酸化インジウムスズ、酸化インジウムスズ亜鉛半導体であってもよく、従来の酸化インジウムスズ亜鉛半導体と比較して、デバイスの移動度が実質的に影響を受けない。
本発明が提供するドーピングされた金属酸化物半導体は、酸化プラセオジムまたは酸化イッテルビウムをドーピングすると、エネルギーバンドのフェルミ準位付近の±０．３ｅＶ範囲に光生成キャリアの再結合中心を形成することができる。これらの再結合中心は、光生成キャリアの高速再結合チャネルを提供し、Ｉ－Ｖ特性や安定性への影響を回避することができる。さらに、金属酸化物半導体デバイスの光に対する安定性を大幅に向上させる。
実施例９および実施例１０の薄膜トランジスタの構造を示す模式図である。 実施例１１の薄膜トランジスタの構造を示す模式図である。 実施例１２の薄膜トランジスタの構造を示す模式図である。 実施例９の光生成電流特性および負ゲートバイアス光照射ストレス（ＮＢＩＳ）を示す曲線である。 実施例１０の光生成電流特性および負ゲートバイアス光照射ストレスを示す曲線である。 実施例１１の光生成電流特性および負ゲートバイアス光照射ストレスを示す曲線である。 実施例１２の光生成電流特性および負ゲートバイアス光照射ストレスを示す曲線である。 実施例７のプラセオジムアンドープ（ｙ＝０）およびドープ（ｙ＝０．１）の酸化インジウムスズ亜鉛薄膜に対してＰＬスペクトルおよび寿命試験を行った特性評価結果を示す。
各参照番号：０１、基板；０２、ゲート；０３、ゲート絶縁層；０４、活性層；０５、エッチストップ層；０６－１、ソース；０６－２、ドレイン；０７、パッシベーション層；０８、バッファ層；０９、スペーサ層。
以下、図面と具体的な実施形態と併せて本発明をさらに説明し、なお、矛盾しない前提下で、以下に説明する各実施例の間、または各技術的特徴の間で任意の組み合わせをして新しい実施例を形成することができる。
以下は、本発明の具体的な実施例であり、以下の実施例で採用されている原材料、設備などは、特に限定されない限り購入して入手することができる。
実施例１：酸化イッテルビウムドープ酸化インジウムスズ半導体材料
ドーピングされた金属酸化物半導体群であって、この群のドーピングされた金属酸化物半導体では、酸化インジウムスズ（ＩＴＯ）に光安定剤として酸化イッテルビウムをドーピングすることにより、酸化イッテルビウムドープ酸化インジウムスズ（Ｙｂ：ＩＴＯ）の半導体材料が形成される。
ここで、酸化インジウムスズでは、Ｉｎ２Ｏ３：ＳｎＯ２＝２：１ （ｍｏｌ）であり、すなわち、Ｉｎ、Ｓｎのモル比はＩｎ：Ｓｎ＝４：１であり、酸化イッテルビウムドープ酸化インジウムスズにおいて、イッテルビウムと酸化インジウムスズのモル比は、順次０．００２、０．０２０、０．１００、０．２００、０．４０および０．６０である。
実施例２：酸化イッテルビウムドープ酸化インジウムスズ亜鉛半導体材料
ドーピングされた金属酸化物半導体群であって、この群のドーピングされた金属酸化物半導体では、酸化インジウムスズ亜鉛（ＩＴＺＯ）に光安定剤として酸化イッテルビウムをドーピングすることにより、酸化イッテルビウムドープ酸化インジウムスズ亜鉛（Ｙｂ：ＩＴＺＯ）の半導体材料が形成される。
酸化インジウムスズ亜鉛において、Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝１．５：２：５ （ｍｏｌ）であり、すなわち、Ｉｎ、Ｓｎ、Ｚｎのモル比はＩｎ：Ｓｎ：Ｚｎ＝３：２：５であり、酸化イッテルビウムドープ酸化インジウムスズ亜鉛において、イッテルビウムと酸化インジウムスズ亜鉛のモル比は、それぞれ０．００２、０．０２０、０．１００、０．２００、０．４０および０．６０である。
実施例３：酸化プラセオジムドープ酸化インジウムスズ亜鉛半導体材料
ドーピングされた金属酸化物半導体であって、このドーピングされた金属酸化物半導体では、酸化インジウムスズ亜鉛（ＩＴＺＯ）に光安定剤として酸化プラセオジムをドーピングすることにより、酸化プラセオジムドープ酸化インジウムスズ亜鉛（Ｐｒ：ＩＴＺＯ）の半導体材料が形成される。
酸化インジウムスズ亜鉛において、Ｉｎ、Ｓｎ、Ｚｎのモル比は、Ｉｎ：Ｓｎ：Ｚｎ＝２：２：１であり、酸化プラセオジムドープ酸化インジウムスズ亜鉛において、プラセオジムと酸化インジウムスズ亜鉛のモル比は、それぞれ０．００２、０．０２０、０．１００、０．２００、０．４０および０．６０である。
実施例４：酸化プラセオジムドープ酸化インジウムスズ亜鉛半導体材料
ドーピングされた金属酸化物半導体群であって、この群のドーピングされた金属酸化物半導体では、酸化インジウムスズ亜鉛（ＩＴＺＯ）に光安定剤として酸化プラセオジムをドーピングすることにより、酸化プラセオジムドープ酸化インジウムスズ亜鉛（Ｐｒ：ＩＴＺＯ）の半導体材料が形成される。
酸化インジウムスズ亜鉛において、Ｉｎ、Ｓｎ、Ｚｎのモル比はＩｎ：Ｓｎ：Ｚｎ＝４：３：３であり、酸化プラセオジムドープ酸化インジウムスズ亜鉛において、プラセオジムと酸化インジウムスズ亜鉛のモル比は、それぞれ０．００２、０．０２０、０．１００、０．２００、０．４０および０．６０である。
実施例５：酸化イッテルビウムドープ酸化インジウムスズ薄膜
金属酸化物半導体薄膜群であって、この群の金属酸化物半導体薄膜は、実施例１の酸化イッテルビウムドープ酸化インジウムスズ半導体材料をマグネトロンスパッタリングしてなったものである。
この群の金属酸化物半導体薄膜では、酸化インジウムスズ（ＩＴＯ、ｙ＝０）および酸化イッテルビウムをドーピングした酸化インジウムスズ（Ｙｂ：ＩＴＯ、ｙ＝０．６０）の２つのセラミックターゲットを用いて、コスパッタリングの方法によって薄膜を作製する。２つのターゲットのスパッタリングパワーを調整することで、組成比の異なる薄膜を作製することができる。
ここで、酸化インジウムスズターゲットの組成比はＩｎ２Ｏ３：ＳｎＯ２＝２：１ （ｍｏｌ）であり、Ｉｎ（４）Ｓｎ（１）と記され、酸化イッテルビウムをドーピングした酸化インジウムスズターゲットの組成比はＹｂ：Ｉｎ（４）Ｓｎ（１）＝０．６０：１．００ （ｍｏｌ）であり、すなわち、上記２つのターゲットのスパッタリングパワーを調整することで、様々なイッテルビウム含有量の薄膜を得ることができ、本実施例におけるイッテルビウムと酸化インジウムスズのドーピングモル比ｙは、それぞれ０．００２、０．０２０、０．１００、０．２００、０．４０および０．６０に等しい。
膜厚はいずれも３０ ｎｍであり、スパッタリング雰囲気中の酸素含有量は２０％であり、スパッタリング空気圧は０．５ Ｐａである。薄膜の組成比は、Ｘ線光電子分光法と透過型電子顕微鏡などによる特性評価結果を組み合わせることにより標定され、ごく少量の薄膜はスパッタリングパワーによって推測され得る。
実施例６：酸化イッテルビウムドープ酸化インジウムスズ亜鉛薄膜
金属酸化物半導体薄膜群であって、この群の金属酸化物半導体薄膜は、実施例２の酸化イッテルビウムドープ酸化インジウムスズ亜鉛半導体材料をマグネトロンスパッタリングしてなったものである。
この群の酸化イッテルビウムドープ酸化インジウムスズ亜鉛薄膜では、酸化インジウムスズ亜鉛（ＩＴＺＯ， ｙ＝０）および酸化イッテルビウムをドーピングした酸化インジウムスズ亜鉛（Ｙｂ：ＩＴＺＯ， ｙ＝０．６０）の２つのセラミックターゲットを用いて、コスパッタリングの方法によって薄膜を作製する。２つのターゲットのスパッタリングパワーを調整することで、組成比の異なる薄膜を作製することができる。ここで、酸化インジウムスズ亜鉛ターゲットの組成比はＩｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝１．５：２：５ （ｍｏｌ）であり、Ｉｎ（３）Ｓｎ（２）Ｚｎ（５）と記され、酸化イッテルビウムをドーピングした酸化インジウムスズ亜鉛ターゲットの比例はＹｂ：Ｉｎ（３）Ｓｎ（２）Ｚｎ（５）＝０．６０：１．００ （ｍｏｌ）であり、すなわち、上記２つのターゲットのスパッタリングパワーを調整することで、様々なイッテルビウム含有量の薄膜を得ることができ、本実施例におけるイッテルビウムおよび酸化インジウムスズ亜鉛のドーピングモル比は、それぞれ０．００２、０．０２０、０．１００、０．２００、０．４０および０．６０に等しい。
なお、膜厚はいずれも４０ ｎｍであり、スパッタリング雰囲気中の酸素含有量は２０％であり、スパッタリング空気圧は０．５ Ｐａであり、薄膜は、堆積した後に、空気雰囲気下で３５０℃の高温オーブンで３０分間アニールされた。薄膜の組成比は、Ｘ線光電子分光法と透過型電子顕微鏡などによる特性評価結果を組み合わせることにより標定され、ごく少量の薄膜はスパッタリングパワーによって推測され得る。
実施例７：酸化プラセオジムドープ酸化インジウムスズ亜鉛薄膜
金属酸化物半導体薄膜群であって、この群の金属酸化物半導体薄膜は、実施例３の酸化プラセオジムドープ酸化インジウムスズ亜鉛半導体材料をマグネトロンスパッタリングしてなったものである。
この群の酸化プラセオジムドープ酸化インジウムスズ亜鉛薄膜では、酸化インジウムスズ亜鉛（ＩＴＺＯ， ｙ＝０）および酸化プラセオジムをドーピングした酸化インジウムスズ亜鉛（Ｐｒ：ＩＴＺＯ、ｙ＝０．６０）の２つのセラミックターゲットを用いて、コスパッタリングの方法によって、２つのターゲットのスパッタリングパワーを調整することで異なる組成比の薄膜を作製することができる。ここで、酸化インジウムスズ亜鉛ターゲットの組成比はＩｎ：Ｓｎ：Ｚｎ＝２：２：１ （ｍｏｌ）であり、Ｉｎ（２）Ｓｎ（２）Ｚｎ（１）と記され、酸化プラセオジムをドーピングした酸化インジウムスズ亜鉛ターゲットの比例は、Ｐｒ：Ｉｎ（２）Ｓｎ（２）Ｚｎ（１）＝０．６０：１．００ （ｍｏｌ）であり、すなわち、上記２つのターゲットのスパッタリングパワーを調整することで、様々なプラセオジム含有量の薄膜を得ることができ、本実施例におけるプラセオジムと酸化インジウムスズ亜鉛のドーピングモル比ｙは、それぞれ０．００２、０．０２０、０．１００、０．２００、０．４０および０．６０に等しい。
この群の酸化プラセオジムドープ酸化インジウムスズ亜鉛薄膜の膜厚はいずれも３０ ｎｍであり、スパッタリング雰囲気中の酸素含有量は２０％であり、スパッタリング空気圧は０．５ Ｐａであり、基板温度を室温とする。薄膜の組成比は、Ｘ線光電子分光法と透過型電子顕微鏡などによる特性評価結果を組み合わせることにより標定され、ごく少量の薄膜はスパッタリングパワーによって推測され得る。
実施例８：酸化プラセオジムドープ酸化インジウムスズ亜鉛薄膜
金属酸化物半導体薄膜群であって、この群の金属酸化物半導体薄膜は、実施例４の酸化プラセオジムドープ酸化インジウムスズ亜鉛半導体材料から、溶液法によって作製されたものである。
この群の酸化プラセオジムドープ酸化インジウムスズ亜鉛薄膜は、溶液法によって作製され、具体的な作製方法は以下のとおりである：
（１）まず、一定量の硝酸インジウム、塩化スズおよび硝酸亜鉛（三者の原子モル比はＩｎ：Ｓｎ：Ｚｎ＝４：３：３ ｍｏｌである）を比例的に秤量して、酸化インジウムスズ亜鉛マトリックス溶液を調製し、Ｉｎ（４）Ｓｎ（３）Ｚｎ（３）と記し、すなわち、ｙ＝０、その後、特定の実験ニーズに応じて一定量の硝酸プラセオジムをドーピングし、異なるプラセオジム含有量の酸化プラセオジムドープ酸化インジウムスズ亜鉛混合溶液を調製し、本実施例では、プラセオジムと酸化インジウムスズ亜鉛のドーピングモル比ｙは、それぞれ０．００２、０．０２０、０．１００、０．２００、０．４０および０．６０に等しい。次に、各混合溶液にエタノールアミン、酢酸および溶媒のエチレングリコールモノメチルエーテルをそれぞれ加え、常温で１２ ｈ撹拌し、１２ ｈ静置して熟成させた後、ろ過して前駆体溶液（インジウム、スズ、亜鉛およびプラセオジムの合計濃度が０．０６ ｍｏｌ／Ｌ、エタノールアミン濃度が１．２ ｍｏｌ／Ｌ、酢酸濃度が１．３ ｍｏｌ／Ｌの淡黄色透明溶液）を得て、
（２）活性層を作製する必要がある基板をＵＶで３０ ｍｉｎ処理し、表面の密着性を高めた後、シートをスピンコーターに載せ、ステップ（１）で得られた前駆体溶液６０ μＬをピペットガンで吸い取ってシートに滴下塗布し、２０ ｓ静置し、スピンコーターを起動し、プリスピード５００ ｒｐｍで３ ｓ、ポストスピード３０００ ｒｐｍで４０ ｓ回転させ、前駆体溶液をシートに均一に塗布し、その後、１２０ ℃で１０ ｍｉｎのプリベークアニール、次に５００ ℃で１２０ ｍｉｎのポストベークアニールを行いを行い、プラセオジムをドーピングした酸化インジウムスズ亜鉛薄膜（Ｐｒ：ＩＴＺＯと命名）を得て、薄膜の厚さがいずれも４０ ｎｍである。
実施例９：薄膜トランジスタ
薄膜トランジスタ群であって、エッチストップ型構造を採用し、その構造模式図は図１に示すとおりであり、前記薄膜トランジスタ群は、基板０１と、基板０１の上に配置されたゲート０２と、基板０１およびゲート０２の上に配置されたゲート絶縁層０３と、ゲート絶縁層０３の上面を覆い、ゲート０２に対応する活性層０４と、エッチストップ層０５と、互いに間隔をあけて活性層０４の両端に電気的に接続されたソース０６－１およびドレイン０６－２と、パッシベーション層０７と、を備える。
ここで、活性層０４は、実施例５に記載の薄膜によって形成された活性層０４であり、
基板０１は、シリカのバッファ層で覆われたガラス基板であり、ゲート０２の材料は、マグネトロンスパッタリング方法により作製された５０／２００／５０ ｎｍの厚さのモリブデン－アルミニウム－モリブデン（Ｍｏ／Ａｌ／Ｍｏ）金属積層構造であり、
ゲート絶縁層０３は、化学気相成長法により作製された窒化ケイ素（Ｓｉ３Ｎ４）とシリカ（ＳｉＯ２）の積層であり、厚さが２５０／５０ ｎｍであり、ここで、窒化ケイ素が下層でゲート０２と接触し、シリカが上層で活性層０４と接触する。
エッチストップ層０５とパッシベーション層０７の材料は、化学気相成長法により作製されたシリカ（ＳｉＯ２）薄膜であり、厚さはいずれも３００ ｎｍであり、成長温度は２５０℃である。
ソース０６－１およびドレイン０６－２の材料は、５０／２００／５０ ｎｍの厚さの金属モリブデン－アルミニウム－モリブデン（Ｍｏ／Ａｌ／Ｍｏ）積層構造である。
実施例１０：薄膜トランジスタ
薄膜トランジスタ群であって、エッチストップ型構造を採用し、その構造模式図は図１に示すとおりであり、前記薄膜トランジスタ群は、基板０１と、基板０１の上に配置されたゲート０２と、基板０１およびゲート０２の上に配置されたゲート絶縁層０３と、ゲート絶縁層０３の上面を覆い、ゲート０２に対応する活性層０４と、エッチストップ層０５と、互いに間隔をあけて活性層０４の両端に電気的に接続されたソース０６－１およびドレイン０６－２と、パッシベーション層０７と、を備える。
ここで、活性層０４の薄膜は、実施例６に記載の薄膜であり、
基板０１は、シリカのバッファ層で覆われたガラス基板である。ゲート０２の材料は、マグネトロンスパッタリング方法により作製された５０／２００／５０ ｎｍの厚さのモリブデン－アルミニウム－モリブデン（Ｍｏ／Ａｌ／Ｍｏ）金属積層構造である。
ゲート絶縁層０３は、化学気相成長法により作製された窒化ケイ素（Ｓｉ３Ｎ４）とシリカ（ＳｉＯ２）の積層であり、厚さが２５０／５０ ｎｍであり、ここで、窒化ケイ素が下層でゲート０２と接触し、シリカが上層で活性層０４と接触する。
エッチストップ層０５とパッシベーション層０７の材料は、化学気相成長法により作製されたシリカ（ＳｉＯ２）薄膜であり、厚さはいずれも３００ ｎｍであり、成長温度は２３０℃である。
ソース０６－１およびドレイン０６－２の材料は、５０／２００／５０ ｎｍの厚さの金属モリブデン－アルミニウム－モリブデン（Ｍｏ／Ａｌ／Ｍｏ）積層構造である。
実施例１１：薄膜トランジスタ
薄膜トランジスタ群であって、それはバックチャネルエッチ型構造であり、その構造模式図は図２に示すとおりであり、前記薄膜トランジスタ群は、基板０１と、基板０１の上に配置されたゲート０２と、基板０１およびゲート０２の上に配置されたゲート絶縁層０３と、ゲート絶縁層０３の上面を覆い、ゲート０２に対応する活性層０４と、互いに間隔をあけて活性層０４の両端に電気的に接続されたソース０６－１およびドレイン０６－２と、パッシベーション層０７と、を備える。
基板０１は、シリカのバッファ層で覆われた硬質の無アルカリガラス基板である。
ゲート０２の材料は、マグネトロンスパッタリング方法により作製された５０／２００／５０ ｎｍの厚さの金属モリブデン／アルミニウム／モリブデン（Ｍｏ／Ａｌ／Ｍｏ）積層構造である。
ゲート絶縁層０３は、化学気相成長法により作製された窒化ケイ素（Ｓｉ３Ｎ４）とシリカ（ＳｉＯ２）の積層であり、厚さが２５０／５０ ｎｍであり、ここで、窒化ケイ素が下層でゲート０２と接触し、シリカが上層で活性層０４と接触する。
活性層０４は、実施例７で得られた薄膜であり、
ソース０６－１およびドレイン０６－２の材料は、５０／２００／５０ ｎｍの厚さの金属モリブデンーアルミニウムーモリブデン（Ｍｏ／Ａｌ／Ｍｏ）積層構造であり、市販のアルミン酸系エッチング液を用いてパターニングされており、本発明に係る活性層の強酸に対するエッチング耐性が良好であるため、活性層０４へのダメージが少なく、優れたエッチング選択比を達成することができ、さらに顕著なエッチング残渣もない。
パッシベーション層０７の材料は、化学気相成長法により作製されたシリカ（ＳｉＯ２）であり、厚さは３００ｎｍであり、成長温度は２５０℃である。
実施例１２：薄膜トランジスタ
薄膜トランジスタ群であって、それは自己整合型構造であり、その構造模式図は図３に示すとおりであり、前記薄膜トランジスタ群は、基板０１と、バッファ層０８と、活性層０４と、活性層０４の上に配置されたゲート絶縁層０３およびゲート０２と、活性層０４およびゲート０２の上面に覆われたスペーサ層０９と、スペーサ層０９の上に配置され、活性層０４の両端に電気的に接続されたソース０６－１およびドレイン０６－２と、を備える。
基板０１は硬質のガラス基板である。
バッファ層０８は、プラズマ化学気相成長法により作製されたシリカである。
活性層０４は、実施例８の薄膜である。
ゲート絶縁層０３は、３００ｎｍの厚さのシリカであり、ゲート０２は、マグネトロンスパッタリング方法により作製された２００／２０ ｎｍの厚さのモリブデン／銅（Ｍｏ／Ｃｕ）積層構造である。
スペーサ層０９は、シリカ／窒化ケイ素の積層構造であり、厚さは２００／１００ ｎｍである。
ソース０６－１およびドレイン０６－２の材料は、マグネトロンスパッタリング方法により作製された２００／２０ ｎｍの厚さのモリブデン／銅（Ｍｏ／Ｃｕ）積層構造である。
実施例９－１２では、薄膜トランジスタの各機能層の材質と作製方法は以下のとおりである。
本発明における基板は、特に限定されるものではなく、本分野で周知されている基板を使用することができる。例えば、硬質のアルカリガラス、無アルカリガラス、石英ガラス、シリコン基板などのほか、曲げ可能なポリイミド（ＰＩ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンナフタレート（ＰＥＴ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリスチレン（ＰＳ）、ポリエーテルサルフォン（ＰＥＳ）または金属フレークなどがある。
本発明におけるゲート材料は、特に限定されるものではなく、本分野で周知されている材料から任意に選択することができる。例えば、透明導電性酸化物（ＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＴＺＯ、ＦＴＯなど）、グラフェン、金属（Ｍｏ、Ａｌ、Ｃｕ、Ａｇ、Ｔｉ、Ａｕ、Ｔａ、Ｃｒ、Ｎｉなど）およびそれらの合金、ならびに金属と酸化物（ＩＴＯ／Ａｇ／ＩＴＯ、ＩＺＯ／Ａｇ／ＩＺＯなど）、金属と金属（Ｍｏ／Ａｌ／Ｍｏ、Ｔｉ／Ａｌ／Ｔｉ等）を積層して形成された複合導電薄膜がある。
ゲート薄膜は、スパッタリング法、電気めっき、熱蒸着などの堆積方法で作製することができるが、スパッタリング堆積方法で作製した薄膜や基板の密着性が良く、均一性に優れ、大面積で作製できることから、その方法が好ましい。
ここで、ゲート電極の具体的な構造は、達成すべき技術的パラメータに応じて決定する必要があり、例えば、透明なディスプレイには透明な電極を使用する必要があり、ゲート電極として単層のＩＴＯを使用してよく、ＩＴＯ／Ａｇ／ＩＴＯを使用してもよい。また、特殊分野の応用では高温のプロセスが要求されているが、ゲート電極は、高温に耐えられる金属合金薄膜を選択することができる。
本発明におけるゲート絶縁層材料は、特に限定されるものではなく、本分野で周知されている材料から任意に選択することができる。例えば、シリカ、窒化ケイ素、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、および高分子有機膜層などがある。
なお、これらのゲート絶縁層薄膜の成分は、理論的な化学量論比とは一致しなくてもよいことに注意する必要がある。また、ゲート絶縁層は、一方ではより良い絶縁特性を形成し、他方では活性層とゲート絶縁層の界面特性を改善するために、複数の絶縁膜を積層したものであってもよい。また、このゲート絶縁層は、物理気相成長法、化学気相成長法、原子層堆積法、レーザー堆積法、陽極酸化法や溶液法など、様々な方法で作製することができる。
本出願が提供する活性層の厚さの範囲は、５ ｎｍ－１００ ｎｍから選択でき、好ましくは２０－４０ｎｍである。活性層を形成する金属酸化物半導体薄膜のキャリア濃度は、５×１０１９ ｃｍ－３未満である。
活性層薄膜のパターニングプロセスは、フォトリソグラフィープロセスとウェットエッチングを組み合わせて行われる。ウェットエッチングに使用されるエッチング液には、リン酸、硝酸と氷酢酸の混合液、市販のシュウ酸系エッチャント、希塩酸系エッチャント、およびフッ化水素酸などのエッチング液がある。
ソース・ドレイン電極薄膜のパターニング工程は、フォトリソグラフィープロセスとウェットまたはドライエッチングを組み合わせて行われる。ウェットエッチングに使用されるエッチング液には、リン酸、硝酸と氷酢酸の混合液、または過酸化水素による混合液などがある。ドライエッチングの例としては、プラズマエッチングプロセスを選択することができ、エッチングガスには塩素系ガスまたはフッ素系ガスが含まれる。
ドーピングされた金属酸化物半導体は、真空マグネトロンスパッタリングプロセスにおいて、シングルターゲットスパッタリングまたはマルチターゲットコスパッタリングを選択することができ、好ましくはシングルターゲットスパッタリングを選択する。
その理由として、コスパッタリング薄膜では、スパッタリング粒子が再結合の過程でより多くの要因に妨害されるのに対して、シングルターゲットスパッタリングでは、再現性の高い安定した薄膜が得られ、薄膜の微細構造をより容易に制御する。
真空スパッタリング堆積時の電源として、高周波電流（ＲＦ）、直流電流（ＤＣ）または交流電流（ＡＣ）から選択でき、産業界で一般的に使用されている交流電流が好ましい。
スパッタリング堆積時のスパッタリング空気圧は、０．１ Ｐａ－１０ Ｐａから選択でき、好ましくは０．２ Ｐａ－０．７Ｐａである。
スパッタリング空気圧が低すぎると、安定したグロースパッタリングを維持することができず、スパッタリング空気圧が高すぎると、スパッタリング粒子が基板に堆積する際の散乱が著しく増加し、エネルギー損失が増加し、基板に到達する際の運動エネルギーが減少し、形成される薄膜の欠陥が増加するため、デバイスの性能に重大な影響を与える。
スパッタリング堆積時の酸素分圧は０－１ Ｐａから選択でき、好ましくは０．００１－０．５ Ｐａ、より好ましくは０．０１－０．１ Ｐａである。酸素体積比は、好ましくは０．１－０．５、より好ましくは０．２－０．３である。
一般に、スパッタリングで酸化物半導体を作製する場合、酸素分圧は薄膜のキャリア濃度に直接な影響があり、また、酸素空孔に伴ういくつかの欠陥も発生する。酸素含有量が低すぎると、薄膜内の酸素不整合がひどくなり、キャリア濃度が増加する可能性があり、一方で、酸素空孔が高すぎると、より多くの弱結合を引き起こし、デバイスの信頼性を低下させる。
スパッタリング堆積時の基板温度は、好ましくは室温－３００℃、より好ましくは２００－３００℃である。
活性層薄膜の堆積時に、特定の基板温度にすることで、スパッタリング粒子が基板に到達した後の結合方法を効果的に改善し、弱結合が存在する可能性を減らし、デバイスの安定性を高めることができる。もちろん、その後のアニール処理などのプロセスによっても同様の効果が得られる。
活性層の厚さは２－１００ ｎｍから選択でき、好ましくは５－５０ ｎｍ、より好ましくは２０－４０ ｎｍである。
本発明におけるソース・ドレイン電極材料は、特に限定されるものではなく、所望の構造を持つデバイスの実現に影響を与えることなく、本分野で周知されている材料から任意に選択することができる。例えば、透明導電性酸化物（ＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＴＺＯ、ＦＴＯなど）、グラフェン、金属（Ｍｏ、Ａｌ、Ｃｕ、Ａｇ、Ｔｉ、Ａｕ、Ｔａ、Ｃｒ、Ｎｉなど）およびそれらの合金、ならびに金属と酸化物（ＩＴＯ／Ａｇ／ＩＴＯ、ＩＺＯ／Ａｇ／ＩＺＯなど）、金属と金属（Ｍｏ／Ａｌ／Ｍｏ、Ｔｉ／Ａｌ／Ｔｉ等）を積層して形成された複合導電薄膜がある。
ソース・ドレイン電極薄膜は、スパッタリング法、熱蒸着などの堆積方法で作製することができるが、スパッタリング堆積方法で作製した薄膜や基板の密着性が良く、均一性に優れ、大面積で作製できることから、その方法が好ましい。
ここで、特別に説明しておきたいものとして、バックチャネルエッチ型構造のデバイスの作製において、ソース・ドレイン電極と活性層のエッチング選択比を適切にする必要があり、そうでなければデバイスの作製は実現できない。
特に、本発明の複合金属酸化物半導体は、アルミニウム酸などの強酸に対して良好なエッチング耐性を有しているため、バックチャネルエッチ型デバイスの作製におけるソース・ドレイン電極のエッチングは、アルミン酸塩系の強酸エッチング液から選択することができ、エッチングされたソース・ドレイン電極は、良好な形態を有し、エッチング残渣がなく、優れたデバイス性能と良好な安定性を有していることを指摘すべきである。
また、本発明の実施例におけるドライエッチングは、産業界における一般的なエッチングガス（塩素系ガス、フッ素系ガスなど）に基づいており、本発明の酸化物半導体層への影響が非常に少なく、作製したデバイスは優れた性能と良好な安定性を有する。
本発明におけるパッシベーション層材料は、特に限定されるものではなく、本分野で周知されている材料から任意に選択することができる。例えば、シリカ、窒化ケイ素、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、および高分子有機膜層などがある。
なお、これらの絶縁薄膜の成分は、理論的な化学量論比とは一致しなくてもよいことに注意する必要がある。また、ゲート絶縁層は、一方ではより良い絶縁特性を形成し、他方では活性層とパッシベーション層の界面特性を改善するために、複数の絶縁膜を積層したものであってよい。また、このパッシベーション層は、物理気相成長法、化学気相成長法、原子層堆積、レーザー堆積または溶液法など、様々な方法で作製することができる。
以下、本発明で実施する薄膜トランジスタの作製における処理プロセスをさらに説明する。
相対的に言えば、スパッタリングで作製した薄膜は、高エネルギーのプラズマが関与するため、一般的に薄膜の堆積速度が速く、且つ、薄膜の堆積中の緩和プロセスを行う時間が十分でないため、一定の割合でのズレや薄膜での応力残留が引き起こされる。このため、所望の相対的な定常状態と改善された薄膜の性能の達成を継続しながら、後に加熱アニール処理を行う必要がある。
本発明の実施形態では、アニール処理は、活性層の堆積後、およびパッシベーション層の堆積後に設定されることがほとんどである。一方では、活性層を堆積した後にアニール処理を行うと、活性層中のｉｎ－ｓｉｔｕ欠陥を効果的に改善し、その後のプロセスで発生可能なダメージに対する活性層の耐性を高めることができる。他方では、その後のパッシベーション層の堆積では、プラズマの関与と反応性基の改質作用により、界面状態や一部のドナードーピングなどの影響をさらに排除するために、「活性化」の過程を必要とする可能性がある。
また、本発明の実施形態では、処理は、単なる加熱処理ではなく、プラズマ処理界面（ゲート絶縁層／半導体界面、活性層／パッシベーション層界面など）を含んでもよい。
上記の処理プロセスにより、デバイスの性能を効果的に改善し、デバイスの安定性を高めることができる。
実施例９および１０の薄膜トランジスタについては、基板、ゲート、ゲート絶縁層、活性層、エッチストップ層、ソースとドレイン、パッシベーション層のみを含む閉じた構造であってよいし、さらに平坦層、反射電極、画素定義層などを含んでもよく、さらに、他のデバイスなどと一体化してもよい。
実施例１１の薄膜トランジスタについては、基板、ゲート、ゲート絶縁層、活性層、ソースとドレイン、パッシベーション層のみを含む閉じた構造であってよいし、さらに平坦層、反射電極、画素定義層などを含んでもよく、さらに、他のデバイスなどと一体化してもよい。
実施例１２の薄膜トランジスタについては、基板、活性層、ゲート絶縁層、ゲート、スペーサ層、ソースとドレインのみを含む閉じた構造であってよいし、さらにパッシベーション層、および画素定義層などを含んでもよく、さらに、他のデバイスなどと一体化してもよい。
性能検出と効果テスト
１、光応答特性の評価
市販の白色ＬＥＤ光源を用いて、５０００ｎｉｔｓの光強度で実施例９－１２の薄膜トランジスタデバイスの活性層に照射し、光照射時および無光照射時のデバイスの転送特性を評価し、デバイスのオン電圧の変化を抽出してその強度を評価し、ここで、デバイスのオン電圧は、ソース・ドレイン電極の両端に１０－９Ａの電流が流れるときに対応するゲート電圧と定義される。光応答特性は、光照射時と無光照射時のデバイスのオン電圧の変化範囲△Ｖｏｎで表され、値が大きいほどその光生成電流特性が強く、逆に、値が小さいほど光生成電流特性が弱いことを示している。
２、負ゲートバイアス光照射ストレスの評価
市販の白色ＬＥＤ光源を用いて、５０００ｎｉｔｓの光強度で実施例９－１２の薄膜トランジスタデバイスの活性層０４に照射するとともに、デバイスのゲートに－３０Ｖの電圧を印加し、ソース・ドレイン電極の両端に０Ｖのバイアスを印加し、一定の時間後のテストデバイスの転送特性曲線を調べることで、デバイスの光照射時の負バイアス安定特性を得ることができる。デバイス特性の変化範囲が大きいほど、その安定性が悪く、逆に、小さいほど安定性が優れる。
３、フォトルミネッセンス分光法と寿命試験
原理的には、光は試料に照射されると、試料に吸収されて光励起現象が発生する。光励起により、電子は高い励起状態にジャンプし、その後、緩和プロセスを経てエネルギーを放出し、低いエネルギーレベルに戻る。このプロセスにおける光の放射または発光をフォトルミネッセンス、すなわちＰＬという。市販のＰＬテストシステムを用いて、本発明のドーピングされていない、およびドーピングされた薄膜試料に対してＰＬ特性を評価し、照射後の薄膜における光生成キャリアの輸送を調べる。また、その寿命をテストして特性を明らかにすることで、その複合メカニズムをさらに評価する。
実施例９の薄膜トランジスタ群のデバイス１－７の具体的なパラメータおよびデバイス性能を下表に示し、また、当ｙ＝０．１０の時のデバイスの光生成電流特性と負ゲートバイアス光照射ストレスを図４（ａ）および４（ｂ）に示す。
実施例１０の薄膜トランジスタ群のデバイス１－７の具体的なパラメータおよびデバイス性能を下表に示し、また、当ｙ＝０．１０の時のデバイスの光生成電流特性と負ゲートバイアス光照射ストレスを図５（ａ）および５（ｂ）に示す。
実施例１１の薄膜トランジスタ群のデバイス１－３の具体的なパラメータおよびデバイス性能を下表に示し、また、ｙ＝０．１０の時のデバイスの光生成電流特性と負ゲートバイアス光照射ストレスを図６（ａ）および６（ｂ）に示す。
実施例１２の薄膜トランジスタ群のデバイス１－７の具体的なパラメータおよびデバイス性能を下表に示し、また、ｙ＝０．１０の時のデバイスの光生成電流特性と負ゲートバイアス光照射ストレスを図７（ａ）および７（ｂ）に示す。
表１－４からわかるように、希土類酸化物のドーピングは、デバイスの性能に非常に顕著な影響を与え、希土類酸化物がドーピングされていないデバイス（ｙ＝０に対応）は、比較的高い移動度、小さなサブスレッショルドスイングおよび負の閾値電圧を持っているが、その光生成電流特性は非常に強く、すなわち、光照射条件下でデバイスの特性が非常に大きく変化し、閾値電圧のマイナスシフトやサブスレッショルドスイングの激しい劣化が見られる。しかし、酸化イッテルビウムまたは酸化プラセオジムを一定量ドーピングすると、デバイスの光生成電流特性が大きく抑制される。もとろん、イッテルビウムまたはプラセオジムの含有量の増加に伴い、デバイスの移動度などの特性もさらに低下し、△Ｖｏｎは低下し、光生成電流特性はさらに向上する。イッテルビウムまたはイッテルビウムを過剰にドーピングすると、デバイスの移動度は著しく低下し、デバイスの光生成電流特性が極めて弱くなるが、その応用分野が大きく制限される。したがって、実際の応用では、適当なドーピング量を選択するために、両者の関係にバランスを取る必要がある。
表１－４からわかるように、希土類酸化物ドープ金属酸化物半導体のモル比、すなわち、ｙ値は、閾値電圧、サブスレッショルドスイング、安定性と正の相関があり、移動度、電流スイッチング比、光生成電流特性と負の相関がある。
図４－７からわかるように、希土類酸化プラセオジムまたは酸化イッテルビウムを一定量でドーピングして、プラセオジムまたはイッテルビウムのドーピングモル比を０．１０：１にした場合、デバイスの光生成電流特性および負ゲートバイアス光照射ストレスが優れており、その実用化の可能性が大きく高まっている。
図８は、本発明の実施例７におけるプラセオジムアンドーピング（ｙ＝０）およびドープ（ｙ＝０．１）酸化インジウムスズ亜鉛薄膜に対してＰＬスペクトルおよび寿命試験を行った特性評価結果を示す。図８（ａ）からわかるように、アンドープ試料の発光スペクトルの強度は弱く、プラセオジムをドーピングした後は全体の強度がさらに低下する。図８（ｂ）からわかるように、その寿命試験の結果から、キャリアの寿命はいずれも数ナノ秒であり、大きく変化していないことが示される。以上のことから、薄膜におけるキャリアの緩和プロセスは、非放射遷移の再結合過程であること、すなわち、薄膜には光生成キャリアの高速再結合中心が存在することが推測される。
総合性能から考えると、表１からわかるように、酸化イッテルビウムドープ酸化インジウムスズ半導体薄膜によって形成された活性層では、ｙが０．０２－０．４０のときにデバイスの総合性能が好ましく、ｙが０．０２－０．２０のときにデバイスの総合性能がより好ましく、ｙが０．１０－０．２０のときにデバイスの総合性能が最も好ましく、すなわち、ドーピング比が０．１０－０．２０である場合、光条件でデバイスの閾値電圧がほとんど変化せず、光安定性にも優れていることを示している。
表２からわかるように、酸化イッテルビウムドープ酸化インジウムスズ亜鉛半導体薄膜によって形成された活性層では、ｙが０．０２－０．４０のときにデバイスの総合性能が好ましく、ｙが０．０２－０．２０のときにデバイスの総合性能がより好ましく、ｙが０．１０－０．２０のときにデバイスの総合性能が最も好ましく、
表３からわかるように、酸化プラセオジムドープ酸化インジウムスズ亜鉛半導体薄膜によって形成された活性層では、ｙが０．０２－０．４０のときにデバイスの総合性能が好ましく、ｙが０．０２－０．２０のときにデバイスの総合性能がより好ましく、ｙが０．１０－０．２０のときにデバイスの総合性能が最も好ましく、なお、酸化プラセオジムのドーピングに伴い、デバイスのサブスレッショルドスイングが大きくなっており、デバイスの転送曲線のサブスレッショルド領域で「減速」する傾向が見られ、この傾向は、低キャリアのマトリックス材料の場合、特に鮮明である。それは、活性層材料の伝導帯の底部付近に新たな「トラップ」が形成されていることが示され、関連する材料の試験特性との組み合わせから、光生成キャリアに対する「消滅」作用がその材料の光生成特性を改善する主な理由であることが示された。
表４からわかるように、酸化プラセオジムドープ酸化インジウムスズ亜鉛半導体薄膜によって形成された活性層では、ｙが０．０２－０．４０のときにデバイスの総合性能が好ましく、ｙが０．０２－０．２０のときにデバイスの総合性能がより好ましく、ｙが０．１０－０．２０のときにデバイスの総合性能が最も好ましい。
要約すると、本発明では、酸化インジウムスズまたは酸化インジウムスズ亜鉛に希土類酸化物がドーピングされるモル比は、好ましくは０．０２－０．４０、より好ましくは０．０２－０．２０、最も好ましくは０．１０－０．２０である。最も好ましい状態では、デバイスの閾値電圧が２Ｖ未満であり、サブスレッショルドスイングが０．４０Ｖ／ｄｅｃａｄｅ未満であり、電流スイッチング比が１０７－１０９オーダーの間にあり、光生成電流特性が弱く、安定性に優れる。
実施例９－１２で得られた薄膜トランジスタは、表示パネルに適用することができ、この場合、この薄膜トランジスタは、表示パネル内の表示ユニットを駆動するために用いられる。または、検出器に応用することもでき、この場合、この薄膜トランジスタは、検出器の検出ユニットを駆動するために用いられる。
上記の実施形態は、本発明の好ましい実施形態に過ぎず、本発明の保護範囲を制限するためのものではなく、当業者が本発明に基づいて行う実質的でない変更や置換は、本発明が特許請求している保護範囲内にある。

Claims (9)

  1. 希土類酸化物がドーピングされた酸化インジウムスズまたは酸化インジウムスズ亜鉛であるドーピングされた金属酸化物半導体であって、
    前記希土類酸化物は、酸化プラセオジムおよび／または酸化イッテルビウムであり、
    酸化プラセオジムである場合、プラセオジムと酸化インジウムスズまたは酸化インジウムスズ亜鉛のドーピングモル比は０．００２－０．４：１であり、
    酸化イッテルビウムである場合、イッテルビウムと酸化インジウムスズまたは酸化インジウムスズ亜鉛のドーピングモル比は０．００２－０．０２：１であり、
    前記ドーピングされた金属酸化物半導体に、光生成キャリアの高速再結合中心が存在することを特徴とする、ドーピングされた金属酸化物半導体。
  2. 前記酸化インジウムスズでは、ＩｎとＳｎのモル比が２－５：１であることを特徴とする、請求項１に記載のドーピングされた金属酸化物半導体。
  3. 前記酸化インジウムスズ亜鉛では、３つの金属元素Ｉｎ、Ｓｎ、Ｚｎの原子比は、０．２≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．８、０．２≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．４、０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．５であることを特徴とする、請求項１に記載のドーピングされた金属酸化物半導体。
  4. プラセオジムと酸化インジウムスズまたは酸化インジウムスズ亜鉛のドーピングモル比は、０．０２－０．４０：１であることを特徴とする、請求項１に記載のドーピングされた金属酸化物半導体。
  5. 薄膜トランジスタであって、活性層を含み、前記活性層は、請求項１～請求項４のいずれか一項に記載のドーピングされた金属酸化物半導体で作製され、
    光条件および非光条件下での前記薄膜トランジスタのオン電圧変化△Ｖｏｎ量は、２Ｖ未満であることを特徴とする、薄膜トランジスタ。
  6. 基板、ゲート、ゲート絶縁層、ソース・ドレインおよびパッシベーション層をさらに含み、前記薄膜トランジスタは、エッチストップ型構造または自己整合型構造を採用することを特徴とする、請求項５に記載の薄膜トランジスタ。
  7. 前記パッシベーション層は、シリカ薄膜、または窒化ケイ素とシリカからなる積層構造であることを特徴とする、請求項６に記載の薄膜トランジスタ。
  8. 基板、ゲート、ゲート絶縁層、ソース・ドレインおよびパッシベーション層をさらに含み、前記薄膜トランジスタは、バックチャネルエッチ型構造を採用し、且つアルミン酸系エッチング液を採用することを特徴とする、請求項５に記載の薄膜トランジスタ。
  9. 表示パネルまたは検出器における請求項５～請求項８のいずれか一項に記載の薄膜トランジスタの応用。
JP2021543119A 2019-09-18 2020-09-08 ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用 Active JP7424658B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910896373.4A CN110797395A (zh) 2019-09-18 2019-09-18 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN201910896373.4 2019-09-18
PCT/CN2020/114043 WO2021052218A1 (zh) 2019-09-18 2020-09-08 掺杂型金属氧化物半导体及薄膜晶体管与应用

Publications (2)

Publication Number Publication Date
JP2022518521A JP2022518521A (ja) 2022-03-15
JP7424658B2 true JP7424658B2 (ja) 2024-01-30

Family

ID=69439654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021543119A Active JP7424658B2 (ja) 2019-09-18 2020-09-08 ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用

Country Status (4)

Country Link
US (1) US11894467B2 (ja)
JP (1) JP7424658B2 (ja)
CN (1) CN110797395A (ja)
WO (1) WO2021052218A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582466A (zh) * 2020-11-20 2021-03-30 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
CN112289863A (zh) * 2020-09-25 2021-01-29 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN112713196A (zh) * 2020-12-11 2021-04-27 广州国显科技有限公司 一种薄膜晶体管及其制备方法和阵列基板
CN113113538B (zh) * 2021-04-13 2024-02-02 湖北大学 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法
CN114032517A (zh) * 2021-10-22 2022-02-11 芜湖映日科技股份有限公司 稀土离子掺杂ito靶材的制备方法
CN116813310A (zh) * 2023-06-01 2023-09-29 先导薄膜材料（广东）有限公司 一种稀土元素掺杂氧化铟锡镓靶材及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008117810A1 (ja) 2007-03-26 2008-10-02 Idemitsu Kosan Co., Ltd. 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2019026954A1 (ja) 2017-08-01 2019-02-07 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
JP2019064858A (ja) 2017-09-29 2019-04-25 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100396813C (zh) * 2002-08-02 2008-06-25 出光兴产株式会社 溅射靶、烧结体及利用它们制造的导电膜、有机el元件及其所用的衬底
KR20050097538A (ko) * 2003-02-05 2005-10-07 이데미쓰 고산 가부시키가이샤 반투과 반반사형 전극 기판의 제조 방법, 및 반사형 전극기판 및 그 제조 방법, 및 그 반사형 전극 기판의 제조방법에 이용하는 에칭 조성물
KR101010563B1 (ko) * 2003-04-24 2011-01-24 토소가부시키가이샤 투명 도전막 및 스퍼터링 타겟
TWI370449B (en) * 2003-07-25 2012-08-11 Panasonic Corp Information recording medium and method for producing the same
JP4846726B2 (ja) * 2005-09-20 2011-12-28 出光興産株式会社 スパッタリングターゲット、透明導電膜及び透明電極
DE502005007955D1 (de) * 2005-11-12 2009-10-01 Evonik Degussa Gmbh Verfahren zur Herstellung dotierter Metalloxidpartikel
WO2008018403A1 (fr) * 2006-08-10 2008-02-14 Idemitsu Kosan Co., Ltd. Cible d'oxyde contenant du lanthanide
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP5466939B2 (ja) * 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US8354038B2 (en) * 2007-05-16 2013-01-15 National Institute Of Advanced Industrial Science And Technology Piezoelectric ceramic, and piezoelectric, dielectric or pyroelectric element using the same
KR20090063946A (ko) * 2007-12-14 2009-06-18 삼성코닝정밀유리 주식회사 산화인듐주석 타겟 및 이를 이용한 투명 도전막의 제조방법
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
KR101969253B1 (ko) * 2009-10-08 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011162104A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI547468B (zh) * 2010-07-26 2016-09-01 Nissan Chemical Ind Ltd An amorphous metal oxide semiconductor layer forming precursor composition, an amorphous metal oxide semiconductor layer, a method for manufacturing the same, and a semiconductor device
KR101995082B1 (ko) * 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8847220B2 (en) * 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9630127B2 (en) * 2011-07-19 2017-04-25 Hayward Industries, Inc. Filter vessel assembly and related methods of use
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI425532B (zh) * 2011-11-29 2014-02-01 Leader Well Technology Co Ltd 一種使氧化鋅變阻器同時提高電位梯度及非線性係數的製法
CN103137701B (zh) * 2011-11-30 2018-01-19 株式会社半导体能源研究所 晶体管及半导体装置
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101375846B1 (ko) * 2012-04-10 2014-03-18 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
KR101438039B1 (ko) * 2012-05-24 2014-11-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
CN110581070B (zh) * 2012-06-29 2022-12-20 株式会社半导体能源研究所 半导体装置
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
JP6120386B2 (ja) * 2013-05-09 2017-04-26 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
CN103928082B (zh) * 2014-04-28 2016-09-07 南昌欧菲光科技有限公司 一种导电膜及其制备方法
JP6424893B2 (ja) * 2014-06-26 2018-11-21 住友金属鉱山株式会社 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
KR20160082173A (ko) * 2014-12-31 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
CN104951165B (zh) * 2015-07-10 2018-10-23 张家港康得新光电材料有限公司 透明导电膜与包含其的电容式触摸屏
KR102589754B1 (ko) * 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
CN106571174B (zh) * 2016-11-09 2018-07-10 宜昌南玻显示器件有限公司 透明导电薄膜的制备方法及透明导电薄膜
CN110447093B (zh) * 2017-02-22 2023-04-25 出光兴产株式会社 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
US10886033B2 (en) * 2017-09-28 2021-01-05 Regents Of The University Of Minnesota Conductive films
CN108987470B (zh) * 2018-07-16 2021-01-01 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法
US10896951B2 (en) * 2019-01-10 2021-01-19 Samsung Electronics Co., Ltd. Semiconductor devices
CN110008936A (zh) * 2019-04-19 2019-07-12 广州新视界光电科技有限公司 一种指纹识别模组和指纹识别设备
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008117810A1 (ja) 2007-03-26 2008-10-02 Idemitsu Kosan Co., Ltd. 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008243928A (ja) 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2019026954A1 (ja) 2017-08-01 2019-02-07 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
JP2019064858A (ja) 2017-09-29 2019-04-25 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ

Also Published As

Publication number Publication date
WO2021052218A1 (zh) 2021-03-25
US20210083124A1 (en) 2021-03-18
US11894467B2 (en) 2024-02-06
JP2022518521A (ja) 2022-03-15
CN110797395A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
JP7424659B2 (ja) 複合金属酸化物半導体および薄膜トランジスタとその応用
JP7424658B2 (ja) ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用
US11677031B2 (en) Oxide semiconductor thin-film and thin-film transistor consisted thereof
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP6002088B2 (ja) 薄膜トランジスタ
JP6043244B2 (ja) 薄膜トランジスタ
TWI412135B (zh) A semiconductor thin film, and a method of manufacturing the same, and a thin film transistor, an active matrix driving display panel
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
JP5723262B2 (ja) 薄膜トランジスタおよびスパッタリングターゲット
TWI453915B (zh) Thin film transistor
WO2022105174A1 (zh) 一种金属氧化物半导体及薄膜晶体管与应用
WO2012070676A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2022062454A1 (zh) 一种金属氧化物半导体及薄膜晶体管与应用
US11545581B2 (en) Metal oxide (MO) semiconductor and thin-film transistor and application thereof
US8361897B2 (en) Method for depositing a thin film electrode and thin film stack
US11545580B2 (en) Metal oxide (MO semiconductor and thin-film transistor and application thereof
CN109638070B (zh) 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
US20230094925A1 (en) Rare-Earth Doped Semiconductor Material, Thin-Film Transistor, and Application
JP2015082575A (ja) バックチャネル型薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240111

R150 Certificate of patent or registration of utility model

Ref document number: 7424658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150