JP6901070B2 - Ｔｆｔバックプレーンの製造方法及びｔｆｔバックプレーン - Google Patents
Ｔｆｔバックプレーンの製造方法及びｔｆｔバックプレーン Download PDFInfo
- Publication number
- JP6901070B2 JP6901070B2 JP2019548018A JP2019548018A JP6901070B2 JP 6901070 B2 JP6901070 B2 JP 6901070B2 JP 2019548018 A JP2019548018 A JP 2019548018A JP 2019548018 A JP2019548018 A JP 2019548018A JP 6901070 B2 JP6901070 B2 JP 6901070B2
- Authority
- JP
- Japan
- Prior art keywords
- active region
- electrode
- layer
- gate electrode
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 150000004767 nitrides Chemical class 0.000 claims description 79
- 239000000758 substrate Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 30
- 230000000903 blocking effect Effects 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 239000002210 silicon-based material Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、ディスプレイ技術の分野に関するものであり、特にＴＦＴバックプレーンの製造方法及びＴＦＴバックプレーンに関するものである。
有機エレクトロルミネッセンス表示装置としても知られるＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）表示装置は、新興のフラットパネル表示装置であり、製造工程の簡易性、低コスト、低消費電力、高い発光輝度、広い動作温度の適応範囲、軽く薄い体積、速い応答時間、カラーディスプレイ及び大画面ディスプレイの実現の容易さ、集積回路ドライバへの適合実現の容易さ、フレキシブルディスプレイの実現の容易さ等の利点を有するため、広範な応用展望を有する。ＯＬＥＤは、その駆動方法により、パッシブマトリックス型ＯＬＥＤとアクティブマトリックス型ＯＬＥＤ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ、ＡＭＯＬＥＤ）の二大カテゴリーに分類することができる。
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、略称ＴＦＴ）は、ＡＭＯＬＥＤ表示装置における主要な駆動素子であり、高性能フラットパネル表示装置の発展に直接関係するものである。既存のＴＦＴバックプレーンは様々な構造を有しており、対応する構造を製造するための薄膜トランジスタの活性層も、また様々な材料を有する。例えば、同一のＴＦＴバックプレーンにおいて、電子移動度が高く、電流出力の均一性が良好な多結晶シリコン材料と、スイッチング速度が速く、漏れ電流が低い非多結晶シリコン材料とを同時に用いて、それぞれ駆動用ＴＦＴ及びスイッチング用ＴＦＴとすることができ、このようなＴＦＴバックプレーンは異なる機能上の需要に応じて、異なるＴＦＴを使用するように選択することができる。
しかしながら、本願の発明者は、既存の技術において、駆動ＴＦＴの信頼性及び電気的性能を向上させるためには、当該ＴＦＴのゲート電極絶縁層で酸化物＋窒化物の構造を採用することとなるが、当該窒化物を堆積させた後の当該ＴＦＴの高温下での製造過程において、当該窒化物は拡散し、スイッチングＴＦＴの非多結晶シリコン材質を汚染することになるため、非多結晶シリコン材質のスイッチングＴＦＴの性能に影響を及ぼし、ＴＦＴバックプレーン全体の性能が低下することを、長期間の研究中に見出した。
本願で主に解決しようとする技術的課題は、ＴＦＴバックプレーンの製造方法及びＴＦＴバックプレーンを提供することであり、駆動ＴＦＴの窒化物層によるスイッチングＴＦＴへの性能の影響を減少することで、ＴＦＴバックプレーンの性能を向上させる。
上記技術課題を解決するために、本出願で採用する技術案は以下の通りである。ＴＦＴバックプレーンの製造方法を提供する。当該方法は、基板を準備するステップと；多結晶シリコン材質である第１活性領域を前記基板上に形成するステップと；前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に、酸化物層と窒化物層を順次堆積させ、第１絶縁層として形成するステップと；相互に独立した、前記第１活性領域の上方に位置する第１ゲート電極と、第２ゲート電極とを前記窒化物層上にそれぞれ形成するステップと；前記第１ゲート電極及び前記第２ゲート電極を自己整合とし、前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層をドライエッチング法で除去するステップと；前記第１ゲート電極上、前記第２ゲート電極上、及
び前記窒化物層によって被覆されていない前記酸化物層上に、第２絶縁層を堆積させるステップと；前記第２ゲート電極上方の前記第２絶縁層上に、前記第１活性領域と材質が異なる酸化物の第２活性領域を形成するステップと；前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上にエッチング阻止層を形成するステップと；前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップと、を含む。
び前記窒化物層によって被覆されていない前記酸化物層上に、第２絶縁層を堆積させるステップと；前記第２ゲート電極上方の前記第２絶縁層上に、前記第１活性領域と材質が異なる酸化物の第２活性領域を形成するステップと；前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上にエッチング阻止層を形成するステップと；前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップと、を含む。
上記技術課題を解決するために、本出願で採用するもう一つの技術案は以下の通りである。ＴＦＴバックプレーンの製造方法を提供する。当該方法は、基板を準備するステップと；多結晶シリコン材質である第１活性領域を前記基板上に形成するステップと；前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に、酸化物層と窒化物層を順次堆積させ、第１絶縁層として形成するステップと；相互に独立した、前記第１活性領域の上方に位置する第１ゲート電極と、第２ゲート電極とを前記窒化物層上にそれぞれ形成するステップと；前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層を除去するステップと；前記第１ゲート電極上、前記第２ゲート電極上、及び前記窒化物層によって被覆されていない前記第１酸化物層上に第２絶縁層を堆積させるステップと；前記第２ゲート電極上方の前記第２絶縁層上に、前記第１活性領域と材質が異なる第２活性領域を形成するステップと；前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上にエッチング阻止層を形成するステップと；前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップと、を含む。
上記技術課題を解決するために、本出願で採用するさらなる技術案は以下の通りである。ＴＦＴバックプレーンを提供する。当該ＴＦＴバックプレーンは、基板と；前記基板上に設けられ、多結晶シリコン材質である第１活性領域と；前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に設けられ、順次堆積された酸化物層と窒化物層とを含み、且つ前記窒化物層は互いに独立した第１窒化物層及び第２窒化物層を含む第１絶縁層と；前記第１窒化物層及び前記第２窒化物層上にそれぞれ設けられた第１ゲート電極及び第２ゲート電極で、前記第１ゲート電極及び前記第２ゲート電極と前記酸化物層との間でのみ前記窒化物層が存在する第１ゲート電極及び第２ゲート電極と；前記第１ゲート電極上、前記第２ゲート電極上、及び前記窒化物層によって被覆されていない前記酸化物層上に設けられた第２絶縁層と；前記第２ゲート電極上方の前記第２絶縁層上に設けられ、前記第１活性領域と材質が異なる第２活性領域と；前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上に形成されるエッチング阻止層と；前記第１活性領域の両端とそれぞれ接触する第１ソース電極及び第１ドレイン電極と；前記第２活性領域の両端とそれぞれ接触する第２ソース電極及び第２ドレイン電極と、を含む。
本願の実施形態の有益な効果は、以下の通りである。従来技術と比較して、本願の実施形態では、多結晶シリコン材質である第１活性領域を基板上に形成し；第１酸化物層及び窒化物層を順次堆積させ、第１絶縁層とし；酸化物層上の、第１ゲート電極及び第２ゲート電極によって被覆されていない窒化物層を除去した後、第２ゲート電極上方の第２絶縁層上に第２活性領域を形成する。これにより、除去されていない窒化物層は、酸化物層と第１ゲート電極及び第２ゲート電極との間にのみ存在し、後続の高温下でのＴＦＴ基板の製造においては、当該除去されていない窒化物の拡散（窒化物は高温下において、上方に拡散する）が、第１ゲート電極及び第２ゲート電極によって阻止される。従って、本願の実施形態では、駆動ＴＦＴの当該窒化物層によるスイッチングＴＦＴの当該第２活性領域への汚染を顕著に低減することで、スイッチングＴＦＴへの性能の影響を低減し、以って当該ＴＦＴバックプレーンの性能を向上させることができる。
図１及び図２Ａ〜図２Ｈをまとめて参照する。図１は、本願のＴＦＴバックプレーンの製造方法に係る一実施形態のフローチャートである。図２Ａ〜図２Ｈは、図１の実施形態で示される、ＴＦＴバックプレーンを製造する過程におけるＴＦＴバックプレーンの構造概略図である。なお、本実施形態では、第１活性領域２０２、第１ゲート電極２０５、第１ソース電極２０９及び第１ドレイン電極２３０は駆動用ＴＦＴに対応しており；同様に、第２活性領域２０８、第２ゲート電極２０６、第２ソース電極２３１及び第２ドレイン電極２３２はスイッチングＴＦＴに対応している。本実施形態は、具体的に以下のステップを含む。
ステップ１０１：基板２０１を準備する（図２Ａを参照）。
所定の用途において、本実施形態では、基板２０１に対し、洗浄及びプリベークを行なう必要がある。洗浄の目的は、基板２０１上の汚れた点、油汚れ及び繊維等を除去することにより、最良の接着剤コーティング効果を得ることであり；プリベークの目的は、当該接着剤コーティングの均一性を向上させることである。
本実施形態の基板２０１は、透明ガラス、透明樹脂等であってもよいが、これらに限定されない。
ステップ１０２：基板２０１上に第１活性領域２０２を形成する（図２Ｂを参照）。ここで、第１活性領域２０２は多結晶シリコン材質である。
本実施形態の第１活性領域２０２は、ソース領域、ドレイン領域及び導電チャネル（図示せず）を含む。所定の用途において、本実施形態では、初めにアモルファスシリコンを堆積させ、次に当該アモルファスシリコンを加熱し、急速アニーリング又はレーザ結晶化を行ない、最後にフォトリソグラフィとエッチングにより第１活性領域２０２を形成する。
ステップ１０３：第１活性領域２０２上、及び第１活性領域２０２によって被覆されていない基板２０１上に、酸化物層２０３と窒化物層２０４を順次堆積させ、第１絶縁層として形成する（図２Ｃを参照）。
選択的に、本実施形態における窒化物は窒化ケイ素である。当然ながら、他の実施形態では、窒化ケイ素の代わりに窒化ホウ素等の他の窒化物を用いることができる。
ステップ１０４：窒化物層２０４上に、相互に独立した第１ゲート電極２０５と第２ゲート電極２０６をそれぞれ形成し、且つ、第１ゲート電極２０５を第１活性領域２０２の上方に位置させる（図２Ｄを参照）。
本実施形態の第１ゲート電極２０５及び第２ゲート電極２０６は金属材料であり、フォトリソグラフィにより形成される。当該金属は、銅、アルミニウム、モリブデン等であってもよい。当然ながら、他の実施形態では、第１ゲート電極２０５及び第２ゲート電極２０６を、他の金属材料又は他の非金属材料とすることができる。加えて、本願の実施形態においては、第１ゲート電極２０５の材料と第２ゲート電極２０６の材料が、同一であるか否かについては限定しない。
ステップ１０５：第１ゲート電極２０５及び第２ゲート電極２０６によって被覆されていない窒化物層２０４を除去する（図２Ｅを参照）。
選択的に、本実施形態では、第１ゲート電極２０５及び第２ゲート電極２０６を自己整合とし（即ち、自己整合工程）、且つ、第１ゲート電極２０５及び第２ゲート電極２０６によって被覆されていない窒化物層２０４をドライエッチング法で除去する。当然ながら、他の実施形態では、自己整合工程の代わりにアルミニウムゲート等を用いた工程を採用することができ、及び／又はドライエッチング法の代わりにウェットエッチング法を採用することができる。
自己整合工程では、ゲート、ソース及びドレインの被覆が、不純物の横方向への拡散で完了し、被覆電気容量はアルミニウムゲートを用いた工程の場合と比較してはるかに小さい。また、アルミニウムゲートを用いた工程では、アルミニウムゲート電極がチャネルより短い場合でも、イオン注入の工程を追加してゲート領域付近の未接続部分を充填し、自己整合を実現することができ、寄生電気容量の低減を通じて、ＴＦＴのスイッチング速度及び動作周波数を向上させるとともに、回路の集積レベルを高めることも可能となる。
本ステップでは主に、第１ゲート電極２０５及び第２ゲート電極２０６によって被覆されていない窒化物層２０４が、後続の高温下でのＴＦＴバックプレーンの製造において上方へ拡散し、スイッチングＴＦＴの非多結晶シリコンの第２活性領域２０８（後述で紹介）への汚染を低減する。一方、第１ゲート電極２０５及び第２ゲート電極２０６によって被覆されている窒化物層２０４の拡散は、第１ゲート電極２０５及び第２ゲート電極２０６によって阻止されるため、基本的には第２活性領域２０８を汚染することはない。
ステップ１０６：第１ゲート電極２０５上、第２ゲート電極２０６上、及び窒化物層２０４によって被覆されていない酸化物層２０３上に、第２絶縁層２０７を堆積させる（図２Ｆを参照）。
所定の用途において、第２絶縁層２０７は二酸化ケイ素である。
ステップ１０７：第２ゲート電極２０６上方の第２絶縁層２０７上に、第２活性領域２０８を形成する（図２Ｇを参照）。ここで、第２活性領域２０８の材質は、第１活性領域２０２の材質と異なる。
選択的に、本実施形態の第２活性領域２０８は酸化物材質であり、以ってスイッチングＴＦＴのスイッチング速度を向上させるとともに、その漏れ電流を低減することができる。当該酸化物は、インジウムガリウム亜鉛酸化物、インジウムスズ亜鉛酸化物等であってもよいが、これらに限定されない。当然ながら、他の実施形態では、第２活性領域２０８は非酸化物であってもよい。
ステップ１０８：第１活性領域２０２及び第２活性領域２０８用に、第１ソース電極２０９、第１ドレイン電極２３０、第２ソース電極２３１、及び第２ドレイン電極２３２をそれぞれ製造する（図２Ｈを参照）。
具体的には、本実施形態の第１ソース電極２０９、第１ドレイン電極２３０、第２ソース電極２３１及び第２ドレイン電極２３２の製造方法は、以下の工程を含む。第１活性領域２０２の上方において、第２絶縁層２０７に穴あけを施し、第１電極孔及び第２電極孔を形成する。ここで、当該第１電極孔及び第２電極孔はいずれも第２絶縁層２０７の全体を貫通する。金属層を堆積させ、且つエッチングを施すことで、第２絶縁層２０７上及び当該第１電極孔と当該第２電極孔内に、第１ソース電極２０９及び第１ドレイン電極２３０を形成する。加えて、第１ソース電極２０９及び第１ドレイン電極２３０はそれぞれ、当該第１電極孔及び当該第２電極孔を通じて第１活性領域２０２の両端と接触するため、第１活性領域２０２の両端に位置するソース領域及びドレイン領域と各々接触していると理解することができる。第２ソース電極２３１及び第２ドレイン電極２３２はそれぞれ、第２活性領域２０８の両端上に同時に形成することができる。
従来技術との区別として、本実施形態の除去されていない窒化物層は、酸化物層と第１ゲート電極及び第２ゲート電極との間にのみ存在し、後続の高温下でのＴＦＴバックプレーンの製造においては、当該除去されていない窒化物の上方への拡散が、第１ゲート電極及び第２ゲート電極によって阻止される。従って、本願の実施形態では、駆動ＴＦＴの窒化物層によるスイッチングＴＦＴの第２活性領域への汚染を顕著に低減することで、スイッチングＴＦＴの性能への影響を低減し、以ってＴＦＴバックプレーンの性能を向上させることができる。
選択的に、図３を参照すると、図３は本願のＴＦＴバックプレーンの製造工程におけるＴＦＴバックプレーンの他の実施形態を示す構造概略図である。本実施形態では、基板３０１を準備した後、基板３０１上に第１活性領域３０２を形成する前に、バッファ層３０３を基板３０１上に形成する。すなわち、バッファ層３０３を基板３０１と、第１活性領域３０２及び第１絶縁層３０４との間に配置することにより、第１活性領域３０２を製造する際の電流漏れ等の問題を改善することができ、以ってＴＦＴ基板の性能をさらに向上させることができる。所定の用途において、バッファ層３０３は窒化シリコン層及び酸化シリコン層を含む。当然ながら、他の用途においては、バッファ層３０３は窒化シリコン層又は酸化シリコン層のみを含むこともある。
選択的に、図４を参照すると、図４は本願のＴＦＴバックプレーンの製造工程におけるＴＦＴバックプレーンのさらなる他の実施形態を示す構造概略図である。本実施形態では、図１に示す実施形態のステップ１０８の代わりに、下記の方法を採用することができる。具体的には、第２ゲート電極４０１の上方の第２絶縁層４０２上に第２活性領域４０３を形成した後、第２活性領域４０３上及び第２活性領域４０３によって被覆されていない第２絶縁層４０２上に、エッチング阻止層４０４を堆積させる。同様に、第１ソース電極４０５、第１ドレイン電極４０６、第２ソース電極４０７及び第２ドレイン電極４０８の形成方法は以下の工程を含む。第１活性領域４０９の上方において、エッチング阻止層４０４及び第２絶縁層４０２に穴あけを施し、第１電極孔及び第２電極孔を形成する。ここで、当該第１電極孔及び第２電極孔はいずれも、エッチング阻止層４０４及び第２絶縁層４０２の全体を貫通する。金属層を堆積させ、且つエッチングを施すことで、エッチング阻止層４０４上、第２絶縁層４０２上及び当該第１電極孔と第２電極孔内に、第１ソース電極４０５及び第１ドレイン電極４０６を形成する。加えて、第１ソース電極４０５及び第１ドレイン電極４０６はそれぞれ、第１電極孔及び第２電極孔を通じて第１活性領域４０９の両端と接触する。第２活性領域４０３の両端の上方において、エッチング阻止層４０４に穴あけを施し、第３電極孔及び第４電極孔を形成する。さらに、エッチング阻止層４０４の第２活性領域４０３上に位置する部位を貫通し、金属層を堆積させ、且つエッチングを施すことで、エッチング阻止層４０４上及び当該第３電極孔と第４電極孔内に、第２ソース電極４０７及び第２ドレイン電極４０８を形成する。加えて、第２ソース電極４０７及び第２ドレイン電極４０８はそれぞれ、第３電極孔及び第４電極孔を通じて第２活性領域４０３の両端と接触する。
当然ながら、本実施形態のＴＦＴ基板の製造工程は、さらにいくつかの必須のステップを含む。これらステップとしては、例えば、パッシベーション層、平坦層、導電層、画素定義層及び画素電極を製造するためのステップ等が挙げられるが、これらのステップは本願発明の要旨ではないため、ここではその詳細な説明を省略する。
図５を参照して、図５は本願のＴＦＴバックプレーンの一実施形態を示す構造概略図である。本実施形態は、基板５０１と、基板５０１上に配置された第１活性領域５０２とを含んでおり、ここで、第１活性領域５０２は多結晶シリコン材質である。第１絶縁層５０３は、第１活性領域５０２上及び第１活性領域５０２によって被覆されていない基板５０１上に配置されている。ここで、第１絶縁層５０３は、順次堆積された酸化物層５０４及び窒化物層を含む。加えて、当該窒化物層は、互いに独立した第１窒化物層５０５及び第２窒化物層５０６を含む。第１ゲート電極５０７及び第２ゲート電極５０８はそれぞれ、第１窒化物層５０５及び第２窒化物層５０６上に配置されている。当該窒化物層は、第１ゲート電極５０７及び第２ゲート電極５０８と酸化物層５０４との間にのみ存在する。第２絶縁層５０９は、第１ゲート電極５０７と第２ゲート電極５０８、及び第１窒化物層５０５と第２窒化物層５０６によって被覆されていない酸化物層５０４上に配置されている。第２活性領域５１０は、第２ゲート電極５０８の上方の第２絶縁層５０９上に配置されている。ここで、第２活性領域５１０の材質は、第１活性領域５０２の材質と異なる。第１ソース電極５１１と第１ドレイン電極５１２はそれぞれ、第１活性領域５０２の両端に接続されている。第２ソース電極５１３と第２ドレイン電極５１４はそれぞれ、第２活性領域５１０の両端に接続されている。
従来技術との区別として、本実施形態に係る駆動ＴＦＴの窒化物層は、酸化物層と第１ゲート電極及び第２ゲート電極との間にのみ存在し、後続の高温下でのＴＦＴバックプレーンの製造においては、当該除去されていない窒化物の上方への拡散が、第１ゲート電極及び第２ゲート電極によって阻止される。従って、本願の実施形態では、駆動ＴＦＴの窒化物層によるスイッチングＴＦＴの第２活性領域への汚染を顕著に低減することで、スイッチングＴＦＴの性能への影響を低減し、以ってＴＦＴバックプレーンの性能を向上させることができる。
選択的に、本実施形態の第２活性領域５１０は酸化物材質であり、以ってスイッチングＴＦＴのスイッチング速度を向上させるとともに、その漏れ電流を低減することができる。当該酸化物は、インジウムガリウム亜鉛酸化物、インジウムスズ亜鉛酸化物等であってもよいが、これらに限定されない。当然ながら、他の実施形態では、第２活性領域２０８は非酸化物であってもよい。
選択的に、本実施形態では、第１ゲート電極５０７及び第２ゲート電極５０８を自己整合とし（即ち、自己整合工程）、第１ゲート電極５０７及び第２ゲート電極５０８によって被覆されていない窒化物層５０５及び窒化物層５０６をドライエッチング法で除去する。当然ながら、他の実施形態では、自己整合工程の代わりにアルミニウムゲート等を用いた工程を採用することができ、及び／又はドライエッチング法の代わりにウェットエッチング法を採用することができる。
選択的に、本実施形態における窒化物は窒化ケイ素である。当然ながら、他の実施形態では、窒化ケイ素の代わりに窒化ホウ素等の他の窒化物を用いることができる。
選択的に、本実施形態はさらに、基板５０１と第１活性領域５０２との間に配置されたバッファ層５１５を含んでいるため、第１活性領域５０２を製造する際の電流漏れ等の問題を改善することができ、以ってＴＦＴ基板の性能をさらに向上させることができる。所定の用途において、バッファ層５１５は窒化シリコン層及び酸化シリコン層を含む。当然ながら、他の用途においては、バッファ層５１５は窒化シリコン層又は酸化シリコン層のみを含むこともある。或いは、他の材質で窒化ケイ素及び／又は酸化ケイ素を代用する。
選択的に、本実施形態はさらに、第２絶縁層５０９上に配置されたエッチング阻止層５１６を含み、第２ソース電極５１３及び第２ドレイン電極５１４の非バックチャネルエッチングを実現する上でのサポートとなる。
当然ながら、本実施形態のＴＦ基板の製造工程では、さらにいくつかの必須のステップを含む。これらステップとしては、パッシベーション層、平坦層、導電層、画素定義層及び画素電極を製造するためのステップ等が挙げられるが、これらのステップは本願発明の要旨ではないため、その詳細な説明を省略する。
なお、本願の実施形態における、第１ソース電極、第１ドレイン電極、第２ソース電極及び第２ドレイン電極は、銅、アルミニウム、モリブデン等の金属であってもよい。当然ながら、これらの金属の代わりに、他の金属材料又は他の非金属材料を用いることができる。加えて、本願の実施形態においては、第１ソース電極の材料と、第１ドレイン電極の材料と、第２ソース電極の材料と、第２ドレイン電極の材料と、第１ゲート電極の材料と、第２ゲート電極の材料とが同一であるか否かについては限定しない。
上述の事項は単に本願の実施形態であるため、本願の特許請求の範囲を限定するものではない。本願の明細書及び添付の図の内容から得られた同等の効果を有する構造又は同等の効果を有する工程の置換、又は他の関連する技術分野における直接若しくは間接的な運用は、いずれも同様の理由で本願の特許請求の範囲に含まれる。
Claims (16)
- 基板を準備するステップと、
多結晶シリコン材質である第１活性領域を前記基板上に形成するステップと、
前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に、酸化物層と窒化物層を順次堆積させ、第１絶縁層として形成するステップと、
相互に独立した、前記第１活性領域の上方に位置する第１ゲート電極と、第２ゲート電極とを前記窒化物層上にそれぞれ形成するステップと、
前記第１ゲート電極及び前記第２ゲート電極を自己整合とし、前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層をドライエッチング法で除去するステップと、
前記第１ゲート電極上、前記第２ゲート電極上、及び前記窒化物層によって被覆されていない前記酸化物層上に、第２絶縁層を堆積させるステップと、
前記第２ゲート電極上方の前記第２絶縁層上に、前記第１活性領域と材質が異なる酸化物の第２活性領域を形成するステップと、
前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上にエッチング阻止層を形成するステップと、
前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップと、を含むことを特徴とするＴＦＴバックプレーンの製造方法。 - 前記基板を準備するステップの後、前記第１活性領域を前記基板上に形成するステップの前に、バッファ層を形成するステップをさらに含み、前記バッファ層は窒化シリコン層及び／又は酸化シリコン層を含むことを特徴とする請求項１に記載のＴＦＴバックプレーンの製造方法。
- 前記窒化物層はＳｉＮであることを特徴とする請求項１に記載のＴＦＴバックプレーンの製造方法。
- 前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップでは、
前記第１活性領域の上方において、前記エッチング阻止層及び前記第２絶縁層を貫通して第１電極孔及び第２電極孔を形成し、前記第１活性領域の両端とそれぞれ接触するように、前記エッチング阻止層上と前記第２絶縁層上、及び前記第１電極孔内と前記第２電極孔内に、前記第１ソース電極及び前記第１ドレイン電極を形成し、
前記第２活性領域の上方において、前記エッチング阻止層を貫通して第３電極孔及び第４電極孔を形成し、前記第２活性領域の両端とそれぞれ接触するように、前記エッチング阻止層上及び前記第３電極孔内と前記第４電極孔内に、前記第２ソース電極及び前記第２ドレイン電極を形成することを特徴とする請求項１に記載のＴＦＴバックプレーンの製造方法。 - 基板を準備するステップと、
多結晶シリコン材質である第１活性領域を前記基板上に形成するステップと、
前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に、酸化物層と窒化物層を順次堆積させ、第１絶縁層として形成するステップと、
相互に独立した、前記第１活性領域の上方に位置する第１ゲート電極と、第２ゲート電極とを前記窒化物層上にそれぞれ形成するステップと、
前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層を除去するステップと、
前記第１ゲート電極上、前記第２ゲート電極上、及び前記窒化物層によって被覆されていない前記酸化物層上に第２絶縁層を堆積させるステップと、
前記第２ゲート電極上方の前記第２絶縁層上に、前記第１活性領域と材質が異なる第２活性領域を形成するステップと、
前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上にエッチング阻止層を形成するステップと、
前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップと、を含むことを特徴とするＴＦＴバックプレーンの製造方法。 - 前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層を除去するステップは、前記第１ゲート電極及び前記第２ゲート電極を自己整合とし、前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層をドライエッチング法で除去する工程を含むことを特徴とする請求項５に記載のＴＦＴバックプレーンの製造方法。
- 前記第２活性領域は酸化物材質であることを特徴とする請求項５に記載のＴＦＴバックプレーンの製造方法。
- 前記基板を準備するステップの後、前記第１活性領域を前記基板上に形成するステップの前に、バッファ層を形成するステップをさらに含み、前記バッファ層は窒化シリコン層及び／又は酸化シリコン層を含むことを特徴とする請求項５に記載のＴＦＴバックプレーンの製造方法。
- 前記窒化物層はＳｉＮであることを特徴とする請求項５に記載のＴＦＴバックプレーンの製造方法。
- 前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップでは、
前記第１活性領域の上方において、前記エッチング阻止層及び前記第２絶縁層を貫通して第１電極孔及び第２電極孔を形成し、前記第１活性領域の両端とそれぞれ接触するように、前記エッチング阻止層上と前記第２絶縁層上、及び前記第１電極孔内と前記第２電極孔内に、前記第１ソース電極及び前記第１ドレイン電極を形成し、
前記第２活性領域の上方において、前記エッチング阻止層を貫通して第３電極孔及び第４電極孔を形成し、前記第２活性領域の両端とそれぞれ接触するように、前記エッチング阻止層上及び前記第３電極孔内と前記第４電極孔内に、前記第２ソース電極及び前記第２ドレイン電極を形成することを特徴とする請求項５に記載のＴＦＴバックプレーンの製造方法。 - 基板と、
前記基板上に設けられ、多結晶シリコン材質である第１活性領域と、
前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に設けられ、順次堆積された酸化物層と窒化物層とを含み、且つ前記窒化物層は互いに独立した第１窒化物層及び第２窒化物層を含む第１絶縁層と、
前記第１窒化物層及び前記第２窒化物層上にそれぞれ設けられた第１ゲート電極及び第２ゲート電極で、前記第１ゲート電極及び前記第２ゲート電極と前記酸化物層との間でのみ前記窒化物層が存在する第１ゲート電極及び第２ゲート電極と、
前記第１ゲート電極上、前記第２ゲート電極上、及び前記窒化物層によって被覆されていない前記酸化物層上に設けられた第２絶縁層と、
前記第２ゲート電極上方の前記第２絶縁層上に設けられ、前記第１活性領域と材質が異なる第２活性領域と、
前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上に形成されるエッチング阻止層と、
前記第１活性領域の両端とそれぞれ接触する第１ソース電極及び第１ドレイン電極と、
前記第２活性領域の両端とそれぞれ接触する第２ソース電極及び第２ドレイン電極と、
を含むことを特徴とするＴＦＴバックプレーン。 - 前記第２活性領域は酸化物材質であることを特徴とする請求項１１に記載のＴＦＴバックプレーン。
- 前記第１窒化物層及び前記第２窒化物層は、前記第１ゲート電極及び前記第２ゲート電極を自己整合とし、前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層をドライエッチング法で除去することで形成されることを特徴とする請求項１１に記載のＴＦＴバックプレーン。
- 前記基板と前記第１活性領域との間に設けられ、窒化シリコン層及び／又は酸化シリコン層を含むバッファ層をさらに含むことを特徴とする請求項１１に記載のＴＦＴバックプレーン。
- 前記窒化物層はＳｉＮであることを特徴とする請求項１１に記載のＴＦＴバックプレーン。
- 前記第１活性領域の上方において、前記エッチング阻止層及び前記第２絶縁層を貫通して第１電極孔及び第２電極孔が形成され、前記エッチング阻止層上と前記第２絶縁層上、及び前記第１電極孔内と前記第２電極孔内に、前記第１ソース電極及び前記第１ドレイン電極が形成され、
前記第２活性領域の上方において、前記エッチング阻止層を貫通して第３電極孔及び第４電極孔が形成され、前記エッチング阻止層上及び前記第３電極孔内と前記第４電極孔内に、前記第２ソース電極及び前記第２ドレイン電極が形成されることを特徴とする請求項１１に記載のＴＦＴバックプレーン。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710203707.6A CN106952928B (zh) | 2017-03-30 | 2017-03-30 | 一种tft背板的制作方法及tft背板 |
| CN201710203707.6 | 2017-03-30 | ||
| PCT/CN2017/084135 WO2018176589A1 (zh) | 2017-03-30 | 2017-05-12 | 一种tft背板的制作方法及tft背板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020509603A JP2020509603A (ja) | 2020-03-26 |
| JP6901070B2 true JP6901070B2 (ja) | 2021-07-14 |
Family
ID=59474412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019548018A Active JP6901070B2 (ja) | 2017-03-30 | 2017-05-12 | Ｔｆｔバックプレーンの製造方法及びｔｆｔバックプレーン |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10347666B2 (ja) |
| EP (1) | EP3605613A4 (ja) |
| JP (1) | JP6901070B2 (ja) |
| KR (1) | KR102338735B1 (ja) |
| CN (1) | CN106952928B (ja) |
| WO (1) | WO2018176589A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904173B (zh) * | 2019-01-11 | 2021-08-06 | 惠科股份有限公司 | 一种显示面板、显示面板的制造方法和显示装置 |
| KR20200087912A (ko) * | 2019-01-11 | 2020-07-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3131850B2 (ja) * | 1991-11-28 | 2001-02-05 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP3127580B2 (ja) * | 1992-06-03 | 2001-01-29 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JPH07211912A (ja) * | 1994-01-21 | 1995-08-11 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH0837307A (ja) * | 1994-05-20 | 1996-02-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法および液晶ディスプレイ |
| US6096615A (en) * | 1998-04-29 | 2000-08-01 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device having narrow gate electrode |
| US6080607A (en) * | 1998-05-26 | 2000-06-27 | National Science Council | Method for manufacturing a transistor having a low leakage current |
| JP2001189461A (ja) * | 1999-10-21 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
| JP4115441B2 (ja) * | 2004-10-29 | 2008-07-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
| TWI401802B (zh) * | 2005-06-30 | 2013-07-11 | Samsung Display Co Ltd | 薄膜電晶體板及其製造方法 |
| FR2890236B1 (fr) * | 2005-08-30 | 2007-11-30 | Commissariat Energie Atomique | Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin |
| US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
| CN105047669B (zh) * | 2009-12-28 | 2018-08-14 | 株式会社半导体能源研究所 | 存储器装置和半导体装置 |
| WO2011089847A1 (en) * | 2010-01-20 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit and method for driving the same |
| CN103765494B (zh) * | 2011-06-24 | 2016-05-04 | 夏普株式会社 | 显示装置及其制造方法 |
| CN103000632B (zh) | 2012-12-12 | 2015-08-05 | 京东方科技集团股份有限公司 | 一种cmos电路结构、其制备方法及显示装置 |
| JP6101357B2 (ja) * | 2013-10-09 | 2017-03-22 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN104576387B (zh) * | 2013-10-14 | 2017-07-25 | 上海和辉光电有限公司 | 低温多晶硅薄膜晶体管制造方法 |
| CN103715196B (zh) * | 2013-12-27 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| US10186528B2 (en) * | 2014-02-24 | 2019-01-22 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| KR102205856B1 (ko) * | 2014-06-11 | 2021-01-21 | 삼성디스플레이 주식회사 | 센서를 포함하는 유기 발광 표시 장치 |
| CN104810382A (zh) * | 2015-05-07 | 2015-07-29 | 深圳市华星光电技术有限公司 | Amoled背板的制作方法及其结构 |
| KR102408898B1 (ko) * | 2015-06-19 | 2022-06-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
| CN106558593B (zh) * | 2015-09-18 | 2019-12-17 | 鸿富锦精密工业（深圳）有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
| US10651209B2 (en) * | 2016-01-27 | 2020-05-12 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| CN105931988B (zh) * | 2016-05-30 | 2019-12-24 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路的制作方法 |
| CN106057677B (zh) | 2016-06-02 | 2019-01-22 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制作方法 |
| CN106098628B (zh) | 2016-06-07 | 2019-04-02 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及tft背板 |
| CN106298648A (zh) * | 2016-09-12 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106684037B (zh) * | 2017-03-22 | 2019-09-24 | 深圳市华星光电半导体显示技术有限公司 | 优化4m制程的tft阵列制备方法 |
-
2017
- 2017-03-30 CN CN201710203707.6A patent/CN106952928B/zh active Active
- 2017-05-12 WO PCT/CN2017/084135 patent/WO2018176589A1/zh unknown
- 2017-05-12 US US15/532,493 patent/US10347666B2/en active Active
- 2017-05-12 JP JP2019548018A patent/JP6901070B2/ja active Active
- 2017-05-12 EP EP17903720.5A patent/EP3605613A4/en active Pending
- 2017-05-12 KR KR1020197031506A patent/KR102338735B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP3605613A4 (en) | 2020-12-16 |
| JP2020509603A (ja) | 2020-03-26 |
| CN106952928B (zh) | 2018-10-23 |
| WO2018176589A1 (zh) | 2018-10-04 |
| US20190096973A1 (en) | 2019-03-28 |
| EP3605613A1 (en) | 2020-02-05 |
| CN106952928A (zh) | 2017-07-14 |
| KR20190130153A (ko) | 2019-11-21 |
| US10347666B2 (en) | 2019-07-09 |
| KR102338735B1 (ko) | 2021-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108054192B (zh) | 柔性amoled基板及其制作方法 | |
| KR101073542B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
| US20160370621A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| CN103715228B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN107611085B (zh) | Oled背板的制作方法 | |
| KR100579182B1 (ko) | 유기 전계 발광 표시 장치의 제조 방법 | |
| WO2017210926A1 (zh) | Tft背板的制作方法及tft背板 | |
| CN104810382A (zh) | Amoled背板的制作方法及其结构 | |
| KR101456405B1 (ko) | 박막 트랜지스터, 어레이 기판, 및 그 제조방법 | |
| WO2020215603A1 (zh) | Oled显示面板及其制备方法 | |
| US20150311322A1 (en) | Method of manufacturing thin film transistor and organic light emitting diode display | |
| CN104966718A (zh) | Amoled背板的制作方法及其结构 | |
| CN107359177A (zh) | 一种柔性背板的制作方法、液晶显示面板以及oled显示面板 | |
| US20170352711A1 (en) | Manufacturing method of tft backplane and tft backplane | |
| KR20170028986A (ko) | 산화물 반도체 tft 기판의 제작방법 및 구조 | |
| JP6901070B2 (ja) | Ｔｆｔバックプレーンの製造方法及びｔｆｔバックプレーン | |
| WO2018023955A1 (zh) | Oled显示装置的阵列基板及其制造方法 | |
| US8889444B2 (en) | Method of manufacturing transistor, transistor, array substrate and display device | |
| KR100796592B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR101831080B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 | |
| EP3196938B1 (en) | Unit pixel, array substrate, display device and manufacturing method thereof | |
| KR100685416B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| KR20130074979A (ko) | 산화물 반도체 박막트랜지스터의 제조 방법 | |
| KR20110127091A (ko) | 저온 폴리실리콘 박막 및 그 제조 방법과, 트랜지스터 및 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210604 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6901070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |