CN109904173B - 一种显示面板、显示面板的制造方法和显示装置 - Google Patents

一种显示面板、显示面板的制造方法和显示装置 Download PDF

Info

Publication number
CN109904173B
CN109904173B CN201910024973.1A CN201910024973A CN109904173B CN 109904173 B CN109904173 B CN 109904173B CN 201910024973 A CN201910024973 A CN 201910024973A CN 109904173 B CN109904173 B CN 109904173B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
forming
active switch
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910024973.1A
Other languages
English (en)
Other versions
CN109904173A (zh
Inventor
卓恩宗
莫琼花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201910024973.1A priority Critical patent/CN109904173B/zh
Publication of CN109904173A publication Critical patent/CN109904173A/zh
Priority to US17/298,015 priority patent/US11791416B2/en
Priority to PCT/CN2019/128732 priority patent/WO2020143469A1/zh
Application granted granted Critical
Publication of CN109904173B publication Critical patent/CN109904173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Abstract

本发明公开了一种显示面板、显示面板的制造方法和显示装置。显示面板的制造方法包括在显示面板的显示区形成含有第一半导体层的第一主动开关，并在显示面板的非显示区形成含有第二半导体层的第二主动开关的步骤；所述的步骤中，形成的第一半导体层的材料为氧化物，形成的第二半导体层的材料为多晶硅，且所述第一半导体层和所述第二半导体层形成在同一层。本申请在实现窄边框的同时，可以降低显示区中电路的功耗，另外将第一半导体层和第二半导体层做到一层后，还可以减少绝缘层的制程步骤，提高生产效率。

Description

一种显示面板、显示面板的制造方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板、显示面板的制造方法和显示装置。
背景技术
显示装置无论是液晶显示装置(Liquid Crystal Display，简称LCD)，还是有机电致发光显示装置(Organic Light-Emitting Display，简称OLED)都设置有主动开关(ThinFilm Transistor，简称TFT)，主动开关的性能极大地影响着显示装置的性能。在显示装置中，主动开关可以设置在显示区域(即AA区)，用于对像素的显示进行控制，也可以设置在非显示区域例如栅极驱动电路(Gate On Array，简称GOA)区域作为驱动电路的一部分。主动开关可以通过有源层的材料分为非晶硅主动开关、低温多晶硅(LTPS)主动开关和氧化物半导体主动开关。
非晶硅主动开关虽然被广泛应用于显示领域，但是其体积较大不易实现窄边框，且其功耗也较大。
发明内容
本发明的目的是提供一种的兼顾减小边框和降低功耗的显示面板、显示面板的制造方法和显示装置。
本发明公开了一种显示面板的制造方法，包括在显示面板的显示区形成含有第一半导体层的第一主动开关，并在显示面板的非显示区形成含有第二半导体层的第二主动开关的步骤中；其中，所述的步骤中，形成的第一半导体层的材料为氧化物，形成的第二半导体层的材料为多晶硅，且所述第一半导体层和所述第二半导体层形成在同一层。
可选的，所述在显示面板的显示区形成含有第一半导体层的第一主动开关，并在显示面板的非显示区形成含有第二半导体层的第二主动开关的步骤中，包括以下步骤：
在非显示区形成所述第二半导体层；
在显示区形成所述第一半导体层；
同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关和第二主动开关的源极、漏极；
所述同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关和第二主动开关的源极、漏极的步骤中，形成的所述第一主动开关的源极、漏极分别与所述第一主动开关的所述第一半导体层连通，形成的所述第二主动开关的源极、漏极分别与所述第二主动开关的所述第二半导体层连通。
可选的，所述在非显示区形成所述第二半导体层的步骤中，包括以下步骤：
形成衬底；
在所述衬底上形成一层非晶硅层；
将非晶硅层转化为多晶硅层；
在多晶硅层上形成第一光刻胶，蚀刻多晶硅层在非显示区形成第二半导体层；
剥离第一光刻胶；以及
对未掺杂的所述第二半导体层进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层。
可选的，所述对未掺杂的所述第二半导体层进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层的步骤中，包括以下步骤：
在第二半导体层上形成第二光刻胶，所述第二光刻胶短于所述第二半导体层；
对第二半导体层重掺杂，将未被第二光刻胶遮挡的部分形成第一掺杂层；
剥离第二光刻胶，并在第二半导体层上形成比第二光刻胶短的第三光刻胶，其中第二半导体层被第三光刻胶覆盖的部分为本征层；
对第二半导体层进行轻掺杂，在第一掺杂层和本征层之间形成第二掺杂层；以及
剥离第三光刻胶。
可选的，所述同步形成第一主动开关和第二主动开关的第一绝缘层，以及同步形成第一主动开关和第二主动开关的第一栅极、第二栅极的步骤之后，包括以下步骤：
在第二栅极上形成第四光刻胶，所述第四光刻胶比所述第二半导体层短，并且长于第二栅极；
对第二半导体层进行重掺杂，未被第四光刻胶遮挡的第二半导体层形成第一掺杂层；其中被第二栅极挡住的部分为本征层；以及
剥离第四光刻胶，并对所述第二半导体层进行轻掺杂，将所述本征层和所述第一掺杂层之间的部分形成第二掺杂层。
可选的，所述在显示面板的显示区形成含有第一半导体层的第一主动开关，并在显示面板的非显示区形成含有第二半导体层的第二主动开关的步骤中，包括以下步骤：
在显示区形成第一半导体层；
在非显示区形成第二半导体层；
同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关和第二主动开关的源极、漏极；
所述同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关和第二主动开关的源极、漏极的步骤中，形成的所述第一主动开关的源极、漏极分别与所述第一主动开关的所述第一半导体层连通，形成的所述第二主动开关的源极、漏极分别与所述第二主动开关的所述第二半导体层连通。
可选的，所述在显示区形成第一半导体层的步骤中，包括以下步骤：
形成衬底；
在所述衬底上形成一层氧化物半导体层；
在所述氧化物半导体层上形成第五光刻胶；以及
将所述氧化物半导体层蚀刻成第一半导体层。
可选的，所述在非显示区形成第二半导体层的步骤中，包括以下步骤：
在非显示区形成未掺杂的第二半导体层；
在第二半导体层上形成第二光刻胶，所述第二光刻胶短于所述第二半导体层；
对第二半导体层重掺杂，将未被第二光刻胶遮挡的部分形成第一掺杂层；
剥离第二光刻胶，并在第二半导体层上形成比第二光刻胶短的第三光刻胶，其中第二半导体层被第三光刻胶覆盖的部分为本征层；
对第二半导体层进行轻掺杂，在第一掺杂层和本征层之间形成第二掺杂层；
剥离第三光刻胶；以及
剥离第五光刻胶。
本发明公开了一种显示面板,包括基板，所述基板划分为显示区和非显示区；所述显示区包括第一主动开关，所述第一主动开关包括第一半导体层，所述第一半导体层由氧化物材料构成；所述非显示区包括第二主动开关，所述第二主动开关包括第二半导体层，所述第二半导体层由多晶硅材料构成；所述第一半导体层和所述第二半导体层设置在同一层。
本发明还公开了一种显示装置，包括上述显示面板。
本申请在实现窄边框的同时，可以降低显示区中电路的功耗，另外本申请将第一半导体层和第二半导体层做到一层后，只需要两道绝缘层就能将两个半导体层与其它导电层隔开，而如果将第一半导体层和第二半导体层做到不同层，那个首先要一道绝缘层使两个半导体层高度不一，另外起码还需要两道绝缘层将第一半导体层、第二半导体层与其它导电层隔开，所以本申请还可以减少绝缘层的制程，提高生产效率。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本发明的一实施例的一种显示面板制造方法的示意图；
图2是本发明的另一实施例的显示面板制造方法的示意图；
图3是本发明的另一实施例的显示面板制造方法的示意图；
图4是本发明的另一实施例的显示面板制造方法的示意图；
图5是本发明的另一实施例的一种显示面板的示意图；
图6是本发明的一实施例的一种显示面板的示意图；
图7是本发明的另一实施例的一种显示装置的示意图。
其中，100、显示装置；200、显示面板；300、基板；310、衬底；320、缓冲层；331、第一过孔；332、第二过孔；333、第三过孔；334、第四过孔；335、第五过孔；340、第一绝缘层；350、第二绝缘层；360、第三绝缘层；370、透明电极层；400、显示区；410、第一主动开关；411、第一半导体层；412、第一栅极；413、第一源极；414、第一漏极；500、非显示区；510、第二主动开关；511、第二半导体层；5111、第一掺杂层；5112、第二掺杂层；5113、本征层；512、第二栅极；513、第二源极；514、第二漏极；600、驱动电路。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本发明作进一步说明。
如图1至图4所示，本发明实施例公开了一种显示面板200的制造方法，包括在显示面板200的显示区400形成含有第一半导体层411的第一主动开关410，并在显示面板200的非显示区500形成含有第二半导体层511的第二主动开关510的步骤；其中，上述步骤中，形成的第一半导体层411的材料为氧化物，形成的第二半导体层511的材料为多晶硅，且第一半导体层411和第二半导体层511形成在同一层。
其中本申请中提到的多晶硅可以通过镭射方法形成，所以可称为低温多晶硅，因此第二主动开关510也可称为低温多晶硅主动开关。
本方案中，相对于只含一种类型的主动开关或含有非晶硅主动开关的方案来说，本申请结合多晶硅的主动开关和氧化物半导体的主动开关，将氧化物半导体的主动开关做到显示区400后，氧化物半导体的主动开关中电子迁移率能够达到非晶主动开关的20-50倍，而迁移率越高，电阻率越小，通过相同电流时，功耗也就越小，这对显示屏的低功耗表现，有着非常大的作用；同时，基于极高的电子迁移率，显示屏也要比以往的显示屏具备更加精细的显示效果；非晶硅型显示屏即便在显示静止画面时，也会不断地进行数据的刷新，这自然也就形成了屏幕不间断的在运作，从而使屏幕成为了耗电大户。而氧化物型显示屏在显示静止画面时采用了电流在ON与OFF之间切换的模式，也就是说氧化物型显示屏并非不断地进行刷新，而是间歇性的开启、关闭电流，当未刷新时我们从屏幕中看到的画面其实可以理解为此前显示的画面的“缓存内容”。这样一来氧化物型显示屏的耗电可以大幅度缩减至五分之一甚至十分之一；综上，氧化物半导体的主动开关有降低功耗的作用。
多晶硅的主动开关中电子迁移率是氧化物半导体的主动开关中电子迁移率的10倍以上，意味着多晶硅的主动开关只需要较少的数量就能达到原来的目的，所以由于多晶硅的主动开关的尺寸较小，因而减小了非显示区500的面积，从而可以满足市场窄边框的需求。基于此，本发明在实现窄边框的同时，可以降低显示区400的功耗。
另外本申请将第一半导体层411和第二半导体层511做到一层后，只需要两道绝缘层就能将两个半导体层与其它导电层隔开，而如果将第一半导体层411和第二半导体层511做到不同层，那个首先要一道绝缘层使两个半导体层高度不一，另外起码还需要两道绝缘层将第一半导体层411、第二半导体层511与其它导电层隔开，所以本申请还可以减少绝缘层的制程，提高生产效率。
在一实施例中，如图1所示，在显示面板200的显示区400形成含有第一半导体层411的第一主动开关410，并在显示面板200的非显示区500形成含有第二半导体层511的第二主动开关510的步骤中，包括以下步骤：
A：在非显示区形成第二半导体层；其中，步骤A包括：
A1：在非显示区形成未掺杂的第二半导体层；其中，步骤A1包括：
A11：形成衬底；
A12：在衬底上形成一层多晶硅层；其中，步骤A12包括：
A121：在衬底上形成一层非晶硅层；
A122：将非晶硅层转化为多晶硅层；
A13：在多晶硅层上形成第一光刻胶，蚀刻多晶硅层在非显示区形成第二半导体层；
A14：剥离第一光刻胶；
A2：对未掺杂的第二半导体层进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；其中，步骤A2包括：
A21：在第二半导体层上形成第二光刻胶，第二光刻胶短于第二半导体层；
A22：对第二半导体层重掺杂，将未被第二光刻胶遮挡的部分形成第一掺杂层；
A23：剥离第二光刻胶，并在第二半导体层上形成比第二光刻胶短的第三光刻胶，其中第二半导体层被第三光刻胶覆盖的部分为本征层；
A24：对第二半导体层进行轻掺杂，在第一掺杂层和本征层之间形成第二掺杂层；
A25：剥离第三光刻胶；
B：在显示区形成第一半导体层；
C：同步形成第一主动开关和第二主动开关的第一绝缘层；以及，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
D：同步形成第一主动开关和第二主动开关的第二绝缘层；以及，同步形成第一主动开关和第二主动开关的源极、漏极；
其中，步骤D中形成的第一主动开关410的源极、漏极分别与步骤B中形成的第一半导体层411连通，步骤D中形成的第二主动开关510的源极、漏极分别与步骤A中形成的第二半导体层511连通。
本方案中，先形成由多晶硅材料构成的第二半导体层511，再形成由氧化物构成的第一半导体层411，由于第二半导体层511中的结构比较复杂，除了要蚀刻外还要进行掺杂，所以先把结构复杂的第二半导体层511加工完，避免第一半导体层411对其影响，能够提高第二半导体层511的制程效率。
在一实施例中，步骤A中可以不对第二半导体层511进行掺杂，也就是只步骤A中只进行步骤A1，不进行步骤A2，这样也不影响第二主动开关510的作用。本方案中，减少掺杂步骤，提高制作效率。
在一实施例中，步骤A1还可以是先在衬底310上形成一层非晶硅层，然后在非晶硅上形成光刻胶，然后蚀刻非晶硅层在非显示区500形成第二半导体层511，最后剥离光刻胶。
在上述实施例中，光刻胶的剥离方式采用干法剥离和湿法剥离都行，常用DMSO:MEA＝7.3(质量比)的比例混合成的无色、透明但是有刺激性气味的剥离液进行湿法剥离；对多晶硅层的蚀刻方法可以采用干蚀刻，可以采用溴化氢(HBr)作为蚀刻气体；非晶硅的蚀刻方式可采用干蚀刻，可用氟基或氯基的等离子刻蚀，如CH4，CHF3，SF6,NF3,Cl2，CF2Cl2和SiCl4。
在一实施例中，步骤A11和步骤A12之间还包括步骤：在衬底上形成一层缓冲层。本方案中，衬底310一般为玻璃材质，其中含有有金属杂质，如果没有缓冲层320的话，金属杂质会跑到有源层上，可能导致短路，影响显示面板的良率。
在步骤A122中，将非晶硅层转化为多晶硅层的方法可以为镭射法，将非晶硅进行固相结晶化处理(SPC)使其中的非晶硅转变为多晶硅以形成多晶硅；另外准分子激光退火(ELA)也能起到将非晶硅层转化为多晶硅层的作用。
作为本发明的另一个实施例，如图2所示，本发明实施例还公开了一种显示面板200的制造方法，包括步骤：
A1：在非显示区形成未掺杂的第二半导体层；
B：在显示区形成第一半导体层；
C：同步形成第一主动开关和第二主动开关的第一绝缘层，以及同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
A2：对未掺杂的第二半导体层进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；其中，步骤A2包括：
A26：在第二栅极上形成第四光刻胶，第四光刻胶比第二半导体层短，并且长于第二栅极；
A27：对第二半导体层进行重掺杂，未被第四光刻胶遮挡的第二半导体层形成第一掺杂层；其中被第二栅极挡住的部分为本征层；
A28：剥离第四光刻胶，并对第二半导体层进行轻掺杂，将本征层和第一掺杂层之间的部分形成第二掺杂层；
D：同步形成第一主动开关和第二主动开关的第二绝缘层；以及，同步形成第一主动开关和第二主动开关的源极、漏极；
其中，步骤D中形成的第一主动开关410的源极、漏极分别与步骤B中形成的第一半导体层411连通，步骤D中形成的第二主动开关510的源极、漏极分别与步骤A中形成的第二半导体层511连通。
本方案中，对第二半导体层511掺杂时利用栅极替代一道光刻胶，减少了光刻胶的制程时间。上述实施例中，由于要隔着一层绝缘层对第二半导体层511进行掺杂，这里需要增加离子布置制程的功率，保证掺杂的成分能够进入到第二半导体层511中。
作为本发明的另一个实施例，如图3所示，本发明实施例还公开了一种显示面板200的制造方法，包括步骤：
B：在显示区形成第一半导体层；其中，步骤B包括：
B1：形成衬底；
B2：在衬底上形成一层氧化物半导体层；
B3：在氧化物半导体层上形成第五光刻胶；
B4：将氧化物半导体层蚀刻成第一半导体层；
A：在非显示区形成第二半导体层；其中，步骤A包括：
A1：在非显示区形成未掺杂的第二半导体层；
A2：对未掺杂的第二半导体层进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；
A3：剥离第五光刻胶；
C：同步形成第一主动开关和第二主动开关的第一绝缘层，以及同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
D：同步形成第一主动开关和第二主动开关的第二绝缘层；以及同步形成第一主动开关和第二主动开关的源极、漏极。
本方案中，先形成由氧化物材料构成的第一半导体层411，再形成由多晶硅材料构成的第二半导体层511，由于第一半导体的材质与一般透明电极层370的材质相近，自身较脆弱，所以需要一个平整的环境，所以先在衬底310上形成第一半导体层411有利于第一半导体的成型；另外，在第一半导体层411步骤制作完成后，先不剥离其上方的第五光刻胶，等到第二半导体层511先进行转化、蚀刻出和掺杂完后再剥离，这样的话第五光刻胶还能起到阻挡镭射光、刻蚀液和掺杂元素的作用，有利于第一半导体层411保持原状。
作为本发明的另一个实施例，如图4所示，本发明实施例还公开了一种显示面板200的制造方法，包括步骤：
B1：形成衬底；
B2：在衬底上形成一层氧化物半导体层；
B3：在氧化物半导体层上形成第五光刻胶；
B4：将氧化物半导体层蚀刻成第一半导体层；
A1：在非显示区形成未掺杂的第二半导体层；
A3：剥离第五光刻胶；
C：同步形成第一主动开关和第二主动开关的第一绝缘层，以及同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
A2：对未掺杂的第二半导体层进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；
D：同步形成第一主动开关和第二主动开关的第二绝缘层；以及，同步形成第一主动开关和第二主动开关的源极、漏极。
作为本发明的另一个实施例，如图5和图6所示，本发明公开了一种显示面板200，划分为显示区400和非显示区500，包括基板300，基板300包括；第一主动开关410，形成在显示区400，第一主动开关410包括第一半导体层411，第一半导体层411由氧化物材料构成；第二主动开关510，形成在非显示区500，第二主动开关510包括第二半导体层511，第二半导体层511由多晶硅材料构成；其中，第一半导体层411和第二半导体层511设置在同一层。其中，主动开关为薄膜晶体管。
本申请将两种主动开关的半导体做到一层后，只需要上下两道绝缘层来隔绝半导体层，如果不将两种主动开关的半导体做到一层，那么最少需要三层绝缘层才能隔绝半导体层，所以本申请还可以减少制程步骤。
在一实施例中，第一半导体可以为IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)、In2O3(Indium oxide，氧化铟)、IZO(Indium Zinc Oxide，氧化铟锌)以及IGZO(Indium gallium zinc oxide，氧化铟镓锌)中的至少一种，这里可选第一半导体为IGZO半导体，因为将IGZO作为半导体的技术更加成熟，所以第一薄膜晶体管也是IGZO薄膜晶体管。另外，第二薄膜晶体管为LTPS(LowTemperature Poly-silicon，低温多晶硅)薄膜晶体管。
在一实施例中，如图6所示，第一薄膜晶体管包括第一栅极412，第二薄膜晶体管包括第二栅极512，第一栅极412与第二栅极512设置在同一层。本方案中，将两种栅极设置在同一层，在成型栅极时，可以通过一道光罩制程将第一栅极412和第二栅极512同时加工完成，减少制程步骤，提高制作效率。
在一实施例中，基板300包括衬底310，第一半导体层411和第二半导体层511设置在第一栅极412和第二栅极512与衬底310之间。本方案中，第一薄膜晶体管和第二薄膜晶体管采取顶栅结构，可以防止外界光线照射到多晶硅上，产生光电流，影响显示效果。当然，第一栅极412和第二栅极512还可以都做到衬底310和半导体层之间，能够减少背光源对多晶硅的影响；而且第一栅极412与第二栅极512可以不做到同一层，在此不做限定。
在一实施例中，基板300包括缓冲层320，缓冲层320设置在衬底310和第一半导体层411、第二半导体层511之间。
在一实施例中，第一薄膜晶体管包括第一源极413和第一漏极414，第二薄膜晶体管包括第二源极513和第二漏极514，第一源极413、第一漏极414、第二源极513和第二漏极514设置在同一层。本方案中，将第一薄膜晶体管和第二薄膜晶体管的源、漏极设置在同一层，在成型源、漏极时，可以通过一道光罩制程将第一源极413、第一漏极414、第二源极513和第二漏极514同时加工完成，减少制程步骤，提高制作效率。
在一实施例中，基板300包括第一过孔331、第二过孔332、第三过孔333和第四过孔334，第一源极413通过第一过孔331与第一半导体层411的一端连接，第一漏极414通过第二过孔332与第一半导体层411的另一端连接；第二源极513通过第三过孔333与第二半导体层511的一端连接，第二漏极514通过第四过孔334与第二半导体层511的另一端连接；其中第一栅极412的位置与第一半导体层411的位置对应，且第一栅极412的宽度小于第一半导体层411的宽度，第二栅极512的位置与第二半导体层511的位置对应，且第二栅极512的宽度小于第二半导体层511的宽度。
本方案中，第一栅极412的宽度小于第一半导体层411的宽度，第二栅极512的宽度小于第二半导体层511的宽度，这样在加工第一过孔331、第二过孔332、第三过孔333和第四过孔334时，不会被干涉到。
在一实施例中，第二半导体层511包括两个第一掺杂层5111、两个第二掺杂层5112和本征层5113，两个第一掺杂层5111、两个第二掺杂层5112和本征层5113的排列方式为第一掺杂层5111、第二掺杂层5112、本征层5113、第二掺杂层5112和第一掺杂层5111，第三过孔333和第四过孔334与第一掺杂层5111对应，第二栅极512的宽度与本征层5113的宽度相等。
本方案中，在对第二半导体层511进行掺杂时，第二栅极512可以充当光刻胶的作用，防止本征层5113被掺杂，所以令本征层5113与第二栅极512的宽度相等，可以在形成第一掺杂层5111和第二掺杂层5112时减少一道光刻胶的制程。其中，第一掺杂层5111为重掺杂层，第二掺杂层5112为轻掺杂层，第一掺杂层5111和第二掺杂层5112中掺杂的都是磷元素。
在一实施例中，如图6所示，基板300还包括第一绝缘层340，第二绝缘层350、第三绝缘层360、第五过孔335和透明电极层370；缓冲层320设置在衬底310的上方，第一半导体层411和第二半导体层511设置在缓冲层320的上方，第一绝缘层340设置在第一半导体层411和第二半导体层511的上方，第一栅极412和第二栅极512设置在第一绝缘层340的上方，第二绝缘层350能设置在第一栅极412和第二栅极512的上方，第一源极413、第一漏极414、第二源极513和第二漏极514设置在第二绝缘层350的上方，第一过孔331连通第一源极413和第一半导体层411，第二过孔332连通第一漏极414和第一半导体层411，第三过孔333连通第二源极513和第二半导体层511，第四过孔334连通第二漏极514和第二半导体层511，第三绝缘层360设置在第一源极413、第一漏极414、第二源极513和第二漏极514的上方，透明电极层370设置在第三绝缘层360的上方，第五过孔335连通透明电极层370和第一漏极414。
如图7所示，作为本发明的另一实施例，公开了一种显示装置100，包括上述显示面板200和驱动显示面板200的驱动电路600。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本发明的保护范围。
本发明的技术方案可以广泛用于各种显示面板，如扭曲向列型(TwistedNematic，TN)显示面板、平面转换型(In-Plane Switching，IPS)显示面板、垂直配向型(Vertical Alignment，VA)显示面板、多象限垂直配向型(Multi-Domain VerticalAlignment，MVA)显示面板，当然，也可以是其他类型的显示面板，如有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，均可适用上述方案。
以上内容是结合具体的可选的实施方式对本发明所作的详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种显示面板的制造方法，其特征在于，包括在显示面板的显示区形成含有第一半导体层的第一主动开关，并在显示面板的非显示区形成含有第二半导体层的第二主动开关的步骤；
其中，所述在显示面板的显示区形成含有第一半导体层的第一主动开关，并在显示面板的非显示区形成含有第二半导体层的第二主动开关的步骤中，包括以下步骤：
形成衬底；
在所述衬底上形成一层氧化物半导体层；
在所述氧化物半导体层上形成第五光刻胶；
将所述氧化物半导体层蚀刻成第一半导体层；
在非显示区形成第二半导体层；
同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关和第二主动开关的源极、漏极；
其中，所述同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关和第二主动开关的源极、漏极的步骤中，形成的所述第一主动开关的源极、漏极分别与所述第一主动开关的所述第一半导体层连通，形成的所述第二主动开关的源极、漏极分别与所述第二主动开关的所述第二半导体层连通；
形成的第一半导体层的材料为氧化物，形成的第二半导体层的材料为多晶硅，且所述第一半导体层和所述第二半导体层形成在同一层；
当形成完第二半导体层后再剥离第五光刻胶；
所述在非显示区形成第二半导体层的步骤中，包括以下步骤：
在非显示区形成未掺杂的第二半导体层；
在第二半导体层上形成第二光刻胶，所述第二光刻胶短于所述第二半导体层；
对第二半导体层重掺杂，将未被第二光刻胶遮挡的部分形成第一掺杂层；
剥离第二光刻胶，并在第二半导体层上形成比第二光刻胶短的第三光刻胶，其中第二半导体层被第三光刻胶覆盖的部分为本征层；
对第二半导体层进行轻掺杂，在第一掺杂层和本征层之间形成第二掺杂层；
剥离第三光刻胶；以及
剥离第五光刻胶。
2.如权利要求1所述的一种显示面板的制造方法，其特征在于，所述在非显示区形成所述第二半导体层的步骤中，包括以下步骤：
形成衬底；
在所述衬底上形成一层非晶硅层；
将非晶硅层转化为多晶硅层；
在多晶硅层上形成第一光刻胶，蚀刻多晶硅层在非显示区形成第二半导体层；
剥离第一光刻胶；以及
对未掺杂的所述第二半导体层进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层。
3.如权利要求2所述的一种显示面板的制造方法，其特征在于，所述对未掺杂的所述第二半导体层进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层的步骤中，包括以下步骤：
在第二半导体层上形成第二光刻胶，所述第二光刻胶短于所述第二半导体层；
对第二半导体层重掺杂，将未被第二光刻胶遮挡的部分形成第一掺杂层；
剥离第二光刻胶，并在第二半导体层上形成比第二光刻胶短的第三光刻胶，其中第二半导体层被第三光刻胶覆盖的部分为本征层；
对第二半导体层进行轻掺杂，在第一掺杂层和本征层之间形成第二掺杂层；以及
剥离第三光刻胶。
4.如权利要求1所述的一种显示面板的制造方法，其特征在于，所述形成衬底的步骤后，还包括衬底上形成一层缓冲层的步骤。
5.如权利要求2所述的一种显示面板的制造方法，其特征在于，所述第一掺杂层和所述第二掺杂层中掺杂的都是磷元素。
6.一种用权利要求1-5任意一项所述显示面板的制造方法所制造的显示面板，所述显示面板划分为显示区和非显示区，其特征在于，包括基板，所述基板包括；
第一主动开关，形成在所述显示区，所述第一主动开关包括第一半导体层，所述第一半导体层由氧化物材料构成；以及
第二主动开关，形成在所述非显示区，所述第二主动开关包括第二半导体层，所述第二半导体层由多晶硅材料构成；
其中，所述第一半导体层和所述第二半导体层设置在同一层。
7.一种显示装置，其特征在于，包括如权利要求6所述的显示面板。
CN201910024973.1A 2019-01-11 2019-01-11 一种显示面板、显示面板的制造方法和显示装置 Active CN109904173B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910024973.1A CN109904173B (zh) 2019-01-11 2019-01-11 一种显示面板、显示面板的制造方法和显示装置
US17/298,015 US11791416B2 (en) 2019-01-11 2019-12-26 Display panel, method for manufacturing display panel, and display device
PCT/CN2019/128732 WO2020143469A1 (zh) 2019-01-11 2019-12-26 显示面板、显示面板的制造方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910024973.1A CN109904173B (zh) 2019-01-11 2019-01-11 一种显示面板、显示面板的制造方法和显示装置

Publications (2)

Publication Number Publication Date
CN109904173A CN109904173A (zh) 2019-06-18
CN109904173B true CN109904173B (zh) 2021-08-06

Family

ID=66943613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910024973.1A Active CN109904173B (zh) 2019-01-11 2019-01-11 一种显示面板、显示面板的制造方法和显示装置

Country Status (3)

Country Link
US (1) US11791416B2 (zh)
CN (1) CN109904173B (zh)
WO (1) WO2020143469A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904173B (zh) * 2019-01-11 2021-08-06 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846707B2 (en) * 2003-05-15 2005-01-25 Au Optronics Corp. Method for forming a self-aligned LTPS TFT
JP6668160B2 (ja) * 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
CN106783921A (zh) * 2016-12-22 2017-05-31 深圳市华星光电技术有限公司 有机发光显示面板及其制作方法
CN106646981A (zh) * 2017-03-20 2017-05-10 惠科股份有限公司 主动开关阵列基板及其制造方法
CN106952928B (zh) * 2017-03-30 2018-10-23 深圳市华星光电技术有限公司 一种tft背板的制作方法及tft背板
JP2019078788A (ja) * 2017-10-20 2019-05-23 シャープ株式会社 有機ｅｌ表示装置およびアクティブマトリクス基板
CN108376691B (zh) * 2018-01-05 2021-01-08 惠科股份有限公司 显示面板和显示装置
CN109904173B (zh) * 2019-01-11 2021-08-06 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置
CN110137182A (zh) * 2019-04-04 2019-08-16 惠科股份有限公司 一种阵列基板及其制造方法和显示面板

Also Published As

Publication number Publication date
US20220093801A1 (en) 2022-03-24
WO2020143469A1 (zh) 2020-07-16
CN109904173A (zh) 2019-06-18
US11791416B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
US20200212153A1 (en) Array substrate, manufacturing method thereof, and display apparatus
CN106206430B (zh) 一种薄膜晶体管结构的制作方法
JP4967631B2 (ja) 表示装置
CN110534577B (zh) 一种薄膜晶体管及制备方法
US11355519B2 (en) Array substrate, manufacturing method thereof, and display device
CN103489921A (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
US9899532B2 (en) Thin-film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display apparatus
WO2021073253A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN102629611B (zh) 一种显示装置、阵列基板及其制作方法
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN110137182A (zh) 一种阵列基板及其制造方法和显示面板
CN103094353B (zh) 一种薄膜晶体管结构、液晶显示装置及一种制造方法
CN109904173B (zh) 一种显示面板、显示面板的制造方法和显示装置
US9373646B2 (en) Polysilicon TFT device and manufacturing method thereof
US10629746B2 (en) Array substrate and manufacturing method thereof
US10714514B2 (en) Back-channel-etched TFT substrate
CN203456471U (zh) 一种薄膜晶体管、阵列基板及显示装置
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
WO2020215547A1 (zh) Tft阵列基板及其制作方法
KR20020005152A (ko) 투명도전막 패터닝 방법
KR102037514B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN213212166U (zh) 一种tft阵列基板结构
US10749037B2 (en) Low temperature poly-silicon TFT substrate and manufacturing method thereof
KR20130090129A (ko) 액정 표시 장치 및 이의 제조 방법
KR20120053768A (ko) 유기전계발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant