JP6861253B2 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP6861253B2
JP6861253B2 JP2019174475A JP2019174475A JP6861253B2 JP 6861253 B2 JP6861253 B2 JP 6861253B2 JP 2019174475 A JP2019174475 A JP 2019174475A JP 2019174475 A JP2019174475 A JP 2019174475A JP 6861253 B2 JP6861253 B2 JP 6861253B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
oxide
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019174475A
Other languages
Japanese (ja)
Other versions
JP2020013155A (en
Inventor
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020013155A publication Critical patent/JP2020013155A/en
Priority to JP2021055631A priority Critical patent/JP7121824B2/en
Application granted granted Critical
Publication of JP6861253B2 publication Critical patent/JP6861253B2/en
Priority to JP2022125219A priority patent/JP7404459B2/en
Priority to JP2023209772A priority patent/JP2024028271A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Description

半導体装置及び半導体装置の作製方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
In the present specification, the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics, and the electro-optical device, the semiconductor circuit, and the electronic device are all semiconductor devices.

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ(薄膜トランジス
タ(TFT)ともいう)を構成する技術が注目されている。該トランジスタは集積回路(
IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。
Attention is being paid to a technique for forming a transistor (also referred to as a thin film transistor (TFT)) using a semiconductor thin film formed on a substrate having an insulating surface. The transistor is an integrated circuit (
It is widely applied to electronic devices such as ICs) and image display devices (display devices). Silicon-based semiconductor materials are widely known as semiconductor thin films applicable to transistors, but oxide semiconductors are attracting attention as other materials.

例えば、トランジスタの活性層として、電子キャリア濃度が1018/cm未満である
インジウム(In)、ガリウム(Ga)、及び亜鉛(Zn)を含む非晶質酸化物を用いた
トランジスタが開示されている(特許文献1参照。)。
For example, a transistor using an amorphous oxide containing indium (In), gallium (Ga), and zinc (Zn) having an electron carrier concentration of less than 10 18 / cm 3 is disclosed as the active layer of the transistor. (See Patent Document 1).

特開2006−165528号公報Japanese Unexamined Patent Publication No. 2006-165528

しかし、酸化物半導体は薄膜形成工程において、酸素の過不足などによる化学量論的組成
からのずれや、電子供与体を形成する水素や水分の混入などが生じると、その電気伝導度
が変化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気
的特性の変動要因となる。
However, in the thin film forming process, the electrical conductivity of oxide semiconductors changes when they deviate from the stoichiometric composition due to excess or deficiency of oxygen or when hydrogen or water that forms electron donors is mixed. It ends up. Such a phenomenon becomes a factor of fluctuation in electrical characteristics for a transistor using an oxide semiconductor.

このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し
、高信頼性化することを目的の一とする。
In view of such a problem, one of the purposes is to impart stable electrical characteristics to a semiconductor device using an oxide semiconductor and to improve reliability.

また、酸化物半導体膜のバックチャネル側の寄生チャネルの発生を防止することを目的の
一とする。
Another object of the present invention is to prevent the generation of parasitic channels on the back channel side of the oxide semiconductor film.

酸化物半導体膜を用いるトランジスタの電気的特性変動を抑止するため、変動要因となる
水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体膜
より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体
を構成する主成分材料である酸素を供給することによって、酸化物半導体膜を高純度化及
び電気的にi型(真性)化する。
In order to suppress fluctuations in the electrical characteristics of transistors that use oxide semiconductor films, impurities such as hydrogen, water, hydroxyl groups, and hydrides (also called hydrides) that cause fluctuations are intentionally removed from the oxide semiconductor membrane. Moreover, by supplying oxygen, which is a main component material constituting the oxide semiconductor, which is reduced at the same time by the removal process of impurities, the oxide semiconductor film is highly purified and electrically made i-type (intrinsic).

i型(真性)の酸化物半導体とは、n型不純物である水素を酸化物半導体から除去し、酸
化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりi型(
真性)の酸化物半導体、又はi型(真性)に限りなく近い酸化物半導体としたものである
。すなわち、不純物を添加してi型化するのでなく、水素や水等の不純物を極力除去した
ことにより、高純度化されたi型(真性半導体)又はそれに近づけることを特徴としてい
る。そうすることにより、フェルミ準位(Ef)を真性フェルミ準位(Ei)と同じレベ
ルにまですることができる。
An i-type (intrinsic) oxide semiconductor is an i-type by removing hydrogen, which is an n-type impurity, from the oxide semiconductor and purifying it so that impurities other than the main component of the oxide semiconductor are not contained as much as possible. (
It is an oxide semiconductor of (intrinsic) or an oxide semiconductor of type i (intrinsic) as close as possible. That is, it is characterized in that impurities such as hydrogen and water are removed as much as possible instead of adding impurities to form i-type, so that the i-type (intrinsic semiconductor) with high purity or close to it can be obtained. By doing so, the Fermi level (Ef) can be brought to the same level as the true Fermi level (Ei).

酸化物半導体膜を含むトランジスタにおいて、酸化物半導体膜上に接して帯電防止機能を
有する酸化物層を形成し、加熱処理を行う。
In a transistor containing an oxide semiconductor film, an oxide layer having an antistatic function is formed in contact with the oxide semiconductor film and heat-treated.

帯電防止機能を有する酸化物層は、酸化物半導体膜、好ましくは高純度化された酸化物半
導体膜のバックチャネル側(ゲート絶縁膜と反対側)に設けることが好ましい。また、帯
電防止機能を有する酸化物層は、酸化物半導体よりも誘電率が小さいことが好ましい。例
えば、誘電率が8以上20以下の酸化物層を用いるとよい。
The oxide layer having an antistatic function is preferably provided on the back channel side (opposite side of the gate insulating film) of the oxide semiconductor film, preferably the highly purified oxide semiconductor film. Further, the oxide layer having an antistatic function preferably has a smaller dielectric constant than that of an oxide semiconductor. For example, it is preferable to use an oxide layer having a dielectric constant of 8 or more and 20 or less.

該酸化物層は、酸化物半導体膜の厚さよりも厚いものとする。例えば、酸化物半導体膜の
膜厚3nm以上30nm以下として、該酸化物層は、10nmを超える膜厚、且つ、酸化
物半導体膜の膜厚以上とすることが好ましい。
The oxide layer is thicker than the thickness of the oxide semiconductor film. For example, the thickness of the oxide semiconductor film is preferably 3 nm or more and 30 nm or less, and the oxide layer is preferably a film thickness of more than 10 nm and a film thickness of the oxide semiconductor film or more.

上記酸化物層として、金属酸化物を用いることができる。金属酸化物として、例えば、酸
化ガリウム、またはインジウムや亜鉛を0.01〜5原子%添加した酸化ガリウムを用い
ることができる。
A metal oxide can be used as the oxide layer. As the metal oxide, for example, gallium oxide or gallium oxide to which indium or zinc is added in an amount of 0.01 to 5 atomic% can be used.

酸化物半導体膜は、加熱工程によって、水素、水分、水酸基又は水素化物(水素化合物と
もいう)などの不純物を酸化物半導体膜より意図的に排除し、酸化物半導体膜を高純度化
することが好ましい。加熱処理により、不純物である水素、または水酸基を、水として、
脱離させやすくすることができる。
The oxide semiconductor film can be made highly purified by intentionally removing impurities such as hydrogen, water, hydroxyl groups or hydrides (also referred to as hydrides) from the oxide semiconductor film by a heating step. preferable. By heat treatment, hydrogen or hydroxyl group, which is an impurity, is converted into water.
It can be easily detached.

また、酸素を含む金属酸化膜と酸化物半導体膜とを接した状態で加熱処理を行うため、不
純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料の一つ
である酸素を、酸素を含む金属酸化膜から酸化物半導体膜へ供給することができる。よっ
て、酸化物半導体膜はより高純度化し、電気的にi型(真性)化する。
In addition, since the heat treatment is performed in a state where the metal oxide film containing oxygen and the oxide semiconductor film are in contact with each other, oxygen, which is one of the main component materials constituting the oxide semiconductor, is reduced at the same time by the removal process of impurities. Can be supplied from a metal oxide film containing oxygen to an oxide semiconductor film. Therefore, the oxide semiconductor film is made more pure and electrically made i-type (intrinsic).

また、加熱処理後において、水分や水素などの不純物が酸化物半導体膜に再混入しないよ
うに、これらが外部から侵入することをブロックする保護絶縁層を金属酸化膜上にさらに
形成してもよい。
Further, after the heat treatment, a protective insulating layer that blocks impurities such as water and hydrogen from entering from the outside may be further formed on the metal oxide film so as not to be remixed into the oxide semiconductor film. ..

高純度化された酸化物半導体膜を有するトランジスタは、しきい値電圧やオン電流などの
電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の
変動も少ない。
Transistors having a highly purified oxide semiconductor film have almost no temperature dependence on electrical characteristics such as threshold voltage and on-current. In addition, there is little fluctuation in transistor characteristics due to photodegradation.

このように、高純度化し、電気的にi型(真性)化した酸化物半導体膜を有するトランジ
スタは、電気的特性変動が抑制されており、電気的に安定である。よって安定した電気的
特性を有する酸化物半導体を用いた信頼性の高い半導体装置を提供することができる。
As described above, the transistor having a highly purified and electrically i-type (intrinsic) oxide semiconductor film has suppressed electrical characteristic fluctuations and is electrically stable. Therefore, it is possible to provide a highly reliable semiconductor device using an oxide semiconductor having stable electrical characteristics.

加熱処理の温度は、250℃以上650℃以下、または450℃以上600℃以下、また
は基板の歪み点未満とする。加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20p
pm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス
(アルゴン、ヘリウムなど)の雰囲気下で行えばよい。
The temperature of the heat treatment is 250 ° C. or higher and 650 ° C. or lower, or 450 ° C. or higher and 600 ° C. or lower, or lower than the distortion point of the substrate. The heat treatment is nitrogen, oxygen, ultra-dry air (water content is 20p).
It may be carried out in an atmosphere of pm or less, preferably 1 ppm or less, preferably 10 ppb or less) or a rare gas (argon, helium, etc.).

本明細書で開示する発明の構成の一形態は、ゲート電極と、ゲート電極を覆うゲート絶縁
膜と、ゲート絶縁膜上のゲート電極と重畳する領域の酸化物半導体膜と、酸化物半導体膜
と接するソース電極およびドレイン電極と、酸化物半導体膜と接し、ソース電極およびド
レイン電極を覆う金属酸化膜と、を有する半導体装置である。
One form of the configuration of the invention disclosed in the present specification includes a gate electrode, a gate insulating film covering the gate electrode, an oxide semiconductor film in a region overlapping the gate electrode on the gate insulating film, and an oxide semiconductor film. It is a semiconductor device having a source electrode and a drain electrode in contact with each other, and a metal oxide film in contact with an oxide semiconductor film and covering the source electrode and the drain electrode.

上記構成において、金属酸化膜として酸化ガリウム膜を用いることが好ましい。酸化ガリ
ウム膜はスパッタ法、CVD法、蒸着法などによって得ることができる。酸化ガリウム膜
は、酸素とガリウムの組成比にもよるが、およそ4.9eVのバンドギャップを有し、可
視光域において透光性を有している。
In the above configuration, it is preferable to use a gallium oxide film as the metal oxide film. The gallium oxide film can be obtained by a sputtering method, a CVD method, a vapor deposition method or the like. The gallium oxide film has a bandgap of about 4.9 eV and is translucent in the visible light region, although it depends on the composition ratio of oxygen and gallium.

本明細書では、酸化ガリウムをGaOx(x>0)と表記する場合がある。例えば、Ga
Oxが結晶構造を有する場合、x=1.5であるGaが知られている。
In this specification, gallium oxide may be referred to as GaOx (x> 0). For example, Ga
When Ox has a crystal structure, Ga 2 O 3 with x = 1.5 is known.

上記構成において、金属酸化膜は、インジウムまたは亜鉛を0.01乃至5原子%含んだ
酸化ガリウム膜で構成されることが好ましい。また、金属酸化膜のバンドギャップと、酸
化物半導体膜のバンドギャップとの差は、3.0eV未満であることが好ましい。
In the above configuration, the metal oxide film is preferably composed of a gallium oxide film containing 0.01 to 5 atomic% of indium or zinc. Further, the difference between the band gap of the metal oxide film and the band gap of the oxide semiconductor film is preferably less than 3.0 eV.

また、酸化物半導体膜は、インジウムおよびガリウムを含んで構成されることが好ましい
Further, the oxide semiconductor film is preferably composed of indium and gallium.

また、上記構成において、ソース電極およびドレイン電極は、仕事関数が3.9eV以上
の導電材料を含んで構成されることが好ましい。仕事関数が3.9eV以上の導電材料は
、窒化タングステンまたは窒化チタンであることが好ましい。
Further, in the above configuration, the source electrode and the drain electrode are preferably configured to include a conductive material having a work function of 3.9 eV or more. The conductive material having a work function of 3.9 eV or more is preferably tungsten nitride or titanium nitride.

また、本発明の一形態は、基板上に、ゲート電極を形成し、ゲート電極を覆うゲート絶縁
膜を形成し、ゲート絶縁膜を介してゲート電極と重畳する領域に酸化物半導体膜を形成し
、酸化物半導体膜上に、ソース電極及びドレイン電極を形成し、酸化物半導体膜、ソース
電極及びドレイン電極を覆う金属酸化膜を形成し、加熱処理を行う半導体装置の作製方法
である。
Further, in one embodiment of the present invention, a gate electrode is formed on a substrate, a gate insulating film covering the gate electrode is formed, and an oxide semiconductor film is formed in a region overlapping the gate electrode via the gate insulating film. This is a method for manufacturing a semiconductor device in which a source electrode and a drain electrode are formed on an oxide semiconductor film, a metal oxide film covering the oxide semiconductor film, the source electrode and the drain electrode is formed, and heat treatment is performed.

上記構成において、金属酸化膜として、ガリウム酸化物を含む膜を形成することが好まし
い。また、金属酸化膜として、インジウムまたは亜鉛を0.01乃至5原子%含む酸化ガ
リウム膜を形成することが好ましい。加熱処理の温度は450℃乃至600℃とすること
が好ましい。
In the above configuration, it is preferable to form a film containing gallium oxide as the metal oxide film. Further, as the metal oxide film, it is preferable to form a gallium oxide film containing 0.01 to 5 atomic% of indium or zinc. The temperature of the heat treatment is preferably 450 ° C to 600 ° C.

本発明の一形態では、酸化物半導体膜上に接して金属酸化膜を形成し、加熱処理を行う。
この加熱処理によって、水素、水分、水酸基又は水素化物などの不純物を酸化物半導体膜
より意図的に排除し、酸化物半導体膜を高純度化することができる。高純度化し、電気的
にi型(真性)化した酸化物半導体膜を有するトランジスタは、電気的特性変動が抑制さ
れており、電気的に安定である。
In one embodiment of the present invention, a metal oxide film is formed in contact with the oxide semiconductor film and heat-treated.
By this heat treatment, impurities such as hydrogen, water, hydroxyl groups, and hydrides can be intentionally removed from the oxide semiconductor film, and the oxide semiconductor film can be made highly purified. A transistor having a highly purified and electrically i-type (intrinsic) oxide semiconductor film has suppressed electrical characteristic fluctuations and is electrically stable.

よって、本発明の一形態は、安定した電気特性を有するトランジスタを作製することがで
きる。
Therefore, one embodiment of the present invention can produce a transistor having stable electrical characteristics.

また、本発明の一形態は、電気特性が良好で信頼性の高いトランジスタを有する半導体装
置を作製することができる。
Moreover, one embodiment of the present invention can manufacture a semiconductor device having a transistor having good electrical characteristics and high reliability.

半導体装置及び半導体装置の作製方法の一形態を説明する図。The figure explaining one form of the semiconductor device and the manufacturing method of the semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 半導体装置の一形態を説明する図。The figure explaining one form of the semiconductor device. 電子機器を示す図。The figure which shows the electronic device. 電子機器を示す図。The figure which shows the electronic device. (A)誘電体の積層構造を示すモデル図、(B)等価回路図。(A) A model diagram showing a laminated structure of dielectrics, (B) an equivalent circuit diagram.

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that the form and details thereof can be changed in various ways. Further, the present invention is not construed as being limited to the description contents of the embodiments shown below.

なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
The ordinal numbers attached as the first and second numbers are used for convenience and do not indicate the process order or the stacking order. In addition, this specification does not indicate a unique name as a matter for specifying the invention.

(実施の形態1)
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図1を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタ
を示す。
(Embodiment 1)
In the present embodiment, one embodiment of the semiconductor device and the method for manufacturing the semiconductor device will be described with reference to FIG. In this embodiment, a transistor having an oxide semiconductor film is shown as an example of a semiconductor device.

図1(D)に示すように、トランジスタ410は、絶縁表面を有する基板400上に、ゲ
ート電極401、ゲート絶縁膜402、酸化物半導体膜403、ソース電極405a、ド
レイン電極405bを含む。酸化物半導体膜403上には、酸化物半導体膜403のバッ
クチャネル側への帯電防止機能を有する金属酸化膜407が設けられている。
As shown in FIG. 1D, the transistor 410 includes a gate electrode 401, a gate insulating film 402, an oxide semiconductor film 403, a source electrode 405a, and a drain electrode 405b on a substrate 400 having an insulating surface. On the oxide semiconductor film 403, a metal oxide film 407 having an antistatic function on the back channel side of the oxide semiconductor film 403 is provided.

図1(A)乃至図1(D)にトランジスタ410の作製方法の一例を示す。 1 (A) to 1 (D) show an example of a method for manufacturing the transistor 410.

まず、絶縁表面を有する基板400上に導電膜を形成した後、第1のフォトリソグラフィ
工程によりゲート電極401を形成する。なお、レジストマスクをインクジェット法で形
成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しな
いため、製造コストを低減できる。
First, a conductive film is formed on the substrate 400 having an insulating surface, and then the gate electrode 401 is formed by the first photolithography step. The resist mask may be formed by an inkjet method. When the resist mask is formed by the inkjet method, the photomask is not used, so that the manufacturing cost can be reduced.

絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガ
ラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる
。また、絶縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多
結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用
することも可能であり、これらの基板上にトランジスタ410を作製してもよい。
There is no major limitation on the substrate that can be used for the substrate 400 having an insulating surface, but it is necessary that the substrate has at least heat resistance enough to withstand the subsequent heat treatment. For example, a substrate such as a glass substrate, a ceramic substrate, a quartz substrate, or a sapphire substrate can be used. Further, as long as it has an insulating surface, it is possible to apply a single crystal semiconductor substrate such as silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like. Transistors 410 may be made on top.

また、基板400として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性
基板上に酸化物半導体膜403を含むトランジスタ410を直接作製してもよいし、他の
作製基板に酸化物半導体膜403を含むトランジスタ410を作製し、その後可撓性基板
に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製
基板と酸化物半導体膜を含むトランジスタとの間に剥離層を設けるとよい。
Further, a flexible substrate may be used as the substrate 400. When a flexible substrate is used, the transistor 410 containing the oxide semiconductor film 403 may be directly manufactured on the flexible substrate, or the transistor 410 containing the oxide semiconductor film 403 may be manufactured on another production substrate. After that, it may be peeled off and transferred to a flexible substrate. In addition, in order to peel and transfer from the manufactured substrate to the flexible substrate, it is preferable to provide a peeling layer between the manufactured substrate and the transistor containing the oxide semiconductor film.

なお、下地膜となる絶縁膜を基板400とゲート電極401との間に設けてもよい。下地
膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化
シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜
により形成することができる。
An insulating film serving as a base film may be provided between the substrate 400 and the gate electrode 401. The undercoat film has a function of preventing the diffusion of impurity elements from the substrate 400, and is formed of one or more films selected from a silicon nitride film, a silicon oxide film, a silicon oxide film, or a silicon nitride film. Can be done.

また、ゲート電極401は、モリブデン、チタン、タンタル、タングステン、アルミニウ
ム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用い
て、単層で又は積層して形成することができる。
Further, the gate electrode 401 may be formed in a single layer or laminated using a metal material such as molybdenum, titanium, tantalum, tungsten, aluminum, copper, neodymium, scandium or an alloy material containing these as main components. it can.

次いで、ゲート電極401上にゲート絶縁膜402を形成する。ゲート絶縁膜402は、
プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、
酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、
酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、又は酸化ハフニウム膜から選ばれた
一又は複数の膜により形成することができる。
Next, the gate insulating film 402 is formed on the gate electrode 401. The gate insulating film 402 is
Silicon oxide film, silicon nitride film, etc. using plasma CVD method or sputtering method, etc.
Silicon oxide film, silicon nitride film, aluminum oxide film, aluminum nitride film,
It can be formed by one or more films selected from an aluminum nitride film, an aluminum nitride film, or a hafnium oxide film.

また、本実施の形態の酸化物半導体膜403には、不純物を除去し、酸化物半導体の主成
分以外のキャリア供与体となる不純物が極力含まれないように高純度化することにより真
性(i型)化又は実質的に真性(i型)化された酸化物半導体を用いる。具体的には、例
えば、酸化物半導体膜403の水素濃度は5×1019atoms/cm以下、望まし
くは5×1018atoms/cm以下、より望ましくは5×1017atoms/c
以下とする。なお、上述の酸化物半導体膜403中の水素濃度は、二次イオン質量分
析法(SIMS:Secondary Ion Mass Spectroscopy)
で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分
な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸
化物半導体膜403では、キャリア濃度が1×1012/cm未満、望ましくは、1×
1011/cm未満、より望ましくは1.45×1010/cm未満となる。例えば
、室温(25℃)でのオフ電流(ここでは、単位チャネル幅(1μm)あたりの値)は1
00zA(1zA(ゼプトアンペア)は1×10−21A)以下、望ましくは10zA以
下となる。このように、i型化(真性化)または実質的にi型化された酸化物半導体を用
いることで、極めて優れたオフ電流特性のトランジスタ410を得ることができる。
Further, the oxide semiconductor film 403 of the present embodiment is intrinsic (i) by removing impurities and purifying the oxide semiconductor film 403 so as not to contain impurities that serve as carrier donors other than the main component of the oxide semiconductor as much as possible. Oxide semiconductors that have been typed or substantially intrinsic (i type) are used. Specifically, for example, the hydrogen concentration of the oxide semiconductor film 403 is 5 × 10 19 atoms / cm 3 or less, preferably 5 × 10 18 atoms / cm 3 or less, and more preferably 5 × 10 17 atoms / c.
It shall be m 3 or less. The hydrogen concentration in the oxide semiconductor film 403 described above is determined by secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectroscopy).
It is measured at. As described above, in the oxide semiconductor film 403 in which the hydrogen concentration is sufficiently reduced to be highly purified and the defect level in the energy gap due to oxygen deficiency is reduced by supplying sufficient oxygen, the carrier concentration is 1. × 10 12 / cm less than 3 , preferably 1 ×
It is less than 10 11 / cm 3 , more preferably less than 1.45 × 10 10 / cm 3 . For example, the off-current at room temperature (25 ° C.) (here, the value per unit channel width (1 μm)) is 1.
It is 00 zA (1 zA (zeptoampere) is 1 × 10-21 A) or less, preferably 10 zA or less. As described above, by using an i-type (intrinsicized) or substantially i-type oxide semiconductor, a transistor 410 having extremely excellent off-current characteristics can be obtained.

このような高純度化された酸化物半導体は界面準位または界面電荷に対して極めて敏感で
あるため、酸化物半導体膜とゲート絶縁膜との界面は重要である。そのため高純度化され
た酸化物半導体に接するゲート絶縁膜には、高い品質が要求される。
Since such a highly purified oxide semiconductor is extremely sensitive to the interface state or the interface charge, the interface between the oxide semiconductor film and the gate insulating film is important. Therefore, high quality is required for the gate insulating film in contact with the highly purified oxide semiconductor.

例えば、μ波(例えば周波数2.45GHz)を用いた高密度プラズマCVDは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるのでゲート絶縁膜の作製方法として好ましい
。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位
密度を低減して界面特性を良好なものとすることができるからである。
For example, high-density plasma CVD using μ waves (for example, frequency 2.45 GHz) is preferable as a method for producing a gate insulating film because it can form a dense and high-quality insulating layer having a high dielectric strength. This is because the high-purity oxide semiconductor and the high-quality gate insulating film are in close contact with each other, so that the interface state density can be reduced and the interface characteristics can be improved.

もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング
法やプラズマCVD法など他の成膜方法を適用することができる。また、酸化物半導体膜
の成膜後の加熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質され
る絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であること
は勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるもので
あれば良い。
Of course, other film forming methods such as a sputtering method and a plasma CVD method can be applied as long as a high-quality insulating film can be formed as the gate insulating film. Further, the insulating film may be an insulating film in which the film quality of the gate insulating film and the interface characteristics with the oxide semiconductor are modified by heat treatment after the oxide semiconductor film is formed. In any case, not only the film quality as the gate insulating film is good, but also the interface level density with the oxide semiconductor can be reduced and a good interface can be formed.

また、ゲート絶縁膜402、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれな
いようにするために、酸化物半導体膜の成膜の前処理として、スパッタリング装置の予備
加熱室でゲート電極401が形成された基板400、又はゲート絶縁膜402までが形成
された基板400を予備加熱し、基板400に吸着した水素、水分などの不純物を脱離し
、排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ま
しい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後の工
程で、ソース電極405a及びドレイン電極405bまで形成した基板400(金属酸化
膜407の成膜前)に同様に行ってもよい。
Further, in order to prevent hydrogen, hydroxyl groups and moisture from being contained in the gate insulating film 402 and the oxide semiconductor film as much as possible, as a pretreatment for film formation of the oxide semiconductor film, the gate electrode 401 is placed in the preheating chamber of the sputtering apparatus. It is preferable that the substrate 400 on which the above is formed or the substrate 400 on which the gate insulating film 402 is formed is preheated to remove impurities such as hydrogen and moisture adsorbed on the substrate 400 and exhausted. A cryopump is preferable as the exhaust means provided in the preheating chamber. The preheating process may be omitted. Further, this preheating may be similarly performed on the substrate 400 (before the formation of the metal oxide film 407) formed up to the source electrode 405a and the drain electrode 405b in a later step.

次いで、ゲート絶縁膜402上に、膜厚3nm以上30nm以下の酸化物半導体膜をスパ
ッタリング法で形成する。酸化物半導体膜の膜厚を大きくしすぎると(例えば、膜厚を5
0nm以上)、トランジスタがノーマリーオンとなってしまうおそれがあるため、上述の
膜厚とするのが好ましい。
Next, an oxide semiconductor film having a film thickness of 3 nm or more and 30 nm or less is formed on the gate insulating film 402 by a sputtering method. If the film thickness of the oxide semiconductor film is made too large (for example, the film thickness is 5).
(0 nm or more), the transistor may be normally turned on, so the above-mentioned film thickness is preferable.

なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁膜402の表面に付着している粉状
物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタとは、ター
ゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加
して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に
代えて窒素、ヘリウム、酸素などを用いてもよい。
Before the oxide semiconductor film is formed by the sputtering method, argon gas is introduced to perform reverse sputtering to generate plasma, and powdery substances (particles and dust) adhering to the surface of the gate insulating film 402 are performed. It is preferable to remove the). The reverse sputtering is a method of modifying the surface by forming plasma in the vicinity of the substrate by applying a voltage to the substrate side using an RF power supply in an argon atmosphere without applying a voltage to the target side. In addition, nitrogen, helium, oxygen and the like may be used instead of the argon atmosphere.

酸化物半導体膜に用いる酸化物半導体としては、四元系金属酸化物であるIn−Sn−G
a−Zn−O系酸化物半導体や、三元系金属酸化物であるIn−Ga−Zn−O系酸化物
半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体、
Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−A
l−Zn−O系酸化物半導体や、二元系金属酸化物であるIn−Zn−O系酸化物半導体
、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O系酸
化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体、In−G
a−O系酸化物半導体や、In−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O
系酸化物半導体などを用いることができる。また、上記酸化物半導体にSiOを含んで
もよい。ここで、例えば、In−Ga−Zn−O系酸化物半導体とは、インジウム(In
)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物半導体、という意味であり、その組
成比はとくに問わない。また、InとGaとZn以外の元素を含んでもよい。
The oxide semiconductor used for the oxide semiconductor film is In-Sn-G, which is a quaternary metal oxide.
a-Zn-O-based oxide semiconductors, In-Ga-Zn-O-based oxide semiconductors that are ternary metal oxides, In-Sn-Zn-O-based oxide semiconductors, In-Al-Zn-O Oxide semiconductors,
Sn-Ga-Zn-O-based oxide semiconductor, Al-Ga-Zn-O-based oxide semiconductor, Sn-A
l-Zn-O-based oxide semiconductors, In-Zn-O-based oxide semiconductors that are binary metal oxides, Sn-Zn-O-based oxide semiconductors, Al-Zn-O-based oxide semiconductors, Zn -Mg-O-based oxide semiconductor, Sn-Mg-O-based oxide semiconductor, In-Mg-O-based oxide semiconductor, In-G
a-O-based oxide semiconductors, In-O-based oxide semiconductors, Sn-O-based oxide semiconductors, Zn-O
A system oxide semiconductor or the like can be used. Further, the oxide semiconductor may contain SiO 2. Here, for example, the In-Ga-Zn-O-based oxide semiconductor is indium (In).
), Gallium (Ga), and zinc (Zn), and the composition ratio is not particularly limited. Further, elements other than In, Ga and Zn may be contained.

また、酸化物半導体膜は、化学式InMO(ZnO)(m>0)で表記される薄膜を
用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または
複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはG
a及びCoなどがある。
Further, as the oxide semiconductor film, a thin film represented by the chemical formula InMO 3 (ZnO) m (m> 0) can be used. Here, M represents one or more metal elements selected from Ga, Al, Mn and Co. For example, as M, Ga, Ga and Al, Ga and Mn, or G.
There are a and Co and the like.

酸化物半導体としてIn−Ga−Zn−O系の材料を用いる場合、用いるターゲットとし
ては、例えば、組成比として、In:Ga:ZnO=1:1:1[mol数
比]の酸化物ターゲットを用いることができる。また、このターゲットの材料及び組成に
限定されず、例えば、In:Ga:ZnO=1:1:2[mol数比]の酸
化物ターゲットを用いてもよい。
When an In-Ga-Zn-O-based material is used as the oxide semiconductor, the target to be used is, for example, In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 1 [mol number ratio] as the composition ratio. ] Oxide target can be used. Further, the material and composition of the target are not limited, and for example, an oxide target of In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 2 [mol number ratio] may be used.

また、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に
換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=1
5:1〜1.5:1(モル数比に換算するとIn:ZnO=15:2〜3:4)と
する。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比が
In:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
When an In—Zn—O-based material is used as the oxide semiconductor, the composition ratio of the target to be used is In: Zn = 50: 1 to 1: 2 in terms of atomic number ratio (In 2 when converted to a molar ratio). O 3
: ZnO = 25: 1 to 1: 4), preferably In: Zn = 20: 1 to 1: 1 (In 2 O 3 : ZnO = 10: 1 to 1: 2 when converted to a molar ratio), more preferably. Is In: Zn = 1
It is set to 5: 1 to 1.5: 1 (in 2 O 3 : ZnO = 15: 2 to 3: 4 when converted to a molar ratio). For example, the target used for forming the In—Zn—O-based oxide semiconductor is Z> 1.5X + Y when the atomic number ratio is In: Zn: O = X: Y: Z.

また、ターゲットの充填率は90%以上100%以下、好ましくは95%以上99.9%
以下である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻
密な膜とすることができる。
The filling rate of the target is 90% or more and 100% or less, preferably 95% or more and 99.9%.
It is as follows. By using a target having a high filling rate, the formed oxide semiconductor film can be made into a dense film.

本実施の形態では、酸化物半導体膜としてIn−Ga−Zn−O系酸化物ターゲットを用
いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス(代表的にはア
ルゴン)雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法
により形成することができる。
In the present embodiment, an In-Ga-Zn-O-based oxide target is used as the oxide semiconductor film and a film is formed by a sputtering method. Further, the oxide semiconductor film can be formed by a sputtering method in a rare gas (typically argon) atmosphere, an oxygen atmosphere, or a mixed atmosphere of a rare gas and oxygen.

酸化物半導体膜を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水
素化物などの不純物が除去された高純度ガスを用いることが好ましい。
As the sputter gas used for forming the oxide semiconductor film, it is preferable to use a high-purity gas from which impurities such as hydrogen, water, hydroxyl groups and hydrides have been removed.

酸化物半導体膜の成膜は、減圧状態に保持された成膜室内に基板400を保持し、基板温
度を100℃以上600℃以下好ましくは200℃以上400℃以下として行う。基板4
00を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度
を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜
室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ター
ゲットを用いて基板400上に酸化物半導体膜を成膜する。成膜室内の残留水分を除去す
るためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブ
リメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコール
ドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例
えば、水素原子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含
む化合物も)等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純
物の濃度を低減できる。
The oxide semiconductor film is formed by holding the substrate 400 in a film forming chamber kept under reduced pressure and setting the substrate temperature at 100 ° C. or higher and 600 ° C. or lower, preferably 200 ° C. or higher and 400 ° C. or lower. Board 4
By forming a film while heating 00, the concentration of impurities contained in the formed oxide semiconductor film can be reduced. In addition, damage due to sputtering is reduced. Then, a sputter gas from which hydrogen and water have been removed is introduced while removing residual water in the film forming chamber, and an oxide semiconductor film is formed on the substrate 400 using the target. In order to remove the residual moisture in the film forming chamber, it is preferable to use an adsorption type vacuum pump, for example, a cryopump, an ion pump, or a titanium sublimation pump. Further, the exhaust means may be a turbo pump to which a cold trap is added. In the deposition chamber which is evacuated with a cryopump, for example, hydrogen atom, for such as water (H 2 O) compound containing a hydrogen atom (preferably, a compound including a carbon atom), and the like, the deposition The concentration of impurities contained in the oxide semiconductor film formed in the chamber can be reduced.

成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa
、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質(パーティクル、ご
みともいう)が軽減でき、膜厚分布も均一となるために好ましい。
As an example of film formation conditions, the distance between the substrate and the target is 100 mm, and the pressure is 0.6 Pa.
, Direct current (DC) power supply 0.5 kW, conditions under oxygen (oxygen flow rate ratio 100%) atmosphere are applied. It is preferable to use a pulsed DC power supply because powdery substances (also referred to as particles and dust) generated during film formation can be reduced and the film thickness distribution becomes uniform.

次いで、酸化物半導体膜を第2のフォトリソグラフィ工程により島状の酸化物半導体膜4
41に加工する(図1(A)参照)。また、島状の酸化物半導体膜441を形成するため
のレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェッ
ト法で形成するとフォトマスクを使用しないため、製造コストを低減できる。これにより
、ゲート絶縁膜上にゲート電極と重畳する領域の酸化物半導体膜を形成することができる
Next, the oxide semiconductor film is subjected to a second photolithography step to form an island-shaped oxide semiconductor film 4
It is processed into 41 (see FIG. 1 (A)). Further, a resist mask for forming the island-shaped oxide semiconductor film 441 may be formed by an inkjet method. When the resist mask is formed by the inkjet method, the photomask is not used, so that the manufacturing cost can be reduced. As a result, an oxide semiconductor film in a region overlapping the gate electrode can be formed on the gate insulating film.

なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用い
るエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。ま
た、ITO07N(関東化学社製)を用いてもよい。
The etching of the oxide semiconductor film here may be dry etching or wet etching, or both may be used. For example, as the etching solution used for wet etching of the oxide semiconductor film, a solution obtained by mixing phosphoric acid, acetic acid, and nitric acid can be used. Further, ITO07N (manufactured by Kanto Chemical Co., Inc.) may be used.

次いで、ゲート絶縁膜402及び酸化物半導体膜441上に、ソース電極及びドレイン電
極(これと同じ層で形成される配線を含む)を形成するための導電膜を形成する。ソース
電極及びドレイン電極に用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti
、Mo、Wから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物
膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。
また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの
高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タン
グステン膜)を積層させた構成としても良い。また、ソース電極及びドレイン電極に用い
る導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化イ
ンジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム
酸化スズ合金(In―SnO、ITOと略記する)、酸化インジウム酸化亜鉛合
金(In―ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたもの
を用いることができる。
Next, a conductive film for forming a source electrode and a drain electrode (including wiring formed in the same layer) is formed on the gate insulating film 402 and the oxide semiconductor film 441. Examples of the conductive film used for the source electrode and the drain electrode include Al, Cr, Cu, Ta, and Ti.
, Mo, a metal film containing an element selected from W, a metal nitride film containing the above-mentioned elements as a component (titanium nitride film, molybdenum nitride film, tungsten nitride film) and the like can be used.
Further, a refractory metal film such as Ti, Mo, W or a metal nitride film thereof (titanium nitride film, molybdenum nitride film, tungsten nitride film) is formed on one or both of the lower side or the upper side of the metal film such as Al and Cu. May be a laminated structure. Further, the conductive film used for the source electrode and the drain electrode may be formed of a conductive metal oxide. Conductive metal oxides of indium oxide (In 2 O 3), tin oxide (SnO 2), zinc oxide (ZnO), (abbreviated as In 2 O 3 -SnO 2, ITO ) of indium oxide and tin oxide alloy, Indium zinc oxide zinc oxide alloy (In 2 O 3- ZnO) or a metal oxide material containing silicon oxide can be used.

なお、ソース電極及びドレイン電極の材料は、用いる酸化物半導体の電子親和力と金属酸
化膜の電子親和力を考慮して決定することが好ましい。すなわち、ソース電極及びドレイ
ン電極の材料の仕事関数をW[eV]、酸化物半導体の電子親和力をφ[eV]、金属
酸化膜の電子親和力をφ[eV]としたとき、φ+0.4<W<(φ+0.5)、
好ましくは、(φ+0.9)<W<(φ+0.4)、という関係を満たすことが好ま
しい。例えば、酸化物半導体と金属酸化膜として、電子親和力が、それぞれ、4.5eV
、3.5eVの材料を用いるのであれば、ソース電極及びドレイン電極の材料は、その仕
事関数が3.9eVより大きくかつ5.0eV未満、好ましくは、4.4eVより大きく
かつ4.9eV未満である金属あるいは金属化合物を用いることが好ましい。かくすると
トランジスタ410においてソース電極405a及びドレイン電極405bから金属酸化
膜407への電子の注入を防止し、リーク電流を抑制することができ、また、酸化物半導
体膜とソース電極及びドレイン電極との接合において良好な電気特性を得ることができる
。このような仕事関数を有する材料としては、例えば、窒化モリブデンや窒化タングステ
ン等が挙げられる。なお、これらの材料は、耐熱性の面でも優れているため好ましい。な
お、上記の関係式から、φ<(φ+0.1)、好ましくはφ<(φ−0.5)と
いう関係式が導かれるが、より好ましくは、φ<(φ−0.9)という関係を満たす
とよい。
The materials of the source electrode and the drain electrode are preferably determined in consideration of the electron affinity of the oxide semiconductor used and the electron affinity of the metal oxide film. That is, when the work function of the material of the source electrode and the drain electrode is W [eV], the electron affinity of the oxide semiconductor is φ 1 [eV], and the electron affinity of the metal oxide film is φ 2 [eV], φ 2 +0. .4 <W <(φ 1 +0.5 ),
Preferably, (φ 2 +0.9) <W <(φ 1 +0.4), it is preferable to satisfy the relationship. For example, as an oxide semiconductor and a metal oxide film, the electron affinity is 4.5 eV, respectively.
If 3.5 eV materials are used, the source and drain electrode materials have work functions greater than 3.9 eV and less than 5.0 eV, preferably greater than 4.4 eV and less than 4.9 eV. It is preferable to use a certain metal or metal compound. Thus, in the transistor 410, the injection of electrons from the source electrode 405a and the drain electrode 405b into the metal oxide film 407 can be prevented, the leakage current can be suppressed, and the oxide semiconductor film is bonded to the source electrode and the drain electrode. Good electrical characteristics can be obtained in. Examples of the material having such a work function include molybdenum nitride and tungsten nitride. These materials are preferable because they are also excellent in heat resistance. Note that the above relation, φ 2 <(φ 1 +0.1 ), but preferably relational expression φ 2 <(φ 1 -0.5) is derived, and more preferably, φ 2 <(φ 1 It is good to satisfy the relationship of −0.9).

第3のフォトリソグラフィ工程により、ソース電極及びドレイン電極に用いる導電膜上に
レジストマスクを形成し、選択的にエッチングを行ってソース電極405a、ドレイン電
極405bを形成した後、レジストマスクを除去する(図1(B)参照)。
A resist mask is formed on the conductive film used for the source electrode and the drain electrode by the third photolithography step, and is selectively etched to form the source electrode 405a and the drain electrode 405b, and then the resist mask is removed (. See FIG. 1 (B)).

第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレ
ーザ光やArFレーザ光を用いるとよい。酸化物半導体膜441上で隣り合うソース電極
405aの下端部とドレイン電極405bの下端部との間隔幅によって後に形成されるト
ランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行
う場合には、数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ult
raviolet)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の
露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後
に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも
可能であり、回路の動作速度を高速化できる。
Ultraviolet rays, KrF laser light, or ArF laser light may be used for the exposure at the time of forming the resist mask in the third photolithography step. The channel length L of the transistor to be formed later is determined by the distance between the lower end of the source electrode 405a adjacent to each other on the oxide semiconductor film 441 and the lower end of the drain electrode 405b. When exposure is performed with a channel length of less than L = 25 nm, ultra-ultraviolet rays (Extreme Ultra) having an extremely short wavelength of several nm to several tens of nm are used.
It is preferable to perform the exposure at the time of forming the resist mask in the third photolithography step using a labiolet). Exposure with ultra-ultraviolet rays has a high resolution and a large depth of focus. Therefore, the channel length L of the transistor formed later can be set to 10 nm or more and 1000 nm or less, and the operating speed of the circuit can be increased.

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
Further, in order to reduce the number of photomasks and the number of steps used in the photolithography step, even if the etching step is performed using a resist mask formed by a multi-gradation mask which is an exposure mask in which transmitted light has a plurality of intensities. Good. A resist mask formed by using a multi-gradation mask has a shape having a plurality of film thicknesses, and the shape can be further deformed by etching, so that it can be used in a plurality of etching steps for processing different patterns. .. Therefore, it is possible to form a resist mask corresponding to at least two or more different patterns by using one multi-tone mask. Therefore, the number of exposure masks can be reduced, and the corresponding photolithography process can also be reduced, so that the process can be simplified.

なお、ソース電極及びドレイン電極に用いる導電膜のエッチングの際に、酸化物半導体膜
441がエッチングされ、分断することのないようエッチング条件を最適化することが望
まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体膜441を全くエッチ
ングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体膜4
41は一部のみがエッチングされ、溝部(凹部)を有する酸化物半導体膜となることもあ
る。
It is desired to optimize the etching conditions so that the oxide semiconductor film 441 is not etched and divided when the conductive films used for the source electrode and the drain electrode are etched. However, it is difficult to obtain the condition that only the conductive film is etched and the oxide semiconductor film 441 is not etched at all, and the oxide semiconductor film 4 is etched when the conductive film is etched.
Only a part of 41 is etched to form an oxide semiconductor film having grooves (recesses).

本実施の形態では、ソース電極及びドレイン電極に用いる導電膜としてTi膜を用い、酸
化物半導体膜441にはIn−Ga−Zn−O系酸化物半導体を用いたので、エッチャン
トとしてアンモニア過水(31重量%過酸化水素水:28重量%アンモニア水:水=5:
2:2)を用いる。
In the present embodiment, a Ti film is used as the conductive film used for the source electrode and the drain electrode, and an In-Ga-Zn-O-based oxide semiconductor is used for the oxide semiconductor film 441. 31 wt% hydrogen peroxide solution: 28 wt% ammonia water: water = 5:
2: 2) is used.

次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体膜の表面に付着した水素や水などを除去してもよい。プラズマ処理を行っ
た場合、当該プラズマ処理に続けて大気に触れることなく、酸化物半導体膜441の一部
に接する金属酸化膜407を形成することが望ましい。
Next, plasma treatment using a gas such as N 2 O, N 2 , or Ar may be performed to remove hydrogen, water, and the like adhering to the surface of the exposed oxide semiconductor film. When the plasma treatment is performed, it is desirable to form the metal oxide film 407 in contact with a part of the oxide semiconductor film 441 without being exposed to the atmosphere following the plasma treatment.

次いで、ソース電極405a、及びドレイン電極405bを覆い、且つ酸化物半導体膜4
41の一部と接する金属酸化膜407を形成する(図1(C)参照)。なお、金属酸化膜
407の膜厚は、酸化物半導体膜441よりも厚くする。金属酸化膜407は、酸化物半
導体膜441のバックチャネル側、即ち、ソース電極405aとドレイン電極405bの
間の酸化物半導体膜441と接し、その界面に蓄積する電荷を除去する膜である。
Next, the source electrode 405a and the drain electrode 405b are covered, and the oxide semiconductor film 4 is used.
A metal oxide film 407 in contact with a part of 41 is formed (see FIG. 1C). The film thickness of the metal oxide film 407 is thicker than that of the oxide semiconductor film 441. The metal oxide film 407 is a film that comes into contact with the back channel side of the oxide semiconductor film 441, that is, the oxide semiconductor film 441 between the source electrode 405a and the drain electrode 405b, and removes the charge accumulated at the interface thereof.

ソース電極405aまたはドレイン電極405bに蓄積した電荷により、ソース電極40
5aまたはドレイン電極405bから酸化物半導体膜にプラスの電荷が移動し、酸化物半
導体膜のバックチャネル側の界面に帯電する恐れがある。特に、酸化物半導体膜の電気伝
導度と、酸化物半導体膜のバックチャネル側と接する材料層の電気伝導度とが異なると、
電荷が酸化物半導体膜に流れ、電荷が界面に捕獲され、酸化物半導体膜中の水素と結合し
て界面のドナーセンターになる。これにより、トランジスタの特性が変動してしまうとい
う問題が生じてしまう。従って、酸化物半導体膜中の水素の低減と酸化物半導体膜の帯電
防止の両方が重要である。
Due to the electric charge accumulated in the source electrode 405a or the drain electrode 405b, the source electrode 40
Positive charges may move from the 5a or the drain electrode 405b to the oxide semiconductor film and charge the interface on the back channel side of the oxide semiconductor film. In particular, if the electrical conductivity of the oxide semiconductor film and the electrical conductivity of the material layer in contact with the back channel side of the oxide semiconductor film are different,
The electric charge flows to the oxide semiconductor film, the electric charge is captured at the interface, and is combined with hydrogen in the oxide semiconductor film to become a donor center at the interface. This causes a problem that the characteristics of the transistor fluctuate. Therefore, both reduction of hydrogen in the oxide semiconductor film and antistatic of the oxide semiconductor film are important.

また、酸化物半導体膜のバンドギャップと金属酸化膜のバンドギャップとの差は、3eV
未満が好ましい。例えば、酸化物半導体膜としてIn−Ga−Zn−O系酸化物半導体を
用い、金属酸化膜として、酸化シリコンや酸化アルミニウムを用いた場合、In−Ga−
Zn−O系酸化物半導体のバンドギャップは3.15eV、酸化シリコン及び酸化アルミ
ニウムのバンドギャップは8eVとなるため、上述の問題が生じるおそれがある。また、
窒化物を含む膜(例えば、窒化シリコン膜)を金属酸化膜の代わりに用いると、窒化物を
含む膜と酸化物半導体膜とが接することにより、酸化物半導体膜の電気伝導度が変動する
おそれがある。
The difference between the band gap of the oxide semiconductor film and the band gap of the metal oxide film is 3 eV.
Less than is preferable. For example, when an In-Ga-Zn-O oxide semiconductor is used as the oxide semiconductor film and silicon oxide or aluminum oxide is used as the metal oxide film, In-Ga-
Since the band gap of the Zn—O oxide semiconductor is 3.15 eV and the band gap of silicon oxide and aluminum oxide is 8 eV, the above-mentioned problems may occur. Also,
If a film containing a nitride (for example, a silicon nitride film) is used instead of the metal oxide film, the electrical conductivity of the oxide semiconductor film may fluctuate due to contact between the film containing the nitride and the oxide semiconductor film. There is.

従って、金属酸化膜407は、酸化物半導体膜のバックチャネル側にプラスの電荷が帯電
したとしても速やかに除去する性質を有することが好ましい。ただし、金属酸化膜407
に用いる材料は、水素の含有量が酸化物半導体膜と同等またはそれ以下であり、酸化物半
導体膜より多い場合であっても一桁以上は多くない材料であって、そのエネルギーギャッ
プは、酸化物半導体膜の材料と等しいか、またはそれ以上を有する材料であることが好ま
しい。
Therefore, it is preferable that the metal oxide film 407 has a property of quickly removing even if a positive charge is charged on the back channel side of the oxide semiconductor film. However, the metal oxide film 407
The material used for is a material having a hydrogen content equal to or less than that of the oxide semiconductor film and not more than an order of magnitude more than the oxide semiconductor film, and its energy gap is oxidized. It is preferable that the material has equal to or more than the material of the material semiconductor film.

本発明の一態様では、金属酸化膜としてガリウム酸化物、例えば、酸化ガリウム(GaO
x(X>0))を用いる場合について説明する。酸化ガリウムの物性値は、例えば、バン
ドギャップは3.0eV〜5.2eV(例えば、4.9eV)、誘電率は8〜20、電子
親和力は3.5eVであり、In−Ga−Zn−O系酸化物半導体の物性値は、例えば、
バンドギャップは3.15eV、誘電率は15、電子親和力は3.5eVであり、酸化ガ
リウムとIn−Ga−Zn−O系酸化物半導体との物性値それぞれの差が小さいため、好
ましい。また、酸化ガリウムは、およそ4.9eVのワイドバンドギャップを有するため
、可視光領域で透光性を有している。また、酸化ガリウムを金属酸化膜として用いること
により、In−Ga−Zn−O系の酸化物半導体膜と酸化ガリウムの膜との接触抵抗を低
減することができるため、好ましい。金属酸化膜として酸化ガリウムを用いる場合、In
−Ga−Zn−O系酸化物半導体の他、酸化物半導体材料としてIn−Ga−O系酸化物
半導体、Ga−Zn−O系酸化物半導体を用いるとよい。
In one aspect of the invention, the metal oxide film is gallium oxide, such as gallium oxide (GaO).
A case where x (X> 0)) is used will be described. The physical properties of gallium oxide are, for example, a bandgap of 3.0 eV to 5.2 eV (for example, 4.9 eV), a dielectric constant of 8 to 20, an electron affinity of 3.5 eV, and In-Ga-Zn-O. The physical properties of the oxide semiconductor are, for example,
The band gap is 3.15 eV, the dielectric constant is 15, the electron affinity is 3.5 eV, and the difference in physical properties between gallium oxide and the In-Ga-Zn-O oxide semiconductor is small, which is preferable. Further, since gallium oxide has a wide band gap of about 4.9 eV, it has translucency in the visible light region. Further, it is preferable to use gallium oxide as the metal oxide film because the contact resistance between the In-Ga-Zn-O-based oxide semiconductor film and the gallium oxide film can be reduced. When gallium oxide is used as the metal oxide film, In
In addition to the −Ga—Zn—O-based oxide semiconductor, an In—Ga—O-based oxide semiconductor or a Ga—Zn—O-based oxide semiconductor may be used as the oxide semiconductor material.

このように、帯電防止機能を有する金属酸化膜を用いることにより、酸化物半導体膜のバ
ックチャネル側に電荷が蓄積することを抑制できる。また、金属酸化膜を酸化物半導体膜
の上面に設けることにより、酸化物半導体膜のバックチャネル側にプラスの電荷が帯電し
たとしても速やかに除去することができる。また、金属酸化膜407を用いることにより
、酸化物半導体膜403のバックチャネル側の寄生チャネルの発生を防止することができ
る。これにより、酸化物半導体膜の電気伝導度など電気的特性の変動を抑制することがで
きるため、トランジスタの信頼性を向上させることができる。
As described above, by using the metal oxide film having an antistatic function, it is possible to suppress the accumulation of electric charges on the back channel side of the oxide semiconductor film. Further, by providing the metal oxide film on the upper surface of the oxide semiconductor film, even if the back channel side of the oxide semiconductor film is positively charged, it can be quickly removed. Further, by using the metal oxide film 407, it is possible to prevent the generation of parasitic channels on the back channel side of the oxide semiconductor film 403. As a result, fluctuations in electrical characteristics such as the electrical conductivity of the oxide semiconductor film can be suppressed, so that the reliability of the transistor can be improved.

金属酸化膜として酸化ガリウム膜を用いることが好ましい。酸化ガリウム膜はスパッタリ
ング法、CVD法、蒸着法などによって得ることができる。酸化ガリウム膜は、酸素とガ
リウムの組成比にもよるが、およそ4.9eVのバンドギャップを有し、可視光域におい
て透光性を有している。
It is preferable to use a gallium oxide film as the metal oxide film. The gallium oxide film can be obtained by a sputtering method, a CVD method, a vapor deposition method or the like. The gallium oxide film has a bandgap of about 4.9 eV and is translucent in the visible light region, although it depends on the composition ratio of oxygen and gallium.

本明細書では、酸化ガリウムをGaOx(x>0)と表記する場合がある。例えば、Ga
Oxが結晶構造を有する場合、x=1.5であるGaが知られている。
In this specification, gallium oxide may be referred to as GaOx (x> 0). For example, Ga
When Ox has a crystal structure, Ga 2 O 3 with x = 1.5 is known.

本実施の形態では、金属酸化膜407として、パルス直流(DC)電源を用いるスパッタ
法により得られる酸化ガリウム膜を用いる。なお、スパッタリング法に用いるターゲット
としては、酸化ガリウムターゲットを用いることが好ましい。また、用いる酸化物半導体
膜の電気伝導度に合わせて金属酸化膜407に適宜、インジウムや亜鉛を添加して電気伝
導度を調整してもよい。例えば、酸化ガリウムにインジウム、又は亜鉛を添加したターゲ
ットを用いて、スパッタリング法によりインジウム、又は亜鉛を0.01乃至5原子%含
む膜を形成する。インジウム又は亜鉛を添加することによって、金属酸化膜407の電気
伝導度を向上させ、酸化物半導体膜403の電気伝導度と近づけることで、電荷の蓄積を
より低減することができる。
In the present embodiment, as the metal oxide film 407, a gallium oxide film obtained by a sputtering method using a pulsed direct current (DC) power source is used. As the target used in the sputtering method, it is preferable to use a gallium oxide target. Further, indium or zinc may be appropriately added to the metal oxide film 407 according to the electric conductivity of the oxide semiconductor film to be used to adjust the electric conductivity. For example, a film containing 0.01 to 5 atomic% of indium or zinc is formed by a sputtering method using a target obtained by adding indium or zinc to gallium oxide. By adding indium or zinc, the electric conductivity of the metal oxide film 407 is improved and brought close to the electric conductivity of the oxide semiconductor film 403, so that the accumulation of electric charges can be further reduced.

特に、酸化物半導体膜としてIn−Ga−Zn−O膜を用いる場合には、金属酸化膜40
7として用いるGaOxに共通のガリウム元素を含んでおり、材料の相性がよいため好ま
しい。
In particular, when an In-Ga-Zn-O film is used as the oxide semiconductor film, the metal oxide film 40
It is preferable because it contains a gallium element common to GaOx used as No. 7 and has good compatibility with the materials.

金属酸化膜407は、水、水素等の不純物を混入させない方法を用いて成膜することが好
ましい。金属酸化膜407に水素が含まれると、その水素の酸化物半導体膜への侵入、又
は水素による酸化物半導体膜中の酸素の引き抜き、が生じ酸化物半導体膜のバックチャネ
ルが低抵抗化(n型化)してしまい、寄生チャネルが形成されるおそれがある。よって、
金属酸化膜407はできるだけ水素を含まない膜になるように、成膜方法に水素を用いな
いことが重要である。
The metal oxide film 407 is preferably formed by a method that does not allow impurities such as water and hydrogen to be mixed. When hydrogen is contained in the metal oxide film 407, the hydrogen penetrates into the oxide semiconductor film or oxygen is extracted from the oxide semiconductor film by hydrogen, and the back channel of the oxide semiconductor film becomes low resistance (n). It may be typed) and a parasitic channel may be formed. Therefore,
It is important that hydrogen is not used in the film forming method so that the metal oxide film 407 is a film containing as little hydrogen as possible.

本実施の形態では、金属酸化膜407として10nmを超える膜厚、且つ、酸化物半導体
膜441の膜厚以上の酸化ガリウム膜を、スパッタリング法を用いて成膜する。このよう
に金属酸化膜407の膜厚を酸化物半導体膜441以上に厚くすることで、金属酸化膜4
07は効率よく電荷の除去を行うことができるためである。成膜時の基板温度は、室温以
上300℃以下とすればよい。酸化ガリウム膜のスパッタリング法による成膜は、希ガス
(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下に
おいて行うことができる。
In the present embodiment, a gallium oxide film having a film thickness of more than 10 nm and a film thickness of the oxide semiconductor film 441 or more is formed as the metal oxide film 407 by using a sputtering method. By making the thickness of the metal oxide film 407 thicker than that of the oxide semiconductor film 441 in this way, the metal oxide film 4
This is because 07 can efficiently remove the electric charge. The substrate temperature at the time of film formation may be room temperature or higher and 300 ° C. or lower. The film formation of the gallium oxide film by the sputtering method can be performed in a rare gas (typically argon) atmosphere, an oxygen atmosphere, or a mixed atmosphere of a rare gas and oxygen.

酸化物半導体膜の成膜時と同様に、金属酸化膜407の成膜室内の残留水分を除去するた
めには、吸着型の真空ポンプ(クライオポンプなど)を用いることが好ましい。クライオ
ポンプを用いて排気した成膜室で成膜した金属酸化膜407に含まれる不純物の濃度を低
減できる。また、金属酸化膜407の成膜室内の残留水分を除去するための排気手段とし
ては、ターボポンプにコールドトラップを加えたものであってもよい。
As in the case of film formation of the oxide semiconductor film, it is preferable to use an adsorption type vacuum pump (cryopump or the like) in order to remove residual moisture in the film formation chamber of the metal oxide film 407. The concentration of impurities contained in the metal oxide film 407 formed in the film forming chamber exhausted by using the cryopump can be reduced. Further, as an exhaust means for removing residual water in the film forming chamber of the metal oxide film 407, a turbo pump with a cold trap may be added.

金属酸化膜407を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は
水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
As the sputter gas used for forming the metal oxide film 407, it is preferable to use a high-purity gas from which impurities such as hydrogen, water, hydroxyl groups and hydrides have been removed.

また、金属酸化膜407は少なくとも酸化物半導体膜のチャネル形成領域、ソース電極4
05a、及びドレイン電極405bを覆えばよく、必要があれば、金属酸化膜407を選
択的に除去してもよい。なお、本実施の形態で用いる酸化ガリウム膜のエッチングには、
公知のウェットエッチングまたは公知のドライエッチングを用いることができる。例えば
、フッ酸溶液または硝酸を用いてウェットエッチングを行う。
Further, the metal oxide film 407 is at least a channel forming region of the oxide semiconductor film, the source electrode 4
The 05a and the drain electrode 405b may be covered, and if necessary, the metal oxide film 407 may be selectively removed. For etching the gallium oxide film used in the present embodiment,
Known wet etching or known dry etching can be used. For example, wet etching is performed using a hydrofluoric acid solution or nitric acid.

次に、酸化物半導体膜441に、金属酸化膜407と一部(チャネル形成領域)が接した
状態で加熱処理を行う(図1(C)参照)。
Next, the oxide semiconductor film 441 is heat-treated in a state where the metal oxide film 407 and a part (channel forming region) are in contact with each other (see FIG. 1C).

加熱処理の温度は、250℃以上650℃以下、好ましくは450℃以上600℃以下、
または基板の歪み点未満とする。例えば、加熱処理装置の一つである電気炉に基板を導入
し、酸化物半導体膜に対して窒素雰囲気下450℃において1時間の加熱処理を行う。
The temperature of the heat treatment is 250 ° C. or higher and 650 ° C. or lower, preferably 450 ° C. or higher and 600 ° C. or lower.
Alternatively, it should be less than the distortion point of the substrate. For example, the substrate is introduced into an electric furnace, which is one of the heat treatment devices, and the oxide semiconductor film is heat-treated at 450 ° C. for 1 hour in a nitrogen atmosphere.

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas R
apid Thermal Anneal)装置、LRTA(Lamp Rapid T
hermal Anneal)装置等のRTA(Rapid Thermal Anne
al)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置であ
る。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。なお、加熱処理装置としてGRTA装置を用いる場合には、その
熱処理時間が短いため、650℃〜700℃の高温に加熱した不活性ガス中で基板を加熱
してもよい。
The heat treatment device is not limited to the electric furnace, and a device that heats the object to be treated by heat conduction or heat radiation from a heating element such as a resistance heating element may be used. For example, GRTA (Gas R)
apid Thermal Anneal) device, LRTA (Lamp Rapid T)
RTA (Rapid Thermal Anneal) such as a hermal Anneal device
al) A device can be used. The LRTA device is a device that heats an object to be processed by radiation of light (electromagnetic waves) emitted from lamps such as halogen lamps, metal halide lamps, xenon arc lamps, carbon arc lamps, high pressure sodium lamps, and high pressure mercury lamps. The GRTA device is a device that performs heat treatment using a high-temperature gas. For hot gas,
A rare gas such as argon or an inert gas such as nitrogen that does not react with the object to be treated by heat treatment is used. When the GRTA device is used as the heat treatment device, the substrate may be heated in an inert gas heated to a high temperature of 650 ° C. to 700 ° C. because the heat treatment time is short.

加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1pp
m以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウムなど)
の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水
、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、ま
たは希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.9999
9%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすること
が好ましい。
The heat treatment is nitrogen, oxygen, ultra-dry air (water content is 20 ppm or less, preferably 1 pp).
M or less, preferably 10 ppb or less air) or rare gas (argon, helium, etc.)
However, it is preferable that the atmosphere of nitrogen, oxygen, ultra-dry air, or rare gas does not contain water, hydrogen, or the like. Further, the purity of nitrogen, oxygen, or rare gas to be introduced into the heat treatment apparatus is 6N (99.99999%) or more, preferably 7N (99.99999%).
9%) or more (that is, the impurity concentration is 1 ppm or less, preferably 0.1 ppm or less).

また、酸化物半導体膜と酸素を含む金属酸化膜407とを接した状態で加熱処理を行うた
め、不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料
の一つである酸素を、酸素を含む金属酸化膜407から酸化物半導体膜へ供給することが
できる。これによって、酸化物半導体膜中の電荷捕獲中心を低減することができる。以上
の工程で、高純度化され、電気的にi型(真性)化された酸化物半導体膜403を得る。
また、この加熱処理によって、金属酸化膜407も同時に不純物が除去され、高純度化さ
れうる。
Further, since the heat treatment is performed in a state where the oxide semiconductor film and the metal oxide film 407 containing oxygen are in contact with each other, it is one of the main component materials constituting the oxide semiconductor which is reduced at the same time by the removal process of impurities. Oxygen can be supplied from the metal oxide film 407 containing oxygen to the oxide semiconductor film. Thereby, the charge capture center in the oxide semiconductor film can be reduced. Through the above steps, a highly purified and electrically i-type (intrinsic) oxide semiconductor film 403 is obtained.
Further, by this heat treatment, impurities can be removed from the metal oxide film 407 at the same time to improve the purity.

高純度化された酸化物半導体膜403中ではドナーに由来するキャリアが極めて少なく、
キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満、さら
に好ましくは1×1011/cm未満である。
In the highly purified oxide semiconductor film 403, there are very few carriers derived from the donor, and there are very few carriers.
The carrier concentration is less than 1 × 10 14 / cm 3 , preferably less than 1 × 10 12 / cm 3 , and more preferably less than 1 × 10 11 / cm 3 .

以上の工程でトランジスタ410が形成される(図1(D)参照)。トランジスタ410
は、水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導
体膜より意図的に排除し、高純度化された酸化物半導体膜403を含むトランジスタであ
る。よって、トランジスタ410は、電気的特性変動が抑制されており、電気的に安定で
ある。
The transistor 410 is formed by the above steps (see FIG. 1 (D)). Transistor 410
Is a transistor containing an oxide semiconductor film 403 that has been purified by intentionally removing impurities such as hydrogen, water, hydroxyl groups, and hydrides (also referred to as hydrides) from the oxide semiconductor film. Therefore, the transistor 410 is electrically stable because the fluctuation of the electrical characteristics is suppressed.

また、上記加熱処理に加えて、他の加熱処理を行っても良い。例えば、酸化物半導体膜4
41を形成した後に、加熱処理(第1の加熱処理)を行い、金属酸化膜407を形成した
後に、さらに加熱処理(第2の加熱処理)を行っても良い。この場合、第1の加熱処理は
、例えば、不活性ガス雰囲気下で加熱を行い、酸素雰囲気下(少なくとも酸素を含む雰囲
気下)で冷却を行う処理とすることができる。このような第1の加熱処理を適用すること
で、酸化物半導体膜の脱水化と加酸化を好適に行うことができる。
Further, in addition to the above heat treatment, another heat treatment may be performed. For example, oxide semiconductor film 4
After forming 41, heat treatment (first heat treatment) may be performed, and after forming the metal oxide film 407, further heat treatment (second heat treatment) may be performed. In this case, the first heat treatment can be, for example, a treatment in which heating is performed in an atmosphere of an inert gas and cooling is performed in an atmosphere of oxygen (at least in an atmosphere containing oxygen). By applying such a first heat treatment, dehydration and oxidation of the oxide semiconductor film can be suitably performed.

また、第2の加熱処理の後に、さらに加熱処理を行ってもよい。例えば、大気中、100
℃以上200℃以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処
理は一定の加熱温度を保持して加熱してもよいし、室温から、100℃以上200℃以下
の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい
Further, the heat treatment may be further performed after the second heat treatment. For example, 100 in the atmosphere
The heat treatment may be carried out at ° C. or higher and 200 ° C. or lower for 1 hour or longer and 30 hours or lower. This heat treatment may be carried out while maintaining a constant heating temperature, or the temperature may be raised from room temperature to a heating temperature of 100 ° C. or higher and 200 ° C. or lower, and the temperature may be lowered from the heating temperature to room temperature a plurality of times. You may.

また、酸化物半導体膜403を用いたトランジスタ410は、比較的高い電界効果移動度
が得られるため、高速駆動が可能である。よって、画素部に上記トランジスタを用いるこ
とで、高画質な画像を提供することができる。また、高純度化された酸化物半導体膜を含
むトランジスタを有する駆動回路部と画素部を同一基板上に形成できるため、半導体装置
の部品点数を削減することができる。
Further, since the transistor 410 using the oxide semiconductor film 403 can obtain a relatively high field effect mobility, it can be driven at high speed. Therefore, by using the above-mentioned transistor in the pixel portion, it is possible to provide a high-quality image. Further, since the drive circuit portion and the pixel portion having the transistor including the highly purified oxide semiconductor film can be formed on the same substrate, the number of parts of the semiconductor device can be reduced.

また、金属酸化膜407を有するトランジスタ410では、酸化物半導体膜403のバッ
クチャネル側の寄生チャネルの発生を防止することができる。さらに、トランジスタ41
0において酸化物半導体膜403のバックチャネル側の寄生チャネルの発生を防止するこ
とで、しきい値電圧の変動を抑制することができるため、信頼性の向上したトランジスタ
とすることができる。
Further, in the transistor 410 having the metal oxide film 407, it is possible to prevent the generation of parasitic channels on the back channel side of the oxide semiconductor film 403. Furthermore, the transistor 41
By preventing the generation of parasitic channels on the back channel side of the oxide semiconductor film 403 at 0, fluctuations in the threshold voltage can be suppressed, so that a transistor with improved reliability can be obtained.

ところで、図1(D)に示すトランジスタ410においては、酸化物半導体膜403と、
金属酸化膜407との2層の誘電体が接して設けられている。異なる2層の誘電体が積層
された場合、1層目(トランジスタ410においては酸化物半導体膜403)の誘電率を
ε、伝導率をσ、厚さをdとし、2層目(トランジスタ410においては金属酸化
膜407)の誘電率をε、伝導率をσ、厚さをdとしたとき、2層の積層は図9(
A)のモデル図で表すことができる。なお、図9(A)において、Sは面積を表す。また
、図9(A)のモデル図は、図9(B)の等価回路に置き換えることができる。図中のC
は1層目の容量値を、Gは1層目の抵抗値を、Cは2層目の容量値を、Gは2層
目の抵抗値をそれぞれ表す。ここで、2層に電圧Vを印加した場合、t秒後に2層の界面
には以下の式(1)で表される電荷Qが蓄積するとされる。
By the way, in the transistor 410 shown in FIG. 1 (D), the oxide semiconductor film 403 and
Two layers of dielectrics are in contact with the metal oxide film 407. When two different layers of dielectrics are laminated, the dielectric constant of the first layer (oxide semiconductor film 403 in the transistor 410) is ε 1 , the conductivity is σ 1 , and the thickness is d 1 , and the second layer ( In the transistor 410, when the dielectric constant of the metal oxide film 407) is ε 2 , the conductivity is σ 2 , and the thickness is d 2 , the lamination of the two layers is shown in FIG. 9 (
It can be represented by the model diagram of A). In FIG. 9A, S represents an area. Further, the model diagram of FIG. 9A can be replaced with the equivalent circuit of FIG. 9B. C in the figure
1 represents the capacitance value of the first layer, G 1 represents the resistance value of the first layer, C 2 represents the capacitance value of the second layer, and G 2 represents the resistance value of the second layer. Here, when a voltage V is applied to the two layers, it is said that the electric charge Q represented by the following equation (1) is accumulated at the interface between the two layers after t seconds.

Figure 0006861253
Figure 0006861253

図1(D)に示すトランジスタ410において、上述の電荷Qが蓄積される界面は、酸化
物半導体膜403のバックチャネル側に相当し、金属酸化膜407の誘電率または電気伝
導度、あるいは金属酸化膜407の膜厚を適宜設定することで、バックチャネル側の界面
に蓄積する電荷Qを小さくすることができる。
In the transistor 410 shown in FIG. 1 (D), the interface on which the above-mentioned charge Q is accumulated corresponds to the back channel side of the oxide semiconductor film 403, and the dielectric constant or electrical conductivity of the metal oxide film 407, or metal oxidation. By appropriately setting the film thickness of the film 407, the charge Q accumulated at the interface on the back channel side can be reduced.

ここで、式(1)を変形すると、下記式(2)及び式(3)で表される。 Here, when the equation (1) is modified, it is represented by the following equations (2) and (3).

Figure 0006861253
Figure 0006861253

式(2)及び式(3)より、電荷Qを小さくするためには、以下(A)乃至(D)の4条
件を想定することができる。
条件(A)τを非常に大きくする。
条件(B)Vをゼロに近づける、すなわち、GをGより非常に大きくする。
条件(C)Cをゼロに近づける。
条件(D)τをτに近づける。
From the formulas (2) and (3), in order to reduce the charge Q, the following four conditions (A) to (D) can be assumed.
Condition (A) Make τ i very large.
Condition (B) Brings V 2 closer to zero, i.e. makes G 2 much larger than G 1.
Condition (C) Bring C 2 closer to zero.
Condition (D) Brings τ 1 closer to τ 2.

条件(A)で、τを非常に大きくするためには、τ=(C+C)/(G+G
)であるから、(C+C)を(G+G)より非常に大きくすればよい。ここで、
、Gは酸化物半導体膜403のパラメータであるため、金属酸化膜407によって
電荷Qを小さくするためには、Cを大きくする必要がある。しかしながら、C=ε
S/dよりεにてCを大きくすると、式(2)よりQが大きくなり、矛盾を生じる
。つまりτにて電荷Qを調整することは出来ない。
In condition (A), in order to make τ i very large, τ i = (C 1 + C 2 ) / (G 1 + G 2)
), Therefore, (C 1 + C 2 ) may be made much larger than (G 1 + G 2). here,
Since C 1 and G 1 are parameters of the oxide semiconductor film 403, it is necessary to increase C 2 in order to reduce the charge Q by the metal oxide film 407. However, C 2 = ε 2
When the C 2 greater than S / d 2 at epsilon 2, Q becomes larger than the formula (2), resulting in inconsistency. In other words it is not possible to adjust the charge Q at τ i.

条件(B)で、Vをゼロに近づけるためには、式(3)より、G>>Gを満たせば
よい。Gは酸化物半導体膜403のパラメータであるため、金属酸化膜407によって
電荷Qを小さくするためには、Gを大きくする必要がある。具体的には、G=σ
/dであるため、dを小さくするか、σを大きい材料を選択することとなる。しか
し、dの縮小は、C=εS/dよりCが大きくなり、条件(A)と同様にQが
大きくなるため採用することができない。また、σが大きいとは、金属酸化膜407が
酸化物半導体膜403より電気伝導度が高いことを意味しており、リーク電流の発生やシ
ョートの危険性が高いため採用することができない。
In order to bring V 2 closer to zero under the condition (B) , G 2 >> G 1 should be satisfied from the equation (3). Since G 1 is a parameter of the oxide semiconductor film 403, it is necessary to increase G 2 in order to reduce the charge Q by the metal oxide film 407. Specifically, G 2 = σ 2 S
Since it is / d 2, it is necessary to select a material in which d 2 is small or σ 2 is large. However, reduction of d 2 is, C 2 = C 2 is larger than epsilon 2 S / d 2, can not be employed conditions (A) and likewise for Q increases. Further, when σ 2 is large, it means that the metal oxide film 407 has higher electrical conductivity than the oxide semiconductor film 403, and cannot be adopted because there is a high risk of leakage current generation and short circuit.

条件(C)で、Cを非常に小さくするためには、C=εS/dより、dを大き
くするか、εの小さい材料を選択することとなる。
In the condition (C), in order to very small C 2, from C 2 = ε 2 S / d 2, either by increasing d 2, and thus to select a material with a low epsilon 2.

また、条件(D)で、τをτに近づけるためには、τ=ε/σ、τ=ε
σであるから、ε/σ≒ε/σとなる膜を選べばよい。これはC/G≒C
/Gと等価である。
Further, the condition (D), in order to approximate the tau 1 to tau 2 is, τ 1 = ε 1 / σ 1, τ 2 = ε 2 /
Since it is σ 2 , a film having ε 1 / σ 1 ≈ ε 2 / σ 2 may be selected. This is C 1 / G 1 ≒ C
Equivalent to 2 / G 2.

したがって、電荷Qの蓄積を効果的に防止するためには、金属酸化膜407の膜厚(d
)を大きくする、または金属酸化膜407の材料として誘電率(ε)の小さい材料、好
ましくは酸化物半導体膜403より小さい材料(例えば、誘電率εが8以上20以下であ
る材料)を選択するのが好ましい。あるいはε/σ≒ε/σ(εは酸化物半導
体の誘電率、σは酸化物半導体の伝導率)となるよう、酸化物半導体膜との物性値が近
い材料を金属酸化膜として選択するのが好ましい。
Therefore, in order to effectively prevent the accumulation of electric charge Q, the film thickness of the metal oxide film 407 (d 2)
) Is increased, or a material having a small dielectric constant (ε 2 ), preferably a material smaller than the oxide semiconductor film 403 (for example, a material having a dielectric constant ε of 8 or more and 20 or less) is selected as the material of the metal oxide film 407. It is preferable to do so. Alternatively, a material having similar physical properties to the oxide semiconductor film is used as a metal so that ε 1 / σ 1 ≈ ε 2 / σ 21 is the permittivity of the oxide semiconductor and σ 1 is the conductivity of the oxide semiconductor). It is preferably selected as an oxide film.

このように、帯電防止機能を有する金属酸化膜407を有するトランジスタ410では、
酸化物半導体膜のバックチャネル側に電荷が蓄積することを抑制できる。また、金属酸化
膜を酸化物半導体膜の上面に設けることにより、酸化物半導体膜のバックチャネル側にプ
ラスの電荷が帯電したとしても速やかに除去することができる。また、金属酸化膜407
を有するトランジスタ410では、酸化物半導体膜403のバックチャネル側の寄生チャ
ネルの発生を防止することができる。さらに、トランジスタにおいて酸化物半導体膜のバ
ックチャネル側の寄生チャネルの発生を防止することで、しきい値電圧の変動を抑制する
ことができる。これにより、酸化物半導体膜の電気伝導度などの変動を抑制することがで
きるため、トランジスタの信頼性を向上させることができる。
As described above, in the transistor 410 having the metal oxide film 407 having an antistatic function,
It is possible to suppress the accumulation of electric charges on the back channel side of the oxide semiconductor film. Further, by providing the metal oxide film on the upper surface of the oxide semiconductor film, even if the back channel side of the oxide semiconductor film is positively charged, it can be quickly removed. In addition, metal oxide film 407
In the transistor 410 having the above, it is possible to prevent the generation of parasitic channels on the back channel side of the oxide semiconductor film 403. Further, by preventing the generation of parasitic channels on the back channel side of the oxide semiconductor film in the transistor, fluctuations in the threshold voltage can be suppressed. As a result, fluctuations in the electrical conductivity and the like of the oxide semiconductor film can be suppressed, so that the reliability of the transistor can be improved.

以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
As described above, it is possible to provide a semiconductor device using an oxide semiconductor having stable electrical characteristics. Therefore, it is possible to provide a highly reliable semiconductor device.

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
As described above, the configurations and methods shown in the present embodiment can be appropriately combined with the configurations and methods shown in other embodiments.

(実施の形態2)
本実施の形態では、半導体装置の作製方法の他の一形態を説明する。上記実施の形態と同
一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことがで
き、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
(Embodiment 2)
In this embodiment, another embodiment of the method for manufacturing a semiconductor device will be described. The same part or the part having the same function as the above-described embodiment and the steps can be performed in the same manner as in the above-described embodiment, and the repeated description will be omitted. Further, detailed description of the same part will be omitted.

本実施の形態では、実施の形態1で示したトランジスタ410の作製方法において、酸化
物半導体膜と接する金属酸化膜407を形成する前に酸化物半導体膜に加熱処理を行う例
を示す。
In the present embodiment, in the method for manufacturing the transistor 410 shown in the first embodiment, an example in which the oxide semiconductor film is heat-treated before forming the metal oxide film 407 in contact with the oxide semiconductor film is shown.

この加熱処理は、酸化物半導体膜が形成された後、金属酸化膜407が形成される前であ
れば、島状の酸化物半導体膜に加工前の酸化物半導体膜に適用してもよく、ソース電極4
05a及びドレイン電極405bの形成前または形成後のいずれに適用してもよい。
This heat treatment may be applied to the oxide semiconductor film before processing the island-shaped oxide semiconductor film after the oxide semiconductor film is formed and before the metal oxide film 407 is formed. Source electrode 4
It may be applied either before or after the formation of 05a and the drain electrode 405b.

加熱処理の温度は、250℃以上650℃以下、好ましくは450℃以上600℃以下と
する。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対し
て窒素雰囲気下450℃において1時間の加熱処理を行う。加熱処理後は、大気に触れる
ことなく金属酸化膜を形成し、酸化物半導体膜への水や水素の再混入を防ぐことが好まし
い。
The temperature of the heat treatment is 250 ° C. or higher and 650 ° C. or lower, preferably 450 ° C. or higher and 600 ° C. or lower. For example, the substrate is introduced into an electric furnace, which is one of the heat treatment devices, and the oxide semiconductor film is heat-treated at 450 ° C. for 1 hour in a nitrogen atmosphere. After the heat treatment, it is preferable to form a metal oxide film without contacting the atmosphere to prevent re-mixing of water or hydrogen into the oxide semiconductor film.

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA装置、LRT
A装置等のRTA装置を用いることができる。なお、加熱処理装置としてGRTA装置を
用いる場合には、その熱処理時間が短いため、650℃〜700℃の高温に加熱した不活
性ガス中で基板を加熱してもよい。
The heat treatment device is not limited to the electric furnace, and a device that heats the object to be treated by heat conduction or heat radiation from a heating element such as a resistance heating element may be used. For example, GRTA device, LRT
An RTA device such as the A device can be used. When the GRTA device is used as the heat treatment device, the substrate may be heated in an inert gas heated to a high temperature of 650 ° C. to 700 ° C. because the heat treatment time is short.

加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1pp
m以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウムなど)
の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水
、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、ま
たは希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.99999
%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが
好ましい。
The heat treatment is nitrogen, oxygen, ultra-dry air (water content is 20 ppm or less, preferably 1 pp).
M or less, preferably 10 ppb or less air) or rare gas (argon, helium, etc.)
However, it is preferable that the atmosphere of nitrogen, oxygen, ultra-dry air, or rare gas does not contain water, hydrogen, or the like. Further, the purity of nitrogen, oxygen, or rare gas to be introduced into the heat treatment apparatus is 6N (99.99999%) or more, preferably 7N (99.99999%).
%) Or more (that is, the impurity concentration is 1 ppm or less, preferably 0.1 ppm or less).

この加熱処理により、酸化物半導体膜中の水分または水素などの不純物を低減させること
ができる。
By this heat treatment, impurities such as water and hydrogen in the oxide semiconductor film can be reduced.

さらに、酸化物半導体膜と酸素を含む金属酸化膜とを接した状態で加熱処理を行うことに
より、不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材
料の一つである酸素を、酸素を含む金属酸化膜より酸化物半導体膜へ供給することができ
る。
Further, it is one of the main component materials constituting the oxide semiconductor, which is reduced at the same time by the removal process of impurities by performing the heat treatment in the state where the oxide semiconductor film and the metal oxide film containing oxygen are in contact with each other. Oxygen can be supplied to the oxide semiconductor film from the metal oxide film containing oxygen.

従って、酸化物半導体膜に対して、金属酸化膜の形成前の加熱処理、及び金属酸化膜を形
成した後の加熱処理を行えば、さらに水分、水素などの不純物が脱離した、i型(真性半
導体)又はi型に限りなく近い酸化物半導体膜を得ることができる。
Therefore, if the oxide semiconductor film is heat-treated before the formation of the metal oxide film and the heat treatment after the formation of the metal oxide film, impurities such as water and hydrogen are further desorbed. An oxide semiconductor film as close as possible to an intrinsic semiconductor) or i-type can be obtained.

従って、高純度化された酸化物半導体膜を含むトランジスタは、電気的特性変動が抑制さ
れており、電気的に安定である。
Therefore, the transistor containing the highly purified oxide semiconductor film is electrically stable because the fluctuation of the electrical characteristics is suppressed.

また、金属酸化膜を有するトランジスタは、酸化物半導体膜のバックチャネル側の寄生チ
ャネルの発生を防止することができる。
Further, the transistor having a metal oxide film can prevent the generation of parasitic channels on the back channel side of the oxide semiconductor film.

以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
As described above, it is possible to provide a semiconductor device using an oxide semiconductor having stable electrical characteristics. Therefore, it is possible to provide a highly reliable semiconductor device.

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
As described above, the configurations and methods shown in the present embodiment can be appropriately combined with the configurations and methods shown in other embodiments.

(実施の形態3)
実施の形態1または2のいずれかで一例を示したトランジスタを用いて表示機能を有する
半導体装置(表示装置ともいう)を作製することができる。また、トランジスタを含む駆
動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形
成することができる。
(Embodiment 3)
A semiconductor device (also referred to as a display device) having a display function can be manufactured by using the transistor shown as an example in any one of the first and second embodiments. Further, a part or the whole of the drive circuit including the transistor can be integrally formed on the same substrate as the pixel portion to form a system on panel.

図2(A)において、第1の基板4001上に設けられた画素部4002を囲むようにし
て、シール材4005が設けられ、第2の基板4006によって封止されている。図2(
A)においては、第1の基板4001上のシール材4005によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路4004、信号線駆動回路4003が実装されている。また別途形成さ
れた信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えら
れる各種信号及び電位は、FPC(Flexible printed circuit
)4018a、4018bから供給されている。
In FIG. 2A, a sealing material 4005 is provided so as to surround the pixel portion 4002 provided on the first substrate 4001, and is sealed by the second substrate 4006. Figure 2 (
In A), a scanning line drive formed of a single crystal semiconductor film or a polycrystalline semiconductor film on a separately prepared substrate in a region different from the region surrounded by the sealing material 4005 on the first substrate 4001. A circuit 4004 and a signal line drive circuit 4003 are mounted. Further, various signals and potentials given to the separately formed signal line drive circuit 4003 and the scanning line drive circuit 4004 or the pixel unit 4002 are obtained by FPC (Flexible printed circuit board).
) 4018a, 4018b.

図2(B)及び図2(C)において、第1の基板4001上に設けられた画素部4002
と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。
また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられて
いる。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシ
ール材4005と第2の基板4006とによって、表示素子と共に封止されている。図2
(B)及び図2(C)においては、第1の基板4001上のシール材4005によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路4003が実装されている。図2(B)及び図2(C
)においては、別途形成された信号線駆動回路4003と、走査線駆動回路4004また
は画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている
In FIGS. 2B and 2C, the pixel portion 4002 provided on the first substrate 4001.
And the scanning line drive circuit 4004, the sealing material 4005 is provided so as to surround the scanning line drive circuit 4004.
Further, a second substrate 4006 is provided on the pixel unit 4002 and the scanning line drive circuit 4004. Therefore, the pixel portion 4002 and the scanning line drive circuit 4004 are sealed together with the display element by the first substrate 4001, the sealing material 4005, and the second substrate 4006. Figure 2
In (B) and FIG. 2C, a single crystal semiconductor film or a polycrystalline semiconductor film is formed on a separately prepared substrate in a region different from the region surrounded by the sealing material 4005 on the first substrate 4001. The signal line drive circuit 4003 formed by the above is mounted. 2 (B) and 2 (C)
In), various signals and potentials given to the separately formed signal line drive circuit 4003 and the scanning line drive circuit 4004 or the pixel unit 4002 are supplied from the FPC 4018.

また図2(B)及び図2(C)においては、信号線駆動回路4003を別途形成し、第1
の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動
回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一
部のみを別途形成して実装しても良い。
Further, in FIGS. 2 (B) and 2 (C), a signal line drive circuit 4003 is separately formed, and the first signal line drive circuit 4003 is formed.
Although an example of mounting on the substrate 4001 of the above is shown, the present invention is not limited to this configuration. The scanning line drive circuit may be separately formed and mounted, or only a part of the signal line driving circuit or a part of the scanning line driving circuit may be separately formed and mounted.

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Ch
ip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape A
utomated Bonding)方法などを用いることができる。図2(A)は、C
OG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、
図2(B)は、COG方法により信号線駆動回路4003を実装する例であり、図2(C
)は、TAB方法により信号線駆動回路4003を実装する例である。
The method of connecting the separately formed drive circuit is not particularly limited, and COG (Ch) is not particularly limited.
ip On Glass) method, wire bonding method, or TAB (Tape A)
An automated Bonding) method or the like can be used. FIG. 2 (A) shows C
This is an example of mounting the signal line drive circuit 4003 and the scanning line drive circuit 4004 by the OG method.
FIG. 2B is an example of mounting the signal line drive circuit 4003 by the COG method, and FIG. 2C is shown in FIG. 2C.
) Is an example of mounting the signal line drive circuit 4003 by the TAB method.

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。
Further, the display device includes a panel in which the display element is sealed, and a module in which an IC or the like including a controller is mounted on the panel.

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープもし
くはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が
設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実装
されたモジュールも全て表示装置に含むものとする。
The display device in the present specification refers to an image display device, a display device, or a light source (including a lighting device). In addition, an IC (integrated circuit) is directly mounted on a connector, for example, a module to which FPC or TAB tape or TCP is attached, a module having a printed wiring board at the end of TAB tape or TCP, or a display element by the COG method. All modules shall be included in the display device.

また第1の基板4001上に設けられた画素部及び走査線駆動回路は、トランジスタを複
数有しており、実施の形態1または2のいずれかで一例を示したトランジスタを適用する
ことができる。
Further, the pixel portion and the scanning line drive circuit provided on the first substrate 4001 have a plurality of transistors, and the transistor shown as an example in either the first or second embodiment can be applied.

表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(
発光表示素子ともいう)、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro
Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
The display elements provided in the display device include a liquid crystal element (also referred to as a liquid crystal display element) and a light emitting element (also called a liquid crystal display element).
(Also referred to as a light emitting display element), can be used. The light emitting element includes an element whose brightness is controlled by current or voltage in its category, and specifically, an inorganic EL (Electro).
Luminescence), organic EL and the like are included. Further, a display medium whose contrast changes due to an electric action, such as electronic ink, can also be applied.

半導体装置の一形態について、図3乃至図5を用いて説明する。図3乃至図5は、図2(
B)のM−Nにおける断面図に相当する。
A form of the semiconductor device will be described with reference to FIGS. 3 to 5. 3 to 5 are shown in FIG. 2 (
B) corresponds to the cross-sectional view taken along the line MN.

図3乃至図5で示すように、半導体装置は接続端子電極4015及び端子電極4016を
有しており、接続端子電極4015及び端子電極4016はFPC4018が有する端子
と異方性導電膜4019を介して、電気的に接続されている。
As shown in FIGS. 3 to 5, the semiconductor device has a connection terminal electrode 4015 and a terminal electrode 4016, and the connection terminal electrode 4015 and the terminal electrode 4016 pass through the terminal of the FPC 4018 and the anisotropic conductive film 4019. , Electrically connected.

接続端子電極4015は、第1の電極層4030と同じ導電膜から形成され、端子電極4
016は、トランジスタ4010、4011のソース電極及びドレイン電極と同じ導電膜
で形成されている。
The connection terminal electrode 4015 is formed of the same conductive film as the first electrode layer 4030, and the terminal electrode 4
016 is formed of the same conductive film as the source electrode and drain electrode of the transistors 4010 and 4011.

また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、
トランジスタを複数有しており、図3乃至図5では、画素部4002に含まれるトランジ
スタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示して
いる。図3では、トランジスタ4010、4011上には帯電防止機能を有する金属酸化
膜4020が設けられ、図4及び図5ではさらに、絶縁層4021が設けられている。な
お、絶縁膜4023は下地膜として機能する絶縁膜である。
Further, the pixel unit 4002 provided on the first substrate 4001 and the scanning line drive circuit 4004
A plurality of transistors are provided, and FIGS. 3 to 5 illustrate the transistor 4010 included in the pixel unit 4002 and the transistor 4011 included in the scanning line drive circuit 4004. In FIG. 3, a metal oxide film 4020 having an antistatic function is provided on the transistors 4010 and 4011, and in FIGS. 4 and 5, an insulating layer 4021 is further provided. The insulating film 4023 is an insulating film that functions as a base film.

本実施の形態では、トランジスタ4010、トランジスタ4011として、実施の形態1
または2のいずれかで示したトランジスタを適用することができる。
In the present embodiment, the transistor 4010 and the transistor 4011 are used as the first embodiment.
Alternatively, the transistor shown in any of 2 can be applied.

トランジスタ4010及びトランジスタ4011において、酸化物半導体膜は、上に積層
される金属酸化膜4020を形成した後に加熱処理を行うことによって、水素、水分、水
酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体膜より意図的に排
除し、高純度化された酸化物半導体膜である。
In the transistor 4010 and the transistor 4011, the oxide semiconductor film is subjected to heat treatment after forming the metal oxide film 4020 laminated on the oxide semiconductor film, thereby performing impurities such as hydrogen, water, hydroxyl groups or hydrides (also referred to as hydrides). Is a high-purity oxide semiconductor film that is intentionally excluded from the oxide semiconductor film.

また、酸化物半導体膜と酸素を含む金属酸化膜4020とを接した状態で加熱処理を行う
ため、不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材
料の一つである酸素を、酸素を含む金属酸化膜4020より酸化物半導体膜へ供給するこ
とができる。よって、酸化物半導体膜はより高純度化し、電気的にi型(真性)化する。
Further, since the heat treatment is performed in a state where the oxide semiconductor film and the metal oxide film 4020 containing oxygen are in contact with each other, it is one of the main component materials constituting the oxide semiconductor which is reduced at the same time by the removal process of impurities. Oxygen can be supplied to the oxide semiconductor film from the metal oxide film 4020 containing oxygen. Therefore, the oxide semiconductor film is made more pure and electrically made i-type (intrinsic).

従って、高純度化された酸化物半導体膜を含むトランジスタ4010及びトランジスタ4
011は、電気的特性変動が抑制されており、電気的に安定である。よって、図3乃至図
5で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができ
る。
Therefore, the transistor 4010 and the transistor 4 containing the highly purified oxide semiconductor film
In 011 the fluctuation of electrical characteristics is suppressed and it is electrically stable. Therefore, it is possible to provide a highly reliable semiconductor device as the semiconductor device of the present embodiment shown in FIGS. 3 to 5.

また、帯電防止機能を有する金属酸化膜を有するトランジスタは、酸化物半導体膜のバッ
クチャネル側の寄生チャネルの発生を防止することができる。さらに、トランジスタにお
いて酸化物半導体膜のバックチャネル側の寄生チャネルの発生を防止することで、しきい
値電圧の変動を抑制することができる。
Further, the transistor having a metal oxide film having an antistatic function can prevent the generation of parasitic channels on the back channel side of the oxide semiconductor film. Further, by preventing the generation of parasitic channels on the back channel side of the oxide semiconductor film in the transistor, fluctuations in the threshold voltage can be suppressed.

また、本実施の形態では、金属酸化膜上において駆動回路用のトランジスタ4011の酸
化物半導体膜のチャネル形成領域と重なる位置には導電層を設けてもよい。導電層を酸化
物半導体膜のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけ
るトランジスタ4011のしきい値電圧の変化量をさらに低減することができる。また、
導電層は、電位がトランジスタ4011のゲート電極と同じでもよいし、異なっていても
良く、第2のゲート電極として機能させることもできる。また、導電層の電位がGND、
0V、或いはフローティング状態であってもよい。
Further, in the present embodiment, a conductive layer may be provided on the metal oxide film at a position overlapping the channel formation region of the oxide semiconductor film of the transistor 4011 for the drive circuit. By providing the conductive layer at a position overlapping the channel forming region of the oxide semiconductor film, the amount of change in the threshold voltage of the transistor 4011 before and after the BT test can be further reduced. Also,
The potential of the conductive layer may be the same as or different from that of the gate electrode of the transistor 4011, and may function as a second gate electrode. In addition, the potential of the conductive layer is GND,
It may be 0V or a floating state.

また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(薄膜トランジスタ
を含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有す
る。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気
的な特性が変動することを防止することができる。
Further, the conductive layer also has a function of shielding an external electric field, that is, a function of preventing the external electric field from acting on the inside (circuit portion including a thin film transistor) (particularly, an electrostatic shielding function against static electricity). The shielding function of the conductive layer can prevent the electrical characteristics of the transistor from fluctuating due to the influence of an external electric field such as static electricity.

画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
The transistor 4010 provided in the pixel unit 4002 is electrically connected to the display element to form a display panel. The display element is not particularly limited as long as it can display, and various display elements can be used.

図3に表示素子として液晶素子を用いた液晶表示装置の例を示す。図3において、表示素
子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶
層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁膜
4032、絶縁膜4033が設けられている。第2の電極層4031は第2の基板400
6側に設けられ、第1の電極層4030と第2の電極層4031とは液晶層4008を介
して積層する構成となっている。
FIG. 3 shows an example of a liquid crystal display device using a liquid crystal element as a display element. In FIG. 3, the liquid crystal element 4013, which is a display element, includes a first electrode layer 4030, a second electrode layer 4031, and a liquid crystal layer 4008. An insulating film 4032 and an insulating film 4033 that function as an alignment film are provided so as to sandwich the liquid crystal layer 4008. The second electrode layer 4031 is the second substrate 400.
It is provided on the 6th side, and the first electrode layer 4030 and the second electrode layer 4031 are laminated via the liquid crystal layer 4008.

また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のス
ペーサを用いていても良い。
Further, 4035 is a columnar spacer obtained by selectively etching the insulating film.
It is provided to control the film thickness (cell gap) of the liquid crystal layer 4008. A spherical spacer may be used.

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
When a liquid crystal element is used as the display element, a thermotropic liquid crystal, a low molecular weight liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal, a strong dielectric liquid crystal, an anti-strong dielectric liquid crystal, or the like can be used. Depending on the conditions, these liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase and the like.

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半
導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著し
く変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタ
を有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
Further, a liquid crystal showing a blue phase without using an alignment film may be used. The blue phase is one of the liquid crystal phases, and is a phase that appears immediately before the transition from the cholesteric phase to the isotropic phase when the temperature of the cholesteric liquid crystal is raised. Since the blue phase is expressed only in a narrow temperature range, a liquid crystal composition mixed with 5% by weight or more of a chiral agent is used for the liquid crystal layer in order to improve the temperature range.
A liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed of 1 msec or less, is optically isotropic, does not require an orientation treatment, and has a small viewing angle dependence. Further, since it is not necessary to provide an alignment film, the rubbing process is not required, so that electrostatic breakdown caused by the rubbing process can be prevented, and defects and breakage of the liquid crystal display device during the manufacturing process can be reduced. .. Therefore, it is possible to improve the productivity of the liquid crystal display device. A transistor using an oxide semiconductor film may deviate from the design range due to a significant change in the electrical characteristics of the transistor due to the influence of static electricity. Therefore, it is more effective to use a blue phase liquid crystal material for a liquid crystal display device having a transistor using an oxide semiconductor film.

また、液晶材料の固有抵抗率は、1×10Ω・cm以上であり、好ましくは1×10
Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明
細書における固有抵抗率の値は、20℃で測定した値とする。
The resistivity of the liquid crystal material is 1 × 10 9 Ω · cm or more, preferably 1 × 10 1
It is 1 Ω · cm or more, more preferably 1 × 10 12 Ω · cm or more. The value of the resistivity in the present specification is a value measured at 20 ° C.

液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分であ
る。
The size of the holding capacitance provided in the liquid crystal display device is set so that the electric charge can be held for a predetermined period in consideration of the leakage current of the transistor arranged in the pixel portion and the like. By using a transistor having a high-purity oxide semiconductor film, it is sufficient to provide a holding capacity having a capacity of 1/3 or less, preferably 1/5 or less of the liquid crystal capacity of each pixel. ..

本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状態
における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
The transistor using the highly purified oxide semiconductor film used in the present embodiment can reduce the current value (off current value) in the off state. Therefore, the holding time of an electric signal such as an image signal can be lengthened, and the writing interval can be set long when the power is on. Therefore, the frequency of the refresh operation can be reduced, which has the effect of suppressing power consumption.

また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタを有する駆動回路部と画素部を同一基板上に形成することができる
ため、液晶表示装置の部品点数を削減することができる。
Further, the transistor using the highly purified oxide semiconductor film used in the present embodiment can be driven at high speed because a relatively high field effect mobility can be obtained. Therefore, by using the above-mentioned transistor in the pixel portion of the liquid crystal display device, it is possible to provide a high-quality image. Further, since the drive circuit portion having the transistor and the pixel portion can be formed on the same substrate, the number of parts of the liquid crystal display device can be reduced.

液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−P
lane−Switching)モード、FFS(Fringe Field Swit
ching)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
The liquid crystal display device has a TN (Twisted Nematic) mode and an IPS (In-P).
lane-Switching mode, FFS (Fringe Field SWit)
ching) mode, ASM (Axially Symmetrically identified)
Micro-cell mode, OCB (Optical Compensated B)
irrefringence mode, FLC (Ferroelectric Liquid Liqui)
d Crystal) mode, AFLC (Antiferroelectric Liq)
A uid Crystal) mode or the like can be used.

また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、MVA(Multi−Domain Vertical Alignme
nt)モード、PVA(Patterned Vertical Alignment)
モード、ASVモードなどを用いることができる。また、画素(ピクセル)をいくつかの
領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
Further, a normally black type liquid crystal display device, for example, a transmissive type liquid crystal display device adopting a vertical orientation (VA) mode may be used. Here, the vertical orientation mode is a type of method for controlling the arrangement of liquid crystal molecules on the liquid crystal display panel, and is a method in which the liquid crystal molecules face the panel surface in the direction perpendicular to the panel surface when no voltage is applied. There are several vertical orientation modes, for example, MVA (Multi-Domain Vertical Alignme).
nt) mode, PVA (Patterned Vertical Alignment)
Mode, ASV mode and the like can be used. Further, it is possible to use a method called multi-domain or multi-domain design, in which pixels are divided into several regions (sub-pixels) and molecules are tilted in different directions.

また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射
防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
Further, in the display device, an optical member (optical substrate) such as a black matrix (light-shielding layer), a polarizing member, a retardation member, and an antireflection member is appropriately provided. For example, circularly polarized light using a polarizing substrate and a retardation substrate may be used. Further, a backlight, a side light or the like may be used as the light source.

また、バックライトとして複数の発光ダイオード(LED)を用いて、時間分割表示方式
(フィールドシーケンシャル駆動方式)を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
It is also possible to use a plurality of light emitting diodes (LEDs) as a backlight to perform a time division display method (field sequential drive method). By applying the field sequential drive method, color display can be performed without using a color filter.

また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは
赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)
、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本実施の形態
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
Further, as the display method in the pixel unit, a progressive method, an interlaced method, or the like can be used. Further, the color elements controlled by the pixels at the time of color display are not limited to the three colors of RGB (R represents red, G represents green, and B represents blue). For example, RGBW (W stands for white)
, Or RGB with one or more colors such as yellow, cyan, and magenta added. In addition, it should be noted.
The size of the display area may be different for each dot of the color element. However, the present embodiment is not limited to the display device for color display, and can be applied to the display device for monochrome display.

また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機E
L素子、後者は無機EL素子と呼ばれている。
Further, as a display element included in the display device, a light emitting element using electroluminescence can be applied. Light emitting devices that utilize electroluminescence are distinguished by whether the light emitting material is an organic compound or an inorganic compound. Generally, the former is organic E.
The L element and the latter are called inorganic EL elements.

有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
In the organic EL element, by applying a voltage to the light emitting element, electrons and holes are injected into the layer containing the luminescent organic compound from the pair of electrodes, respectively, and a current flows. Then, when those carriers (electrons and holes) are recombined, the luminescent organic compound forms an excited state, and when the excited state returns to the ground state, it emits light. From such a mechanism, such a light emitting element is called a current excitation type light emitting element.

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いた場合に
ついて説明する。
The inorganic EL element is classified into a dispersed inorganic EL element and a thin film type inorganic EL element according to the element configuration. The dispersed inorganic EL element has a light emitting layer in which particles of a light emitting material are dispersed in a binder, and the light emitting mechanism is donor-acceptor recombination type light emission utilizing a donor level and an acceptor level. In the thin film type inorganic EL element, the light emitting layer is sandwiched between the dielectric layers, and the light emitting layer is sandwiched between the dielectric layers.
Furthermore, it has a structure in which it is sandwiched between electrodes, and the light emission mechanism is localized light emission that utilizes the inner-shell electronic transition of metal ions. Here, a case where an organic EL element is used as the light emitting element will be described.

発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
The light emitting element may have at least one of a pair of electrodes transparent in order to extract light. Then, a transistor and a light emitting element are formed on the substrate, and the top surface injection that extracts light emission from the surface opposite to the substrate, the bottom surface injection that extracts light emission from the surface on the substrate side, and the surface on the substrate side and the surface opposite to the substrate. There is a light emitting element having a double-sided injection structure that extracts light from the light emitting device, and any light emitting element having an injection structure can be applied.

図4に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子4
513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。
なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の電
極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取
り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
FIG. 4 shows an example of a light emitting device using a light emitting element as a display element. Light emitting element 4 which is a display element
The 513 is electrically connected to the transistor 4010 provided in the pixel unit 4002.
The configuration of the light emitting element 4513 is a laminated structure of the first electrode layer 4030, the electroluminescent layer 4511, and the second electrode layer 4031, but is not limited to the configuration shown. The configuration of the light emitting element 4513 can be appropriately changed according to the direction of the light extracted from the light emitting element 4513 and the like.

隔壁4510は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第1の電極層4030上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
The partition wall 4510 is formed by using an organic insulating material or an inorganic insulating material. In particular, it is preferable to use a photosensitive resin material to form an opening on the first electrode layer 4030 so that the side wall of the opening becomes an inclined surface formed with a continuous curvature.

電界発光層4511は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
The electroluminescent layer 4511 may be composed of a single layer or may be configured such that a plurality of layers are laminated.

発光素子4513に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層
4031及び隔壁4510上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、DLC膜等を形成することができる。また、第1の基板400
1、第2の基板4006、及びシール材4005によって封止された空間には充填材45
14が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材
でパッケージング(封入)することが好ましい。
A protective film may be formed on the second electrode layer 4031 and the partition wall 4510 so that oxygen, hydrogen, water, carbon dioxide, etc. do not enter the light emitting element 4513. As the protective film, a silicon nitride film, a silicon oxide film, a DLC film, or the like can be formed. Also, the first substrate 400
Filler 45 in the space sealed by the first, second substrate 4006, and sealing material 4005.
14 is provided and sealed. As described above, it is preferable to package (enclose) with a protective film (bonded film, ultraviolet curable resin film, etc.) or a cover material having high airtightness and little degassing so as not to be exposed to the outside air.

充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エ
チレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよ
い。
As the filler 4514, in addition to an inert gas such as nitrogen or argon, an ultraviolet curable resin or a thermosetting resin can be used, and PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicone resin, PVB (polyvinyl) can be used. Butyral) or EVA (ethylene vinyl acetate) can be used. For example, nitrogen may be used as the filler.

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
If necessary, a polarizing plate or a circular polarizing plate (including an elliptical polarizing plate) is provided on the injection surface of the light emitting element.
An optical film such as a retardation plate (λ / 4 plate, λ / 2 plate) or a color filter may be appropriately provided. Further, an antireflection film may be provided on the polarizing plate or the circular polarizing plate. For example, it is possible to apply an anti-glare treatment that can diffuse the reflected light due to the unevenness of the surface and reduce the reflection.

また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
Further, as a display device, it is also possible to provide electronic paper for driving electronic ink. Electronic paper is also called an electrophoresis display device (electrophoresis display), and has the advantages of being as easy to read as paper, having lower power consumption than other display devices, and being able to have a thin and light shape. ing.

電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と
、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移
動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む
)とする。
The electrophoretic display device may have various forms, but a plurality of microcapsules containing a first particle having a positive charge and a second particle having a negative charge are dispersed in a solvent or a solute. By applying an electric field to the microcapsules, the particles in the microcapsules are moved in opposite directions and only the color of the particles aggregated on one side is displayed. The first particle or the second particle contains a dye and does not move in the absence of an electric field. Further, the color of the first particle and the color of the second particle are different (including colorless).

このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
As described above, the electrophoresis display device is a display utilizing the so-called dielectrophoretic effect in which a substance having a high dielectric constant moves to an electric field region having a high dielectric constant.

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
The microcapsules dispersed in a solvent are called electronic inks, and the electronic inks can be printed on the surface of glass, plastic, cloth, paper, or the like. In addition, color display is also possible by using a color filter or particles having a dye.

なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
The first particles and the second particles in the microcapsules are a conductor material, an insulator material, and the like.
A semiconductor material, a magnetic material, a liquid crystal material, a ferroelectric material, an electroluminescent material, an electrochromic material, a kind of material selected from a magnetic migration material, or a composite material thereof may be used.

また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の
電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法であ
る。
Further, as the electronic paper, a display device using a twist ball display method can also be applied. In the twist ball display method, spherical particles painted in white and black are arranged between a first electrode layer and a second electrode layer, which are electrode layers used for a display element, and the first electrode layer and the first electrode layer are arranged. This is a method of displaying by controlling the orientation of spherical particles by causing a potential difference in the electrode layer of 2.

図5に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図5
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
FIG. 5 shows an active matrix type electronic paper as a form of a semiconductor device. Figure 5
The electronic paper is an example of a display device using a twist ball display method.

トランジスタ4010と接続する第1の電極層4030と、第2の基板4006に設けら
れた第2の電極層4031との間には黒色領域4615a及び白色領域4615bを有し
、周りに液体で満たされているキャビティ4612を含む球形粒子4613が設けられて
おり、球形粒子4613の周囲は樹脂等の充填材4614で充填されている。第2の電極
層4031が共通電極(対向電極)に相当する。第2の電極層4031は、共通電位線と
電気的に接続される。
A black region 4615a and a white region 4615b are provided between the first electrode layer 4030 connected to the transistor 4010 and the second electrode layer 4031 provided on the second substrate 4006, and the surrounding areas are filled with liquid. Spherical particles 4613 including the cavity 4612 are provided, and the periphery of the spherical particles 4613 is filled with a filler 4614 such as a resin. The second electrode layer 4031 corresponds to a common electrode (counter electrode). The second electrode layer 4031 is electrically connected to the common potential line.

なお、図3乃至図5において、第1の基板4001、第2の基板4006としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、FRP(Fiberglas
s−Reinforced Plastics)板、PVF(ポリビニルフルオライド)
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
In FIGS. 3 to 5, as the first substrate 4001 and the second substrate 4006, a flexible substrate can be used in addition to the glass substrate. For example, a translucent plastic substrate or the like can be used. Can be used. As plastic, FRP (Fiberglass)
s-Reinforced Plastics) board, PVF (polyvinyl fluoride)
A film, a polyester film or an acrylic resin film can be used. Further, a sheet having a structure in which an aluminum foil is sandwiched between a PVC film or a polyester film can also be used.

また、金属酸化膜4020は、酸化物半導体膜のバックチャネル側の寄生チャネルの発生
を防止するのみでなく、水素、水分、水酸基又は水素化物などの不純物の排除工程によっ
て同時に酸化物半導体膜から減少してしまう酸素を、酸化物半導体膜へ供給する機能も有
する。
Further, the metal oxide film 4020 not only prevents the generation of parasitic channels on the back channel side of the oxide semiconductor film, but also simultaneously reduces the oxide semiconductor film from the oxide semiconductor film by the step of removing impurities such as hydrogen, water, hydroxyl group or hydride. It also has a function of supplying oxygen to the oxide semiconductor film.

金属酸化膜4020としては、スパッタリング法により形成された酸化ガリウム膜を用い
ればよい。また酸化ガリウムにインジウム、又は亜鉛を添加した膜でもよく、例えば、イ
ンジウム又は亜鉛を0.01乃至5原子%含む酸化ガリウム膜を用いることができる。イ
ンジウム又は亜鉛を添加することによって、金属酸化膜4020の電気伝導度を向上させ
、電荷の蓄積をより低減することができる。
As the metal oxide film 4020, a gallium oxide film formed by a sputtering method may be used. Further, a film obtained by adding indium or zinc to gallium oxide may be used, and for example, a gallium oxide film containing 0.01 to 5 atomic% of indium or zinc can be used. By adding indium or zinc, the electrical conductivity of the metal oxide film 4020 can be improved and the charge accumulation can be further reduced.

また、絶縁層4021は、無機絶縁材料又は有機絶縁材料を用いて形成することができる
。なお、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹
脂等の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また
上記有機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG
(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これら
の材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
Further, the insulating layer 4021 can be formed by using an inorganic insulating material or an organic insulating material. When an organic insulating material having heat resistance such as acrylic resin, polyimide, benzocyclobutene resin, polyamide, and epoxy resin is used, it is suitable as a flattening insulating film. In addition to the above organic insulating materials, low dielectric constant materials (low-k materials), siloxane-based resins, and PSG
(Phosphorus glass), BPSG (Phosphoron glass) and the like can be used. An insulating layer may be formed by laminating a plurality of insulating films formed of these materials.

絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法(インクジェット法、スクリ
ーン印刷、オフセット印刷等)、ロールコーティング、カーテンコーティング、ナイフコ
ーティング等を用いることができる。
The method for forming the insulating layer 4021 is not particularly limited, and depending on the material, a sputtering method, a spin coating method, a dipping method, a spray coating method, a droplet ejection method (inkjet method, screen printing, offset printing, etc.), a roll coating method, etc. , Curtain coating, knife coating and the like can be used.

表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
The display device transmits light from a light source or a display element to perform display. Therefore, all the thin films such as the substrate, the insulating film, and the conductive film provided in the pixel portion through which light is transmitted are made translucent with respect to light in the wavelength region of visible light.

表示素子に電圧を印加する第1の電極層4030及び第2の電極層4031(画素電極層
、共通電極層、対向電極層などともいう)においては、取り出す光の方向、電極層が設け
られる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
In the first electrode layer 4030 and the second electrode layer 4031 (also referred to as a pixel electrode layer, a common electrode layer, a counter electrode layer, etc.) that apply a voltage to the display element, the direction of the light to be taken out and the place where the electrode layer is provided. , And the translucency and the reflectivity may be selected according to the pattern structure of the electrode layer.

第1の電極層4030、第2の電極層4031は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。
)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
The first electrode layer 4030 and the second electrode layer 4031 are indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, and indium. Tin oxide (hereinafter referred to as ITO).
), Indium zinc oxide, indium tin oxide to which silicon oxide is added, and other conductive materials having translucency can be used.

また、第1の電極層4030、第2の電極層4031はタングステン(W)、モリブデン
(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(N
b)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタ
ン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、
又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる
Further, the first electrode layer 4030 and the second electrode layer 4031 are tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (N).
b), Tantalum (Ta), Chromium (Cr), Cobalt (Co), Nickel (Ni), Titanium (Ti), Platinum (Pt), Aluminum (Al), Copper (Cu), Silver (Ag) and other metals ,
Alternatively, it can be formed from one or more of the alloys thereof or the nitrides thereof.

また、第1の電極層4030、第2の電極層4031として、導電性高分子(導電性ポリ
マーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘
導体等が挙げられる。
Further, the first electrode layer 4030 and the second electrode layer 4031 can be formed by using a conductive composition containing a conductive polymer (also referred to as a conductive polymer). As the conductive polymer, a so-called π-electron conjugated conductive polymer can be used. Examples thereof include polyaniline or a derivative thereof, polypyrrole or a derivative thereof, polythiophene or a derivative thereof, or a copolymer consisting of two or more kinds of aniline, pyrrole and thiophene or a derivative thereof.

また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
Further, since the transistor is easily destroyed by static electricity or the like, it is preferable to provide a protection circuit for protecting the drive circuit. The protection circuit is preferably configured by using a non-linear element.

以上のように実施の形態1または2で示したトランジスタを適用することで、様々な機能
を有する半導体装置を提供することができる。
By applying the transistor shown in the first or second embodiment as described above, it is possible to provide a semiconductor device having various functions.

(実施の形態4)
実施の形態1または2のいずれかで一例を示したトランジスタを用いて、対象物の情報を
読み取るイメージセンサ機能を有する半導体装置を作製することができる。
(Embodiment 4)
Using the transistor shown as an example in any one of the first and second embodiments, a semiconductor device having an image sensor function for reading information on an object can be manufactured.

図6(A)に、イメージセンサ機能を有する半導体装置の一例を示す。図6(A)はフォ
トセンサの等価回路であり、図6(B)はフォトセンサの一部を示す断面図である。
FIG. 6A shows an example of a semiconductor device having an image sensor function. FIG. 6A is an equivalent circuit of a photosensor, and FIG. 6B is a cross-sectional view showing a part of the photosensor.

フォトダイオード602は、一方の電極がフォトダイオードリセット信号線658に、他
方の電極がトランジスタ640のゲートに電気的に接続されている。トランジスタ640
は、ソース又はドレインの一方がフォトセンサ基準信号線672に、ソース又はドレイン
の他方がトランジスタ656のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ656は、ゲートがゲート信号線659に、ソース又はドレインの他方がフォ
トセンサ出力信号線671に電気的に接続されている。
In the photodiode 602, one electrode is electrically connected to the photodiode reset signal line 658, and the other electrode is electrically connected to the gate of the transistor 640. Transistor 640
Is electrically connected to one of the source or drain to the photosensor reference signal line 672 and the other of the source or drain to one of the source or drain of the transistor 656. The transistor 656 is electrically connected to the gate signal line 659 at the gate and to the photosensor output signal line 671 at the other end of the source or drain.

なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「OS」と記載して
いる。図6(A)において、トランジスタ640、トランジスタ656は酸化物半導体膜
を用いるトランジスタである。
In the circuit diagram of the present specification, "OS" is described as the symbol of the transistor using the oxide semiconductor film so that it can be clearly identified as the transistor using the oxide semiconductor film. In FIG. 6A, the transistor 640 and the transistor 656 are transistors using an oxide semiconductor film.

図6(B)は、フォトセンサにおけるフォトダイオード602及びトランジスタ640を
示す断面図であり、絶縁表面を有する基板601(TFT基板)上に、センサとして機能
するフォトダイオード602及びトランジスタ640が設けられている。フォトダイオー
ド602、トランジスタ640の上には接着層608を用いて基板613が設けられてい
る。
FIG. 6B is a cross-sectional view showing a photodiode 602 and a transistor 640 in a photosensor, in which a photodiode 602 and a transistor 640 functioning as a sensor are provided on a substrate 601 (TFT substrate) having an insulating surface. There is. A substrate 613 is provided on the photodiode 602 and the transistor 640 by using an adhesive layer 608.

トランジスタ640上には帯電防止機能を有する金属酸化膜631、層間絶縁層633、
層間絶縁層634が設けられている。フォトダイオード602は、層間絶縁層633上に
設けられ、層間絶縁層633上に形成した電極層641と、層間絶縁層634上に設けら
れた電極層642との間に、層間絶縁層633側から順に第1半導体層606a、第2半
導体層606b、及び第3半導体層606cを積層した構造を有している。
On the transistor 640, a metal oxide film 631 having an antistatic function, an interlayer insulating layer 633,
An interlayer insulating layer 634 is provided. The photodiode 602 is provided on the interlayer insulating layer 633, and is provided between the electrode layer 641 formed on the interlayer insulating layer 633 and the electrode layer 642 provided on the interlayer insulating layer 634 from the interlayer insulating layer 633 side. It has a structure in which a first semiconductor layer 606a, a second semiconductor layer 606b, and a third semiconductor layer 606c are laminated in this order.

トランジスタ640において、酸化物半導体膜は、加熱処理を行うことによって、水素、
水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体膜より意
図的に排除し、高純度化された酸化物半導体膜である。
In the transistor 640, the oxide semiconductor film is subjected to heat treatment to generate hydrogen.
It is an oxide semiconductor film that has been purified by intentionally removing impurities such as water, hydroxyl groups, and hydrides (also referred to as hydrogen compounds) from the oxide semiconductor film.

また、酸化物半導体膜と酸素を含む金属酸化膜631とを接した状態で加熱処理を行うた
め、不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料
の一つである酸素を、酸素を含む金属酸化膜631より酸化物半導体膜へ供給することが
できる。よって、酸化物半導体膜はより高純度化し、電気的にi型(真性)化する。
Further, since the heat treatment is performed in a state where the oxide semiconductor film and the metal oxide film 631 containing oxygen are in contact with each other, it is one of the main component materials constituting the oxide semiconductor which is reduced at the same time by the removal process of impurities. Oxygen can be supplied to the oxide semiconductor film from the metal oxide film 631 containing oxygen. Therefore, the oxide semiconductor film is made more pure and electrically made i-type (intrinsic).

従って、高純度化された酸化物半導体膜を含むトランジスタ640は、電気的特性変動が
抑制されており、電気的に安定である。よって、本実施の形態の半導体装置として信頼性
の高い半導体装置を提供することができる。
Therefore, the transistor 640 containing the highly purified oxide semiconductor film is electrically stable because the fluctuation of electrical characteristics is suppressed. Therefore, it is possible to provide a highly reliable semiconductor device as the semiconductor device of the present embodiment.

電極層641は、層間絶縁層634に形成された導電層643と電気的に接続し、電極層
642は電極層644を介してゲート電極645と電気的に接続している。ゲート電極6
45は、トランジスタ640のゲート電極と電気的に接続しており、フォトダイオード6
02はトランジスタ640と電気的に接続している。
The electrode layer 641 is electrically connected to the conductive layer 643 formed on the interlayer insulating layer 634, and the electrode layer 642 is electrically connected to the gate electrode 645 via the electrode layer 644. Gate electrode 6
Reference numeral 45 is electrically connected to the gate electrode of the transistor 640, and the photodiode 6
02 is electrically connected to the transistor 640.

ここでは、第1半導体層606aとしてp型の導電型を有する半導体層と、第2半導体層
606bとして高抵抗な半導体層(i型半導体層)、第3半導体層606cとしてn型の
導電型を有する半導体層を積層するpin型のフォトダイオードを例示している。
Here, a semiconductor layer having a p-type conductive type as the first semiconductor layer 606a, a high-resistance semiconductor layer (i-type semiconductor layer) as the second semiconductor layer 606b, and an n-type conductive type as the third semiconductor layer 606c are used. An example is a pin-type photodiode in which a semiconductor layer having a semiconductor layer is laminated.

第1半導体層606aはp型半導体層であり、p型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第1半導体層606aの形成には13族の
不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD法に
より形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、S
、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、
又はスパッタリング法等を用いればよい。第1半導体層606aの膜厚は10nm以上5
0nm以下となるよう形成することが好ましい。
The first semiconductor layer 606a is a p-type semiconductor layer, and can be formed of an amorphous silicon film containing an impurity element that imparts the p-type. The first semiconductor layer 606a is formed by a plasma CVD method using a semiconductor material gas containing an impurity element of Group 13 (for example, boron (B)). Silane (SiH 4 ) may be used as the semiconductor material gas. Or S
i 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like may be used. Further, after forming an amorphous silicon film containing no impurity element, the impurity element may be introduced into the amorphous silicon film by using a diffusion method or an ion implantation method. It is preferable to diffuse the impurity element by heating or the like after introducing the impurity element by an ion implantation method or the like. In this case, as a method for forming the amorphous silicon film, the LPCVD method, the vapor phase growth method, etc.
Alternatively, a sputtering method or the like may be used. The film thickness of the first semiconductor layer 606a is 10 nm or more 5
It is preferably formed so as to be 0 nm or less.

第2半導体層606bは、i型半導体層(真性半導体層)であり、アモルファスシリコン
膜により形成する。第2半導体層606bの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、シラン
(SiH)を用いればよい。または、Si、SiHCl、SiHCl、S
iCl、SiF等を用いてもよい。第2半導体層606bの形成は、LPCVD法、
気相成長法、スパッタリング法等により行っても良い。第2半導体層606bの膜厚は2
00nm以上1000nm以下となるように形成することが好ましい。
The second semiconductor layer 606b is an i-type semiconductor layer (intrinsic semiconductor layer) and is formed of an amorphous silicon film. To form the second semiconductor layer 606b, an amorphous silicon film is formed by a plasma CVD method using a semiconductor material gas. As the semiconductor material gas, silane (SiH 4 ) may be used. Alternatively, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , S
iCl 4 , SiF 4, and the like may be used. The formation of the second semiconductor layer 606b is performed by the LPCVD method.
It may be carried out by a vapor phase growth method, a sputtering method or the like. The film thickness of the second semiconductor layer 606b is 2.
It is preferably formed so as to be 00 nm or more and 1000 nm or less.

第3半導体層606cは、n型半導体層であり、n型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第3半導体層606cの形成には、15族の不純物元
素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により形成す
る。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si
SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッ
タリング法等を用いればよい。第3半導体層606cの膜厚は20nm以上200nm以
下となるよう形成することが好ましい。
The third semiconductor layer 606c is an n-type semiconductor layer, and is formed of an amorphous silicon film containing an impurity element that imparts the n-type. The third semiconductor layer 606c is formed by a plasma CVD method using a semiconductor material gas containing an impurity element of Group 15 (for example, phosphorus (P)). Silane (SiH 4 ) may be used as the semiconductor material gas. Or Si 2 H 6 ,
SiH 2 Cl 2 , SiHCl 3 , SiC 4 , SiF 4, and the like may be used. Further, after forming an amorphous silicon film containing no impurity element, the impurity element may be introduced into the amorphous silicon film by using a diffusion method or an ion implantation method. It is preferable to diffuse the impurity element by heating or the like after introducing the impurity element by an ion implantation method or the like. In this case, as a method for forming the amorphous silicon film, an LPCVD method, a vapor phase growth method, a sputtering method, or the like may be used. The film thickness of the third semiconductor layer 606c is preferably formed to be 20 nm or more and 200 nm or less.

また、第1半導体層606a、第2半導体層606b、及び第3半導体層606cは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶(セミアモ
ルファス(Semi Amorphous Semiconductor:SAS))半
導体を用いて形成してもよい。
Further, the first semiconductor layer 606a, the second semiconductor layer 606b, and the third semiconductor layer 606c may be formed by using a polycrystalline semiconductor instead of an amorphous semiconductor, or a microcrystal (Semi Amorphous Semiconductor: Semi-amorphous). SAS)) It may be formed by using a semiconductor.

微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第3の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す520cm−1よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す520cm−1とアモルファスシリコンを示す480cm
の間に微結晶シリコンのラマンスペクトルのピークがある。また、ダングリングボンド
を終端するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。
さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪み
をさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
Microcrystalline semiconductors belong to a metastable state between amorphous and single crystal, considering the free energy of Gibbs. That is, it is a semiconductor having a third state that is stable in free energy, has short-range order, and has lattice distortion. Columnar or acicular crystals grow in the normal direction with respect to the substrate surface. Microcrystalline silicon, which is a typical example of microcrystalline semiconductor, has its Raman spectrum shifted to a lower wavenumber side than 520 cm -1, which indicates single crystal silicon.
That is, 520 cm -1 indicating single crystal silicon and 480 cm − indicating amorphous silicon.
There is a peak in the Raman spectrum of microcrystalline silicon between 1. It also contains at least 1 atomic% or more of hydrogen or halogen to terminate the dangling bond.
Further, by adding rare gas elements such as helium, argon, krypton, and neon to further promote the lattice strain, the stability is increased and a good polycrystalline semiconductor film can be obtained.

この微結晶半導体膜は、周波数が数十MHz〜数百MHzの高周波プラズマCVD法、ま
たは周波数が1GHz以上のマイクロ波プラズマCVD装置により形成することができる
。代表的には、SiH、Si、SiHCl、SiHCl、SiCl、S
iFなどの珪素含有気体を水素で希釈して形成することができる。また、水素に加え、
ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で
珪素含有気体を希釈して微結晶半導体膜を形成することができる。これらのときの珪素含
有気体に対して水素の流量比を5倍以上200倍以下、好ましくは50倍以上150倍以
下、更に好ましくは100倍とする。さらには、珪素含有気体中に、CH、C
の炭化水素気体、GeH、GeF等のゲルマニウム含有気体、F等を混入させても
よい。
This microcrystalline semiconductor film can be formed by a high-frequency plasma CVD method having a frequency of several tens of MHz to several hundreds of MHz, or a microwave plasma CVD apparatus having a frequency of 1 GHz or more. Typically, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , S.
The silicon-containing gas such as iF 4 can be formed by dilution with hydrogen. Also, in addition to hydrogen
A microcrystalline semiconductor film can be formed by diluting a silicon-containing gas with one or more rare gas elements selected from helium, argon, krypton, and neon. At these times, the flow rate ratio of hydrogen to the silicon-containing gas is 5 times or more and 200 times or less, preferably 50 times or more and 150 times or less, and more preferably 100 times. Further, a hydrocarbon gas such as CH 4 , C 2 H 6 or a germanium-containing gas such as GeH 4 or GeF 4 , F 2 or the like may be mixed in the silicon-containing gas.

また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、pin型の
フォトダイオードはp型の半導体層側を受光面とする方がよい特性を示す。ここでは、p
in型のフォトダイオードが形成されている基板601の面からフォトダイオード602
が受ける光622を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆
の導電型を有する半導体層側からの光は外乱光となるため、受光面とした半導体層側とは
逆の導電型を有する半導体層側の電極層は遮光性を有する導電膜を用いるとよい。また、
n型の半導体層側を受光面として用いることもできる。
Further, since the mobility of holes generated by the photoelectric effect is smaller than the mobility of electrons, the pin-type photodiode shows a characteristic that it is better to use the p-type semiconductor layer side as the light receiving surface. Here, p
Photodiode 602 from the surface of the substrate 601 on which the in-type photodiode is formed
An example of converting the light 622 received by the light into an electric signal is shown. Further, since the light from the semiconductor layer side having the conductive type opposite to the semiconductor layer side used as the light receiving surface becomes ambient light, the electrode on the semiconductor layer side having the conductive type opposite to the semiconductor layer side used as the light receiving surface. As the layer, it is preferable to use a conductive film having a light-shielding property. Also,
The n-type semiconductor layer side can also be used as the light receiving surface.

金属酸化膜631としては、スパッタリング法により形成された酸化ガリウム膜を用いれ
ばよい。また酸化ガリウムにインジウム、又は亜鉛を添加した膜でもよく、例えば、イン
ジウム又は亜鉛を0.01乃至5原子%含む酸化ガリウム膜を用いることができる。イン
ジウム又は亜鉛を添加することによって、金属酸化膜631の電気伝導度を向上させ、電
荷の蓄積をより低減することができる。
As the metal oxide film 631, a gallium oxide film formed by a sputtering method may be used. Further, a film obtained by adding indium or zinc to gallium oxide may be used, and for example, a gallium oxide film containing 0.01 to 5 atomic% of indium or zinc can be used. By adding indium or zinc, the electrical conductivity of the metal oxide film 631 can be improved and the charge accumulation can be further reduced.

層間絶縁層633、634としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁層が好ましい。層間絶縁層633、634としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の有機絶縁材料を用いるこ
とができる。また上記有機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサ
ン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等の単層、又は積層を
用いることができる。
As the interlayer insulating layers 633 and 634, an insulating layer that functions as a flattening insulating film is preferable in order to reduce surface irregularities. As the interlayer insulating layers 633 and 634, for example, an organic insulating material such as polyimide, acrylic resin, benzocyclobutene resin, polyamide or epoxy resin can be used. Further, in addition to the above organic insulating material, a single layer such as a low dielectric constant material (low-k material), a siloxane resin, PSG (phosphorus glass), BPSG (phosphorus glass), or a laminate can be used.

層間絶縁層633、層間絶縁層634としては、絶縁性材料を用いて、その材料に応じて
、スパッタリング法、スピンコート法、ディッピング法、スプレー塗布、液滴吐出法(イ
ンクジェット法、スクリーン印刷、オフセット印刷等)、ロールコーティング、カーテン
コーティング、ナイフコーティング等を用いて形成することができる。
As the interlayer insulating layer 633 and the interlayer insulating layer 634, an insulating material is used, and depending on the material, a sputtering method, a spin coating method, a dipping method, a spray coating, and a droplet ejection method (inkjet method, screen printing, offset). It can be formed by using (printing, etc.), roll coating, curtain coating, knife coating, or the like.

フォトダイオード602に入射する光622を検出することによって、被検出物の情報を
読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を
用いることができる。
By detecting the light 622 incident on the photodiode 602, the information of the object to be detected can be read. A light source such as a backlight can be used when reading the information of the object to be detected.

トランジスタ640として、実施の形態1または2で一例を示したトランジスタを用いる
ことができる。水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を
酸化物半導体膜より意図的に排除し、高純度化された酸化物半導体膜を含むトランジスタ
は、トランジスタの電気的特性変動が抑制されており、電気的に安定である。また、帯電
防止機能を有する金属酸化膜を有するトランジスタは、酸化物半導体膜のバックチャネル
側の寄生チャネルの発生を防止することができる。さらに、トランジスタにおいて酸化物
半導体膜のバックチャネル側の寄生チャネルの発生を防止することで、しきい値電圧の変
動を抑制することができる。よって、信頼性の高い半導体装置を提供することができる。
As the transistor 640, the transistor shown as an example in the first or second embodiment can be used. Transistors containing an oxide semiconductor film that has been purified by intentionally removing impurities such as hydrogen, water, hydroxyl groups, and hydrides (also called hydrides) from the oxide semiconductor film have fluctuations in the electrical characteristics of the transistor. It is suppressed and electrically stable. Further, the transistor having a metal oxide film having an antistatic function can prevent the generation of parasitic channels on the back channel side of the oxide semiconductor film. Further, by preventing the generation of parasitic channels on the back channel side of the oxide semiconductor film in the transistor, fluctuations in the threshold voltage can be suppressed. Therefore, it is possible to provide a highly reliable semiconductor device.

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
This embodiment can be implemented in combination with the configurations described in other embodiments as appropriate.

(実施の形態5)
本明細書に開示する液晶表示装置は、さまざまな電子機器(遊技機も含む)に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョ
ン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともい
う)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例につい
て説明する。
(Embodiment 5)
The liquid crystal display device disclosed in the present specification can be applied to various electronic devices (including game machines). Examples of electronic devices include television devices (also referred to as televisions or television receivers), monitors for computers, digital cameras, cameras such as digital video cameras, digital photo frames, and mobile phones (mobile phones, mobile phones). (Also referred to as a device), a portable game machine, a mobile information terminal, a sound reproduction device, a large game machine such as a pachinko machine, and the like. An example of an electronic device including the liquid crystal display device described in the above embodiment will be described.

図7(A)は電子書籍(E−bookともいう)であり、筐体9630、表示部9631
、操作キー9632、太陽電池9633、充放電制御回路9634を有することができる
。図7(A)に示した電子書籍は、様々な情報(静止画、動画、テキスト画像など)を表
示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した
情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御す
る機能等を有することができる。なお、図7(A)では充放電制御回路9634の一例と
してバッテリー9635、DCDCコンバータ(以下、コンバータと略記)9636を有
する構成について示している。実施の形態1乃至4のいずれかで示した半導体装置を表示
部9631に適用することにより、信頼性の高い電子書籍とすることができる。
FIG. 7A is an electronic book (also referred to as an E-book), which is a housing 9630 and a display unit 9631.
, Operation key 9632, solar cell 9633, charge / discharge control circuit 9634. The electronic book shown in FIG. 7A has a function of displaying various information (still images, moving images, text images, etc.), a function of displaying a calendar, a date or time, etc. on the display unit, and information displayed on the display unit. It can have a function of operating or editing a computer, a function of controlling processing by various software (programs), and the like. Note that FIG. 7A shows a configuration having a battery 9635 and a DCDC converter (hereinafter abbreviated as a converter) 9636 as an example of the charge / discharge control circuit 9634. By applying the semiconductor device shown in any one of the first to fourth embodiments to the display unit 9631, a highly reliable electronic book can be obtained.

図7(A)に示す構成とすることにより、表示部9631として半透過型、又は反射型の
液晶表示装置を用いる場合、比較的明るい状況下での使用も予想され、太陽電池9633
による発電、及びバッテリー9635での充電を効率よく行うことができ、好適である。
なお太陽電池9633は、筐体9630の空きスペース(表面や裏面)に適宜設けること
ができるため、効率的なバッテリー9635の充電を行う構成とすることができるため好
適である。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を
図れる等の利点がある。
With the configuration shown in FIG. 7A, when a transflective or reflective liquid crystal display device is used as the display unit 9631, it is expected to be used in relatively bright conditions, and the solar cell 9633.
It is preferable because it can efficiently generate electricity and charge the battery 9635.
Since the solar cell 9633 can be appropriately provided in an empty space (front surface or back surface) of the housing 9630, it is suitable because it can be configured to efficiently charge the battery 9635. As the battery 9635, if a lithium ion battery is used, there is an advantage that the size can be reduced.

また図7(A)に示す充放電制御回路9634の構成、及び動作について図7(B)にブ
ロック図を示し説明する。図7(B)には、太陽電池9633、バッテリー9635、コ
ンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631に
ついて示しており、バッテリー9635、コンバータ9636、コンバータ9637、ス
イッチSW1乃至SW3が充放電制御回路9634に対応する箇所となる。
Further, the configuration and operation of the charge / discharge control circuit 9634 shown in FIG. 7 (A) will be described by showing a block diagram in FIG. 7 (B). FIG. 7B shows the solar cell 9633, the battery 9635, the converter 9636, the converter 9637, the switches SW1 to SW3, and the display unit 9631, and the battery 9635, the converter 9636, the converter 9637, and the switches SW1 to SW3 are charged and discharged. This is the part corresponding to the control circuit 9634.

まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。
太陽電池9633で発電した電力は、バッテリー9635を充電するための電圧となるよ
うコンバータ9636で昇圧または降圧がなされる。そして、表示部9631の動作に太
陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9
637で表示部9631に必要な電圧に昇圧または降圧をすることとなる。また、表示部
9631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー
9635の充電を行う構成とすればよい。
First, an example of operation when power is generated by the solar cell 9633 by external light will be described.
The electric power generated by the solar cell 9633 is stepped up or down by the converter 9636 so as to be a voltage for charging the battery 9635. Then, when the power from the solar cell 9633 is used for the operation of the display unit 9631, the switch SW1 is turned on and the converter 9 is turned on.
At 637, the voltage required for the display unit 9631 is stepped up or down. Further, when the display is not performed on the display unit 9631, the SW1 may be turned off and the SW2 may be turned on to charge the battery 9635.

次いで外光により太陽電池9633により発電がされない場合の動作の例について説明す
る。バッテリー9635に蓄電された電力は、スイッチSW3をオンにすることでコンバ
ータ9637により昇圧または降圧がなされる。そして、表示部9631の動作にバッテ
リー9635からの電力が用いられることとなる。
Next, an example of operation when power is not generated by the solar cell 9633 due to external light will be described. The electric power stored in the battery 9635 is stepped up or down by the converter 9637 by turning on the switch SW3. Then, the electric power from the battery 9635 is used for the operation of the display unit 9631.

なお太陽電池9633については、充電手段の一例として示したが、他の手段によるバッ
テリー9635の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う
構成としてもよい。
Although the solar cell 9633 is shown as an example of the charging means, the battery 9635 may be charged by another means. Further, the configuration may be performed by combining other charging means.

図8(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体3002
、表示部3003、キーボード3004などによって構成されている。実施の形態1乃至
4のいずれかで示した半導体装置を表示部3003に適用することにより、信頼性の高い
ノート型のパーソナルコンピュータとすることができる。
FIG. 8A shows a notebook-type personal computer, which has a main body 3001 and a housing 3002.
, Display unit 3003, keyboard 3004, and the like. By applying the semiconductor device shown in any one of the first to fourth embodiments to the display unit 3003, a highly reliable notebook personal computer can be obtained.

図8(B)は、携帯情報端末(PDA)であり、本体3021には表示部3023と、外
部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用の
付属品としてスタイラス3022がある。実施の形態1乃至4のいずれかで示した半導体
装置を表示部3023に適用することにより、より信頼性の高い携帯情報端末(PDA)
とすることができる。
FIG. 8B is a personal digital assistant (PDA), and the main body 3021 is provided with a display unit 3023, an external interface 3025, an operation button 3024, and the like. There is also a stylus 3022 as an accessory for operation. By applying the semiconductor device shown in any one of the first to fourth embodiments to the display unit 3023, a more reliable personal digital assistant (PDA) can be used.
Can be.

図8(C)は、電子書籍の一例を示している。例えば、電子書籍は、筐体2701および
筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部
2711により一体とされており、該軸部2711を軸として開閉動作を行うことができ
る。このような構成により、紙の書籍のような動作を行うことが可能となる。
FIG. 8C shows an example of an electronic book. For example, an electronic book is composed of two housings, a housing 2701 and a housing 2703. The housing 2701 and the housing 2703 are integrated by a shaft portion 2711, and the opening / closing operation can be performed with the shaft portion 2711 as an axis. With such a configuration, it is possible to perform an operation like a paper book.

筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図8(C)では表示部2705)に文章を表示し、左側の表
示部(図8(C)では表示部2707)に画像を表示することができる。実施の形態1乃
至4のいずれかで示した半導体装置を表示部2705、表示部2707に適用することに
より、信頼性の高い電子書籍とすることができる。
A display unit 2705 is incorporated in the housing 2701, and a display unit 2707 is incorporated in the housing 2703. The display unit 2705 and the display unit 2707 may be configured to display a continuous screen or may be configured to display different screens. By displaying different screens, for example, a sentence is displayed on the right display unit (display unit 2705 in FIG. 8 (C)), and an image is displayed on the left display unit (display unit 2707 in FIG. 8 (C)). Can be displayed. By applying the semiconductor device shown in any one of the first to fourth embodiments to the display unit 2705 and the display unit 2707, a highly reliable electronic book can be obtained.

また、図8(C)では、筐体2701に操作部などを備えた例を示している。例えば、筐
体2701において、電源2721、操作キー2723、スピーカー2725などを備え
ている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成と
してもよい。
Further, FIG. 8C shows an example in which the housing 2701 is provided with an operation unit or the like. For example, the housing 2701 includes a power supply 2721, operation keys 2723, a speaker 2725, and the like. The page can be fed by the operation key 2723. A keyboard, a pointing device, or the like may be provided on the same surface as the display unit of the housing. Further, the back surface or the side surface of the housing may be provided with an external connection terminal (earphone terminal, USB terminal, etc.), a recording medium insertion portion, or the like. Further, the electronic book may be configured to have a function as an electronic dictionary.

また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
Further, the electronic book may be configured so that information can be transmitted and received wirelessly. It is also possible to purchase and download desired book data or the like from an electronic book server wirelessly.

図8(D)は、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成され
ている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォン
2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子2
808などを備えている。また、筐体2800には、携帯電話の充電を行う太陽電池セル
2810、外部メモリスロット2811などを備えている。また、アンテナは筐体280
1内部に内蔵されている。実施の形態1乃至4のいずれかで示した半導体装置を表示パネ
ル2802に適用することにより、信頼性の高い携帯電話とすることができる。
FIG. 8D shows a mobile phone, which is composed of two housings, a housing 2800 and a housing 2801. The housing 2801 includes a display panel 2802, a speaker 2803, a microphone 2804, a pointing device 2806, a camera lens 2807, and an external connection terminal 2.
It is equipped with 808 and the like. Further, the housing 2800 is provided with a solar cell 2810 for charging a mobile phone, an external memory slot 2811, and the like. In addition, the antenna is a housing 280.
1 Built in inside. By applying the semiconductor device shown in any one of the first to fourth embodiments to the display panel 2802, a highly reliable mobile phone can be obtained.

また、表示パネル2802はタッチパネルを備えており、図8(D)には映像表示されて
いる複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
Further, the display panel 2802 includes a touch panel, and in FIG. 8D, a plurality of operation keys 2805 displayed as images are shown by dotted lines. A booster circuit for boosting the voltage output by the solar cell 2810 to a voltage required for each circuit is also mounted.

表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能であ
る。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図
8(D)のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
The display direction of the display panel 2802 changes as appropriate according to the usage pattern. Further, since the camera lens 2807 is provided on the same surface as the display panel 2802, a videophone can be made. Speaker 2803 and microphone 2804 are not limited to voice calls, but videophones,
Recording and playback are possible. Further, the housing 2800 and the housing 2801 can be slid and changed from the unfolded state as shown in FIG. 8D to the overlapping state, and can be miniaturized suitable for carrying.

外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
The external connection terminal 2808 can be connected to various cables such as an AC adapter and a USB cable, and can be charged and data communication with a personal computer or the like is possible. Further, a recording medium can be inserted into the external memory slot 2811 to support storage and movement of a larger amount of data.

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
Further, in addition to the above functions, an infrared communication function, a television reception function, and the like may be provided.

図8(E)は、デジタルビデオカメラであり、本体3051、表示部(A)3057、接
眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056など
によって構成されている。実施の形態1乃至4のいずれかで示した半導体装置を表示部(
A)3057、表示部(B)3055に適用することにより、信頼性の高いデジタルビデ
オカメラとすることができる。
FIG. 8E is a digital video camera, which is composed of a main body 3051, a display unit (A) 3057, an eyepiece unit 3053, an operation switch 3054, a display unit (B) 3055, a battery 3056, and the like. The semiconductor device shown in any one of the first to fourth embodiments is displayed on the display unit (
By applying it to A) 3057 and display unit (B) 3055, a highly reliable digital video camera can be obtained.

図8(F)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐
体9601に表示部9603が組み込まれている。表示部9603により、映像を表示す
ることが可能である。また、ここでは、スタンド9605により筐体9601を支持した
構成を示している。実施の形態1乃至4のいずれかで示した半導体装置を表示部9603
に適用することにより、信頼性の高いテレビジョン装置とすることができる。
FIG. 8F shows an example of a television device. In the television device 9600, the display unit 9603 is incorporated in the housing 9601. The display unit 9603 makes it possible to display an image. Further, here, a configuration in which the housing 9601 is supported by the stand 9605 is shown. The semiconductor device shown in any one of the first to fourth embodiments is displayed on the display unit 9603.
By applying to, it is possible to obtain a highly reliable television device.

テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
The operation of the television device 9600 can be performed by an operation switch included in the housing 9601 or a separate remote control operating device. Further, the remote controller operating device may be provided with a display unit for displaying information output from the remote controller operating device.

なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
The television device 9600 is configured to include a receiver, a modem, and the like. The receiver can receive general television broadcasts, and by connecting to a wired or wireless communication network via a modem, it can be unidirectional (sender to receiver) or bidirectional (sender and receiver). It is also possible to perform information communication between (or between recipients, etc.).

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
This embodiment can be implemented in combination with the configurations described in other embodiments as appropriate.

400 基板
401 ゲート電極
402 ゲート絶縁膜
403 酸化物半導体膜
405a ソース電極
405b ドレイン電極
407 金属酸化膜
410 トランジスタ
431 金属酸化膜
441 酸化物半導体膜
601 基板
602 フォトダイオード
606a 半導体層
606b 半導体層
606c 半導体層
608 接着層
613 基板
631 金属酸化膜
633 層間絶縁層
634 層間絶縁層
640 トランジスタ
641 電極層
642 電極層
643 導電層
644 電極層
645 ゲート電極
656 トランジスタ
658 フォトダイオードリセット信号線
659 ゲート信号線
671 フォトセンサ出力信号線
672 フォトセンサ基準信号線
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカー
2800 筐体
2801 筐体
2802 表示パネル
2803 スピーカー
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2810 太陽電池セル
2811 外部メモリスロット
3001 本体
3002 筐体
3003 表示部
3004 キーボード
3021 本体
3022 スタイラス
3023 表示部
3024 操作ボタン
3025 外部インターフェイス
3051 本体
3053 接眼部
3054 操作スイッチ
3055 表示部(B)
3056 バッテリー
3057 表示部(A)
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4018a FPC
4018b FPC
4019 異方性導電膜
4020 金属酸化膜
4021 絶縁層
4023 絶縁膜
4030 電極層
4031 電極層
4032 絶縁膜
4033 絶縁膜
4510 隔壁
4511 電界発光層
4513 発光素子
4514 充填材
4612 キャビティ
4613 球形粒子
4614 充填材
4615a 黒色領域
4615b 白色領域
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9630 筐体
9631 表示部
9632 操作キー
9633 太陽電池
9634 充放電制御回路
9635 バッテリー
9636 コンバータ
9637 コンバータ
400 Substrate 401 Gate electrode 402 Gate insulating film 403 Oxide semiconductor film 405a Source electrode 405b Drain electrode 407 Metal oxide film 410 Transistor 431 Metal oxide film 441 Oxide semiconductor film 601 Substrate 602 Photodiode 606a Semiconductor layer 606b Semiconductor layer 606c Semiconductor layer 608 Adhesive layer 613 Substrate 631 Metal oxide film 633 Interlayer insulation layer 634 Interlayer insulation layer 640 Transistor 641 Electrode layer 642 Electrode layer 643 Conductive layer 644 Electrode layer 645 Gate electrode 656 Transistor 658 Photodiode reset signal line 659 Gate signal line 671 Photosensor output signal Line 672 Photosensor Reference signal line 2701 Housing 2703 Housing 2705 Display 2707 Display 2711 Shaft 2721 Power supply 2723 Operation key 2725 Speaker 2800 Housing 2801 Housing 2802 Display panel 2803 Speaker 2804 Microphone 2805 Operation key 2807 Pointing device 2807 Camera Lens 2808 External connection terminal 2810 Solar cell 2811 External memory slot 3001 Main unit 3002 Housing 3003 Display unit 3004 Keyboard 3021 Main unit 3022 Stylus 3023 Display unit 3024 Operation button 3025 External interface 3051 Main unit 3053 Eyepiece 3054 Operation switch 3055 Display unit ( B)
3056 Battery 3057 Display (A)
4001 Substrate 4002 Pixel part 4003 Signal line drive circuit 4004 Scanning line drive circuit 4005 Sealing material 4006 Substrate 4008 Liquid crystal layer 4010 Transistor 4011 Transistor 4013 Liquid crystal element 4015 Connection terminal electrode 4016 Terminal electrode 4018 FPC
4018a FPC
4018b FPC
4019 Anisotropic conductive film 4020 Metal oxide film 4021 Insulation layer 4023 Insulation film 4030 Electrode layer 4031 Electrode layer 4032 Insulation film 4033 Insulation film 4510 Partition 4511 Electric discharge layer 4513 Light emitting element 4514 Filling material 4612 Cavity 4613 Spherical particle 4614 Filling material 4615a Black Area 4615b White area 9600 Television device 9601 Housing 9603 Display 9605 Stand 9630 Housing 9631 Display 9632 Operation key 9633 Solar cell 9634 Charge / discharge control circuit 9635 Battery 9636 Converter 9637 Converter

Claims (1)

トランジスタと、前記トランジスタと電気的に接続される液晶素子と、保持容量と、を有する画素を複数有し、
前記トランジスタは、チャネル形成領域として機能する酸化物半導体膜と、前記酸化物半導体膜の第1の面側において、前記酸化物半導体膜と重なるゲート電極と、を有し、
前記第1の面と対向する前記酸化物半導体膜の第2の面側に、前記酸化物半導体膜の前記第2の面と接する金属酸化膜が設けられ、
前記酸化物半導体膜は、InとGaとZnとを有し、
前記金属酸化膜は、インジウムを0.01〜5原子%添加した酸化ガリウムを有し、
前記金属酸化膜の水素の含有量は、前記酸化物半導体膜の水素の含有量よりも低く、
前記保持容量は、前記液晶素子の容量値に対して1/3以下の大きさを有する、液晶表示装置。
It has a plurality of pixels having a transistor, a liquid crystal element electrically connected to the transistor, and a holding capacity.
The transistor has an oxide semiconductor film that functions as a channel forming region, and a gate electrode that overlaps the oxide semiconductor film on the first surface side of the oxide semiconductor film.
A metal oxide film in contact with the second surface of the oxide semiconductor film is provided on the second surface side of the oxide semiconductor film facing the first surface.
The oxide semiconductor film has In, Ga, and Zn, and has In, Ga, and Zn.
The metal oxide film may have a gallium oxide added with indium 0.01-5 atomic%,
The hydrogen content of the metal oxide film is lower than the hydrogen content of the oxide semiconductor film.
A liquid crystal display device having a holding capacity of 1/3 or less of the capacity value of the liquid crystal element.
JP2019174475A 2010-03-26 2019-09-25 Liquid crystal display device Active JP6861253B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021055631A JP7121824B2 (en) 2010-03-26 2021-03-29 Semiconductor device and method for manufacturing semiconductor device
JP2022125219A JP7404459B2 (en) 2010-03-26 2022-08-05 semiconductor equipment
JP2023209772A JP2024028271A (en) 2010-03-26 2023-12-13 semiconductor equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010072256 2010-03-26
JP2010072256 2010-03-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018181832A Division JP6595067B2 (en) 2010-03-26 2018-09-27 Method for manufacturing display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021055631A Division JP7121824B2 (en) 2010-03-26 2021-03-29 Semiconductor device and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2020013155A JP2020013155A (en) 2020-01-23
JP6861253B2 true JP6861253B2 (en) 2021-04-21

Family

ID=44655324

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2011065232A Active JP5600625B2 (en) 2010-03-26 2011-03-24 Semiconductor device
JP2012163555A Active JP5190550B2 (en) 2010-03-26 2012-07-24 Semiconductor device
JP2014077604A Active JP5798660B2 (en) 2010-03-26 2014-04-04 Semiconductor device
JP2015163874A Withdrawn JP2016021580A (en) 2010-03-26 2015-08-21 Semiconductor device
JP2016199824A Expired - Fee Related JP6280968B2 (en) 2010-03-26 2016-10-11 Method for manufacturing semiconductor device
JP2017100499A Active JP6412206B2 (en) 2010-03-26 2017-05-22 Method for manufacturing semiconductor device
JP2018181832A Active JP6595067B2 (en) 2010-03-26 2018-09-27 Method for manufacturing display device
JP2019174475A Active JP6861253B2 (en) 2010-03-26 2019-09-25 Liquid crystal display device
JP2021055631A Active JP7121824B2 (en) 2010-03-26 2021-03-29 Semiconductor device and method for manufacturing semiconductor device
JP2022125219A Active JP7404459B2 (en) 2010-03-26 2022-08-05 semiconductor equipment
JP2023209772A Pending JP2024028271A (en) 2010-03-26 2023-12-13 semiconductor equipment

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2011065232A Active JP5600625B2 (en) 2010-03-26 2011-03-24 Semiconductor device
JP2012163555A Active JP5190550B2 (en) 2010-03-26 2012-07-24 Semiconductor device
JP2014077604A Active JP5798660B2 (en) 2010-03-26 2014-04-04 Semiconductor device
JP2015163874A Withdrawn JP2016021580A (en) 2010-03-26 2015-08-21 Semiconductor device
JP2016199824A Expired - Fee Related JP6280968B2 (en) 2010-03-26 2016-10-11 Method for manufacturing semiconductor device
JP2017100499A Active JP6412206B2 (en) 2010-03-26 2017-05-22 Method for manufacturing semiconductor device
JP2018181832A Active JP6595067B2 (en) 2010-03-26 2018-09-27 Method for manufacturing display device

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021055631A Active JP7121824B2 (en) 2010-03-26 2021-03-29 Semiconductor device and method for manufacturing semiconductor device
JP2022125219A Active JP7404459B2 (en) 2010-03-26 2022-08-05 semiconductor equipment
JP2023209772A Pending JP2024028271A (en) 2010-03-26 2023-12-13 semiconductor equipment

Country Status (4)

Country Link
US (4) US8461584B2 (en)
JP (11) JP5600625B2 (en)
TW (3) TWI557908B (en)
WO (1) WO2011118741A1 (en)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030643B2 (en) 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
CN101762922B (en) * 2008-12-24 2012-05-30 京东方科技集团股份有限公司 Touch type electronic paper and manufacture method thereof
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101069B4 (en) * 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103500709B (en) 2010-04-23 2015-09-23 株式会社半导体能源研究所 The manufacture method of semiconductor device
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN103367167B (en) 2010-04-23 2020-04-10 株式会社半导体能源研究所 Method for manufacturing semiconductor device
CN106057907B (en) 2010-04-23 2019-10-22 株式会社半导体能源研究所 The manufacturing method of semiconductor device
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
CN103339715B (en) 2010-12-03 2016-01-13 株式会社半导体能源研究所 Oxide semiconductor film and semiconductor device
US10270058B2 (en) * 2012-03-30 2019-04-23 Nec Lighting, Ltd. Organic electroluminescent illumination panel, manufacturing method thereof, and organic electroluminescent illumination device
DE112013006219T5 (en) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP6250883B2 (en) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 Semiconductor device
JP6426437B2 (en) * 2013-11-22 2018-11-21 株式会社半導体エネルギー研究所 Semiconductor device
JP6180908B2 (en) * 2013-12-06 2017-08-16 富士フイルム株式会社 Metal oxide semiconductor film, thin film transistor, display device, image sensor and X-ray sensor
KR20170109237A (en) * 2015-02-04 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, method of manufacturing semiconductor device, or display device including semiconductor device
CN112635564A (en) * 2020-12-18 2021-04-09 西安电子科技大学 SOI (silicon on insulator) -based LDMOS (laterally diffused Metal oxide semiconductor) device based on flexible substrate and manufacturing method thereof

Family Cites Families (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (en) 1984-03-23 1985-10-08 Fujitsu Ltd Thin film transistor
JPH0244256B2 (en) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN2O5DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPS63210023A (en) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater Compound having laminar structure of hexagonal crystal system expressed by ingazn4o7 and its production
JPH0244258B2 (en) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN3O6DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH0244260B2 (en) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN5O8DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH0244262B2 (en) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN6O9DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH0244263B2 (en) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN7O10DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH05249478A (en) * 1991-12-25 1993-09-28 Toshiba Corp Liquid crystal display device
JPH05251705A (en) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd Thin-film transistor
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3479375B2 (en) 1995-03-27 2003-12-15 科学技術振興事業団 Metal oxide semiconductor device in which a pn junction is formed with a thin film transistor made of a metal oxide semiconductor such as cuprous oxide, and methods for manufacturing the same
DE69635107D1 (en) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv SEMICONDUCTOR ARRANGEMENT WITH A TRANSPARENT CIRCUIT ELEMENT
JP3625598B2 (en) * 1995-12-30 2005-03-02 三星電子株式会社 Manufacturing method of liquid crystal display device
JPH11337963A (en) * 1998-05-27 1999-12-10 Sanyo Electric Co Ltd Vertical alignment type liquid crystal display device
JP4170454B2 (en) 1998-07-24 2008-10-22 Hoya株式会社 Article having transparent conductive oxide thin film and method for producing the same
JP2000150861A (en) * 1998-11-16 2000-05-30 Tdk Corp Oxide thin film
JP3276930B2 (en) * 1998-11-17 2002-04-22 科学技術振興事業団 Transistor and semiconductor device
KR100424254B1 (en) * 1999-08-06 2004-03-22 삼성에스디아이 주식회사 Optical filter for plasma display device
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (en) 2000-09-01 2008-05-28 国立大学法人東北大学 Semiconductor device
KR20020038482A (en) * 2000-11-15 2002-05-23 모리시타 요이찌 Thin film transistor array, method for producing the same, and display panel using the same
JP3997731B2 (en) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 Method for forming a crystalline semiconductor thin film on a substrate
JP2002289859A (en) 2001-03-23 2002-10-04 Minolta Co Ltd Thin-film transistor
JP4090716B2 (en) 2001-09-10 2008-05-28 雅司 川崎 Thin film transistor and matrix display device
JP3925839B2 (en) 2001-09-10 2007-06-06 シャープ株式会社 Semiconductor memory device and test method thereof
JP4164562B2 (en) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 Transparent thin film field effect transistor using homologous thin film as active layer
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (en) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 Method for producing LnCuO (S, Se, Te) single crystal thin film
JP2003257739A (en) * 2002-02-28 2003-09-12 Koa Corp High-frequency device
CN1445821A (en) * 2002-03-15 2003-10-01 三洋电机株式会社 Forming method of ZnO film and ZnO semiconductor layer, semiconductor element and manufacturing method thereof
JP3933591B2 (en) * 2002-03-26 2007-06-20 淳二 城戸 Organic electroluminescent device
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (en) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd Manufacturing method of semiconductor device and its manufacturing method
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20070131276A1 (en) * 2003-01-16 2007-06-14 Han Nee Photo-voltaic cells including solar cells incorporating silver-alloy reflective and/or transparent conductive surfaces
JP4166105B2 (en) 2003-03-06 2008-10-15 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP2004273732A (en) 2003-03-07 2004-09-30 Sharp Corp Active matrix substrate and its producing process
JP4108633B2 (en) 2003-06-20 2008-06-25 シャープ株式会社 THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (en) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 Comprise the LCD of thin-film transistor or the transition components of OLED display
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4529571B2 (en) 2004-07-26 2010-08-25 三菱化学株式会社 Field effect transistor
JP2006100760A (en) * 2004-09-02 2006-04-13 Casio Comput Co Ltd Thin-film transistor and its manufacturing method
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (en) * 2004-11-10 2018-12-11 Canon Kk field effect transistor
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (en) 2004-11-10 2013-01-23 キヤノン株式会社 Image display device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (en) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (en) * 2005-01-28 2015-02-01 Semiconductor Energy Lab Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (en) * 2005-06-10 2006-12-21 Casio Comput Co Ltd Thin film transistor
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (en) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 Organic Light Emitting Display and Fabrication Method for the same
JP2007059128A (en) * 2005-08-23 2007-03-08 Canon Inc Organic electroluminescent display device and manufacturing method thereof
JP4981283B2 (en) * 2005-09-06 2012-07-18 キヤノン株式会社 Thin film transistor using amorphous oxide layer
JP5116225B2 (en) * 2005-09-06 2013-01-09 キヤノン株式会社 Manufacturing method of oxide semiconductor device
JP4850457B2 (en) * 2005-09-06 2012-01-11 キヤノン株式会社 Thin film transistor and thin film diode
JP4560502B2 (en) 2005-09-06 2010-10-13 キヤノン株式会社 Field effect transistor
JP2007073705A (en) 2005-09-06 2007-03-22 Canon Inc Oxide-semiconductor channel film transistor and its method of manufacturing same
JP4280736B2 (en) * 2005-09-06 2009-06-17 キヤノン株式会社 Semiconductor element
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (en) * 2005-10-20 2012-10-03 キヤノン株式会社 Field effect transistor using amorphous oxide, and display device using the transistor
KR101112655B1 (en) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Active Matrix Display Device and a Television Receiver Including the Same
CN101309864B (en) 2005-11-18 2012-06-27 出光兴产株式会社 Semiconductor thin film, method for manufacturing the same, and thin film transistor
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7326986B2 (en) 2006-01-06 2008-02-05 International Business Machines Corporation Trench memory
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (en) * 2006-01-21 2012-07-18 三星電子株式会社 ZnO film and method of manufacturing TFT using the same
JP5177954B2 (en) * 2006-01-30 2013-04-10 キヤノン株式会社 Field effect transistor
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (en) 2006-03-17 2012-12-26 キヤノン株式会社 FIELD EFFECT TRANSISTOR USING OXIDE FILM FOR CHANNEL AND METHOD FOR MANUFACTURING THE SAME
KR20070101595A (en) * 2006-04-11 2007-10-17 삼성전자주식회사 Zno thin film transistor
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5105044B2 (en) 2006-05-09 2012-12-19 株式会社ブリヂストン Oxide transistor and manufacturing method thereof
JP5028033B2 (en) * 2006-06-13 2012-09-19 キヤノン株式会社 Oxide semiconductor film dry etching method
JP4609797B2 (en) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 Thin film device and manufacturing method thereof
JP4999400B2 (en) * 2006-08-09 2012-08-15 キヤノン株式会社 Oxide semiconductor film dry etching method
JP5079425B2 (en) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 Semiconductor device, display device, liquid crystal display device, display module, and electronic apparatus
JP4332545B2 (en) * 2006-09-15 2009-09-16 キヤノン株式会社 Field effect transistor and manufacturing method thereof
JP5164357B2 (en) 2006-09-27 2013-03-21 キヤノン株式会社 Semiconductor device and manufacturing method of semiconductor device
JP4274219B2 (en) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 Electronic devices, organic electroluminescence devices, organic thin film semiconductor devices
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (en) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd Color el display, and its manufacturing method
JP5105842B2 (en) 2006-12-05 2012-12-26 キヤノン株式会社 Display device using oxide semiconductor and manufacturing method thereof
KR101303578B1 (en) * 2007-01-05 2013-09-09 삼성전자주식회사 Etching method of thin film
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (en) 2007-05-23 2013-05-15 キヤノン株式会社 Electronic device using oxide semiconductor and method for manufacturing the same
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5121254B2 (en) 2007-02-28 2013-01-16 キヤノン株式会社 Thin film transistor and display device
KR100851215B1 (en) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 Thin film transistor and organic light-emitting dislplay device having the thin film transistor
JP4727684B2 (en) 2007-03-27 2011-07-20 富士フイルム株式会社 Thin film field effect transistor and display device using the same
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (en) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 Thin film transistor substrate and manufacturing method thereof
KR20080094300A (en) * 2007-04-19 2008-10-23 삼성전자주식회사 Thin film transistor and method of manufacturing the same and flat panel display comprising the same
KR101334181B1 (en) * 2007-04-20 2013-11-28 삼성전자주식회사 Thin Film Transistor having selectively crystallized channel layer and method of manufacturing the same
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
JP2009194351A (en) 2007-04-27 2009-08-27 Canon Inc Thin film transistor and its manufacturing method
KR101345376B1 (en) 2007-05-29 2013-12-24 삼성전자주식회사 Fabrication method of ZnO family Thin film transistor
JP2009031750A (en) * 2007-06-28 2009-02-12 Fujifilm Corp Organic el display device and manufacturing method thereof
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8319214B2 (en) * 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
TW200938660A (en) 2007-11-22 2009-09-16 Idemitsu Kosan Co Etching solution composition
KR101270174B1 (en) 2007-12-03 2013-05-31 삼성전자주식회사 Method of manufacturing oxide semiconductor thin film transistor
JP5213422B2 (en) 2007-12-04 2013-06-19 キヤノン株式会社 Oxide semiconductor element having insulating layer and display device using the same
US8008707B2 (en) 2007-12-14 2011-08-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
JP5291984B2 (en) * 2008-05-14 2013-09-18 株式会社東芝 Nonvolatile semiconductor memory device and manufacturing method thereof
JP5215158B2 (en) * 2007-12-17 2013-06-19 富士フイルム株式会社 Inorganic crystalline alignment film, method for manufacturing the same, and semiconductor device
KR20090069806A (en) * 2007-12-26 2009-07-01 삼성전자주식회사 Display substrate, display device comprising the same and method of manufacturing a display substrate
WO2009093625A1 (en) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5467728B2 (en) 2008-03-14 2014-04-09 富士フイルム株式会社 Thin film field effect transistor and method of manufacturing the same
JP2009224737A (en) 2008-03-19 2009-10-01 Fujifilm Corp Insulating film formed of metal oxide mainly containing gallium oxide, and manufacturing method thereof
JP4555358B2 (en) 2008-03-24 2010-09-29 富士フイルム株式会社 Thin film field effect transistor and display device
KR100941850B1 (en) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
JP5325446B2 (en) 2008-04-16 2013-10-23 株式会社日立製作所 Semiconductor device and manufacturing method thereof
JP5305730B2 (en) * 2008-05-12 2013-10-02 キヤノン株式会社 Semiconductor device manufacturing method and manufacturing apparatus thereof
JP5430248B2 (en) * 2008-06-24 2014-02-26 富士フイルム株式会社 Thin film field effect transistor and display device
KR100963026B1 (en) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR100963027B1 (en) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR100963104B1 (en) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
JP2010034343A (en) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd Method for manufacturing semiconductor device and semiconductor device
JP2010040552A (en) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd Thin film transistor and manufacturing method thereof
TWI450399B (en) * 2008-07-31 2014-08-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
JP5480554B2 (en) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 Semiconductor device
JP5345456B2 (en) 2008-08-14 2013-11-20 富士フイルム株式会社 Thin film field effect transistor
JP5602390B2 (en) 2008-08-19 2014-10-08 富士フイルム株式会社 Thin film transistor, active matrix substrate, and imaging device
JP5339825B2 (en) 2008-09-09 2013-11-13 富士フイルム株式会社 Thin film field effect transistor and display device using the same
KR101767864B1 (en) 2008-09-12 2017-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
JP4623179B2 (en) * 2008-09-18 2011-02-02 ソニー株式会社 Thin film transistor and manufacturing method thereof
JP5451280B2 (en) * 2008-10-09 2014-03-26 キヤノン株式会社 Wurtzite crystal growth substrate, manufacturing method thereof, and semiconductor device
JP5616012B2 (en) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2010118556A (en) 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The Semiconductor device and its manufacturing method
KR101643204B1 (en) * 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
US8753548B2 (en) 2008-12-12 2014-06-17 Idemitsu Kosan Co., Ltd. Composite oxide sintered body and sputtering target comprising same
KR101642384B1 (en) 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing transistor
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR20200031709A (en) 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR102011616B1 (en) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20120031026A (en) 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8460452B2 (en) * 2009-09-24 2013-06-11 Fuji Xerox Co., Ltd. Oxide material, electrophotographic photoreceptor, process cartridge, and image forming device
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (en) 2009-12-28 2011-07-14 Sony Corp Thin film transistor, display device, and electronic equipment
JP2011187506A (en) 2010-03-04 2011-09-22 Sony Corp Thin-film transistor, method of manufacturing the thin-film transistor, and display device
KR102268217B1 (en) 2010-03-05 2021-06-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101069B4 (en) 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP5731244B2 (en) 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
CN105304502B (en) 2010-03-26 2018-07-03 株式会社半导体能源研究所 The manufacturing method of semiconductor device

Also Published As

Publication number Publication date
TW201644058A (en) 2016-12-16
US8461584B2 (en) 2013-06-11
JP2022159394A (en) 2022-10-17
JP2019009467A (en) 2019-01-17
US20130270564A1 (en) 2013-10-17
US20150303286A1 (en) 2015-10-22
JP2016021580A (en) 2016-02-04
JP7121824B2 (en) 2022-08-18
JP7404459B2 (en) 2023-12-25
JP5190550B2 (en) 2013-04-24
JP2021106284A (en) 2021-07-26
JP2011222989A (en) 2011-11-04
JP2024028271A (en) 2024-03-04
TW201738969A (en) 2017-11-01
US9941414B2 (en) 2018-04-10
TWI596776B (en) 2017-08-21
JP2017028315A (en) 2017-02-02
US9012908B2 (en) 2015-04-21
JP2012256902A (en) 2012-12-27
JP6280968B2 (en) 2018-02-14
US20110233540A1 (en) 2011-09-29
JP5798660B2 (en) 2015-10-21
TWI668765B (en) 2019-08-11
TW201140840A (en) 2011-11-16
WO2011118741A1 (en) 2011-09-29
JP2014195079A (en) 2014-10-09
JP2017152739A (en) 2017-08-31
JP5600625B2 (en) 2014-10-01
US9425295B2 (en) 2016-08-23
JP6595067B2 (en) 2019-10-23
JP6412206B2 (en) 2018-10-24
TWI557908B (en) 2016-11-11
JP2020013155A (en) 2020-01-23
US20160359049A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
JP6861253B2 (en) Liquid crystal display device
JP6846549B2 (en) Manufacturing method of semiconductor device
JP6982043B2 (en) Manufacturing method of semiconductor device
JP2021007151A (en) Liquid crystal display device
JP5731244B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210329

R150 Certificate of patent or registration of utility model

Ref document number: 6861253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150