JP5105044B2 - Oxide transistor and manufacturing method thereof - Google Patents

Oxide transistor and manufacturing method thereof Download PDF

Info

Publication number
JP5105044B2
JP5105044B2 JP2006130149A JP2006130149A JP5105044B2 JP 5105044 B2 JP5105044 B2 JP 5105044B2 JP 2006130149 A JP2006130149 A JP 2006130149A JP 2006130149 A JP2006130149 A JP 2006130149A JP 5105044 B2 JP5105044 B2 JP 5105044B2
Authority
JP
Japan
Prior art keywords
film
electrode
ωcm
channel layer
electrical resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006130149A
Other languages
Japanese (ja)
Other versions
JP2007305658A (en
Inventor
修 椎野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bridgestone Corp
Original Assignee
Bridgestone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridgestone Corp filed Critical Bridgestone Corp
Priority to JP2006130149A priority Critical patent/JP5105044B2/en
Publication of JP2007305658A publication Critical patent/JP2007305658A/en
Application granted granted Critical
Publication of JP5105044B2 publication Critical patent/JP5105044B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ソース電極、ドレン電極及びゲート電極の3電極、チャネル層及びゲート絶縁膜の少なくとも2以上をIn−Ga−Zn−O膜で形成した酸化物トランジスタ及びその製造方法に関する。   The present invention relates to an oxide transistor in which at least two of three electrodes of a source electrode, a drain electrode, and a gate electrode, a channel layer, and a gate insulating film are formed of an In—Ga—Zn—O film, and a manufacturing method thereof.

酸化物半導体、特に透明酸化物半導体は新しい特性を持つ電子・光デバイスの実現には必要不可欠の材料である。最近、In−Ga−Zn−O膜がアモルファス状態でも大きな電界効果移動度を有することが示され、PET基板上にIn−Ga−Zn−O膜をチャネル層として用いたFET素子の作製に成功したことが報告されている(非特許文献1:Nature2004年432巻488ページ)。   Oxide semiconductors, particularly transparent oxide semiconductors, are indispensable materials for realizing electronic and optical devices having new characteristics. Recently, it has been shown that an In—Ga—Zn—O film has a large field effect mobility even in an amorphous state, and an FET element using an In—Ga—Zn—O film as a channel layer on a PET substrate has been successfully produced. (Non-patent Document 1: Nature 2004, 432, 488).

しかしながら、このような酸化物半導体は、各電極、絶縁膜及びチャネル層をスパッタ法、蒸着法、CVD法などで基板上に形成することにより作製されるが、In−Ga−Zn−O膜をチャネル層として用いてTFT素子などの酸化物半導体を作成する場合、従来はソース電極、ドレン電極及びゲート電極の3電極や絶縁膜には、他の異なる材料を用いているため、様々なスパッタターゲットや蒸着源、装置を必要とし、低コストでの製造は困難である。   However, such an oxide semiconductor is manufactured by forming each electrode, an insulating film, and a channel layer on a substrate by a sputtering method, a vapor deposition method, a CVD method, or the like, but an In—Ga—Zn—O film is formed. When an oxide semiconductor such as a TFT element is used as a channel layer, various other sputtering targets have conventionally been used because the source electrode, the drain electrode, and the gate electrode use three different materials for the insulating film. In addition, a vapor deposition source and an apparatus are required, and it is difficult to manufacture at a low cost.

このように、In−Ga−Zn−O膜を用いた酸化物半導体が、良好な汎用性を得るためには製造コストの削減が大きな課題である。   Thus, in order for an oxide semiconductor using an In—Ga—Zn—O film to have favorable versatility, reduction in manufacturing cost is a significant issue.

Nature2004年432巻488ページNature 2004 432 pages 488

本発明は、上記事情に鑑みなされたもので、In−Ga−Zn−O膜を用いた酸化物トランジスタを低コストで効率的に製造することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to efficiently manufacture an oxide transistor using an In—Ga—Zn—O film at low cost.

本発明者は、上記目的を達成するため、例えばガラス基板やポリエチレンテレフタレートなどの透明基材上にTFTトランジスタなどの電子デバイスを低コストで製造するためには、複雑な装置を必要としない簡易なプロセス、材料の組み合わせや簡易なデバイスの構造の開発が必要不可欠であるとの指針に従って鋭意検討を重ねた結果、In−Ga−Zn−O膜は、酸素含有量によって抵抗率を大きく変化させることができ、ソース電極、ドレン電極、ゲート電極、チャネル層、ゲート絶縁膜などの基板上に成形されるデバイス構成要素の複数、更にはすべての構成要素をIn−Ga−Zn−O膜で形成することが可能であり、また酸素ガスを含む雰囲気下でIn,Ga及びZnを含むターゲットを用いてスパッタリングによりIn−Ga−Zn−O膜を形成する際に、酸素ガス流量を変化させることによりIn−Ga−Zn−O膜の酸素含有量を調節して電気抵抗率の異なるIn−Ga−Zn−O膜を形成することができ、例えばメタルマスクを用いてパターニングを行う場合には、メタルマスクの交換と酸素ガス流量の調節のみにより基板上に2以上の上記構成要素を形成し得、更にはすべての構成要素を形成することも可能であり、In−Ga−Zn−O酸化物を用いた酸化物トランジスタを低コストで安価に製造し得ることを見出し、本発明を完成したものである。 In order to achieve the above object, the present inventor does not need a complicated apparatus in order to manufacture an electronic device such as a TFT transistor on a transparent substrate such as a glass substrate or polyethylene terephthalate at a low cost. As a result of intensive studies in accordance with the guidelines that it is essential to develop processes, combinations of materials, and simple device structures, the resistivity of In-Ga-Zn-O films varies greatly depending on the oxygen content. A plurality of device components formed on the substrate, such as a source electrode, a drain electrode, a gate electrode, a channel layer, and a gate insulating film, and all the components are formed of an In—Ga—Zn—O film. In-Ga by sputtering using a target containing In, Ga and Zn under an atmosphere containing oxygen gas. When forming the Zn—O film, the oxygen content of the In—Ga—Zn—O film is adjusted by changing the oxygen gas flow rate to form In—Ga—Zn—O films having different electrical resistivity. For example, when patterning is performed using a metal mask, two or more of the above-described components can be formed on the substrate only by exchanging the metal mask and adjusting the oxygen gas flow rate. it is also possible to form, it found that an oxide transistors data using an in-Ga-Zn-O oxide can inexpensively manufactured at low cost, and completed the present invention.

従って、本発明は、ソース電極、ドレン電極及びゲート電極の3電極、チャネル層及びゲート絶縁膜の各要素を基板上に形成してなる酸化物トランジスタにおいて、上記3電極がそれぞれ電気抵抗率1×10 -3 〜1×10 -1 Ωcmの導電性In−Ga−Zn−O膜で形成され、上記チャネル層が電気抵抗率1〜1×10 3 Ωcmの半導電性In−Ga−Zn−O膜で形成され、かつ上記ゲート絶縁膜が電気抵抗率1×10 6 〜1×10 10 Ωcmの高抵抗In−Ga−Zn−O膜で形成されていることを特徴とする酸化物トランジスタを提供する。 Accordingly, the present invention includes a source electrode, the drain electrode and the third electrode of the gate electrode, the oxide transistors each element obtained by forming on a substrate a channel layer and the gate insulating film, the three-electrode electrical resistance of 1 ×, respectively 10 −3 to 1 × 10 −1 Ωcm of a conductive In—Ga—Zn—O film, and the channel layer is a semiconductive In—Ga—Zn—O film having an electrical resistivity of 1 to 1 × 10 3 Ωcm. Provided is an oxide transistor characterized in that the gate insulating film is formed of a high-resistance In—Ga—Zn—O film having an electrical resistivity of 1 × 10 6 to 1 × 10 10 Ωcm. To do.

また、本発明は上記酸化物トランジスタの製造方法として、酸素ガスを含む雰囲気下で、In,Ga及びZnを含むターゲットを用いてスパッタすることにより、所定パターンのIn−Ga−Zn−O膜を基板上に形成し、該In−Ga−Zn−O膜で、ソース電極、ドレン電極及びゲート電極の3電極、チャネル層及びゲート絶縁膜の各要素の1以上を形成して、酸化物トランジスタを製造する方法において、メタルマスクを用いて所定パターンのIn−Ga−Zn−O膜を基板上に形成し、かつメタルマスクを交換すると共に酸素ガス流量を変化させることにより、電気抵抗率1×10 -3 〜1×10 -1 Ωcmの導電性In−Ga−Zn−O膜からなるソース電極、ドレン電極及びゲート電極の各電極と、電気抵抗率1〜1×10 3 Ωcmの半導電性In−Ga−Zn−O膜からなるチャネル層と、電気抵抗率1×10 6 〜1×10 10 Ωcmの高抵抗In−Ga−Zn−O膜からなるゲート絶縁膜をスパッタリングにより形成することを特徴とする酸化物トランジスタの製造方法を提供する。 Further, according to the present invention, as a method for manufacturing the oxide transistor, an In—Ga—Zn—O film with a predetermined pattern is formed by sputtering using a target containing In, Ga, and Zn in an atmosphere containing oxygen gas. An oxide transistor is formed over a substrate, and the In—Ga—Zn—O film is used to form at least one of each element of a source electrode, a drain electrode, and a gate electrode, a channel layer, and a gate insulating film. In the manufacturing method, an In—Ga—Zn—O film having a predetermined pattern is formed on a substrate using a metal mask, the metal mask is replaced, and the oxygen gas flow rate is changed, whereby the electric resistivity is 1 × 10. -3 ~1 × 10 -1 Ωcm conductive in-Ga-Zn-O film source electrode made of, and the electrodes of the drain electrode and the gate electrode, the electrical resistivity of 1 to 1 × 10 3 [Omega] cm of A channel layer formed of a conductive In-Ga-Zn-O film, a gate insulation film of a high-resistance In-Ga-Zn-O film of the electrical resistivity of 1 × 10 6 ~1 × 10 10 Ωcm is formed by sputtering An oxide transistor manufacturing method is provided.

本発明によれば、安定した特性のIn−Ga−Zn−O膜を用いたTFT素子等の酸化物トランジスタを高い生産性で作製することができる。   According to the present invention, an oxide transistor such as a TFT element using an In—Ga—Zn—O film having stable characteristics can be manufactured with high productivity.

以下、本発明につき更に詳しく説明する。
本発明の酸化物トランジスタは、上述のように、ソース電極、ドレン電極及びゲート電極の3電極、チャネル層及びゲート絶縁膜の各要素を基板上に形成したものであり、かつ上記の通り各要素の2以上をIn−Ga−Zn−O膜で形成したもので、例えば図1に示した構成のTFT素子を例示することができる。
Hereinafter, the present invention will be described in more detail.
As described above, the oxide transistor of the present invention is formed by forming each element of the source electrode, the drain electrode and the gate electrode, the channel layer, and the gate insulating film on the substrate, and each element as described above. 2 or more are formed of an In—Ga—Zn—O film. For example, the TFT element having the configuration shown in FIG. 1 can be exemplified.

この図1のトランジスタは、基板1上にゲート電極2を形成すると共にこのゲート電極2をゲート絶縁膜3で被覆して、このゲート絶縁膜3を介してゲート電極2を挟むようにソース電極4とドレン電極5を対峙するように形成し、更にソース電極4とドレン電極5との間にチャネル層6を形成したものである。本発明では、上記ソース電極4、ドレン電極5、ゲート電極2の3電極、チャネル層6及びゲート絶縁膜3の各要素の少なくとも2以上をIn−Ga−Zn−O膜で形成したもので形成したものである。   In the transistor of FIG. 1, a gate electrode 2 is formed on a substrate 1, the gate electrode 2 is covered with a gate insulating film 3, and the source electrode 4 is sandwiched between the gate insulating film 3 and the gate electrode 2. And the drain electrode 5 are opposed to each other, and a channel layer 6 is further formed between the source electrode 4 and the drain electrode 5. In the present invention, the source electrode 4, the drain electrode 5, the three electrodes of the gate electrode 2, the channel layer 6, and at least two elements of the gate insulating film 3 are formed of an In—Ga—Zn—O film. It is a thing.

この場合、上記基板としては、従来からトランジスタ等の電子デバイスの基板として公知のものを用いることができ、例えば白板ガラス,青板ガラス,石英ガラス等のガラス基板、ポリエチレンテレフタレート(PET)を初めとする高分子フィルム基材などの透明基板や、デバイスに対して透明性が求められない場合であれば、各種金属基板やSiウェハー、プラスチック基板、ポリイミド等の非透明高分子基板などを用いることができる。   In this case, as the substrate, conventionally known substrates for electronic devices such as transistors can be used. For example, glass substrates such as white plate glass, blue plate glass, quartz glass, and polyethylene terephthalate (PET) are used. If a transparent substrate such as a polymer film substrate or a device where transparency is not required, various metal substrates, Si wafers, plastic substrates, non-transparent polymer substrates such as polyimide, etc. can be used. .

本発明のトランジスタは、この基板上に形成したソース電極4、ドレン電極5及びゲート電極2、チャネル層6及びゲート絶縁膜3の各要素の少なくとも2以上をIn−Ga−Zn−O膜で形成したものであるが、上記ソース電極4、ドレン電極5及びゲート電極2の3電極はいずれも良好な導電性を有する材料で形成され、これらの電極をIn−Ga−Zn−O膜で形成する場合には、通常は3電極の全てを電気抵抗率を低く設定したIn−Ga−Zn−O膜で形成することが好ましい。   In the transistor of the present invention, at least two elements of the source electrode 4, the drain electrode 5, the gate electrode 2, the channel layer 6, and the gate insulating film 3 formed on the substrate are formed of an In—Ga—Zn—O film. However, the source electrode 4, the drain electrode 5, and the gate electrode 2 are all formed of a material having good conductivity, and these electrodes are formed of an In—Ga—Zn—O film. In some cases, it is usually preferable to form all three electrodes with an In—Ga—Zn—O film having a low electrical resistivity.

これら上記ソース電極4、ドレン電極5及びゲート電極2は、特に制限されるものではないが、電気抵抗率1×10-3〜1×10-1Ωcm、特に1×10-3〜1×10-2Ωcmとすることが好ましく、In−Ga−Zn−O膜で形成する場合には、酸素欠損を十分に導入した導電性のIn−Ga−Zn−O膜を形成する。なお、これら電極を他の材料で形成する場合には、ITOやFTOといった透明電極材料や、透明性を求めなければAu,Pt,Ti,Alなどの金属材料、各種導電性高分子材料などの公知の材料を用い、公知の方法で電極を形成すればよい。 The source electrode 4, the drain electrode 5 and the gate electrode 2 are not particularly limited, but have an electric resistivity of 1 × 10 −3 to 1 × 10 −1 Ωcm, particularly 1 × 10 −3 to 1 × 10. −2 Ωcm is preferable, and in the case of using an In—Ga—Zn—O film, a conductive In—Ga—Zn—O film into which oxygen vacancies are sufficiently introduced is formed. When these electrodes are formed of other materials, such as transparent electrode materials such as ITO and FTO, metal materials such as Au, Pt, Ti, and Al, and various conductive polymer materials if transparency is not required. What is necessary is just to form an electrode by a well-known method using a well-known material.

また、上記ゲート絶縁膜3は、特に制限されるものではないは、通常は電気抵抗率1×106〜1×1010Ωcm、特に1×108〜1×1010Ωcmとすることが好ましく、In−Ga−Zn−O膜で形成する場合には、酸素欠損を極力低減化した高抵抗のIn−Ga−Zn−O膜を形成する。なお、このゲート絶縁膜を他の材料で形成する場合には、SiO2,Y23,Ta25,Hf酸化物などの金属酸化物や、ポリイミドを初めとする絶縁性高分子材料などの公知の材料を用い、公知の方法で絶縁膜を形成すればよい。 The gate insulating film 3 is not particularly limited, but usually has an electrical resistivity of 1 × 10 6 to 1 × 10 10 Ωcm, preferably 1 × 10 8 to 1 × 10 10 Ωcm. In the case of using an In—Ga—Zn—O film, a high-resistance In—Ga—Zn—O film in which oxygen vacancies are reduced as much as possible is formed. When this gate insulating film is formed of other materials, insulating polymer materials such as metal oxides such as SiO 2 , Y 2 O 3 , Ta 2 O 5 , and Hf oxide, and polyimide are used. The insulating film may be formed using a known method such as a known method.

次に、上記チャネル層6は、特に制限されるものではないが、通常は電気抵抗率1〜1×103Ωcm、特に10〜1×103Ωcmとすることが好ましく、In−Ga−Zn−O膜で形成する場合には、酸素欠損を適度に与えた半導電性In−Ga−Zn−O膜を形成する。この場合、特に制限されるものではないが、酸素含有量を徐々に変化させた組成傾斜膜(導電率傾斜膜)をソース電極4及びドレン電極5とチャネル層6との界面に適用することもでき、これによりソース電極4及びドレン電極5とチャネル層6との界面でのバリアを低減し、特性を向上させることができる。なお、このチャネル層を他の材料で形成する場合には、ZnOを初めとする酸化物半導体材料やペンタセンを初めとする有機半導体材料などの公知の材料を用い、公知の方法でチャネル層を形成すればよい。 Next, the channel layer 6 is not particularly limited, usually electrical resistivity 1~1 × 10 3 Ωcm, be particularly 10~1 × 10 3 Ωcm Preferably, an In-Ga-Zn In the case of forming with a —O film, a semiconductive In—Ga—Zn—O film with moderate oxygen vacancies is formed. In this case, although not particularly limited, a composition gradient film (conductivity gradient film) in which the oxygen content is gradually changed may be applied to the interface between the source electrode 4 and the drain electrode 5 and the channel layer 6. Thus, the barrier at the interface between the source electrode 4 and drain electrode 5 and the channel layer 6 can be reduced, and the characteristics can be improved. When this channel layer is formed of another material, the channel layer is formed by a known method using a known material such as an oxide semiconductor material such as ZnO or an organic semiconductor material such as pentacene. do it.

上記ソース電極4、ドレン電極5及びゲート電極2、チャネル層6及びゲート絶縁膜3の各要素をIn−Ga−Zn−O膜で形成する場合の形成方法は、DC反応性スパッタ法やRFスパッタ法、パルスレーザー蒸着法などの物理的気相成長法を用いることができるが、特に酸素ガスを含む雰囲気下で、In,Ga及びZnを含むターゲットを用いてスパッタする方法が好ましく採用される。この場合、酸素ガスの流量を調整変化させることにより、In−Ga−Zn−O膜の酸素欠損量を調整して、In−Ga−Zn−O膜の各要素に適した上記電気抵抗率に調整することができ、この酸素ガス流量の調整により、比較的容易に電気抵抗率の異なる各要素を形成することができる。この場合、各要素のパターニングはフォトリソグラフやメタルマスクを用いる方法など、公知の方法を採用することができ、特に制限されるものではないが、メタルマスクを用いてパターニングを行うことが生産効率の点からは好ましく、これによりメタルマスクの交換と上記酸素ガス流量の調整により、同一の装置で極めて容易に電気抵抗率の異なる上記各要素を形成することができる。また、スパッタターゲットもしくは蒸着源としては、In−Ga−Zn合金ターゲットやInGaZnO4焼結体ターゲットを使用することができる。 The source electrode 4, the drain electrode 5 and the gate electrode 2, the channel layer 6 and the gate insulating film 3 are formed by using an In—Ga—Zn—O film as a reactive method such as DC reactive sputtering or RF sputtering. A physical vapor deposition method such as a pulsed laser deposition method or the like can be used, but a sputtering method using a target containing In, Ga, and Zn, particularly in an atmosphere containing oxygen gas, is preferably employed. In this case, the amount of oxygen vacancies in the In—Ga—Zn—O film is adjusted by adjusting and changing the flow rate of the oxygen gas, so that the electric resistivity suitable for each element of the In—Ga—Zn—O film is obtained. Each element having different electric resistivity can be formed relatively easily by adjusting the oxygen gas flow rate. In this case, the patterning of each element can adopt a known method such as a method using a photolithograph or a metal mask, and is not particularly limited. From this point, it is possible to form the above-described elements having different electric resistivity very easily by the same apparatus by exchanging the metal mask and adjusting the flow rate of the oxygen gas. As a sputtering target or a vapor deposition source, an In—Ga—Zn alloy target or an InGaZnO 4 sintered body target can be used.

また、従来のDC反応性スパッタ法やRFスパッタ法などの成膜法は、成膜速度が比較的遅いために十分な生産性が得られない場合があると共に、In−Ga−Zn−O膜の安定な組成制御も容易ではなく特性の維持が困難になる場合がある。そこで、特に制限されるものではないが、複数のカソードにパルス状の電圧を今後に印加することにより、高速でこれらの膜を作製するデュアルカソードスパッタ法を適用して生産性を向上させることができる。更に、プラズマ中のイオン濃度を測定することによって導入酸素量をリアルタイムで制御するPEM(Plasma Emission Monitor)コントロールによるフィードバックシステムを用いることも好ましく、これによりターゲットの状態に依存することなく、薄膜の安定な組成制御及び酸素含有量制御を行うことができる。更にまた、上記ソース電極4、ドレン電極5及びゲート電極2をIn−Ga−Zn−O膜で形成する場合には、上述のように、酸素欠損を十分に導入した導電性のIn−Ga−Zn−O膜を形成するが、更に低抵抗化するために水素・水を添加しながら成膜したIn−Ga−Zn−O膜とすることもできる。   In addition, conventional film formation methods such as DC reactive sputtering and RF sputtering may not provide sufficient productivity because the film formation rate is relatively slow, and an In—Ga—Zn—O film may be obtained. The stable composition control is not easy and it may be difficult to maintain the characteristics. Therefore, although not particularly limited, it is possible to improve productivity by applying a dual cathode sputtering method for producing these films at high speed by applying a pulsed voltage to a plurality of cathodes in the future. it can. Furthermore, it is also preferable to use a PEM (Plasma Emission Monitor) control feedback system that controls the amount of oxygen introduced in real time by measuring the ion concentration in the plasma, which makes it possible to stabilize the thin film without depending on the state of the target. Composition control and oxygen content control can be performed. Furthermore, when the source electrode 4, the drain electrode 5 and the gate electrode 2 are formed of In—Ga—Zn—O films, as described above, conductive In—Ga— into which oxygen vacancies are sufficiently introduced. Although a Zn—O film is formed, an In—Ga—Zn—O film formed while adding hydrogen and water to further reduce the resistance can be used.

ここで、本発明の酸化物トランジスタは、ソース電極4、ドレン電極5及びゲート電極2の3つの電極、チャネル層6及びゲート絶縁膜3の各要素のうち、少なくとも2以上を電気抵抗率の異なるIn−Ga−Zn−O膜で形成したものであるが、好ましくは、基板1上に形成される全ての要素をIn−Ga−Zn−O膜で形成することが好ましく、これにより非常に効率よく低コストで、In−Ga−Zn−O膜を用いた酸化物トランジスタを製造することができる。   Here, in the oxide transistor of the present invention, at least two of the three elements of the source electrode 4, the drain electrode 5 and the gate electrode 2, the channel layer 6 and the gate insulating film 3 have different electric resistivity. Although it is formed of an In—Ga—Zn—O film, it is preferable that all elements formed on the substrate 1 are formed of an In—Ga—Zn—O film, which makes it very efficient. An oxide transistor using an In—Ga—Zn—O film can be manufactured at low cost.

即ち、酸素ガスを含む雰囲気下でIn,Ga及びZnを含むターゲットを用いてスパッタすることにより、ソース電極4、ドレン電極5、ゲート電極2、チャネル層6及びゲート絶縁膜3の各要素をIn−Ga−Zn−O膜で形成すると共に、その際に酸素ガス流量を変化させることにより、各要素を上記所定の電気抵抗率を有するIn−Ga−Zn−O膜で形成することができ、酸素ガス流量を調整することにより、容易に電気抵抗率の異なる上記各要素を効率的に形成することができる。更には、パターニングをメタルマスクを用いて行えば、このメタルマスクを交換すると共に、上記酸素ガス流量を変化させることにより、単一の装置でメタルマスクの交換と酸素ガス流量の調整だけで、電気抵抗率の異なるIn−Ga−Zn−O膜で上記各要素の全てを形成することができ、In−Ga−Zn−O膜用いた酸化物トランジスタを非常に生産性よく製造することができるものである。   That is, each element of the source electrode 4, the drain electrode 5, the gate electrode 2, the channel layer 6, and the gate insulating film 3 is formed by sputtering using a target containing In, Ga, and Zn in an atmosphere containing oxygen gas. Each element can be formed of the In—Ga—Zn—O film having the predetermined electrical resistivity by changing the oxygen gas flow rate at that time while forming the film with the —Ga—Zn—O film, By adjusting the oxygen gas flow rate, the above-described elements having different electric resistivity can be easily formed efficiently. Furthermore, if patterning is performed using a metal mask, the metal mask is replaced, and the oxygen gas flow rate is changed, so that only a single device can be replaced and the oxygen gas flow rate adjusted by a single device. All of the above elements can be formed using In—Ga—Zn—O films having different resistivity, and an oxide transistor using the In—Ga—Zn—O film can be manufactured with extremely high productivity. It is.

なお、本発明の酸化物トランジスタは、図1に示したボトムゲート・ボトムコンタクト型のものに限定されるものではなく、ボトムゲート・トップコンタクト、トップゲート・ボトムコンタクト、トップゲート・トップコンタクトなど、その他の形態とすることもできる。   The oxide transistor of the present invention is not limited to the bottom gate / bottom contact type shown in FIG. 1, but includes a bottom gate / top contact, a top gate / bottom contact, a top gate / top contact, etc. Other forms are also possible.

以下、実施例を示し、本発明をより具体的に説明するが、本発明は下記実施例に制限されるものではない。   EXAMPLES Hereinafter, although an Example is shown and this invention is demonstrated more concretely, this invention is not restrict | limited to the following Example.

[実施例1]
まず、In−Ga−Zn−O膜の電気抵抗率の酸素依存性を確認するべく、以下に示す条件でDCマグネトロンスパッタ法によって成膜操作を行った。得られたIn−Ga−Zn−O膜の電気抵抗率と酸素導入量との関係を図2に示す。なお、電気抵抗率の測定はMitsubishi Chemical Corporation社製の「Loresta−AP MCP−T400」を用いて行った。
成膜条件
ターゲット:InGaZnO4焼結体(サイズ75mmφ)
到達真空度:5.0×10-4Pa
成膜時圧力:0.5Pa
印加電力:100W
使用基板:コーニング7059無アルカリガラス
成膜雰囲気:ガス流量を100sccmで一定とし、ArとO2の流量比を変化させた。
[Example 1]
First, in order to confirm the oxygen dependency of the electrical resistivity of the In—Ga—Zn—O film, a film forming operation was performed by a DC magnetron sputtering method under the following conditions. FIG. 2 shows the relationship between the electrical resistivity of the obtained In—Ga—Zn—O film and the amount of oxygen introduced. The electrical resistivity was measured using “Loresta-AP MCP-T400” manufactured by Mitsubishi Chemical Corporation.
Film forming conditions Target: InGaZnO 4 sintered body (size 75 mmφ)
Ultimate vacuum: 5.0 × 10 −4 Pa
Deposition pressure: 0.5 Pa
Applied power: 100W
Substrate used: Corning 7059 alkali-free glass film formation atmosphere: The gas flow rate was fixed at 100 sccm, and the flow ratio of Ar and O 2 was changed.

図2のグラフに示されているように、成膜時の酸素導入量を1sccm以上の範囲で増減することにより、得られるIn−Ga−Zn−O膜の電気抵抗率を規則的に変化させ得ることが確認された。   As shown in the graph of FIG. 2, the electrical resistivity of the obtained In—Ga—Zn—O film is regularly changed by increasing or decreasing the amount of oxygen introduced during film formation in the range of 1 sccm or more. Confirmed to get.

また、得られたIn−Ga−Zn−O膜を観察したところ、導入酸素量が0.5sccm以下では酸素欠損が過剰なために得られた膜が黒く着色していた。これに対して、導入酸素量が1sccm以上の膜では全て可視光領域で透明であった。更に、導入酸素量1sccmと3sccmで作製した膜に対してホール効果測定を行いキャリア濃度を調べた。測定は東陽テクニカ社製ホール効果測定装置「ResiTest8300」を用いて行った。その結果、それぞれの膜で1019cm-3、1016cm-3程度のキャリア濃度であった。ホール移動度は両者ともほぼ同様で約10cm2/Vsec程度であり、キャリア量による移動度の大幅な変化は無かった。 Further, when the obtained In—Ga—Zn—O film was observed, the obtained film was colored black because the oxygen deficiency was excessive when the introduced oxygen amount was 0.5 sccm or less. On the other hand, all the films having an introduced oxygen amount of 1 sccm or more were transparent in the visible light region. Further, the Hall effect measurement was performed on the films prepared with the introduced oxygen amounts of 1 sccm and 3 sccm, and the carrier concentration was examined. The measurement was performed using a Hall effect measuring device “ResiTest 8300” manufactured by Toyo Technica. As a result, the carrier concentration was about 10 19 cm −3 and 10 16 cm −3 in each film. The hole mobility was almost the same in both cases, which was about 10 cm 2 / Vsec, and there was no significant change in mobility due to the amount of carriers.

以上の結果から、導入酸素量の制御によってIn−Ga−Zn−O膜の電気抵抗率を10-2〜1010Ωcmまで変化させ得ることが確認された。 From the above results, it was confirmed that the electrical resistivity of the In—Ga—Zn—O film can be changed from 10 −2 to 10 10 Ωcm by controlling the amount of introduced oxygen.

次に、成膜時の酸素ガス流量を制御することによって電気抵抗率を変化させたIn−Ga−Zn−O膜を用いて、下記の手順に従って実際に図1に示した構成のTFT素子を作成した。なお、このTFT素子はメタルマスクによるパターニングを適用し、図1の通りボトムゲート・ボトムコンタクト型とした。また、成膜条件は上記の酸素依存性試験と同様にした。   Next, using the In—Ga—Zn—O film in which the electrical resistivity was changed by controlling the oxygen gas flow rate during film formation, the TFT element having the configuration shown in FIG. Created. This TFT element is a bottom gate / bottom contact type as shown in FIG. The film forming conditions were the same as in the above oxygen dependence test.

まず、コーニング7059無アルカリガラス製の基板1上にゲート電極2を最も低抵抗で、かつ可視光領域で透明なIn−Ga−Zn−O膜で形成した。成膜時の酸素ガス流量は1sccmとし、出来る限りの低抵抗化を行った。得られたIn−Ga−Zn−O膜からなるゲート電極2の電気抵抗率は、上記図1の結果から10-2Ωcm程度であると推察される。 First, the gate electrode 2 was formed of the In—Ga—Zn—O film having the lowest resistance and transparent in the visible light region on the substrate 1 made of Corning 7059 alkali-free glass. The oxygen gas flow rate during film formation was 1 sccm, and the resistance was reduced as much as possible. The electrical resistivity of the obtained gate electrode 2 made of the In—Ga—Zn—O film is estimated to be about 10 −2 Ωcm from the result of FIG.

次に、メタルマスクを交換し、成膜時の酸素ガス流量を5.5sccmに制御してIn−Ga−Zn−O膜を成膜し、ゲート絶縁膜3を形成した。このゲート絶縁膜3の電気抵抗率は、上記図1の結果から約109Ωcm以上であると推察される。 Next, the metal mask was replaced, the oxygen gas flow rate during film formation was controlled to 5.5 sccm, an In—Ga—Zn—O film was formed, and the gate insulating film 3 was formed. The electrical resistivity of the gate insulating film 3 is estimated to be about 10 9 Ωcm or more from the result shown in FIG.

また、メタルマスクを交換し、上記ゲート電極2と同様にして、電気抵抗率10-2Ωcm程度のIn−Ga−Zn−O膜を成膜し、ソース電極4及びドレン電極5を形成した。 Further, the metal mask was replaced, and an In—Ga—Zn—O film having an electrical resistivity of about 10 −2 Ωcm was formed in the same manner as the gate electrode 2, and the source electrode 4 and the drain electrode 5 were formed.

最後に、メタルマスクを交換し、成膜時の酸素ガス流量を3sccmに制御してIn−Ga−Zn−O膜を成膜し、チャネル層6を形成した。このチャネル層6の電気抵抗率は、上記図1の結果から約102Ωcm程度であると推察される。なお、チャネル長は50μm、チャネル幅は200μmである。 Finally, the metal mask was replaced, the oxygen gas flow rate during film formation was controlled to 3 sccm, an In—Ga—Zn—O film was formed, and the channel layer 6 was formed. The electrical resistivity of the channel layer 6 is estimated to be about 10 2 Ωcm from the result of FIG. The channel length is 50 μm and the channel width is 200 μm.

得られたTFT素子の動作特性をAgilent社製半導体パラメータアナライザーを用いて試験した。その結果、ゲート電圧を20V印加した際にソース・ドレン電極を0〜50Vと変化させることによって、On/Off比を300程度得ることができ、TFT素子としての動作特性を確認した。   The operating characteristics of the obtained TFT device were tested using a semiconductor parameter analyzer manufactured by Agilent. As a result, by changing the source / drain electrode from 0 to 50 V when a gate voltage of 20 V was applied, an On / Off ratio of about 300 could be obtained, and the operating characteristics as a TFT element were confirmed.

[実施例2]
まず、コーニング7059無アルカリガラス製の基板にパターニングを施さずに上記実施例1と同様の条件でIn−Ga−Zn−O膜を成膜し、ゲート電極を一様に成膜した。このゲート絶縁膜の電気抵抗率は、実施例1と同様に10-2Ωcm程度であると推察される。
[Example 2]
First, an In—Ga—Zn—O film was formed under the same conditions as in Example 1 without patterning a substrate made of Corning 7059 alkali-free glass, and a gate electrode was formed uniformly. The electrical resistivity of this gate insulating film is estimated to be about 10 −2 Ωcm as in the first embodiment.

次に、パターニングを施さずに上記実施例1と同様の条件でゲート絶縁膜及びチャネル層(チャネル長50μm、チャネル幅200μm)を順次成膜した。得られたゲート絶縁膜及びチャネル層の電気抵抗率は、実施例1と同様にゲート絶縁膜109Ωcm以上、チャネル層102Ωcm程度であると推察される。 Next, a gate insulating film and a channel layer (channel length 50 μm, channel width 200 μm) were sequentially formed under the same conditions as in Example 1 without patterning. The electrical resistivity of the obtained gate insulating film and channel layer is presumed to be about 10 9 Ωcm or more and about 10 2 Ωcm of the channel insulating film as in Example 1.

最後に、ソース電極とドレン電極をフォトリソグラフ工程によりパターニングを行って実施例1と同様の条件で成膜して、TFT素子を作製した。この場合、上記チャネル層のチャネル長が50μm、チャネル幅が200μmとなるようにソース電極とドレン電極を成膜した。得られたソース電極及びドレン電極の電気抵抗率は、いずれも実施例1と同様に10-2Ωcm程度であると推察される。程度であると推察される。 Finally, the source electrode and the drain electrode were patterned by a photolithographic process and formed under the same conditions as in Example 1 to produce a TFT element. In this case, the source electrode and the drain electrode were formed so that the channel layer had a channel length of 50 μm and a channel width of 200 μm. The electrical resistivity of the obtained source electrode and drain electrode is presumed to be about 10 −2 Ωcm, as in Example 1. It is estimated that

得られたTFT素子の動作特性をAgilent社製半導体パラメータアナライザーを用いて試験した。その結果、ゲート電圧を6V印加した際にソース・ドレン電極を0〜10Vと変化させることによって、On/Off比を130程度得ることができ、TFT素子としての動作特性を確認した。   The operating characteristics of the obtained TFT device were tested using a semiconductor parameter analyzer manufactured by Agilent. As a result, by changing the source / drain electrode from 0 to 10 V when a gate voltage of 6 V was applied, an On / Off ratio of about 130 could be obtained, and the operating characteristics as a TFT element were confirmed.

本発明の一実施例にかかるTFT素子(酸化物トランジスタ)を示す概略断面図である。It is a schematic sectional drawing which shows the TFT element (oxide transistor) concerning one Example of this invention. スパッタリングによりIn−Ga−Zn−O膜を成膜する際に得られる膜の電気抵抗率と成膜時の酸素導入量との関係を示すグラフである。It is a graph which shows the relationship between the electrical resistivity of the film | membrane obtained when forming an In-Ga-Zn-O film | membrane by sputtering, and the oxygen introduction amount at the time of film-forming.

符号の説明Explanation of symbols

1 基板
2 ゲート電極
3 ゲート絶縁膜
4 ソース電極
5 ドレン電極
6 チャネル層
1 Substrate 2 Gate electrode 3 Gate insulating film 4 Source electrode 5 Drain electrode 6 Channel layer

Claims (4)

ソース電極、ドレン電極及びゲート電極の3電極、チャネル層及びゲート絶縁膜の各要素を基板上に形成してなる酸化物トランジスタにおいて、上記3電極がそれぞれ電気抵抗率1×10 -3 〜1×10 -1 Ωcmの導電性In−Ga−Zn−O膜で形成され、上記チャネル層が電気抵抗率1〜1×10 3 Ωcmの半導電性In−Ga−Zn−O膜で形成され、かつ上記ゲート絶縁膜が電気抵抗率1×10 6 〜1×10 10 Ωcmの高抵抗In−Ga−Zn−O膜で形成されていることを特徴とする酸化物トランジスタ。 In an oxide transistor in which elements of a source electrode, a drain electrode and a gate electrode, a channel layer, and a gate insulating film are formed on a substrate, the three electrodes each have an electrical resistivity of 1 × 10 −3 to 1 ×. 10 -1 Ωcm of a conductive In-Ga-Zn-O film, the channel layer is formed of a semiconductive In-Ga-Zn-O film having an electrical resistivity of 1 to 1 x 10 3 Ωcm, and An oxide transistor, wherein the gate insulating film is formed of a high-resistance In—Ga—Zn—O film having an electrical resistivity of 1 × 10 6 to 1 × 10 10 Ωcm . In−Ga−Zn−O膜で形成された各要素が、スパッタリング法により上記基板上に形成されたものである請求項1記載の酸化物トランジスタ。 In-Ga-Zn-O film elements formed of the oxide transistor according to claim 1, wherein one formed on the base plate by sputtering. 透明材料からなる基板を用いた透明酸化物半導体である請求項1又は2記載の酸化物トランジスタ。   3. The oxide transistor according to claim 1, wherein the oxide transistor is a transparent oxide semiconductor using a substrate made of a transparent material. 酸素ガスを含む雰囲気下で、In,Ga及びZnを含むターゲットを用いてスパッタすることにより、所定パターンのIn−Ga−Zn−O膜を基板上に形成し、該In−Ga−Zn−O膜で、ソース電極、ドレン電極及びゲート電極の3電極、チャネル層及びゲート絶縁膜の各要素の1以上を形成して、酸化物トランジスタを製造する方法において、メタルマスクを用いて所定パターンのIn−Ga−Zn−O膜を基板上に形成し、かつメタルマスクを交換すると共に酸素ガス流量を変化させることにより、電気抵抗率1×10 -3 〜1×10 -1 Ωcmの導電性In−Ga−Zn−O膜からなるソース電極、ドレン電極及びゲート電極の各電極と、電気抵抗率1〜1×10 3 Ωcmの半導電性In−Ga−Zn−O膜からなるチャネル層と、電気抵抗率1×10 6 〜1×10 10 Ωcmの高抵抗In−Ga−Zn−O膜からなるゲート絶縁膜をスパッタリングにより形成することを特徴とする酸化物トランジスタの製造方法。 By sputtering using a target containing In, Ga, and Zn in an atmosphere containing oxygen gas, an In—Ga—Zn—O film having a predetermined pattern is formed on the substrate, and the In—Ga—Zn—O film is formed. In a method of manufacturing an oxide transistor by forming at least one of each element of a source electrode, a drain electrode and a gate electrode, a channel layer, and a gate insulating film with a film, a predetermined pattern of In is formed using a metal mask. A conductive In— with an electrical resistivity of 1 × 10 −3 to 1 × 10 −1 Ωcm is obtained by forming a Ga—Zn—O film on the substrate, exchanging the metal mask, and changing the oxygen gas flow rate. Ga-Zn-O film source electrode made of, and the electrodes of the drain electrode and the gate electrode, a channel layer made of a semiconductive in-Ga-Zn-O film of the electrical resistivity of 1 to 1 × 10 3 [Omega] cm, electrostatic Method of manufacturing an oxide transistor, wherein a gate insulating film made of a high-resistance In-Ga-Zn-O film of resistivity 1 × 10 6 ~1 × 10 10 Ωcm is formed by sputtering.
JP2006130149A 2006-05-09 2006-05-09 Oxide transistor and manufacturing method thereof Expired - Fee Related JP5105044B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006130149A JP5105044B2 (en) 2006-05-09 2006-05-09 Oxide transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006130149A JP5105044B2 (en) 2006-05-09 2006-05-09 Oxide transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007305658A JP2007305658A (en) 2007-11-22
JP5105044B2 true JP5105044B2 (en) 2012-12-19

Family

ID=38839370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006130149A Expired - Fee Related JP5105044B2 (en) 2006-05-09 2006-05-09 Oxide transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5105044B2 (en)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770659B (en) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 Semiconductor device and method of manufacturing semiconductor device
JPWO2010044235A1 (en) * 2008-10-16 2012-03-15 株式会社アルバック Sputtering apparatus, thin film forming method, and field effect transistor manufacturing method
TWI478356B (en) * 2008-10-31 2015-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
CN101740631B (en) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the semiconductor device
JP2010135771A (en) 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
TWI656645B (en) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 Semiconductor device and method of manufacturing same
TWI529949B (en) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 Semiconductor device and method for manufacturing the same
KR101547326B1 (en) 2008-12-04 2015-08-26 삼성전자주식회사 Transistor and method of manufacturing the same
KR101064470B1 (en) 2009-01-12 2011-09-15 삼성모바일디스플레이주식회사 Thin Film Transistor and fabrication method thereof
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5528727B2 (en) * 2009-06-19 2014-06-25 富士フイルム株式会社 Thin film transistor manufacturing apparatus, oxide semiconductor thin film manufacturing method, thin film transistor manufacturing method, oxide semiconductor thin film, thin film transistor, and light emitting device
JP5520084B2 (en) * 2010-03-03 2014-06-11 富士フイルム株式会社 Method for manufacturing field effect transistor
JP5560064B2 (en) * 2010-03-03 2014-07-23 富士フイルム株式会社 IGZO amorphous oxide thin film manufacturing method and field effect transistor manufacturing method using the same
JP5357808B2 (en) * 2010-03-03 2013-12-04 富士フイルム株式会社 IGZO amorphous oxide insulating film manufacturing method and field effect transistor manufacturing method using the same
KR101878206B1 (en) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of oxide semiconductor film and manufacturing method of transistor
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5525380B2 (en) * 2010-08-25 2014-06-18 富士フイルム株式会社 Method for manufacturing oxide semiconductor thin film and method for manufacturing thin film transistor
JP5886491B2 (en) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012151453A (en) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd Semiconductor device and driving method of the same
KR20130140824A (en) * 2011-01-27 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5797922B2 (en) * 2011-03-30 2015-10-21 株式会社東芝 Thin film transistor array substrate, manufacturing method thereof, and display device
JP4982620B1 (en) * 2011-07-29 2012-07-25 富士フイルム株式会社 Manufacturing method of field effect transistor, field effect transistor, display device, image sensor, and X-ray sensor
KR102653836B1 (en) * 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, method for manufacturing the same, or display device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998087B (en) * 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 Amorphous oxide and thin film transistor
JP2006005116A (en) * 2004-06-17 2006-01-05 Casio Comput Co Ltd Film-forming method, semiconductor film, and multilayer insulation film
JP4981283B2 (en) * 2005-09-06 2012-07-18 キヤノン株式会社 Thin film transistor using amorphous oxide layer

Also Published As

Publication number Publication date
JP2007305658A (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP5105044B2 (en) Oxide transistor and manufacturing method thereof
JP4662075B2 (en) Thin film transistor and manufacturing method thereof
KR100785038B1 (en) Amorphous ZnO based Thin Film Transistor
CN102403361B (en) Thin-film transistor and manufacture method thereof and possess the device of this thin-film transistor
KR101413655B1 (en) Fabrication method of oxide semiconductor thin film transistor
WO2010119952A1 (en) Thin film transistor and method for manufacturing thin film transistor
JP2010251604A (en) Method of manufacturing thin film transistor
JP5339792B2 (en) Thin film field effect transistor, method of manufacturing the same, and display device using the same
KR100858821B1 (en) Thin film transistor, method of manufacturing the same, organic light emitting display apparatus comprising the thin film transistor and method of manufacturing the same
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
CN104335354B (en) Semiconductor layer oxide, thin film transistor (TFT), display device and the sputtering target of thin film transistor (TFT)
KR101661834B1 (en) Method for manufacturing field-effect transistor
KR20080052107A (en) Filed-effect thin film transistor including a oxidized semiconductor
KR20090007921A (en) Method of manufacturing semiconductor active layer, method of manufacturing thin film transistor using the same and thin film transistor having semiconductor active layer
US8058096B2 (en) Microelectronic device
KR20150038352A (en) Thin film transistor and display device
JP2007123699A (en) Thin-film transistor and method of manufacturing same
JP2012028481A (en) Field-effect transistor and manufacturing method of the same
CN105321827A (en) Preparation method for wet etching type oxide thin film transistor and prepared thin film transistor
KR101689886B1 (en) Method of fabricating the thin film transistor substrate using a oxidized semiconductor
JP2010251606A (en) Thin film transistor
JP7384777B2 (en) Oxide semiconductor thin films, thin film transistors and sputtering targets
JP2018137423A (en) Thin-film transistor, thin-film device, and method for manufacturing thin-film transistor
WO2012124408A1 (en) Method for producing oxide semiconductor thin film
JP2010258126A (en) Thin-film transistor and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees